KR100593928B1 - Gm-c filter with i and q signal compensation - Google Patents
Gm-c filter with i and q signal compensation Download PDFInfo
- Publication number
- KR100593928B1 KR100593928B1 KR1020040089023A KR20040089023A KR100593928B1 KR 100593928 B1 KR100593928 B1 KR 100593928B1 KR 1020040089023 A KR1020040089023 A KR 1020040089023A KR 20040089023 A KR20040089023 A KR 20040089023A KR 100593928 B1 KR100593928 B1 KR 100593928B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- gain
- cell
- phase
- output
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
- H03H11/0433—Two integrator loop filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
- H03H11/0472—Current or voltage controlled filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/1291—Current or voltage controlled filters
Landscapes
- Networks Using Active Elements (AREA)
Abstract
본 발명은 통신시스템의 이미지 리젝션 믹서 등에 적용되는 GM-C 필터를 제공하는데 그 목적이 있다.It is an object of the present invention to provide a GM-C filter applied to an image rejection mixer of a communication system.
본 발명의 GM-C 필터는, GM셀을 이용하여 별도의 보상 회로없이 I신호 및 Q신호에 대한 크기 및 위상 보상을 수행하는 회로를 간단히 설계함으로써, 가변 캐패시터나 가변 저항 등의 별도의 크기 및 위상 보정회로 없이, I신호 및 Q신호의 크기 및 위상을 보정할 수 있다.GM-C filter of the present invention, by simply designing a circuit that performs the magnitude and phase compensation for the I signal and the Q signal without using a separate compensation circuit using a GM cell, the separate size and the like of the variable capacitor, variable resistor, etc. Without the phase correction circuit, the magnitude and phase of the I and Q signals can be corrected.
이미지 리젝션 필터, GM-C 필터Image Rejection Filter, GM-C Filter
Description
도 1은 종래의 이미지 리젝션 믹서의 구성도이다.1 is a block diagram of a conventional image reject mixer.
도 2는 희망신호 및 이미지 신호의 주파수 스펙트럼도이다.2 is a frequency spectrum diagram of a desired signal and an image signal.
도 3은 I패스의 희망신호 및 이미지 신호의 위상을 보이는 벡터도이다.3 is a vector diagram showing phases of a desired signal and an image signal of an I pass.
도 4는 Q패스의 희망신호 및 이미지 신호의 위상을 보이는 벡터도이다.4 is a vector diagram showing phases of a desired signal and an image signal of a Q pass.
도 5는 본 발명에 따른 GM-C 필터의 구성도이다.5 is a block diagram of a GM-C filter according to the present invention.
도 6은 본 발명의 제1 이득 보상부의 구성도이다.6 is a configuration diagram of a first gain compensator of the present invention.
도 7은 본 발명의 제2 이득 보상부의 구성도이다.7 is a configuration diagram of a second gain compensator of the present invention.
도 8은 본 발명의 제1 위상 보상부의 구성도이다.8 is a configuration diagram of a first phase compensator of the present invention.
도 9는 본 발명의 제2 위상 보상부의 구성도이다.9 is a configuration diagram of a second phase compensator of the present invention.
도 10의 (a) 및 (b)는 본 발명에 따른 위상 보상 설명을 위한 벡터도이다.10A and 10B are vector diagrams for explaining phase compensation according to the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
110 : 제1 이득 보상부 111 : 이득 제어부110: first gain compensation unit 111: gain control unit
112 : 입력 합성부 120 : 제1 필터112: input synthesizer 120: first filter
130 : 제1 위상 보상부 131 : 이득 제어부130: first phase compensation unit 131: gain control unit
132 : 출력 합성부 210 : 제2 이득 보상부132: output combiner 210: second gain compensator
211 : 이득 제어부 212 : 입력 합성부211: gain control unit 212: input synthesis unit
220 : 제2 필터 230 : 제2 위상 보상부220: second filter 230: second phase compensator
231 : 이득 제어부 232 : 출력 합성부231: gain control unit 232: output synthesis unit
310 : 크기 제어부 320 : 위상 제어부310: size control unit 320: phase control unit
Va ; 이득 제어신호 Vp : 위상 제어신호Va; Gain control signal Vp: phase control signal
SI : 입력 I신호 SQ : 입력 Q신호SI: input I signal SQ: input Q signal
SI1 : 제1 I 신호 SQ1 : 제1 Q 신호SI1: first I signal SQ1: first Q signal
SI2 ; 제2 1신호 SQ2 : 제2 Q신호SI2; Second first signal SQ2: Second Q signal
GC11~GC18 : 제1 내지 제8 GM셀 GC21~GC28 : 제1 내지 제8 GM셀GC11 to GC18: first to eighth GM cells GC21 to GC28: first to eighth GM cells
본 발명은 통신시스템의 이미지 리젝션 믹서 등에 적용되는 GM-C 필터에 관한 것으로, 특히 GM셀을 이용하여 별도의 보상 회로없이 I신호 및 Q신호에 대한 크기 및 위상 보상을 수행하는 회로를 간단히 설계함으로써, 가변 캐패시터나 가변 저항 등의 별도의 크기 및 위상 보정회로 없이, I신호 및 Q신호의 크기 및 위상을 보정할 수 있는 IQ보상 기능을 갖는 GM-C 필터에 관한 것이다.The present invention relates to a GM-C filter applied to an image rejection mixer of a communication system, and in particular, simply designs a circuit for performing magnitude and phase compensation on an I signal and a Q signal without a separate compensation circuit using a GM cell. Accordingly, the present invention relates to a GM-C filter having an IQ compensation function capable of correcting the magnitude and phase of an I signal and a Q signal without a separate magnitude and phase correction circuit such as a variable capacitor or a variable resistor.
일반적으로, 이동 통신 기기를 비롯한 무선 기기의 수신부에서는 수신신호를 발진주파수로 믹싱하여 IF 신호 혹은 베이스밴드신호 등의 주파수로 하향 변환하는 다운 컨버터가 포함되어 있는데, 이 다운 컨버터에서 출력되는 IF 신호에는 원하는 희망신호외에 이미지 신호가 포함되어, 상기 희망신호의 방해신호로 작용한다.In general, a receiving unit of a wireless device such as a mobile communication device includes a down converter that mixes a received signal into an oscillation frequency and downconverts it to a frequency such as an IF signal or a baseband signal. An image signal is included in addition to the desired desired signal, and serves as an interference signal of the desired signal.
여기서, IF 신호로 다운 컨버젼할 때, 이미지 신호까지도 제거하는 믹서를 이미지 리젝션 믹서라고 한다.Here, a mixer that removes even an image signal when downconverting to an IF signal is called an image reject mixer.
이러한 이미지 리젝션 믹서중의 하나를 도 1을 참조하여 설명한다.One of such image reject mixers will be described with reference to FIG.
도 1은 종래의 이미지 리젝션 믹서의 구성도이다.1 is a block diagram of a conventional image reject mixer.
도 1에 도시된 종래의 이미지 리젝션 믹서는 입력되는 신호를 분배하는 분배기(11)와, 발진신호를 생성하여 이 발진신호와 -90° 위상 지연된 발진신호를 출력하는 제1 발진 이상부(12)와, 상기 분배기(11)로부터의 신호와 상기 제1 발진 이상기(12)로부터의 발진신호를 합성하여 제1 I-IF신호를 출력하는 제1 I합성기(13)와, 상기 분배기(11)로부터의 신호와 상기 제1 발진 이상기(12)로부터의 위상 지연된 발진신호를 합성하여 제1 Q-IF신호를 출력하는 제1 Q합성기(14)와, 상기 제1 I Q 합성기(13)로부터의 제1 I-IF 신호를 사전에 설정된 대역으로 통과시키는 제1 필터(15)와, 상기 제1 Q 합성기(14)로부터의 제1 Q-IF 신호를 사전에 설정된 대역으로 통과시키는 제2 필터(16)와, 발진신호를 생성하여 이 발진신호와 -90° 위상 지연된 발진신호를 출력하는 제2 발진 이상부(17)와, 상기 제1필터(15)로부터의 신호와 상기 제2 발진 이상기(16)로부터의 발진신호를 합성하여 제2 I-IF신호를 출력하는 제2 I-합성기(18)와, 상기 제2필터(16)로부터의 신호와 상기 제2 발진 이상기(16)로부터의 위상 지연된 발진신호를 합성하여 제2 Q-IF신호를 출력하는 제2 Q합성기(19)와, 상기 제2 I 및 Q합성기(18,19)로부터의 제2 I-IF 및 Q-IF 신호를 가산하는 가산기(20)와, 상기 제2 I 및 Q합성기(18,19)로부터의 제2 I-IF 및 Q-IF 신호를 감산하는 감산기(21)를 포함한다.The conventional image rejection mixer shown in FIG. 1 includes a
도 2는 희망신호 및 이미지 신호의 주파수 스펙트럼도이다.2 is a frequency spectrum diagram of a desired signal and an image signal.
도 2에서, 상기 제1 및 제2 합성기에서 출력되는 IF신호는 희망신호외에 이미지신호도 포함되어 있는데, 도 2를 참조하면, 발진신호를 중심으로 양측에 대칭으로 IF만큼 떨어져 위치하고 있다.In FIG. 2, the IF signal output from the first and second synthesizers includes an image signal in addition to the desired signal. Referring to FIG. 2, the IF signals are symmetrically positioned on both sides about the oscillation signal.
예를 들어, 입력되는 RF신호가 발진신호보다 높은 주파수일 경우에 대한 위상 변화를 도 3 및 도 4를 참조하여 설명한다.For example, the phase change for the case where the input RF signal is higher than the oscillation signal will be described with reference to FIGS. 3 and 4.
도 3은 I패스의 희망신호 및 이미지 신호의 위상을 보이는 벡터도이다.3 is a vector diagram showing phases of a desired signal and an image signal of an I pass.
도 3을 참조하면, 입력되는 신호중 분배기(11)에서 분배된 하나의 신호 경로에 해당되는 I패스에서는, 위상 변화없이 주파수만 다운 컨버젼되어 최종 출력됨을 알 수 있다.Referring to FIG. 3, in the I-path corresponding to one signal path distributed by the
도 4는 Q패스의 희망신호 및 이미지 신호의 위상을 보이는 벡터도이다.4 is a vector diagram showing phases of a desired signal and an image signal of a Q pass.
도 4를 참조하면, 입력되는 신호중 분배기(11)에서 분배된 다른 하나의 신호 경로에 해당되는 Q패스에서는, 위상이 -90°변화된 후에 +90°위상 변환되면서 다운 컨버젼되어 최종 출력됨을 알 수 있다.Referring to FIG. 4, it can be seen that, in the Q pass corresponding to another signal path distributed by the
즉, 도 3 및 도 4에 도시된 바와 같이. 상기 I패스상의 신호와 Q패스상의 신호를 가산하면, 이미지 신호가 제거되고 희망신호만 출력됨을 알 수 있다.That is, as shown in FIGS. 3 and 4. By adding the signal on the I pass and the signal on the Q pass, it can be seen that the image signal is removed and only the desired signal is output.
그런데, 이러한 종래의 이미지 리젝션 믹서에서는, 선로상의 임피던스 차이 등의 여러 가지 원인으로 상기 I신호 및 Q신호가 정확한 90°의 위상차를 갖지 못하게 되므로, 중간에 별도의 보정기를 두어 I신호 및 Q신호의 위상을 보상하여야 한다.However, in the conventional image rejection mixer, the I and Q signals do not have an exact 90 ° phase difference due to various impedance differences on the line, so that a separate compensator is placed in the middle of the I and Q signals. To compensate for the phase of
이에 따라서, 종래의 방식은 위상변조를 위한 방식은 필터의 로드의 가별 저항, 가변 캐패시터를 이용하여 필터의 직교신호를 보정하거나, 통신 시스템을 구성하고 있는 믹서 혹은 오실레이터의 위상을 역시 가변 캐패시터나 가변 저항들을 이용하여 직교신호의 크기 및 위상 오차를 보정하여야 하므로, 아날로그 회로에서 이러한 보정회로가 추가되어야 하고, 이에 따라 소비전력의 증가 및 회로의 복잡도 증가라는 문제점이 있다.Accordingly, in the conventional method, the method for phase modulation is performed by correcting the quadrature signal of the filter by using the variable resistance of the filter rod and the variable capacitor, or by adjusting the phase of the mixer or oscillator constituting the communication system. Since the magnitude and phase error of the quadrature signal must be corrected using the resistors, such a correction circuit must be added in an analog circuit, thereby increasing the power consumption and the complexity of the circuit.
본 발명은 상기한 문제점을 해결하기 위해 제안된 것으로, 그 목적은 GM셀을 이용하여 별도의 보상 회로없이 I신호 및 Q신호에 대한 크기 및 위상 보상을 수행하는 회로를 간단히 설계함으로써, 가변 캐패시터나 가변 저항 등의 별도의 크기 및 위상 보정회로 없이, I신호 및 Q신호의 크기 및 위상을 보정할 수 있는 IQ보상 기능을 갖는 GM-C 필터를 제공하는데 있다.
The present invention has been proposed to solve the above problems, and an object thereof is to simply design a circuit for performing magnitude and phase compensation on an I signal and a Q signal without a separate compensation circuit using a GM cell. The present invention provides a GM-C filter having an IQ compensation function capable of correcting the magnitude and phase of an I signal and a Q signal without a separate magnitude and phase correction circuit such as a variable resistor.
상기한 본 발명의 목적을 달성하기 위해서, 본 발명의 GM-C 필터는,In order to achieve the above object of the present invention, the GM-C filter of the present invention,
GM셀을 이용하여 구현하고, 이득 제어신호에 따라 결정된 이득으로 입력 I신호를 증폭하고, 이 증폭된 신호와 입력신호를 합성하여 I신호의 크기를 보상하는 제1 이득 보상부;A first gain compensator implemented using a GM cell, amplifying an input I signal with a gain determined according to a gain control signal, and combining the amplified signal with the input signal to compensate for the magnitude of the I signal;
상기 제1 이득 보상부로부터의 제1 I 신호를 사전에 설정된 대역으로 통과시키는 제1 필터;A first filter for passing the first I signal from the first gain compensator into a predetermined band;
GM셀을 이용하여 구현하고, 이득 제어신호에 따라 결정된 이득으로 입력 Q신호를 증폭하고, 이 증폭된 신호와 입력신호를 합성하여 Q신호의 크기를 보상하는 제2 이득 보상부;A second gain compensator implemented using a GM cell, amplifying an input Q signal with a gain determined according to a gain control signal, and combining the amplified signal with the input signal to compensate for the magnitude of the Q signal;
상기 제2 이득 보상부로부터의 제1 Q 신호를 사전에 설정된 대역으로 통과시키는 제2 필터;A second filter for passing the first Q signal from the second gain compensator into a preset band;
GM셀을 이용하여 구현하고, 위상 제어신호에 따라 결정된 이득으로 제2 Q신 호를 증폭하고, 이 증폭된 제2 Q신호와 상기 제1 필터로부터의 제1 I신호를 합성하여 I신호의 위상을 보상하여 제2 1신호를 출력하는 제1 위상 보상부;Implemented using a GM cell, amplifies the second Q signal with a gain determined according to the phase control signal, synthesizes the amplified second Q signal and the first I signal from the first filter, and phases the I signal. A first phase compensator for compensating for and outputting a second first signal;
GM셀을 이용하여 구현하고, 위상 제어신호에 따라 결정된 이득으로 제2 I신호를 증폭하고, 이 증폭된 제2 I신호와 상기 제2 필터로부터의 제1 Q신호를 합성하여 Q신호의 위상을 보상하여 제2 Q신호를 출력하는 제2 위상 보상부;Implemented using a GM cell, amplifies the second I signal with a gain determined according to the phase control signal, synthesizes the amplified second I signal with the first Q signal from the second filter, and adjusts the phase of the Q signal. A second phase compensator configured to compensate and output a second Q signal;
상기 제1 위상 보상부의 제2 I신호와 상기 제2 위상 보상부로부터의 제2 Q신호와의 크기차에 따라 상기 이득 제어신호를 출력하는 크기 제어부; 및A magnitude controller configured to output the gain control signal according to a magnitude difference between a second I signal of the first phase compensator and a second Q signal from the second phase compensator; And
상기 제1 위상 보상부의 제2 I신호와 상기 제2 위상 보상부로부터의 제2 Q신호와의 위상차에 따라 상기 위상 제어신호를 출력하는 위상 제어부A phase controller configured to output the phase control signal according to a phase difference between the second I signal of the first phase compensator and the second Q signal from the second phase compensator
를 포함하는 것을 특징으로 한다.Characterized in that it comprises a.
이하, 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명에 참조된 도면에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.In the drawings referred to in the present invention, components having substantially the same configuration and function will use the same reference numerals.
도 5는 본 발명에 따른 GM-C 필터의 구성도이다.5 is a block diagram of a GM-C filter according to the present invention.
도 5를 참조하면, 본 발명의 GM-C 필터는, GM셀을 이용하여 구현하고, 이득 제어신호(Va)에 따라 결정된 이득으로 입력 I신호(I)를 증폭하고, 이 증폭된 신호와 입력신호를 합성하여 I신호의 크기를 보상하는 제1 이득 보상부(110)와, 상기 제1 이득 보상부(110)로부터의 제1 I 신호(I1)를 사전에 설정된 대역으로 통과시키는 제1 필터(120)와. GM셀을 이용하여 구현하고, 이득 제어신호(Va)에 따라 결정된 이득으로 입력 Q신호(Q)를 증폭하고, 이 증폭된 신호와 입력신호를 합성하여 Q신호의 크기를 보상하는 제2 이득 보상부(210)와, 상기 제2 이득 보상부(210)로부터의 제1 Q 신호(Q1)를 사전에 설정된 대역으로 통과시키는 제2 필터(220)와, GM셀을 이용하여 구현하고, 위상 제어신호(Vp)에 따라 결정된 이득으로 제2 Q신호(Q2)를 증폭하고, 이 증폭된 제2 Q신호(KQ2)와 상기 제1 필터(120)로부터의 제1 I신호(I1)를 합성하여 I신호의 위상을 보상하여 제2 1신호(I2)를 출력하는 제1 위상 보상부(130)와, GM셀을 이용하여 구현하고, 위상 제어신호(Vp)에 따라 결정된 이득으로 제2 I신호(I2)를 증폭하고, 이 증폭된 제2 I신호(KI2)와 상기 제2 필터(220)로부터의 제1 Q신호(Q1)를 합성하여 Q신호의 위상을 보상하여 제2 Q신호(Q2)를 출력하는 제2 위상 보상부(230)와, 상기 제1 위상 보상부(130)의 제2 I신호(I2)와 상기 제2 위상 보상부(230)로부터의 제2 Q신호(Q2)와의 크기차에 따라 상기 이득 제어신호(Va)를 출력하는 크기 제어부(310)와, 상기 제1 위상 보상부(130)의 제2 I신호(I2)와 상기 제2 위상 보상부(230)로부터의 제2 Q신호(Q2)와의 위상차에 따라 상기 위상 제어신호(Vp)를 출력하는 위상 제어부(320)로 이루어진다.Referring to FIG. 5, the GM-C filter of the present invention is implemented using a GM cell, amplifies the input I signal I with a gain determined according to the gain control signal Va, and amplifies the input signal with the amplified signal. A
도 6은 본 발명의 제1 이득 보상부의 구성도이다.6 is a configuration diagram of a first gain compensator of the present invention.
도 6을 참조하면, 상기 제1 이득 보상부(110)는 입력 I신호(I)단에 연결된 비반전 입력단을 갖고, 접지된 반전단자를 갖으며, 사전에 설정된 이득(GM11)을 갖 는 제1 GM셀(GC11)과, 입력 I신호(I)단에 연결된 반전 입력단을 갖고, 접지된 비반전단자를 갖으며, 상기 이득 제어신호(Va)에 따라 가변되는 이득(GM12)을 갖는 제2 GM셀(GC12)을 포함하여, 상기 제1 GM셀(GC11) 및 제2 GM셀(GC12)의 각 출력을 하나의 출력단으로 연결한 이득 제어부(111)와, 입력 I신호(I)를 사전에 설정된 이득(GM13)으로 증폭하는 제3 GM셀(GC13)과, 상기 제3 GM셀(GC13)의 출력신호와 상기 이득 제어부(111)의 출력신호를 합성하여 출력하는 제4 GM셀(GC14)을 포함하는 입력 합성부(112)로 이루어진다.Referring to FIG. 6, the
도 7은 본 발명의 제2 이득 보상부의 구성도이다.7 is a configuration diagram of a second gain compensator of the present invention.
도 7을 참조하면, 상기 제2 이득 보상부(210)는 입력 Q신호(Q)단에 연결된 비반전 입력단을 갖고, 접지된 반전단자를 갖으며, 사전에 설정된 이득(GM21)을 갖는 제1 GM셀(GC21)과, 입력 I신호(Q)단에 연결된 반전 입력단을 갖고, 접지된 비반전단자를 갖으며, 상기 이득 제어신호(Va)에 따라 가변되는 이득(GM22)을 갖는 제2 GM셀(GC22)을 포함하여, 상기 제1 GM셀(GC21) 및 제2 GM셀(GC22)의 각 출력을 하나의 출력단으로 연결한 이득 제어부(211)와, 입력 I신호(Q)를 사전에 설정된 이득(GM23)으로 증폭하는 제3 GM셀(GC23)과, 상기 제3 GM셀(GC23)의 출력신호와 상기 이득 제어부(211)의 출력신호를 합성하여 출력하는 제4 GM셀(GC24)을 포함하는 입력 합성부(212)로 이루어진다.Referring to FIG. 7, the
도 8은 본 발명의 제1 위상 보상부의 구성도이다.8 is a configuration diagram of a first phase compensator of the present invention.
도 8을 참조하면, 상기 제1 위상 보상부(130)는 상기 제2 위상 보상부(230)의 출력단에 연결된 반전 입력단을 갖고, 접지된 비반전단자를 갖으며, 사전에 설정된 이득(GM15)을 갖는 제5 GM셀(GC15)과, 상기 제2 위상 보상부(230)의 출력단에 연결된 반전 입력단을 갖고, 접지된 비반전단자를 갖으며, 상기 위상 제어신호(Vp)에 따라 가변되는 이득(GM16)을 갖는 제6 GM셀(GC16)을 포함하여, 상기 제5 GM셀(GC15) 및 제6 GM셀(GC16)의 각 출력을 하나의 출력단으로 연결한 이득 제어부(131)와, 상기 제1 필터(120)로부터의 제1 I신호(I1)를 사전에 설정된 이득(GM17)으로 증폭하는 제7 GM셀(GC17)과, 상기 제7 GM셀(GC17)의 출력신호와 상기 이득 제어부(131)의 출력신호를 합성하여 출력하는 제8 GM셀(GC18)을 포함하는 출력 합성부(132)로 이루어진다.Referring to FIG. 8, the
도 9는 본 발명의 제2 위상 보상부의 구성도이다.9 is a configuration diagram of a second phase compensator of the present invention.
도 9를 참조하면, 상기 제2 위상 보상부(230)는 상기 제1 위상 보상부(130)의 출력단에 연결된 비반전 입력단을 갖고, 접지된 반전단자를 갖으며, 사전에 설정된 이득(GM25)을 갖는 제5 GM셀(GC25)과, 상기 제1 위상 보상부(130)의 출력단에 연결된 반전 입력단을 갖고, 접지된 비반전단자를 갖으며, 상기 위상 제어신호(Vp)에 따라 가변되는 이득(GM26)을 갖는 제6 GM셀(GC26)을 포함하여, 상기 제5 GM셀(GC25) 및 제6 GM셀(GC26)의 각 출력을 하나의 출력단으로 연결한 이득 제어부(231)와, 상기 제2 필터(220)로부터의 제1 Q신호(Q1)를 사전에 설정된 이득(GM27)으로 증폭하는 제7 GM셀(GC27)과, 상기 제7 GM셀(GC27)의 출력신호와 상기 이득 제 어부(231)의 출력신호를 합성하여 출력하는 제8 GM셀(GC28)을 포함하는 출력 합성부(232)로 이루어진다.Referring to FIG. 9, the
도 10은 위상 보상 설명을 위한 벡터도이다.10 is a vector diagram for explaining phase compensation.
이하, 본 발명의 작용 및 효과를 첨부한 도면에 의거하여 상세히 설명한다. Hereinafter, the operation and effects of the present invention will be described in detail with reference to the accompanying drawings.
도 5를 참조하면, 본 발명의 제1 이득 보상부(110)는 GM셀을 이용하여 구현하고, 이득 제어신호(Va)에 따라 결정된 이득으로 입력 I신호(I)를 증폭하고, 이 증폭된 신호와 입력신호를 합성하여 I신호의 크기를 보상한다. 그리고, 본 발명의 제1 필터(120)에서는 상기 제1 이득 보상부(110)로부터의 제1 I 신호(I1)를 사전에 설정된 대역으로 통과시킨다.Referring to FIG. 5, the
그 다음, 본 발명의 제2 이득 보상부(210)는 GM셀을 이용하여 구현하고, 이득 제어신호(Va)에 따라 결정된 이득으로 입력 Q신호(Q)를 증폭하고, 이 증폭된 신호와 입력신호를 합성하여 Q신호의 크기를 보상한다. 그리고, 본 발명의 제2 필터(220)는 상기 제2 이득 보상부(210)로부터의 제1 Q 신호(Q1)를 사전에 설정된 대역으로 통과시킨다.Next, the
또한, 본 발명의 제1 위상 보상부(130)는 GM셀을 이용하여 구현하고, 위상 제어신호(Vp)에 따라 결정된 이득으로 제2 Q신호(Q2)를 증폭하고, 이 증폭된 제2 Q신호(KQ2)와 상기 제1 필터(120)로부터의 제1 I신호(I1)를 합성하여 I신호의 위상을 보상하여 제2 1신호(I2)를 출력한다.In addition, the
그리고, 본 발명의 제2 위상 보상부(230)는 GM셀을 이용하여 구현하고, 위상 제어신호(Vp)에 따라 결정된 이득으로 제2 I신호(I2)를 증폭하고, 이 증폭된 제2 I신호(KI2)와 상기 제2 필터(220)로부터의 제1 Q신호(Q1)를 합성하여 Q신호의 위상을 보상하여 제2 Q신호(Q2)를 출력한다.The
그 다음, 본 발명의 크기 제어부(310)는 상기 제1 위상 보상부(130)의 제2 I신호(I2)와 상기 제2 위상 보상부(230)로부터의 제2 Q신호(Q2)와의 크기차에 따라 상기 이득 제어신호(Va)를 출력한다. Next, the
또한, 본 발명의 위상 제어부(320)는 상기 제1 위상 보상부(130)의 제2 I신호(I2)와 상기 제2 위상 보상부(230)로부터의 제2 Q신호(Q2)와의 위상차에 따라 상기 위상 제어신호(Vp)를 출력한다.In addition, the
도 5 및 도 6을 참조하여 상기 제1 이득 보상부(110)에 대해서 설명하면, 상기 제1 이득 보상부(110)의 이득 제어부(111)에서, 제1 GM셀(GC11)은 사전에 설정된 이득(GM11)을 갖고, 제2 GM셀(GC12)은 상기 이득 제어신호(Va)에 따라 가변되는 이득(GM12)을 갖는다.Referring to FIGS. 5 and 6, the
이에 따라, 상기 이득 제어부(111)는 상기 이득 제어신호(Va)에 따라 가변되 는 이득(GM12)을 포함하는 출력(KI)을 하기 수학식1과 같이 출력한다.Accordingly, the
그리고, 상기 제1 이득 보상부(110)의 입력 합성부(112)에서, 제3 GM셀(GC13)은 입력 I신호(I)를 사전에 설정된 이득(GM13)으로 증폭하고, 제4 GM셀(GC14)은 상기 제3 GM셀(GC13)의 출력신호와 상기 이득 제어부(111)의 출력신호를 합성하여 출력한다.In the
이러한 과정을 통해, 상기 제1 이득 보상부(110)는 하기 수학식 2와 같은 제1 I 신호(I1)를 출력한다.Through this process, the
도 5 및 도 7을 참조하여 상기 제2 이득 보상부(210)에 대해서 설명하면, 상기 제2 이득 보상부(210)의 이득 제어부(211)에서, 제1 GM셀(GC21)은 사전에 설정된 이득(GM21)을 갖고, 제2 GM셀(GC22)은 상기 이득 제어신호(Va)에 따라 가변되는 이득(GM22)을 갖는다.Referring to FIGS. 5 and 7, the
이에 따라, 상기 이득 제어부(211)는 상기 이득 제어신호(Va)에 따라 가변되는 이득(GM22)을 포함하는 출력(KQ)을 하기 수학식3과 같이 출력한다.Accordingly, the
그리고, 상기 제2 이득 보상부(210)의 입력 합성부(212)에서, 제3 GM셀(GC23)은 입력 I신호(Q)를 사전에 설정된 이득(GM23)으로 증폭하고, 제4 GM셀(GC24)은 상기 제3 GM셀(GC23)의 출력신호와 상기 이득 제어부(211)의 출력신호를 합성하여 출력한다.In the
이러한 과정을 통해, 상기 제2 이득 보상부(210)는 하기 수학식 4와 같은 제1 Q 신호(Q1)를 출력한다.Through this process, the
전술한 바와 따르면, 예를 들어, I신호의 크기(VaI)가 Q 신호의 크기(VaQ)보다 큰 경우, 상기 이득 제어신호(Va=VaI-VaQ)가 커지게 되고, 상기 이득 제어신호(Va)가 커지면 GM12가 커지면서 KI(GM11-GM12)는 작아지게 되고, GM22가 커지면서 KQ(GM22-GM21)는 커지게 된다.As described above, for example, when the magnitude Va of the I signal is greater than the magnitude VaQ of the Q signal, the gain control signal Va = VaI-VaQ becomes large, and the gain control signal Va ), The larger the GM12, the smaller the KI (GM11-GM12) and the larger the GM22, the larger the KQ (GM22-GM21).
이에 따라, 본 발명의 이득 보상은 상기 I신호 및 Q신호의 크기가 같아지는 방향으로 이루어지게 된다.Accordingly, the gain compensation of the present invention is made in a direction in which the magnitudes of the I and Q signals are the same.
도 5 및 도 8을 참조하여 상기 제1 위상 보상부(130)에 대해서 설명하면, 상기 제1 위상 보상부(130)의 이득 제어부(131)에서, 제5 GM셀(GC15)은 사전에 설정된 이득(GM15)을 갖고, 제6 GM셀(GC16)은 상기 제2 위상 보상부(230)의 출력단에 연결된 반전 입력단을 갖고, 접지된 비반전단자를 갖으며, 상기 위상 제어신호(Vp)에 따라 가변되는 이득(GM16)을 갖다.Referring to FIGS. 5 and 8, the
이에 따라, 상기 이득 제어부(131)는 상기 위상 제어신호(Vp)에 따라 가변되는 이득(GM16)을 포함하는 출력(KI1)을 하기 수학식5와 같이 출력한다.Accordingly, the
그리고, 상기 제1 위상 보상부(130)의 출력 합성부(132)에서, 제7 GM셀(GC17)은 상기 제1 필터(120)로부터의 제1 I신호(I1)를 사전에 설정된 이득(GM17)으로 증폭하고, 제8 GM셀(GC18)은 상기 제7 GM셀(GC17)의 출력신호와 상기 이득 제어부(131)의 출력신호를 합성하여 출력한다.In the
이러한 과정을 통해, 상기 제1 위상 보상부(130)는 하기 수학식 6과 같은 제2 1 신호(I2)를 출력한다.Through this process, the
도 5 및 도 9를 참조하여 상기 제2 위상 보상부(230)에 대해서 설명하면, 상기 제2 위상 보상부(230)의 이득 제어부(231)에서, 제5 GM셀(GC25)은 사전에 설정된 이득(GM25)을 갖고, 제6 GM셀(GC26)은 상기 위상 제어신호(Vp)에 따라 가변되는 이득(GM26)을 갖는다.Referring to FIGS. 5 and 9, the
이에 따라, 상기 이득 제어부(231)는 상기 위상 제어신호(Vp)에 따라 가변되는 이득(GM26)을 포함하는 출력(KQ1)을 하기 수학식7과 같이 출력한다.Accordingly, the
그리고, 상기 제2 위상 보상부(230)의 출력 합성부(232)에서, 제7 GM셀(GC27)은 상기 제2 필터(220)로부터의 제1 Q신호(Q1)를 사전에 설정된 이득(GM27)으로 증폭하고, 제8 GM셀(GC28)은 상기 제7 GM셀(GC27)의 출력신호와 상기 이득 제어부(231)의 출력신호를 합성하여 출력한다. In the
이러한 과정을 통해, 상기 제2 위상 보상부(230)는 하기 수학식 8과 같은 제2 Q 신호(IQ)를 출력한다.Through this process, the
도 10의 (a) 및 (b)는 본 발명에 따른 위상 보상 설명을 위한 벡터도이다.10A and 10B are vector diagrams for explaining phase compensation according to the present invention.
도 10a를 참조하면, 예를 들어, I신호의 위상(VpI)과 Q 신호의 위상(VpQ)의 차가 90°보다 큰 경우, 상기 위상 제어신호(Vp=V(90°-(I위상-Q위상)))가 작아지게 되고, 상기 위상 제어신호(Vp)가 작아지게 되면 GM16이 작아지면서 KI1(-(GM15+GM16))은 음의 방향으로 작아지게 되고, GM26이 작아지면서 KQ1(GM25-GM26)은 커지게 된다. 이때, I의 위상은 작게 변하고, Q의 위상은 I가 변화는 방향과 동일한 방향으로 크게 변한다.Referring to FIG. 10A, for example, when the difference between the phase VpI of the I signal and the phase VpQ of the Q signal is greater than 90 °, the phase control signal Vp = V (90 ° − (I phase −Q). Phase))) becomes smaller, and when the phase control signal Vp becomes smaller, GM16 becomes smaller and KI1 (-(GM15 + GM16)) becomes smaller in the negative direction, while GM26 becomes smaller, KQ1 (GM25- GM26) gets bigger. At this time, the phase of I changes small, and the phase of Q changes large in the same direction as the direction in which I changes.
이에 따라, 본 발명의 위상 보상은 상기 I신호 및 Q신호의 위상차가 90°에 근접하는 방향으로 이루어지게 된다.Accordingly, the phase compensation of the present invention is made in a direction in which the phase difference between the I signal and the Q signal approaches 90 °.
도 10b를 참조하면, 예를 들어, I신호의 위상(VpI)과 Q 신호의 위상(VpQ)의 차가 90°보다 작은 경우, 상기 위상 제어신호(Vp=V(90°-(I위상-Q위상)))가 커지게 되고, 상기 위상 제어신호(Vp)가 커지게 되면 GM16이 커지면서 KI1(-(GM15+GM16))은 음의 방향으로 커지게 되고, GM26이 커지면서 KQ1(GM25-GM26)은 작아지게 된다. 이때, I의 위상은 크게 변하고, Q의 위상은 I가 변화는 방향과 동일한 방향으로 작게 변한다.Referring to FIG. 10B, for example, when the difference between the phase VpI of the I signal and the phase VpQ of the Q signal is less than 90 °, the phase control signal Vp = V (90 ° − (I phase −Q). Phase))) increases, and when the phase control signal Vp increases, GM16 increases, KI1 (-(GM15 + GM16)) increases in the negative direction, and GM26 increases, KQ1 (GM25-GM26) Becomes small. At this time, the phase of I changes greatly, and the phase of Q changes small in the same direction as the direction in which I changes.
이에 따라, 본 발명의 위상 보상은 상기 I신호 및 Q신호의 위상차가 90°에 근접하는 방향으로 이루어지게 된다.Accordingly, the phase compensation of the present invention is made in a direction in which the phase difference between the I signal and the Q signal approaches 90 °.
상술한 바와 같은 본 발명에 따르면, 통신시스템의 이미지 리젝션 믹서 등에 적용되는 GM-C 필터에서, GM셀을 이용하여 별도의 보상 회로없이 I신호 및 Q신호에 대한 크기 및 위상 보상을 수행하는 회로를 간단히 설계함으로써, 가변 캐패시터나 가변 저항 등의 별도의 크기 및 위상 보정회로 없이, I신호 및 Q신호의 크기 및 위상을 보정할 수 있는 효과가 있다.According to the present invention as described above, in the GM-C filter applied to the image rejection mixer of the communication system, a circuit for performing magnitude and phase compensation for the I signal and the Q signal without a separate compensation circuit using a GM cell By simply designing, it is possible to correct the magnitude and phase of the I and Q signals without a separate magnitude and phase correction circuit such as a variable capacitor or a variable resistor.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040089023A KR100593928B1 (en) | 2004-11-03 | 2004-11-03 | Gm-c filter with i and q signal compensation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040089023A KR100593928B1 (en) | 2004-11-03 | 2004-11-03 | Gm-c filter with i and q signal compensation |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060039798A KR20060039798A (en) | 2006-05-09 |
KR100593928B1 true KR100593928B1 (en) | 2006-06-30 |
Family
ID=37146968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040089023A KR100593928B1 (en) | 2004-11-03 | 2004-11-03 | Gm-c filter with i and q signal compensation |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100593928B1 (en) |
-
2004
- 2004-11-03 KR KR1020040089023A patent/KR100593928B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20060039798A (en) | 2006-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4381945B2 (en) | Receiver, receiving method, and portable wireless terminal | |
KR101097093B1 (en) | Power series digital predistorter and control method therefor | |
KR100475124B1 (en) | Direct conversion receiver for calibrating phase and gain mismatch | |
US7773965B1 (en) | Calibrated quadrature very low intermediate frequency receiver | |
JP4593430B2 (en) | Receiving machine | |
EP1786097B1 (en) | Receiver using DC Offset Adjustment for optimal IP2 | |
US20090131006A1 (en) | Apparatus, integrated circuit, and method of compensating iq phase mismatch | |
US9596120B2 (en) | Signal transmission apparatus, distortion compensation apparatus, and signal transmission method | |
KR20100082031A (en) | Processing transmission signals in radio transmitter | |
JP2001284968A (en) | Phase shifter, adder, image rejection mixer and receiver using the same | |
JP4901679B2 (en) | Wireless transmission / reception device and wireless transmission method | |
US9705474B2 (en) | Complex band pass filter and receiver | |
US8391818B2 (en) | Second-order distortion correcting receiver and second-order distortion correcting method | |
US7787853B2 (en) | Method and device for the reduction of the DC component of a signal transposed into baseband, in particular in a receiver of the direct conversion type | |
EP1764913A2 (en) | Receiver for attenuating spurious signals | |
JP7575570B2 (en) | APPARATUS AND METHOD FOR A RADIO TRANSCEIVER - Patent application | |
KR100495431B1 (en) | Apparatus and Methods for calibrating up-converter | |
US8630380B2 (en) | Receiver apparatus, image signal attenuating method, and mismatch compensating method | |
KR100593928B1 (en) | Gm-c filter with i and q signal compensation | |
JP2006094043A (en) | Transmission apparatus and communication apparatus | |
JP5104561B2 (en) | Quadrature signal output circuit | |
CN111313920B (en) | Zero intermediate frequency receiver, signal processing method and device thereof, electronic device and medium | |
JP2019080121A (en) | Signal generator and signal generation method thereof | |
US20090111398A1 (en) | Transmitter and transmission method | |
US20050218979A1 (en) | Feed-forward power amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130403 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140325 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |