KR100592591B1 - 고속직렬버스 브리지 장치 - Google Patents

고속직렬버스 브리지 장치 Download PDF

Info

Publication number
KR100592591B1
KR100592591B1 KR1020030096822A KR20030096822A KR100592591B1 KR 100592591 B1 KR100592591 B1 KR 100592591B1 KR 1020030096822 A KR1020030096822 A KR 1020030096822A KR 20030096822 A KR20030096822 A KR 20030096822A KR 100592591 B1 KR100592591 B1 KR 100592591B1
Authority
KR
South Korea
Prior art keywords
management
serial bus
data
interface unit
bridge
Prior art date
Application number
KR1020030096822A
Other languages
English (en)
Other versions
KR20050065066A (ko
Inventor
박성희
조철현
김종원
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020030096822A priority Critical patent/KR100592591B1/ko
Publication of KR20050065066A publication Critical patent/KR20050065066A/ko
Application granted granted Critical
Publication of KR100592591B1 publication Critical patent/KR100592591B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0012—High speed serial bus, e.g. IEEE P1394

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 고속직렬버스 브리지 장치에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 고속직렬버스를 통하여 IEEE1394 장치의 수를 확장할 수 있으면서도, 전송선의 길이 제한을 없애고, 아울러 장치의 구성을 간단하게 할 수 있는 고속직렬버스 브리지 장치를 제공하고자 함.
3. 발명의 해결 방법의 요지
본 발명은, 직렬버스 브리지 장치에 있어서, 관리수단의 관리하에, 일 직렬버스 인터페이스부로부터 수신된 데이터를 임시로 저장하되, 실시간 전송을 위한 등시성(isochronous) 선입선출(FIFO) 메모리와, 비동기(asynchronous) 전송을 위한 요청(request) FIFO 메모리 및 응답(response) FIFO 메모리를 포함하는 저장수단; 상기 관리수단의 관리하에, 상기 일 직렬버스 인터페이스부를 통해 수신된 데이터의 헤더부분을 분리하여, 제어 및 상태 저장수단에 보관하고, 나머지 데이터를 상기 저장수단에 저장하는 디프레머수단; 상기 관리수단의 관리하에, 상기 저장수단에 저장된 데이터를 다중화하여 송신하고자 하는 데이터를 결정하기 위한 다중화수단; 상기 관리수단의 관리하에, 상기 결정된 데이터에 헤더부분을 추가하여, 타 직렬버스 인터페이스부로 전송하는 프레머수단; 상기 관리수단의 관리하에, 상기 브리지 장치의 각 구성요소들의 상태 및 제어 정보와, 상기 일 직렬버스 인터페이스부를 통해 수신된 데이터의 헤더 정보 및 상태 정보를 저장하고 있는 상기 제어 및 상태 저장수단; 상기 브리지 장치의 스트림 처리와, 라우트 맵의 생성과, 네트의 생성 및 제거와, 전역 노드 아이디(ID)를 관리하는 관리수단; 및 상기 관리수단의 관리하에, 상기 직렬버스 인터페이스부와의 순환(cycle) 동기를 맞추기 위한 동기화수단을 포함함.
4. 발명의 중요한 용도
본 발명은 홈네트워크 등에 이용됨.
IEEE1394, 고속직렬버스, 브리지, 홈네트워크, AV기기

Description

고속직렬버스 브리지 장치{High performance serial bus bridge apparatus}
도 1 은 본 발명에 따른 고속직렬버스 브리지 장치의 일실시예 구성도.
도 2 는 일반적인 브리지의 기본 구조를 나타낸 설명도.
도 3 은 본 발명에 따른 고속직렬버스 브리지 장치의 브리지 상세 구조를 나타낸 일실시예 설명도.
도 4 는 본 발명에 따른 고속직렬버스 브리지 장치의 브리지 네트 토폴로지를 나타낸 일실시예 설명도.
도 5 는 본 발명에 따른 고속직렬버스 브리지 장치의 브리지 프로토타입의 구조를 나타낸 일실시예 설명도.
도 6 는 본 발명의 실시예에 따라 브리지 프로토타입 보드를 나타낸 일실시예 설명도.
* 도면의 주요 부분에 대한 부호 설명
31 : FIFO 메모리부 32,33 : 다중화부
34,35 : 프레머 36,37 : 디프레머
38 : 관리부 39 : 제어 및 상태 레지스터
40 : 순환 타이머
본 발명은 고속직렬버스의 브리지에 관한 것으로서, 특히 두 개의 서로 다른 버스에 존재하는 고속직렬버스 IEEE1394 인터페이스를 연결할 수 있는 고속직렬버스 브리지 장치에 관한 것이다.
최근 디지털 A/V 기기의 개발과 보급이 확대되면서 다양한 멀티미디어 서비스를 가능하게 하는 홈네트워크 시스템에 대한 요구가 급증하고 있다. 가정내에 구성된 디지털캠코더, DVD, HDTV, Home Theater 등의 디지털 가전기기들을 하나의 네트워크로 연결하여 고품질 멀티미디어 데이터들을 가정내의 모든 장소에서 실시간으로 송수신할 수 있기를 네트워크 사용자들은 간절히 원하고 있다. 이러한 멀티미디어 서비스를 가능하게 하기 위해서는, 데이터 전송속도가 20Mbps 이상을 유지해야 함에도 불구하고, 기존의 패킷 통신망은 이러한 대량의 멀티미디어 데이터를 고품질, 실시간으로 전송하는데 한계가 있다.
하지만, IEEE1394 기술은 등시성(isochronous) 전송이 가능한 통신기술로, 대량 멀티미디어 데이터의 전송에 매우 적합한 전송기술이다. 이 IEEE1394는 고속 대용량의 멀티미디어 데이터를 전송할 수 있는 기술로서, AV기기 등에 응용하여 많이 사용되고 있으며, 현재 IEEE1394b의 경우 최대 3.2Gbps까지 데이터를 전송할 수 있고, 상용화되어 나온 제품은 800Mbps까지 데이터를 전송할 수 있다. 또한, 하나의 버스에 연결될 수 있는 최대 장치의 수는 63개이며, 버스에 장치를 연결하거나 제거하는 동작이 간단히 이루어지는 장점을 가지고 있어, 홈네트워크의 백본망으로서 활용 가치가 높다.
그러나, 비록 하나의 버스에 연결될 수 있는 장치의 수가 63개라고는 하지만, IEEE1394는 전송거리가 4.5m로 제한되어 있어 원격지의 전송이 불가능하다. 또한, 무선 IEEE1394는 유선 IEEE1394와 무선랜 방식을 연결하는 구조에 대하여 기술하고 있으나, 실제 유선 브리지로서의 기능은 전혀 언급되어 있지 않다. 따라서, 브리지(bridge) 등의 기능을 IEEE1394에 구현하여, IEEE1394 장치의 수를 확장할 수 있으면서도, 전송선의 길이 제한을 없애고, 아울러 브리지를 보다 간단히 구성할 수 있는 방안이 절실히 요구된다.
본 발명은, 상기와 같은 요구에 부응하기 위하여 제안된 것으로, 고속직렬버스를 통하여 IEEE1394 장치의 수를 확장할 수 있으면서도, 전송선의 길이 제한을 없애고, 아울러 장치의 구성을 간단하게 할 수 있는 고속직렬버스 브리지 장치를 제공하는데 그 목적이 있다.
또한, 본 발명은 두 개의 IEEE1394 인터페이스 중 하나를 무선 인터페이스로 대체하여 홈네트워크 구성을 위한 무선1394로 활용할 수 있는 고속직렬버스 브리지 장치를 제공하는데 다른 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 직렬버스 브리지 장치에 있어서, 관리수단의 관리하에, 일 직렬버스 인터페이스부로부터 수신된 데이터를 임시로 저장하되, 실시간 전송을 위한 등시성(isochronous) 선입선출(FIFO) 메모리와, 비동기(asynchronous) 전송을 위한 요청(request) FIFO 메모리 및 응답(response) FIFO 메모리를 포함하는 저장수단; 상기 관리수단의 관리하에, 상기 일 직렬버스 인터페이스부를 통해 수신된 데이터의 헤더부분을 분리하여, 제어 및 상태 저장수단에 보관하고, 나머지 데이터를 상기 저장수단에 저장하는 디프레머수단; 상기 관리수단의 관리하에, 상기 저장수단에 저장된 데이터를 다중화하여 송신하고자 하는 데이터를 결정하기 위한 다중화수단; 상기 관리수단의 관리하에, 상기 결정된 데이터에 헤더부분을 추가하여, 타 직렬버스 인터페이스부로 전송하는 프레머수단; 상기 관리수단의 관리하에, 상기 브리지 장치의 각 구성요소들의 상태 및 제어 정보와, 상기 일 직렬버스 인터페이스부를 통해 수신된 데이터의 헤더 정보 및 상태 정보를 저장하고 있는 상기 제어 및 상태 저장수단; 상기 브리지 장치의 스트림 처리와, 라우트 맵의 생성과, 네트의 생성 및 제거와, 전역 노드 아이디(ID)를 관리하는 관리수단; 및 상기 관리수단의 관리하에, 상기 직렬버스 인터페이스부와의 순환(cycle) 동기를 맞추기 위한 동기화수단을 포함하여 이루어진 것을 특징으로 한다.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 1 은 본 발명에 따른 고속직렬버스 브리지 장치의 일실시예 구성도이다.
도 1에 도시된 바와 같이, 본 발명에 따른 고속직렬버스 브리지 장치는, 관리부(38)의 관리하에, IEEE1394 인터페이스부(10/20)로부터 수신된 데이터를 IEEE1394 인터페이스부(혹은 무선1394 인터페이스부가 될 수도 있음)(20/10)로 전송하기 위해 임시 저장하고 있는 선입선출(FIFO : First-In-First-Out) 메모리부(31)와, 관리부(38)의 관리하에, IEEE1394 인터페이스부(10/20)를 통해 수신된 데이터의 헤더부분을 분리하여, 제어 및 상태 레지스터(39)에 보관하고, 나머지 데이터를 FIFO 메모리부(31)에 저장하는 디프레머(DeFramer)(36,37)와, 관리부(38)의 관리하에, FIFO 메모리부(31)에 저장된 데이터를 멀티플렉싱하여 송신하고자 하는 데이터를 결정하기 위한 다중화부(Mux)(32,33)와, 관리부(38)의 관리하에, 다중화부(32,33)에 의해 결정된 데이터에 헤더부분을 추가하여, IEEE1394 인터페이스부(20/10)로 전송하는 프레머(Framer)(34,35)와, 관리부(38)의 관리하에, 브리지부(30)의 각 구성요소들의 상태 및 제어 정보와, IEEE1394 인터페이스부(10/20)를 통해 수신된 데이터의 헤더 정보 및 상태 정보를 저장하고 있는 제어 및 상태 레지스터(39)와, 브리지부(30)의 스트림 처리와, 라우트 맵의 생성과, 네트의 생성 및 제거와, 전역 노드 아이디(ID)를 관리하는 관리부(38)와, 관리부(38)의 관리하에, IEEE1394 인터페이스부(10,20)와의 순환(cycle) 동기를 맞추기 위한 순환 타이머(40)를 포함한다.
본 발명에 따른 고속직렬버스 브리지 장치(브리지부(20))는, 고속직렬버스 IEEE1394 인터페이스부(10,20)와, 브리지부(30)의 데이터 전송을 제어하는 제어부 및 버스 인터페이스부(50)와 연동된다.
브리지부(30)는 두 개의 고속직렬버스인 IEEE1394 인터페이스부(10,20)를 상호 연결하여 subaction 데이터를 전송하는 부분으로서, IEEE1394가 하나의 버스에 최대 63개의 장치를 연결할 수 있는 것을 확장하여, 1023 x 63개의 IEEE1394 장치를 연결할 수 있으며, IEEE1394 인터페이스부(10,20) 사이의 데이터 흐름을 제어한다.
FIFO 메모리부(31)는 각 IEEE1394 인터페이스부(10,20)를 통하여 전송되어진 subaction 데이터를 임시로 저장하는 부분으로서, 실시간 전송을 위한 등시성(isochronous) FIFO 메모리 두 개와, 비동기(asynchronous) 전송을 위한 요청(request) FIFO 메모리 두 개와 응답(response) FIFO 메모리 두 개로 구성된다.
다중화부(Mux)(32,33)는 FIFO 메모리부(31)의 6개 영역에 저장된 subaction 데이터를 다중화하여, 프레머(34,35)로 전송한다.
프레머(framer)(34,35)는 다중화부(32,33)로부터 subaction 데이터를 전송받아 제어 및 상태 레지스터(39)에 저장되어 있는 헤더 정보를 붙여서 IEEE1394 인터페이스부(10,20)로 전송한다.
디프레머(36,37)는 IEEE1394 인터페이스부(10,20)로부터 subaction 데이터를 수신하여 subaction 데이터의 헤더정보를 분리하여 제어 및 상태 레지스터(39)에 저장한다.
관리부(38)는 IEEE1394 인터페이스부(10,20)을 통하여 전송된 subaction 데이터를 디프레머(36,37)와 FIFO 메모리부(31)를 통과하여 다중화부(33,32)와 프레머(35,34)를 거쳐 IEEE1394 인터페이스부(20,10)로 전송되는 스트림 데이터의 처리와 라우트 맵의 생성과 네트의 생성 및 제거와 전역 노드 ID의 구성 등을 수행하며, 제어 및 상태 레지스터(39)와 순환 타이머(cycle timer)(40)를 관리하며, 제어부 및 버스 인터페이스부(50)와 연계되어 고속직렬버스 브리지부(30)의 전체 동작을 관리한다.
제어 및 상태 레지스터(control & status register)(39)는 브리지부(30)에 구성된 각 블록의 상태 정보와 제어 정보와 IEEE1394 인터페이스부(10,20)에서 전송된 subaction 데이터의 헤더 정보 및 상태 정보를 저장하며, 레지스터 데이터의 입출력은 각 블록에 구성된 신호 및 제어부 및 버스 인터페이스부(50)와 연결되어 동작된다.
IEEE1394 인터페이스부(10,20)는 IEEE1394에 순응하는 칩과의 인터페이스를 통해 브리지부(30)와 IEEE1394 subaction 데이터의 송수신을 수행한다.
순환 타이머(cycle timer)(40)는 IEEE1394 인터페이스부(10)과 IEEE1394 인터페이스부(혹은 무선1394 인터페이스부가 될 수 있음)(20) 사이에 subaction 데이터의 순환(cycle) 동기가 어그러질 때 서로 동기를 맞추어 준다.
제어부 및 버스 인터페이스부(50)는 제어 및 상태 레지스터(39)와 관리부(38)와 접속되어 브리지부(30)의 전체 동작 상태를 파악하고, 데이터의 흐름을 제어한다.
이와 같이 구성된 고속직렬버스 브리지 장치(브리지부(30))는 IEEE1394와 순응하여 동작되고, IEEE1394에서 지원하는 전송속도를 모두 만족하며, IEEE1394 장치를 최대 63개 까지 연결할 수 있는 것을 1023 x 63개 까지 확장하여 연결할 수 있다.
이해를 돕기 위하여, 브리지의 기본 구조 및 상세 구조, 브리지 네트 토폴로지, 브리지 프로토타입의 구조를 살펴보기로 한다.
IEEE1394는 모드에 따라 100,200, 400Mbps의 전송속도를 낼 수 있으며, 최근에 나온 IEEE1394b의 경우는 기본적으로는 800Mbps이고, 최고 3.2Gbps까지 전송속도를 낼 수 있다. 현재 상용화되어 있는 제품은 800Mbps까지 지원할 수 있는 IEEE1394b까지 출시되어 있다. 이 정도의 속도라면, 디지털 오디오나 동영상 정보를 전송하기에는 충분하기 때문에 디지털 캠코더, HDTV 등을 연결해서 실시간으로 데이터를 전송할 수 있다. 또한, IEEE1394 프로토콜은 각 노드에 연결된 장치의 접속이나 제거 등과 같은 변환가 있더라도 전체 구성된 토폴로지의 변화는 없고, 즉시 연결되어 동작할 수 있다.
IEEE1394는 하나의 버스에 최고 63개의 노드를 연결할 수 있다. 이러한 63개의 노드로 구성된 버스를 연결해 주는 역할을 하는 것이 브리지이다. 브리지는 1023개의 브리지를 구성할 수 있으며, 이렇게 될 경우, 총 1023 x 63의 노드에 장치를 연결할 수 있다. 도 2는 브리지의 일반적인 구조를 보여주고 있다.
도 2에서, IEEE1394 물리계층(Bridge PHY) 블록은 IEEE1394 장치와 케이블 사이에 전기적, 물리적으로 연결되며, 데이터를 실제 전송하는 역할을 한다. 데이터 송수신에 대한 초기화(initialization) 및 중재(arbitration) 기능을 제공한다.
또한, 브리지 링크계층(Bridge Link) 블록은 모든 패킷의 전송과 수신을 담당하며, 등시성 채널(isochronous channel)에 대한 순환 제어(cycle control)도 수 행한다.
IEEE1394는 데이터를 비동기(asynchronous) 및 등시성(isochronous)으로 나누어 전송하게 된다. 따라서, 비동기(asynchronous) 데이터는 브리지 전송계층(Bridge TR) 블록을 거쳐서 상위 계층으로 전송되지만, 등시성(isochronous) 데이터는 직접 상위 계층으로 전송된다.
여기서, 브리지 전송계층(Bridge TR) 블록은 트랜잭션 계층(transaction layer)으로서 비동기 프로토콜의 "read", "write", "lock"을 수행한다. "write"는 송신측에서 수신측으로 데이터를 보내며, "read"는 데이터를 송신측으로 보내고, "lock"은 "write"와 "read"의 조합 기능으로서 수신측과 송신측 사이가 통신중일 경우, 다른 송신측 통신이 다 끝난 후 재송신하는 기능을 수행한다.
도 2에서, "Bridge Management & Internal Fabric" 블록이 실제 브리지로서 구현되어야 할 부분으로, 두 개의 Bridge PHY + Link를 연결해 주는 교량의 역할을 하게 된다.
도 3에 도시된 바와 같이, 브리지는 2-portal로 이루어진 구조를 가지며, 각 포탈에는 IEEE1394 PHY & Link가 연결되고, PHY에는 최대 63개의 IEEE1394 장치가 연결될 수 있다. 각 포탈에 연결된 IEEE1394 장치는 범용아이디(global ID)를 통해 식별(identification)하게 된다. 여기서, 범용 아이디(global ID)는 16비트로 구성되며, 상위 10비트는 버스 ID이고, 하위 6비트는 노드 ID이다.
브리지는 3가지 종류의 FIFO를 가지고 있다. 즉, 등시성(isochronous) 데이터를 전송할 수 있는 두개의 FIFO 블록과, 비동기(asynchronous) 데이터를 전송할 수 있는 두 개의 요청(request) FIFO 블록, 두개의 응답(response) FIFO 블록으로 구성된다.
또한, 경로 맵(Route Maps) 블록은 응답 및 요청 서브액션(response & request subaction)에 대한 데이터를 송수신할 때, 브리지의 동작을 제어하게 된다.
또한, CSR 레지스터(register) 블록은 IEEE Std 1212-2001에 의한 레지스터, IEEE1394의 bus dependent 레지스터, 브리지에서 요구하는 레지스터 등을 통해 각 포탈의 상태 정보 및 브리지 동작을 제어하게 된다.
또한, 순환 클럭(cycle clock) 블록은 등시성(isochronous) 데이터의 클럭에 대한 동기를 맞추기 위한 부분이다.
각 포탈은 IEEE1394에 의해 정의된 Configuration ROM을 가지고 있다. 이 Configuration ROM에는 EUI_64, Vendor_ID, node capability, bus dependent information, bridge capability 등의 정보가 저장된다.
도 4 는 간단한 브리지 네트 토폴로지를 보여준다.
도 4에서, Rq를 요청 서브액션(request subaction)의 근본으로 하여 Rsp에 보내고자 할 때, destination_ID 필드는 버스17 쪽으로 서브액션(subaction)을 라우트한다.
이후, 초기 엔트리 포탈(42)은 Rq에 의하여 전송된 로컬 노드 ID에 대응하는 범용 노드 ID로 source_ID 필드를 변형한다.
다음으로, 서브액션(subaction)이 버스941로 전송될 때, source_ID나 destination_ID의 변화는 없으며, 요청 서브액션(request subaction)이 목적지 버스(destination bus)에 도착하면, terminal exit portal(17)은 범용 노드 ID에서 Rsp에 의해 인식된 로컬 노드 ID로 destination_ID 필드를 변형한다. 이에 대해, Rsp가 응답하면, 요청 서브액션(request subaction)의 source_ID 필드의 범용 노드 ID는 응답 서브액션(response subaction)의 목적지(destination)로 사용된다.
하기의 [표 1]은 Rq와 Rsp 사이에서 서브액션(subaction) 데이터를 전송하는 과정에서 변하는 범용 ID의 변화를 보여준다.
Figure 112003049571980-pat00001
고속직렬버스 브리지의 프로토타입은 두 가지의 방법으로 구현을 한다.
첫 번째, 유선 고속직렬버스 브리지를 구현하기 위한 방법으로, 시스템에 IEEE1394 관련 칩을 두 개 내장한다. 이 경우, 하나의 IEEE1394 칩이 하나의 포탈이 되고, 또 다른 하나의 IEEE1394 칩이 다른 하나의 포탈이 된다.
이때, IEEE1394 칩은 IEEE1394-1995와 IEEE1394a 표준에 순응하는 칩을 사용 하며, PCI 인터페이스가 아닌 Host bus interface와 Bulky data interface를 갖는 칩을 사용한다.
이러한 브리지의 기본적인 구조는 상기 도 3에서 설명한 블록과 동일하다. 이 경우, 범용 ID의 상위 10비트 부분이 각 포탈에 붙은 장치들은 달라야 한다.
두 번째 구성 방법은, 하나의 IEEE1394 칩을 하나의 포탈로 구성하고, 다른 한 쪽은 무선을 연결하는 것이다. 여기서, 무선은 IEEE802.11a/e(WiFi)가 될 수도 있고, IEEE802.15.3(UWB)이 될 수도 있다. 이 경우, 무선 부분이 하나의 포탈로 구성될 수 잇으며, 이것을 무선1394(wireless 1394)라고 할 수 있다.
도 5 는 브리지 프로토타입의 구조를 보여 준다.
도 5에서, 좌측블록은 IEEE1394 칩을 연결한 포탈 부분이고, 오른쪽은 IEEE802.11a/e를 연결한 포탈이다.
그리고, 상위 블록에 표현된 프로세서(processor)와 펌웨어(firmware) 부분은 IEEE1394 칩과 IEEE802.11a/e와 브리지의 초기화 및 데이터 전송을 관할하는 역할을 수행한다. 예를 들면, 프로세서(processor)는 ARM9 계열을 포함한 Altera사의 Excalibur 칩을 사용하며, 운영체제(OS)는 리눅스(Linux)를 이용하여 설계한다.
IEEE1394 브리지와 IEEE802.11a/e는 데이터 전송 프로토콜이 서로 다른 것으로서, 기본적인 네트워크가 IEEE1394이기 때문에 IEEE802.11a/e는 IEEE1394처럼 보여야 한다. 이러한 역할을 담당하는 부분이 PAL(Protocol Adaptation Layer)이다. PAL은 실제 IEEE1394는 아니지만, 브리지에서 바라볼 때 IEEE1394가 연결되어 있는 것처럼 동작을 하여야 한다.
IEEE1394 서브액션(subaction) 데이터는 주로 하드웨어로 구현되어 브리지를 통과하며, 고속직렬버스 브리지에서 수행해야 할 동작들은 소프트웨어로 구현된다. 이때, 하드웨어로 구현되어야 할 부분은 FIFO와 레지스터 등이며, 소프트웨어로 구현되어야 할 부분은 Configuration ROM, CSR 레지스터, 트랜잭션(transaction) 동작, 스트림(stream) 동작 제어, 네트 업데이트(net update)에 대한 관리 등이다.
도 6 은 본 발명의 실시예에 따라 고속직렬버스 브리지 프로토타입 보드를 나타낸 설명도이다.
도 6에서, 하단부에 IEEE1394 포트가 유선 고속직렬버스 브리지 테스트를 위한 것이며, 두 칩은 Excalibur 칩과 연결되어 있다. 예를 들면, Excalibur 칩은 내부에 FPGA 100만 게이트를 내장한 EPXA10F1020을 사용한다. 이 FPGA 부분에 브리지의 하드웨어 로직이 VHDL로 코딩되어 구현된다. 또한, 브리지는 Excalibur의 AMBA 버스와 연동되어 브리지 하드웨어 부분을 모니터링하고 제어하게 된다.
또한, 우측 부분은 무선을 구현한 부분으로 Xilinx FPGA XC2V4000이 구성되어 있다. 이 부분에는 주로 OFDM 회로가 VHDL로 코딩되어 구현된다. 또한, 우측 하단부의 회로는 A/D 및 D/A 컨버터가 구성되어 있다. RF 부분은 별도로 설계하여 구성된다.
고속직렬버스 브리지 프로토타입의 테스트는 IEEE1394 포트에 IEEE1394 장치를 연결하고, 처음 연결시 토폴로지의 변화 및 초기화, 그리고 데이터의 전송을 확인한다.
무선1394로서의 테스트는 브리지 프로토타입 보드 두 개를 이용하여 브리지 프로토타입 보드 간에는 무선으로 전송이 되고, 양단에는 IEEE1394 장치를 연결하여 데이터의 전송을 확인할 수 있다.
이상에서와 같은 본 발명의 고속직렬버스 브리지는 IEEE1394 유선 사이의 브리지로서, IEEE1394 장치를 1023 x 63으로 확장하여 사용할 수도 있으며, IEEE1394와 무선을 연결하는 무선1394에도 활용될 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기한 바와 같은 본 발명은, 고속직렬버스 브리지를 통하여 기존에 연결할 수 있는 IEEE1394 장치의 수를 확장할 수 있으면서도, 전송선의 길이 제한을 없애고, 고속직렬버스 브리지를 보다 간단히 구성할 수 있는 효과가 있다.
또한, 본 발명은 두 개의 IEEE1394 인터페이스 중 하나를 무선 인터페이스로 대체하여 홈네트워크 구성을 위한 무선1394로도 활용할 수 있는 효과가 있다.

Claims (3)

  1. 직렬버스 브리지 장치에 있어서,
    관리수단의 관리하에, 일 직렬버스 인터페이스부로부터 수신된 데이터를 임시로 저장하되, 실시간 전송을 위한 등시성(isochronous) 선입선출(FIFO) 메모리와, 비동기(asynchronous) 전송을 위한 요청(request) FIFO 메모리 및 응답(response) FIFO 메모리를 포함하는 저장수단;
    상기 관리수단의 관리하에, 상기 일 직렬버스 인터페이스부를 통해 수신된 데이터의 헤더부분을 분리하여, 제어 및 상태 저장수단에 보관하고, 나머지 데이터를 상기 저장수단에 저장하는 디프레머수단;
    상기 관리수단의 관리하에, 상기 저장수단에 저장된 데이터를 다중화하여 송신하고자 하는 데이터를 결정하기 위한 다중화수단;
    상기 관리수단의 관리하에, 상기 결정된 데이터에 헤더부분을 추가하여, 타 직렬버스 인터페이스부로 전송하는 프레머수단;
    상기 관리수단의 관리하에, 상기 브리지 장치의 각 구성요소들의 상태 및 제어 정보와, 상기 일 직렬버스 인터페이스부를 통해 수신된 데이터의 헤더 정보 및 상태 정보를 저장하고 있는 상기 제어 및 상태 저장수단;
    상기 브리지 장치의 스트림 처리와, 라우트 맵의 생성과, 네트의 생성 및 제거와, 전역 노드 아이디(ID)를 관리하는 관리수단; 및
    상기 관리수단의 관리하에, 상기 직렬버스 인터페이스부와의 순환(cycle) 동기를 맞추기 위한 동기화수단
    을 포함하는 고속직렬버스 브리지 장치.
  2. 제 1 항에 있어서,
    상기 일 직렬버스 인터페이스부는 IEEE1394 인터페이스부이며,
    상기 타 직렬버스 인터페이스부는 IEEE1394 인터페이스부 혹은 무선1394 인터페이스부 중 어느 하나를 포함하는 것을 특징으로 하는 고속직렬버스 브리지 장치.
  3. 삭제
KR1020030096822A 2003-12-24 2003-12-24 고속직렬버스 브리지 장치 KR100592591B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030096822A KR100592591B1 (ko) 2003-12-24 2003-12-24 고속직렬버스 브리지 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030096822A KR100592591B1 (ko) 2003-12-24 2003-12-24 고속직렬버스 브리지 장치

Publications (2)

Publication Number Publication Date
KR20050065066A KR20050065066A (ko) 2005-06-29
KR100592591B1 true KR100592591B1 (ko) 2006-06-26

Family

ID=37256608

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030096822A KR100592591B1 (ko) 2003-12-24 2003-12-24 고속직렬버스 브리지 장치

Country Status (1)

Country Link
KR (1) KR100592591B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100776945B1 (ko) * 2006-09-27 2007-11-21 (재)대구경북과학기술연구원 직렬 데이터 전송 구현을 위한 메모리 유닛
KR100778303B1 (ko) * 2006-10-24 2007-11-22 한국전자통신연구원 무선 １３９４ 브릿지 네트워크에서의 경로지도 생성 방법

Also Published As

Publication number Publication date
KR20050065066A (ko) 2005-06-29

Similar Documents

Publication Publication Date Title
KR100224942B1 (ko) 통신 네트워크
US6243395B1 (en) Method and apparatus for transferring ATM cells via 1394-serial data bus
JP3691504B2 (ja) スイッチング機構における等時性データのローカルループバック
CA2322153C (en) Apparatus and method for predictive time stamping of isochronous data packets
JP5183922B2 (ja) 可変長データパケットの異種ネットワークスイッチングシステム及びその方法、並びにシグナルリングインターフェースを用いたアドレステーブル構成方法
JP4907924B2 (ja) データ伝送
EP1087581A2 (en) Isochronous packet transfer method, device and computer-readable recording media recorded with the method thereof
EP1285341A2 (en) System having a meshed backplane and process for transferring data therethrough
CN102255796A (zh) 利用以以太网编码违例区分的帧和分组结构在以太网传输线上传递不同类型的流数据和分组数据的系统和方法
CN1893387B (zh) 以太网中e1型帧的封装
CA2149837C (en) Communication system capable of preventing dropout of data block
EP1087572A2 (en) Band with allocation in IEEE 1394 serial bus
CN101385294B (zh) 利用以以太网编码违例区分的帧和分组结构在以太网传输线上传递不同类型的流数据和分组数据的系统和方法
US7251703B1 (en) Method of time stamping to enable device bridging over dissimilar buses
JP3848344B2 (ja) 室内バックボーンネットワークのためのｉｅｅｅ１３９４基盤の単方向リングシステム
US8582576B2 (en) Method of bus configuration to enable device bridging over dissimilar buses
US6914892B1 (en) Arrangement for testing network switch expansion port data by converting to media independent interface format
JPH11317748A (ja) 伝送システムにおける送信インターフェース装置
JP3512329B2 (ja) 複数ネットワークの一括監視制御システム
KR100592591B1 (ko) 고속직렬버스 브리지 장치
JP3738385B2 (ja) 保守管理システム及び保守管理方法
JP2005086619A (ja) Ｓｏｎｅｔ／ｓｄｈ装置の監視制御通信方式
CN100525222C (zh) 在总线结构网络上执行通信的方法和设备
KR100778302B1 (ko) Ｉｅｅｅ １３９４ 브릿지 네트워크에서의 서로 다른 버스간 디바이스 연결 방법
JPH10190742A (ja) データ伝送方法並びに装置、データ受信方法並びに装置、及びリンク層用集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110609

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee