KR100591766B1 - Spot-size converter embedded silica planar optical waveguide fabrication method - Google Patents
Spot-size converter embedded silica planar optical waveguide fabrication method Download PDFInfo
- Publication number
- KR100591766B1 KR100591766B1 KR1020030075172A KR20030075172A KR100591766B1 KR 100591766 B1 KR100591766 B1 KR 100591766B1 KR 1020030075172 A KR1020030075172 A KR 1020030075172A KR 20030075172 A KR20030075172 A KR 20030075172A KR 100591766 B1 KR100591766 B1 KR 100591766B1
- Authority
- KR
- South Korea
- Prior art keywords
- waveguide
- core layer
- optical waveguide
- waveguide core
- layer
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/122—Basic optical elements, e.g. light-guiding paths
- G02B6/1228—Tapered waveguides, e.g. integrated spot-size transformers
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12166—Manufacturing methods
- G02B2006/12176—Etching
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12166—Manufacturing methods
- G02B2006/12197—Grinding; Polishing
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Optical Integrated Circuits (AREA)
Abstract
본 발명은 평판형 광도파로의 제조방법에 관한 것으로써, 웨이퍼 기판 중 소정의 영역을 식각하는 제 1단계와, 상기 식각된 웨이퍼 기판 상부에 하부클래드층과 도파로 코아층을 순차적으로 적층하는 제 2단계와, 상기 도파로 코아층 상부를 평탄화 시키는 제 3단계와, 상기 도파로 코아층에 도파로 패턴을 형성하는 제 4단계 및 상기 도파로 코아층 상부에 상부클래드층을 적층하는 제 5단계를 포함한다.The present invention relates to a method for manufacturing a flat optical waveguide, comprising: a first step of etching a predetermined region of a wafer substrate; and a second step of sequentially laminating a lower clad layer and a waveguide core layer on the etched wafer substrate. And a third step of planarizing an upper portion of the waveguide core layer, a fourth step of forming a waveguide pattern on the waveguide core layer, and a fifth step of stacking an upper clad layer on the waveguide core layer.
실리카, 평판형 도파로, 모드크기 정합기, 광통신Silica, Flat Waveguide, Mode Size Matcher, Optical Communication
Description
도 1a 내지 도 1d는 종래기술에 따른 평판형 광도파로 제조 방법을 도시한 것이다.1A to 1D illustrate a method of manufacturing a flat optical waveguide according to the prior art.
도 2는 종래 기술에 의한 광도파로 코아층과 클래드층 사이의 상대굴절률차이와 광섬유와의 접속손실 관계를 나타내는 도면이다.2 is a view showing a relationship between a relative refractive index difference between an optical waveguide core layer and a cladding layer and a connection loss relationship with an optical fiber according to the prior art.
도 3a 내지 도 3b는 종래 기술에 따른 평판형 광도파로에서 모드크기를 정합 시키는 도파로 구조를 도시한 것이다.3A to 3B illustrate a waveguide structure for matching a mode size in a planar optical waveguide according to the prior art.
도 4a 내지 도 4g는 본 발명의 일 실시예에 따른 모드크기정합기가 집적된 실리카 평판형 광도파로 제조 방법을 도시한 것이다.4A to 4G illustrate a method of manufacturing a silica plate type optical waveguide in which a mode size matcher is integrated according to an embodiment of the present invention.
도 5a 내지 도 5f는 본 발명의 다른 일 실시예에 따른 모드크기정합기가 집적된 실리카 평판형 광도파로 제조 방법을 도시한 것이다.5A to 5F illustrate a method of manufacturing a silica plate type optical waveguide in which a mode size matcher is integrated according to another embodiment of the present invention.
도 6은 실리콘웨이퍼 기판을 수직 또는 비스듬히 각도 Θ로 식각한 경우의 실리콘웨이퍼의 측면도이다.FIG. 6 is a side view of a silicon wafer when the silicon wafer substrate is etched at an angle θ vertically or obliquely. FIG.
{도면의 주요부호에 대한 설명}{Description of major symbols in the drawing}
201 : 실리콘웨이퍼 기판 202 : 하부클래드층201: silicon wafer substrate 202: lower clad layer
203 : 도파로 코아층 204 : 상부클래드층203: waveguide core layer 204: upper clad layer
본 발명은 광통신용 소자에 응용 가능한 모드크기정합기가 집적된 실리카 평판형 집적광학 도파로 제조 방법에 관한 것으로, 좀 더 자세하게 말하면 평판형 광도파로 코아층과 클래드층 사이의 상대굴절률차이가 0.75%보다 큰 경우, 광섬유와 실리카 평판형 광도파로와의 접속손실(coupling loss)을 감소시키기 위하여 모드크기정합기가 집적된 평판형 광도파로를 제조하는 방법에 관한 것이다. The present invention relates to a method for fabricating a silica flat plate integrated optical waveguide in which a mode size matcher is applicable to an optical communication device. In detail, the difference in relative refractive index between the core layer and the clad layer of the flat plate optical waveguide is greater than 0.75%. In this case, the present invention relates to a method for manufacturing a planar optical waveguide in which a mode size matcher is integrated in order to reduce coupling loss between an optical fiber and a silica flat optical waveguide.
실리카 평판형 광도파로는 집적광학형 광통신용 소자를 제작하는데 필수적인 요소로서 광분배기, 광결합기, 광모듈레이터, 광스위치, 파장분할기, 파장결합기, 광필터, 광감쇠기, 편광의존필터 등 다양한 광통신용 광소자 제작에 사용된다.Silica flat plate optical waveguide is an essential element for fabricating integrated optical type optical communication devices, and is suitable for various optical communication such as optical splitter, optical coupler, optical modulator, optical switch, wavelength splitter, wavelength combiner, optical filter, optical attenuator and polarization dependent filter. Used for device fabrication.
광통신용 부품으로 사용 가능한 종래의 실리카 평판형 집적광학 도파로 제조 공정은 다음과 같다. A conventional silica flat plate integrated optical waveguide manufacturing process that can be used as an optical communication component is as follows.
실리콘 기판(201) 상부에 열산화막 또는 비정질 실리카 박막(202)을 적층하는 제 1단계; 상기 열산화막 또는 비정질 실리카 막(202) 상부에 도파로 코아층(203)을 적층한 후 포토리소그라피 공정을 한 다음 도파로 패턴을 형성하는 제 2단계 및 상기 도파로 코아(203) 주위에 비정질 상태의 금속산화물 상부클래드층(203)을 충전시키는 제 3단계로 구성된다. Stacking a thermal oxide film or an amorphous silica
이 때, 상기 도파로 코아층과 클래드층 사이의 상대굴절률차이를 다음과 같이 정의한다.At this time, the relative refractive index difference between the waveguide core layer and the cladding layer is defined as follows.
(1) (One)
위 식(1)에서 ncore 은 상기 도파로 코아층의 굴절률이고, nclad는 상기 클래드층의 굴절률을 의미한다.In Equation (1), n core is the refractive index of the waveguide core layer, and n clad is the refractive index of the clad layer.
도면 1a 내지 도면 1d는 종래 기술에 따른 실리카 평판형 광도파로 구조 및 제조 방법을 나타낸 것이다.1A to 1D illustrate a structure and a manufacturing method of a silica flat optical waveguide according to the prior art.
이하, 각각의 도면을 참조하여 설명한다.Hereinafter, a description will be given with reference to the respective drawings.
도면 1a는 실리콘웨이퍼 기판(201)에 열산화막 또는 화염가수분해방법이나 화학기상증착방법에 의한 비정질 금속산화막(202)을 적층한 단면도이다. 하부클래드층(202)은 5 ~ 20 ㎛ 두께를 갖는다.FIG. 1A is a cross-sectional view of a
도면 1b는 상기 하부클래드층(202)에 도파로 코아층(203)을 적층한 단면도이다. 도파로 코아층(203)은 상기 하부클래드층(202)에 비해서 굴절률이 0.001 ~ 0.1 높게 제작된다. 증착 방법은 화염가수분해방법, 화학기상증착방법, sol-gel 방법 또는 이온교환방법을 사용한다.FIG. 1B is a cross-sectional view of the
도면 1c는 상기 도파로 코아층(203)에 제조하고자 하는 광도파로 패턴을 형성한 후의 단면도이다. 제조하고자 하는 광도파로 패턴이 새겨져 있는 마스크에 반도체 리소그래피공정을 이용하여 상기 도파로 코아층(203)의 도파로 부분만 선택적 으로 남기고, 잔여 부분은 습식식각 또는 건식식각 방법을 이용하여 제거한다. 상기 도파로 코아층(203)의 도파로 선 폭은 최소 2 ㎛보다 크게 형성된다.FIG. 1C is a cross-sectional view after forming an optical waveguide pattern to be manufactured on the
도면 1d는 상기 도파로 코아층(203)에 형성된 도파로 패턴 영역 주위를 상부클래드층(204)으로 충전한 단면도이다. 상기 상부클래드층(204)은 비정질 금속산화막 혹은 폴리머 물질로 적층하고, 굴절률은 상기 도파로 코아층(203)보다 낮게 제작한다. 상기 상부클래드층(204)은 10 ~ 100 ㎛의 두께를 갖는다.FIG. 1D is a cross-sectional view of the
상기 실리콘웨이퍼 기판에서 광도파로 소자의 집적도를 증가시키기 위해서는 상기 도파로 코아층과 상기 클래드층 사이의 △n 을 높여야 한다. In order to increase the degree of integration of the optical waveguide device in the silicon wafer substrate, Δn between the waveguide core layer and the cladding layer should be increased.
도 2는 상기 △n 이 증가함에 따라서 실리카 평판형 광도파로와 광섬유와의 접속손실이 커짐을 나타낸다. 상기 △n 이 커질수록 제조하고자하는 광소자의 크기는 작아지고 광소자의 집적도가 증가하지만 광섬유와의 접속손실이 커지는 단점이 발생한다. 2 shows that the connection loss between the silica plate optical waveguide and the optical fiber increases as Δn increases. As DELTA n increases, the size of the optical device to be manufactured decreases and the degree of integration of the optical device increases, but the connection loss with the optical fiber increases.
도 3a 내지 도 3b는 상기와 같은 단점을 극복하기 위하여 도파로 패턴 구조를 상기 도파로 코아층(203)에 형성하고 도파로의 전파모드의 크기를 넓혀서 광섬유와의 접속손실을 줄이는 방법을 나타낸 것이다. 3A to 3B illustrate a method of reducing a connection loss with an optical fiber by forming a waveguide pattern structure in the
도 3a는 횡방향으로 도파로의 크기를 단열적으로 키우는 구조(이하, up-tapered 구조)이고, 도 3b는 횡방향으로 도파로의 단열적으로 줄이는 구조(이하, down-tapered 구조)이다. FIG. 3A is a structure in which the size of the waveguide is thermally increased in the transverse direction (hereinafter, an up-tapered structure), and FIG. 3B is a structure in which the waveguide is thermally reduced in the transverse direction (hereinafter, a down-tapered structure).
상기 실시예는, 횡방향으로는 전파모드의 크기를 정합 시킬 수 있으나, 종방향으로는 모드크기 정합이 불가능하기 때문에 접속손실을 줄이는데 한계가 발생한 다.In the above embodiment, the size of the propagation mode can be matched in the lateral direction, but there is a limit in reducing the connection loss because mode size matching is impossible in the longitudinal direction.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하고자 모드크기정합기를 평판형 광도파로와 집적하여 광섬유와의 접속손실을 줄이는 데 있다.An object of the present invention is to reduce the connection loss with the optical fiber by integrating the mode size matcher with the flat optical waveguide in order to solve the problems of the prior art as described above.
본 발명의 다른 목적은 도파로 코아층과 클래드층 사이의 상대굴절률차이 가 0.75%보다 큰 평판형 광도파로 경우, 광섬유와의 접합손실을 감소시키고, 모드크기정합기의 횡방향과 종방향 모두 도파로의 크기를 변화시킴으로써 광섬유와의 모드크기를 완전히 정합할 수 있는 광도파로를 제공하는 데 있다.
Another object of the present invention is to reduce the splicing loss with the optical fiber in the case of a flat optical waveguide having a relative refractive index difference between the waveguide core layer and the cladding layer greater than 0.75%, and in both the transverse direction and the longitudinal direction of the mode size matcher. It is to provide an optical waveguide that can completely match the mode size with the optical fiber by changing the size.
상기의 목적을 달성하기 위하여 본 발명의 평판형 광도파로를 제조하는 방법은 웨이퍼 기판 중 소정의 영역을 식각하는 제 1단계와, 상기 식각된 웨이퍼 기판 상부에 하부클래드층과 도파로 코아층을 순차적으로 적층하는 제 2단계와, 상기 도파로 코아층 상부를 평탄화 시키는 제 3단계와, 상기 도파로 코아층에 도파로 패턴을 형성하는 제 4단계 및 상기 도파로 코아층 상부에 상부클래드층을 적층하는 제 5단계를 포함한다.In order to achieve the above object, a method of manufacturing a flat optical waveguide of the present invention includes a first step of etching a predetermined region of a wafer substrate, and sequentially forming a lower clad layer and a waveguide core layer on the etched wafer substrate. A second step of laminating, a third step of planarizing an upper portion of the waveguide core layer, a fourth step of forming a waveguide pattern on the waveguide core layer, and a fifth step of laminating an upper clad layer on the waveguide core layer Include.
본 발명에서 제 2단계의 하부클래드층과 도파로 코아층을 적층하는 방법은 균일한 두께로 하는 것이 바람직하다.In the present invention, the method of laminating the lower clad layer and the waveguide core layer in the second step is preferably made to have a uniform thickness.
본 발명에서 상기 도파로 패턴의 일단부의 횡축 길이는 상기 도파로 패턴 중 중앙부분에 형성된 상기 도파로 패턴단부의 횡축길이와 다른 것이 바람직하다.In the present invention, the horizontal axis length of one end of the waveguide pattern is preferably different from the horizontal axis length of the waveguide pattern end formed in the center portion of the waveguide pattern.
본 발명에서 상기 도파로 패턴의 일단부의 종축 길이는 상기 도파로 패턴 중 중앙부분에 형성된 상기 도파로 패턴단부의 종축길이와 다른 것이 바람직하다.In the present invention, the longitudinal axis length of one end of the waveguide pattern is preferably different from the longitudinal axis length of the waveguide pattern end formed in the center portion of the waveguide pattern.
본 발명에서 상기 도파로 코아층의 굴절률은 상기 하부클래드층의 굴절률보다 0.001~0.1 높은 것이 바람직하다.In the present invention, the refractive index of the waveguide core layer is preferably 0.001 to 0.1 higher than the refractive index of the lower clad layer.
본 발명에서 제 1단계에서의 식각방법은 건식습각법 또는 습식습각법 중 선택되는 1종의 방법을 이용하는 것이 바람직하다.In the present invention, the etching method in the first step is preferably used one method selected from a dry wet method or a wet wet method.
본 발명에서 제 2단계에서의 하부클래드층을 적층하는 방법은 화염가수 분해법을 이용하는 것이 바람직하다.In the present invention, the method of laminating the lower clad layer in the second step is preferably using flame hydrolysis.
본 발명에서 제 2단계에서의 도파로 코아층을 적층하는 방법은 화염가수 분해 증착법, 화학기상 증착법, 플라즈마 이온 증착법, 스퍼터링, 졸겔 및 회전 도포법에서 선택되는 1종의 방법을 이용하는 것이 바람직하다. In the present invention, the method of stacking the waveguide core layer in the second step is preferably used by one method selected from flame hydrolysis deposition, chemical vapor deposition, plasma ion deposition, sputtering, sol-gel, and rotary coating.
본 발명에서 제 3단계의 도파로 코아층을 평탄화시키는 방법은 화학적-기계적 연마공정을 이용하는 것이 바람직하다.In the present invention, the method of planarizing the waveguide core layer of the third step preferably uses a chemical-mechanical polishing process.
이하 첨부한 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다. 본 발명을 설명함에 있어서, 관련된 공지기능, 혹은 구성에 대한 구체적인 설명은 본 발명의 요지를 모호하지 않게 하기 위하여 생략한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings. In describing the present invention, detailed descriptions of related well-known functions or configurations are omitted in order not to obscure the subject matter of the present invention.
도 4a 내지는 도 4g는 본 발명의 일 실시예에 따른 모드크기정합기가 집적된 실리카 평판형 광도파로 제조 방법을 나타낸 것이다.4A to 4G illustrate a method of manufacturing a silica plate type optical waveguide in which a mode size matcher is integrated according to an embodiment of the present invention.
상기 실시예에서, 광도파로는 기판층(201), 하부클래드층(202), 도파로 코아 층(203), 상부클래드층(204)을 포함한다.In this embodiment, the optical waveguide includes a
상기 실시예는 기판층의 내측에 오목형의 식각을 형성하여 적층하는 과정을 개략적으로 나타낸 것이다.The embodiment schematically illustrates a process of forming a concave etch and stacking the inside of the substrate layer.
실리카 평판형 광도파로의 전파모드의 크기와 광섬유의 모드 크기를 정합 시키기 위해서, 평판형 광도파로는 횡축 방향뿐만 아니라 종축 방향으로도 도파로의 크기가 단열적으로 변해야 한다. In order to match the size of the propagation mode of the silica plate optical waveguide and the mode size of the optical fiber, the size of the waveguide must be adiabatic in the longitudinal direction as well as in the transverse direction.
도 4a는 본 발명에 사용되는 실리콘웨이퍼 기판의 평면도와 측면도를 나타내는 도면이다.4A is a view showing a plan view and a side view of a silicon wafer substrate used in the present invention.
도 4b는 깊이 D만큼 원하는 부분을 수직으로 에칭한 후의 실리콘웨이퍼 기판(201)의 측면도이다. 상기 실리콘 기판(201)의 에칭은 건식습각 방법을 이용하는 것이 바람직하고, 수직 에칭 깊이 D는 1 ~ 10 ㎛로 형성된다.4B is a side view of the
도 4c는 상기 수직 에칭된 실리콘웨이퍼 기판(201) 상부에 화염가수분해방법에 의하여, 비정질 금속산화막 물질로 구성되는 하부클래드층(202)을 적층한 후의 측면도이다.FIG. 4C is a side view after laminating a lower
상기 하부클래드층(202)은 5 ~ 20 ㎛ 두께를 갖는다. 상기 적층된 하부클래드층은 상기 실리콘 기판과 평행인 방향(이하, 횡축 방향)으로 완만한 굴곡을 갖고 굴곡에 의한 높이 차는 실리콘 기판의 수직 에칭 깊이 D를 갖는다. The lower
도면 4d는 상기 굴곡된 하부클래드층(202) 상부에 광도파로 코아층(203)을 적층한 후의 측면도이다. 4D is a side view after laminating the optical
상기 코아층(203)은 화학기상증착방법 또는 플라즈마이온증착방법을 이용하 여 증착되는 것이 바람직하고, 굴절률은 상기 하부클래드층(202)보다 0.001 ~ 0.1 높다. 상기 도파로 코아층은 상기 굴곡된 하부클래드층(202)과 마찬가지로 횡축 방향으로 굴곡을 갖는다.The
도면 4e는 상기 굴곡된 도파로 코아층(203)을 표면 연마하여 평탄화 시킨 후의 측면도이다. 4E is a side view of the curved
A가 지정하는 광도파로 영역은 광섬유와 접속되는 부분이고, B가 지정하는 영역은 도파로 코아층(203)의 두께 변화가 없는 영역이 시작되는 지점을 나타낸다. 평탄화 방법은 화학적-기계적 연마(chemical-mechanical polishing, 'CMP') 방법을 사용하는 것이 바람직하다. A 지점의 상기 도파로 코아층(203)의 두께와 B가 가리키는 영역에서의 상기 도파로 코아층(203) 두께의 차이는 상기 실리콘 기판의 수직 에칭 깊이 D가 된다. The optical waveguide region designated by A is a portion to be connected to the optical fiber, and the region designated by B represents the point where the region of the
도면 4f는 상기 평탄화된 도파로 코아층(203)에 반도체 리소그래피 공정을 이용하여 제조하려는 광소자의 도파로 패턴을 형성한 후의 측면도와 지점 A와 B에서 형성된 도파로의 단면도이다. 4F is a side view of the flattened
상기 실리콘 기판(201)과 수직인 방향(이하 종축 방향)의 모드 크기 정합은 굴곡된 도파로 코아층(203)에 의하여 이루어지고, 횡축 방향의 모드 크기 정합은 up-tapered 도파로 패턴에 의하여 형성된다. 따라서, 도파로 코아층(203)은 지점 A로 갈수록 종축 방향으로는 두께가 얇아지고 횡축 방향으로는 너비가 넓어지게 되므로, 도파로의 모드 크기가 점진적으로 지점 A로 갈수록 커지게 되어 광섬유의 모드 크기와 정합을 이루게 된다.Mode size matching in a direction perpendicular to the silicon substrate 201 (hereinafter, referred to as the longitudinal axis direction) is performed by the curved
도면 4g는 상기 도파로 패턴이 형성된 도파로 코아층(203) 상부에 상부클래드층(204)을 적층한 측면도이다. 4G is a side view of the
상기 상부클래드층(204)은 비정질 금속산화막 혹은 폴리머 물질로 적층하고, 굴절률은 상기 도파로 코아층(203)보다 작게 제작된다. 상기 상부클래드층(204)은 10 ~ 100 ㎛의 두께를 갖는다.The upper clad
도 5a 내지는 도 5f는 본 발명의 또 다른 일 실시예에 따른 모드크기정합기가 집적된 실리카 평판형 광도파로 제조 공정을 나타낸 것이다.5A to 5F illustrate a silica plate optical waveguide fabrication process in which a mode size matcher is integrated according to another embodiment of the present invention.
상기 실시예는, 실리카 기판의 외측부분을 식각하여 상기 실리카 기판의 내측에 돌출부를 형성하고, 그 위에 각 층을 적층하는 과정을 나타낸 것이다.The embodiment illustrates a process of etching the outer portion of the silica substrate to form protrusions on the inside of the silica substrate, and stacking each layer thereon.
이하, 도면을 참조하여 설명하면 도 5a는 상기 실리콘웨이퍼 기판(201)에 깊이 D만큼 원하지 않는 영역을 수직 에칭한 후의 실리콘웨이퍼 기판(201)의 측면도이다. Referring to the drawings, FIG. 5A is a side view of the
즉, 상기 실리콘 기판(201)의 형상은 도 4b와 반대이다. 상기 실리콘 기판(201)의 에칭은 건식습각 방법을 이용하는 것이 바람직하고, 수직 에칭 깊이 D는 1 ~ 10 ㎛이다.That is, the shape of the
도 5b는 상기 수직 에칭된 실리콘웨이퍼 기판(201) 상부에 화염가수분해방법에 의하여, 비정질 금속산화막 물질로 구성되는 하부클래드층(202)을 적층한 후의 측면도이다. FIG. 5B is a side view after laminating the lower
상기 하부클래드층(202)은 5 ~ 20 ㎛ 두께를 갖는다. 상기 적층된 하부클래드층은 횡축 방향으로 완만한 굴곡을 갖고 굴곡에 의한 높이 차는 실리콘 기판의 수직 에칭 깊이 D를 갖는다. The lower
도면 5c는 상기 굴곡된 하부클래드층(202) 상부에 광도파로 코아층(203)을 적층한 후의 측면도이다.FIG. 5C is a side view after laminating the optical
상기 도파로 코아층(203)은 화학기상증착방법 또는 플라즈마이온증착방법을 이용하여 증착하는 것이 바람직하고, 굴절률은 상기 하부클래드층(202)보다 0.001 ~ 0.1 높다. 상기 도파로 코아층은 상기 굴곡된 하부클래드층(202)과 마찬가지로 횡축 방향으로 굴곡을 갖는다.The
도면 5d는 상기 굴곡된 도파로 코아층(203)을 표면 연마하여 평탄화 시킨 후의 측면도이다. FIG. 5D is a side view of the curved
A가 지정하는 광도파로 영역은 광섬유와 접속되는 부분이고, B가 지정하는 영역은 도파로 코아층 (203) 두께의 변화가 없는 영역이 시작되는 지점을 나타낸다. 평탄화 방법은 화학적-기계적 연마(chemical-mechanical polishing, 'CMP')공정 방법을 사용하는 것이 바람직하다. A 지점의 상기 도파로 코아층(203)의 두께와 B가 가리키는 영역에서의 상기 도파로 코아층(203) 두께의 차이는 상기 실리콘 기판의 수직 에칭 깊이 D가 된다. The optical waveguide region designated by A is the portion to be connected to the optical fiber, and the region designated by B represents the point where the region where there is no change in the thickness of the
도면 5e는 상기 평탄화된 도파로 코아층(203)에 반도체 리소그래피 공정을 이용하여 제조하려는 광소자의 도파로 패턴을 형성한 후의 측면도와 지점 A와 B에서 형성된 도파로의 단면도이다. 5E is a side view of the flattened
종축 방향의 모드 크기 정합은 굴곡된 도파로 코아층(203)에 의하여 이루어지고, 횡축 방향의 모드 크기 정합은 up-tapered 도파로 패턴에 의하여 형성된다. 따라서, 도파로 코아층(203)은 지점 A로 갈수록 종축 방향으로 두께와 횡축 방향으로 너비가 넓어지게 되므로, 도파로의 모드 크기가 점진적으로 지점 A로 갈수록 커지게 되어 광섬유의 모드 크기와 정합을 이루게 된다.Mode size matching in the longitudinal direction is made by the curved
도면 5f는 상기 도파로 패턴이 형성된 도파로 코아층(203) 상부에 상부클래드층(204)을 적층한 후의 측면도이다. 5F is a side view after the
상기 상부클래드층(204)은 비정질 금속산화막 혹은 폴리머 물질로 적층하고, 굴절률은 상기 도파로 코아층(203)보다 작게 제작된다. 상기 상부클래드층(204)은 10 ~ 100 ㎛의 두께를 갖는다.The upper clad
도면 6은 상기 실리콘 기판을 수직으로 건식습각한 경우와 비스듬히 습식식각한 경우의 상기 실리콘 기판의 측면도이다. FIG. 6 is a side view of the silicon substrate when the silicon substrate is vertically wet-wetted and when it is wet obliquely.
상기 두 실시예에서는 실리콘 기판을 수직으로 깊이 D만큼 에칭한 경우를 보였지만, 비스듬히 실리콘을 각도 Θ로 습식식각한 경우에도 상기 일 실시예에서와 똑같은 공정으로 광섬유와의 모드 크기 정합을 이룰 수 있다.In the above two embodiments, the silicon substrate is vertically etched by the depth D. However, even when the silicon is wet-etched at an angle Θ, the mode size matching with the optical fiber may be achieved in the same process as in the above embodiment.
그리고, 상기 두 실시예에서는 up-tapered 도파로를 사용하였지만, down-tapered 도파로 구조를 사용하여 상기 일 실시예에서와 똑같은 공정으로 광섬유와의 모드 크기 정합을 이룰 수 있다. In the above two embodiments, although the up-tapered waveguide is used, the mode size matching with the optical fiber can be achieved by the same process as in the above embodiment using the down-tapered waveguide structure.
또한, 상기 두 실시예에서는 up-tapered 도파로를 사용하였지만, down-tapered 도파로 구조를 사용하여 상기 일 실시예에서와 똑같은 공정으로 광섬유와의 모드 크기 정합을 이룰 수 있다. In addition, although the two embodiments use the up-tapered waveguide, the mode size matching with the optical fiber can be achieved by the same process as in the embodiment using the down-tapered waveguide structure.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해 당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, although described with reference to the preferred embodiment of the present invention, those skilled in the art will be variously modified without departing from the spirit and scope of the invention described in the claims below. And can be changed.
상술한 바와 같이 본 발명에 의하면 광섬유와의 접속손실을 감소시켜 광소자의 삽입손실 특성을 개선할 수 있다. As described above, according to the present invention, the connection loss with the optical fiber can be reduced to improve the insertion loss characteristic of the optical device.
또한, 모드크기정합기가 실리카 평판형 광도파로에 집적되므로, 별도의 모드크기정합기를 제조하여 광섬유와 실리카 평판형 도파로 사이에 삽입하는 매우 번거로운 공정이 필요하지 않다. In addition, since the mode size matcher is integrated in the silica plate type optical waveguide, there is no need for a very cumbersome process of preparing a separate mode size matcher and inserting it between the optical fiber and the silica plate type waveguide.
특히, 실리카 평판형 광도파로의 △n 이 0.75%보다 큰 경우에 광섬유와의 접속손실을 줄일 수 있으므로, △n 이 0.75%보다 큰 실리카 광도파로를 이용하여도 삽입손실 증가 없이 제조하려는 광소자의 크기를 줄여 집적도 및 생산 수율을 높일 수 있다.In particular, when Δn of the silica plate optical waveguide is larger than 0.75%, connection loss with the optical fiber can be reduced, and thus the size of the optical device to be manufactured without increasing the insertion loss even when the silica optical waveguide with Δn larger than 0.75% is used. By reducing the density, the density and production yield can be increased.
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030075172A KR100591766B1 (en) | 2003-10-27 | 2003-10-27 | Spot-size converter embedded silica planar optical waveguide fabrication method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030075172A KR100591766B1 (en) | 2003-10-27 | 2003-10-27 | Spot-size converter embedded silica planar optical waveguide fabrication method |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050040140A KR20050040140A (en) | 2005-05-03 |
KR100591766B1 true KR100591766B1 (en) | 2006-06-23 |
Family
ID=37242005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030075172A KR100591766B1 (en) | 2003-10-27 | 2003-10-27 | Spot-size converter embedded silica planar optical waveguide fabrication method |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100591766B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115141730A (en) * | 2021-03-29 | 2022-10-04 | 上海近观科技有限责任公司 | Separated sequencing chip and preparation method thereof |
-
2003
- 2003-10-27 KR KR1020030075172A patent/KR100591766B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20050040140A (en) | 2005-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7664352B1 (en) | Spot size converter | |
US7323353B2 (en) | Resonator for thermo optic device | |
KR20140027917A (en) | Lightwave circuit and method for manufacturing same | |
JP2005208638A (en) | Low-loss silicon waveguide and method of fabricating the same | |
KR20050085877A (en) | Process for fabrication of optical waveguides | |
JP2008505355A (en) | Method for manufacturing an optical waveguide assembly having an integral alignment mechanism | |
US20230125733A1 (en) | Photonic module and method of manufacture | |
US20030052082A1 (en) | Method of forming optical waveguides in a semiconductor substrate | |
EP1258753A2 (en) | Silica-based optical wave guide circuit and fabrication method thereof | |
CN108919414A (en) | A kind of SOI slab guide Bragg grating and production method | |
KR100591766B1 (en) | Spot-size converter embedded silica planar optical waveguide fabrication method | |
WO2002075388A1 (en) | Integrated optical device | |
JP3890046B2 (en) | Method for manufacturing planar circuit type optical element | |
JP4146788B2 (en) | Optical waveguide connection module and method for fabricating the same | |
KR100678979B1 (en) | Method for manufacturing taper type optical waveguide | |
JP5867016B2 (en) | Waveguide type optical device and manufacturing method thereof | |
CN114594547A (en) | Optical waveguide coupler and preparation method thereof | |
KR100459490B1 (en) | planar light waveguide and method thereof | |
JP2004302241A (en) | Optical waveguide and its manufacturing method | |
US20050211664A1 (en) | Method of forming optical waveguides in a semiconductor substrate | |
WO2004008203A1 (en) | Planar waveguide with tapered region | |
JP2004295043A (en) | Optical waveguide | |
JP2001201647A (en) | Optical waveguide circuit and its manufacturing method | |
KR100534659B1 (en) | Planar optical waveguide using Bragg-reflection and method of fabrication thereof | |
KR100527107B1 (en) | Optical waveguide platform and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130410 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140326 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |