KR100590081B1 - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
KR100590081B1
KR100590081B1 KR1020040050725A KR20040050725A KR100590081B1 KR 100590081 B1 KR100590081 B1 KR 100590081B1 KR 1020040050725 A KR1020040050725 A KR 1020040050725A KR 20040050725 A KR20040050725 A KR 20040050725A KR 100590081 B1 KR100590081 B1 KR 100590081B1
Authority
KR
South Korea
Prior art keywords
electrode
substrate
electrodes
discharge
dielectric layer
Prior art date
Application number
KR1020040050725A
Other languages
Korean (ko)
Other versions
KR20060001585A (en
Inventor
허민
최영도
최훈영
조윤형
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040050725A priority Critical patent/KR100590081B1/en
Priority to JP2005168753A priority patent/JP4382707B2/en
Priority to US11/156,605 priority patent/US7315123B2/en
Publication of KR20060001585A publication Critical patent/KR20060001585A/en
Application granted granted Critical
Publication of KR100590081B1 publication Critical patent/KR100590081B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/28Auxiliary electrodes, e.g. priming electrodes or trigger electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/32Disposition of the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/32Disposition of the electrodes
    • H01J2211/323Mutual disposition of electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/32Disposition of the electrodes
    • H01J2211/326Disposition of electrodes with respect to cell parameters, e.g. electrodes within the ribs

Abstract

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 고정세(higher density), 고휘도(high luminance) 디스플레이 실현에 유리한 전극구조를 갖는 플라즈마 디스플레이 패널에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly, to a plasma display panel having an electrode structure advantageous for realizing a high density and high luminance display.

본 발명에 따른 플라즈마 디스플레이 패널은, 서로 대향 배치되는 제1 기판 및 제2 기판과; 상기 제1 기판에 일방향을 따라 나란히 형성되는 어드레스전극들과; 상기 제1 기판과 제2 기판의 사이공간에 배치되어 다수의 방전셀들을 구획하는 격벽과; 상기 각 방전셀 내에 형성되는 형광체층과; 상기 제2 기판에 상기 어드레스전극과 교차하는 방향을 따라 길게 이어지면서 각 방전셀에 대응되는 제1 전극과 제2 전극들; 및 상기 제1 전극 및 제2 전극들과 이격(離隔)되어 배치되면서 상기 제2 기판으로부터 멀어지는 방향으로 상기 제1 기판을 향해 돌출되어, 그 사이에 공간을 두고 서로 대향하도록 형성되는 제3 전극과 제4 전극들을 포함하며, 상기 제3 전극은 상기 제1 전극보다 높은 전위를 갖고, 상기 제4 전극은 상기 제2 전극보다 높은 전위를 갖는다.A plasma display panel according to the present invention includes: a first substrate and a second substrate disposed to face each other; Address electrodes formed on the first substrate in parallel with one direction; A partition wall disposed between the first substrate and the second substrate and partitioning a plurality of discharge cells; A phosphor layer formed in each of the discharge cells; First and second electrodes corresponding to each discharge cell while extending in a direction crossing the address electrode on the second substrate; And a third electrode disposed to be spaced apart from the first electrode and the second electrodes, protruding toward the first substrate in a direction away from the second substrate, and formed to face each other with a space therebetween; And fourth electrodes, wherein the third electrode has a higher potential than the first electrode, and the fourth electrode has a higher potential than the second electrode.

플라즈마, 디스플레이, 대향방전, 정전결합, 돌출전극Plasma, display, counter discharge, electrostatic coupling, protruding electrode

Description

플라즈마 디스플레이 패널{PLASMA DISPLAY PANEL}Plasma Display Panel {PLASMA DISPLAY PANEL}

도 1은 일반적인 글로우 방전에서 음극과 양극 사이에 걸리는 전압분포를 개략적으로 나타낸 그래프이다.1 is a graph schematically showing a voltage distribution between a cathode and an anode in a typical glow discharge.

도 2는 본 발명의 일 실시예에 따른 PDP를 도시한 부분 분해사시도이다.2 is a partially exploded perspective view showing a PDP according to an embodiment of the present invention.

도 3은 본 발명의 일 실시예에 따른 PDP에서 전극과 방전셀의 구조를 개략적으로 도시한 부분 평면도이다.3 is a partial plan view schematically illustrating a structure of an electrode and a discharge cell in a PDP according to an embodiment of the present invention.

도 4는 도 2에 도시된 PDP를 결합하여 A-A 선을 따라 잘라서 본 부분 단면도이다.4 is a partial cross-sectional view taken along the line A-A by combining the PDP shown in FIG.

도 5는 본 발명의 제1 실시예에 따른 PDP의 전면 플레이트 구조를 상세하게 도시한 부분 단면도이다.5 is a partial cross-sectional view showing in detail the front plate structure of the PDP according to the first embodiment of the present invention.

도 6은 도 3의 B-B 선을 따라 잘라서 본 부분 단면도이다.FIG. 6 is a partial cross-sectional view taken along line B-B of FIG. 3.

도 7의 (a) 내지 (d)는 본 발명의 제1 실시예에 따른 PDP에서 방전개시 후 시간에 따른 캐소드 스팟과 애노드 스팟의 크기와 위치를 모식적으로 나타낸 부분 단면도이다.7 (a) to 7 (d) are partial cross-sectional views schematically showing sizes and positions of cathode spots and anode spots with time after discharge start in a PDP according to the first embodiment of the present invention.

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 고정세(higher density), 고휘도(high luminance) 디스플레이 실현에 유리한 전극구조를 갖는 플라즈마 디스플레이 패널에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly, to a plasma display panel having an electrode structure advantageous for realizing a high density and high luminance display.

일반적으로 플라즈마 디스플레이 패널(plasma display panel, 이하 'PDP'라 한다)은 기체방전을 통하여 얻어진 플라즈마로부터 방사되는 진공자외선(vacuum ultraviolet: VUV)이 형광체를 여기시킴으로써 발생되는 가시광을 이용하여 영상을 구현하는 디스플레이 소자이다. 이러한 PDP는 60인치 이상의 초대형 화면을 불과 10cm 이내의 두께로 구현할 수 있고, CRT와 같은 자발광 디스플레이 소자이므로 색재현력이 우수하고 시야각에 따른 왜곡현상이 없는 특성을 가진다. 또한 LCD 등에 비해 제조공법이 단순하여 생산성 및 원가 측면에서도 강점을 가지므로 차세대 산업용 평판 디스플레이 및 가정용 TV 디스플레이로 각광 받고 있다.In general, a plasma display panel (hereinafter referred to as a 'PDP') is used to implement an image using visible light generated by a vacuum ultraviolet ray (VUV) emitted from a plasma obtained through gas discharge. Display element. Such a PDP can realize an ultra-large screen of 60 inches or more with a thickness of only 10 cm or less, and is a self-luminous display device such as a CRT. In addition, the manufacturing method is simpler than LCD, and thus has advantages in terms of productivity and cost.

PDP의 구조는 1970년대부터 오랜 기간에 걸쳐 발전되어 왔는데, 현재 일반적으로 알려져 있는 구조는 3전극 면방전형 구조이다. 3전극 면방전형 구조는 동일면상에 위치한 두 개의 전극을 포함한 1개의 기판과 이로부터 일정 거리를 두고 이격되어 수직방향으로 이어지는 어드레스전극을 포함한 또 다른 기판으로 이루어지며, 그 사이에 방전가스가 봉입된 구조이다. 일반적으로 방전의 유무는 각 라인에 연결되어 독립적으로 제어되는 주사전극과 대향하고 있는 어드레스전극의 방전에 의해 결정되고, 휘도를 표시하는 유지방전은 동일 면상에 위치한 두 전극군(群)에 의해 이루어진다.The structure of the PDP has been developed for a long time since the 1970s, and the structure generally known is a three-electrode surface discharge type structure. The three-electrode surface discharge type structure consists of one substrate including two electrodes located on the same surface and another substrate including address electrodes vertically spaced apart from each other at a predetermined distance therebetween, with a discharge gas enclosed therebetween. Structure. In general, the presence or absence of the discharge is determined by the discharge of the address electrode facing the scan electrode independently connected to each line, and the sustain discharge indicating the luminance is performed by two electrode groups located on the same plane. .

PDP는 사람이 볼 수 있는 가시광을 만들기 위해서 글로우 방전(glow discharge)을 이용하는데, 이 글로우 방전이 발생한 후 사람의 눈에 가시광이 도달하기까지 몇 단계를 거치게 된다. 즉 글로우 방전이 발생하면 전자와 기체들간의 충돌에 의해 여기된 기체를 생성하게 되고, 이렇게 여기된 기체로부터 자외선이 발생된다. 자외선은 방전셀 내의 형광체와 충돌하여 가시광을 생성하고, 이 가시광은 전면의 투명기판을 통과하여 사람의 눈에 도달된다. 이와 같은 단계를 거치면서 입력 에너지(input power)는 상당량 손실된다.PDP uses a glow discharge to make visible light visible to humans, which takes several steps to reach the human eye after the glow discharge occurs. That is, when a glow discharge occurs, an excited gas is generated by collision between electrons and gases, and ultraviolet rays are generated from the excited gas. Ultraviolet rays collide with the phosphor in the discharge cell to generate visible light, and the visible light passes through the transparent substrate on the front surface and reaches the human eye. This step results in a significant loss of input power.

글로우 방전은 보통 저기압(< 1 atm)하에서 방전개시전압 이상의 전압을 두 전극 사이에 인가함으로 해서 얻어진다. 방전개시전압은 기체의 종류, 분위기 압력, 전극간 거리의 함수이다. AC 방전의 경우는 이 세 가지 외에 유전체의 커패시턴스(유전율, 전극면적, 유전체 두께)와 인가전압의 주파수에도 방전개시전압이 영향을 받는다. Glow discharges are usually obtained by applying a voltage above the discharge start voltage between two electrodes under a low atmospheric pressure (<1 atm). The discharge start voltage is a function of the type of gas, the atmospheric pressure, and the distance between electrodes. In the case of AC discharge, in addition to these three, the discharge start voltage is also affected by the dielectric capacitance (dielectric constant, electrode area, dielectric thickness) and the frequency of the applied voltage.

방전이 개시되기 위해서는 상당히 높은 전압이 필요하나 일단 방전이 일어나면 음극과 양극 주변에 생성되는 공간 전하의 차이에 의해서 음극과 양극 사이에서의 전압분포는 도 1과 같은 왜곡된 형태를 갖는다. 도 1은 두 전극 주변, 즉 캐소드 쉬스(cathode sheath)와 애노드 쉬스(anode sheath)라 불리는 영역에서 전압의 대부분이 소비되고 있다는 것을 보여주고 있으며, 상대적으로 파지티브 칼럼(positive column) 영역에서 소비되는 전압의 양은 미미한 것을 볼 수 있다. 특히 PDP에서 발생하는 글로우 방전은 캐소드 쉬스에서 소비되는 전압이 애노드 쉬스의 전압보다 훨씬 높다고 알려져 있다.Although a very high voltage is required to initiate the discharge, the voltage distribution between the cathode and the anode is distorted as shown in FIG. 1 due to the difference in the space charge generated around the cathode and the anode once the discharge occurs. FIG. 1 shows that most of the voltage is being consumed around two electrodes, that is, in areas called cathode sheath and anode sheath, and in the relatively positive column region. It can be seen that the amount of voltage is small. In particular, the glow discharge generated in the PDP is known that the voltage consumed in the cathode sheath is much higher than the voltage of the anode sheath.

형광체에서 가시광의 방출은 자외선과 형광체와의 충돌에 의하여 발생하고, 자외선은 여기상태(excited state)의 제논(Xe)이 안정된 상태(ground state)의 제논(Xe)으로 에너지 준위가 바뀔 때 생성된다. 한편, 여기상태의 제논(Xe)은 안정된 상태의 제논(Xe)과 전자와의 충돌에 의해서 만들어진다. 따라서 입력 에너지 중 가시광을 생성하는 비율, 즉 발광효율을 높이기 위해서는 전자가열 효율(electron heating efficiency)을 증가시켜야 한다. The emission of visible light in the phosphor is caused by the collision of the ultraviolet light with the phosphor, and the ultraviolet light is generated when the energy level is changed from the excited state of Xen to the ground state of Xen. . On the other hand, xenon Xe in an excited state is made by collision between Xen in stable state and electrons. Therefore, in order to increase the ratio of generating visible light among the input energy, that is, the luminous efficiency, the electron heating efficiency must be increased.

일반적으로 파지티브 칼럼 영역에서 전자가열 효율이 캐소드 쉬스영역에서의 전자가열 효율에 비하여 높기 때문에, PDP 발광효율의 향상은 파지티브 칼럼 영역을 증가시킴으로써 가능하다. 쉬스 영역은 동일한 압력 하에서는 그 두께가 거의 같으므로, 발광효율을 증가시키기 위해서는 방전의 길이를 증가시킬 필요가 있다.In general, since the electron heating efficiency in the positive column region is higher than the electron heating efficiency in the cathode sheath region, the improvement of the PDP luminous efficiency is possible by increasing the positive column region. Since the sheath region has almost the same thickness under the same pressure, it is necessary to increase the length of the discharge in order to increase the luminous efficiency.

3전극 구조를 갖는 PDP의 경우, 두 개의 전극 사이가 가장 가까운 영역―방전셀 중심부분―에서 방전이 개시되며, 그 후 방전은 전극의 가장자리 영역으로 이동한다. 방전이 중심영역에서 일어나는 이유는 이 영역에서의 방전개시전압이 낮기 때문이다. 일반적으로 방전개시전압은 압력과 전극간 거리의 곱의 함수이며, PDP 운전영역은 파셴 곡선(Paschen curve)의 최소치 오른쪽에 위치한다. 일단 방전이 개시되면 공간전하의 형성으로 방전개시전압보다 훨씬 낮은 전압 하에서 방전이 유지되며, 두 개의 전극 사이에 걸리는 전압은 시간에 따라 점점 낮아진다. 방전 개시 후, 중심영역에 이온과 전자가 쌓임에 따라서 전기장의 세기는 약해지며 이 영역에서 방전은 사라지게 된다. In the case of a PDP having a three-electrode structure, discharge is initiated in the region closest to the two electrodes-at the center of the discharge cell-and the discharge then moves to the edge region of the electrode. The discharge occurs in the center region because the discharge start voltage in this region is low. In general, the discharge start voltage is a function of the product of the pressure and the distance between the electrodes, and the PDP operating region is located to the right of the minimum value of the Paschen curve. Once the discharge is initiated, the discharge is maintained under a voltage much lower than the discharge start voltage due to the formation of space charge, and the voltage between the two electrodes gradually decreases with time. After the start of the discharge, the intensity of the electric field is weakened as ions and electrons accumulate in the central region, and the discharge disappears in this region.

캐소드와 애노드 스팟(spot)은 시간이 흐름에 따라서 표면 전하(surface charge)가 없는 영역, 즉 전극 가장자리 주변으로 이동하게 된다. 이 때, 두 전극 사이에 걸리는 전압이 시간에 따라서 감소되기 때문에 방전셀 중심영역(발광효율이 낮은 구조)에서는 강방전이 일어나고, 방전셀 가장자리 부근(발광효율이 높은 구조)에서는 약방전이 일어나게 된다. 이와 같은 원리로 기존의 3전극 면방전 구조는 입력 에너지 중에서 전자를 가열하는데 사용되는 비율이 낮을 수밖에 없으며, 결과적으로 발광효율도 낮게 된다.Cathode and anode spots move over time in areas free of surface charge, ie around the electrode edges. At this time, since the voltage applied between the two electrodes decreases with time, strong discharge occurs in the center region of the discharge cell (low light emitting efficiency), and weak discharge occurs near the edge of the discharge cell (high light emitting efficiency). . Based on the same principle, the conventional three-electrode surface discharge structure has a low ratio used for heating electrons among the input energy, resulting in low luminous efficiency.

이와 같은 3전극 구조가 갖는 약점을 극복하기 위해서는 표시전극 사이의 거리를 크게 하는 방법을 고려해 볼 수 있으나, 이는 방전개시전압의 상승을 야기한다.In order to overcome the weakness of the three-electrode structure, a method of increasing the distance between the display electrodes may be considered, but this causes an increase in the discharge start voltage.

본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 창안된 것으로, 그 목적은 방전셀 가장자리에서 금속전극을 형광체층에 보다 가까이 위치하도록 형성함으로써 방전셀 가장자리 부근에서 방전의 세기가 감소되는 정도를 완화시킬 수 있는 플라즈마 디스플레이 패널을 제공하는 것이다.The present invention was devised to solve the above problems, and an object thereof is to form a metal electrode closer to the phosphor layer at the edge of the discharge cell to mitigate the degree of decrease in the intensity of the discharge near the edge of the discharge cell. It is to provide a plasma display panel that can be.

본 발명의 다른 목적은 방전셀의 크기가 작아짐에 따라 야기되는 방전의 불리함을 극복하기 위해 한 쌍의 표시전극 간에 발생되는 유지방전을 대향방전으로 유도할 수 있는 방전셀 구조를 갖는 플라즈마 디스플레이 패널을 제공하는 것이다.Another object of the present invention is to provide a plasma display panel having a discharge cell structure capable of inducing a sustain discharge generated between a pair of display electrodes to a counter discharge in order to overcome the disadvantages of discharge caused by the smaller size of the discharge cell. To provide.

상기의 목적을 달성하기 위하여 본 발명에 따른 플라즈마 디스플레이 패널은, 서로 대향 배치되는 제1 기판 및 제2 기판과; 상기 제1 기판에 일방향을 따라 나란히 형성되는 어드레스전극들과; 상기 제1 기판과 제2 기판의 사이공간에 배치 되어 다수의 방전셀들을 구획하는 격벽과; 상기 각 방전셀 내에 형성되는 형광체층와; 상기 제2 기판에 상기 어드레스전극과 교차하는 방향을 따라 길게 이어지면서 각 방전셀에 대응되는 제1 전극과 제2 전극들; 및 상기 제1 전극 및 제2 전극들과 이격(離隔)되어 배치되면서 상기 제2 기판으로부터 멀어지는 방향으로 상기 제1 기판을 향해 돌출되어, 그 사이에 공간을 두고 서로 대향하도록 형성되는 제3 전극과 제4 전극들을 포함하고, 상기 제3 전극은 상기 제1 전극보다 높은 전위를 갖고, 상기 제4 전극은 상기 제2 전극보다 높은 전위를 갖는다.In order to achieve the above object, a plasma display panel according to the present invention comprises: a first substrate and a second substrate facing each other; Address electrodes formed on the first substrate in parallel with one direction; A partition wall disposed between the first substrate and the second substrate to partition a plurality of discharge cells; A phosphor layer formed in each of the discharge cells; First and second electrodes corresponding to each discharge cell while extending in a direction crossing the address electrode on the second substrate; And a third electrode disposed to be spaced apart from the first electrode and the second electrodes, protruding toward the first substrate in a direction away from the second substrate, and formed to face each other with a space therebetween; And fourth electrodes, wherein the third electrode has a higher potential than the first electrode, and the fourth electrode has a higher potential than the second electrode.

상기 제3 전극 및 제4 전극은, 상기 제1 전극 및 제2 전극이 형성되는 층과 서로 다른 층에 형성되며, 상기 제1 전극(21) 및 제2 전극(22)과 유전층을 사이에 두고 이격되어 있다.The third electrode and the fourth electrode are formed on different layers from the layer where the first electrode and the second electrode are formed, and the first electrode 21 and the second electrode 22 and the dielectric layer are interposed therebetween. Are spaced apart.

상기 제3 전극 및 제4 전극은, 각각의 제1 기판쪽 끝단이 상기 방전셀 중심부에 대응되는 유전층의 표면보다 상기 제1 기판쪽으로 더 돌출되도록 형성되며, 상기 어드레스전극과 교차하는 방향으로 길게 이어져 형성된다.The third electrode and the fourth electrode are formed such that each end of the first substrate protrudes toward the first substrate more than the surface of the dielectric layer corresponding to the center of the discharge cell, and extends in a direction crossing the address electrode. Is formed.

상기 제1 전극과 제3 전극 각각은 서로 다른 신호전압 인가부에 연결되어 각각 신호전압을 인가 받을 수 있으며, 이 때 상기 제1 전극에 인가되는 전압보다 상기 제3 전극에 인가되는 전압이 더 크다.Each of the first electrode and the third electrode may be connected to a different signal voltage applying unit to receive a signal voltage, and at this time, the voltage applied to the third electrode is greater than the voltage applied to the first electrode. .

또한 상기 제2 전극과 제4 전극 각각은 서로 다른 신호전압 인가부에 연결되어 각각 신호전압을 인가 받을 수 있으며, 이 때 상기 제2 전극에 인가되는 전압보다 상기 제4 전극에 인가되는 전압이 더 크다.In addition, each of the second electrode and the fourth electrode may be connected to a different signal voltage applying unit to receive a signal voltage, and at this time, the voltage applied to the fourth electrode is higher than the voltage applied to the second electrode. Big.

선택적으로, 상기 제1 전극과 제3 전극 각각의 단자부들은 동일한 신호전압 인가부에 연결될 수 있고, 이 때 상기 제1 전극과 상기 신호전압 인가부 사이에는 저항부가 개재됨으로써 상기 제1 전극과 제3 전극에 인가되는 전압을 다르게 할 수 있다.Optionally, terminal portions of each of the first electrode and the third electrode may be connected to the same signal voltage applying unit, wherein a resistor unit is interposed between the first electrode and the signal voltage applying unit, thereby providing the first electrode and the third electrode. The voltage applied to the electrode can be different.

또한 상기 제2 전극과 제4 전극 각각의 단자부들은 동일한 신호전압 인가부에 연결될 수 있고, 이 때 상기 제2 전극과 상기 신호전압 인가부 사이에는 저항부가 개재됨으로써 상기 제2 전극과 제4 전극에 인가되는 전압을 다르게 할 수 있다.In addition, the terminal portions of each of the second electrode and the fourth electrode may be connected to the same signal voltage applying unit, and at this time, a resistor unit is interposed between the second electrode and the signal voltage applying unit. The voltage applied can be varied.

상기 제2 기판에서 상기 제1 전극 및 제2 전극을 덮도록 제1 유전층이 형성되고, 이 제1 유전층 위에 상기 제3 전극 및 제4 전극이 형성되며, 이 제3 전극 및 제4 전극을 각각 둘러싸도록 제2 유전층이 형성된다. 이 때, 제2 유전층은 불투명 유전물질로 이루어질 수 있다.A first dielectric layer is formed on the second substrate to cover the first electrode and the second electrode, and the third electrode and the fourth electrode are formed on the first dielectric layer, and the third electrode and the fourth electrode are respectively formed. A second dielectric layer is formed to surround. In this case, the second dielectric layer may be made of an opaque dielectric material.

상기 제3 전극 및 제4 전극은 각 방전셀의 가장자리에 인접하여 이 방전셀 위를 지나도록 형성될 수 있다.The third electrode and the fourth electrode may be formed to pass over the discharge cells adjacent to the edge of each discharge cell.

상기 제1 전극 및 제2 전극 각각은 상기 어드레스전극과 교차하는 방향을 따라 길게 이어지면서 각 방전셀에 대응되는 버스전극과, 이 버스전극으로부터 상기 각 방전셀의 중심을 향해 연장되는 확대전극을 포함할 수 있으며, 이 때, 상기 제3 전극 및 제4 전극들은 패널의 전면에서 볼 때, 각각 상기 제1 전극 및 제2 전극들의 버스전극들과 겹치는 위치에 배치되는 것이 바람직하다.Each of the first electrode and the second electrode includes a bus electrode corresponding to each discharge cell while extending in a direction crossing the address electrode, and an enlarged electrode extending from the bus electrode toward the center of each discharge cell. In this case, the third and fourth electrodes may be disposed at positions overlapping the bus electrodes of the first and second electrodes, respectively, when viewed from the front of the panel.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하 는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 붙였다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention, and like reference numerals designate like elements throughout the specification.

도 2는 본 발명의 일 실시예에 따른 PDP를 도시한 부분 분해사시도이고, 도 3은 전극과 방전셀의 구조를 개략적으로 도시한 부분 평면도이다. 그리고 도 4는 도 2에 도시된 PDP를 결합하여 A-A 선을 따라 잘라서 본 부분 단면도이다.2 is a partially exploded perspective view showing a PDP according to an embodiment of the present invention, Figure 3 is a partial plan view schematically showing the structure of the electrode and the discharge cell. 4 is a partial cross-sectional view taken along the line A-A by combining the PDP shown in FIG.

도시된 바와 같이, 본 실시예에 따른 PDP는 기본적으로 제1 기판(10)(이하 '배면기판'이라 함)과 제2 기판(20)(이하 '전면기판'이라 함)이 소정의 간격을 두고 서로 대향 배치되고, 양 기판(10, 20)의 사이공간에는 다수의 방전셀(18)들이 격벽(16)에 의해 구획된다. 방전셀(18) 내에는 자외선을 흡수하여 가시광을 방출하는 형광체층(19)이 격벽면과 바닥면을 따라 형성되며, 플라즈마 방전을 일으킬 수 있도록 방전가스(일례로 제논(Xe), 네온(Ne) 등을 포함하는 혼합가스)가 채워진다.As shown, the PDP according to the present embodiment basically has a predetermined interval between the first substrate 10 (hereinafter referred to as the 'back substrate') and the second substrate 20 (hereinafter referred to as the 'front substrate'). They are disposed to face each other, and a plurality of discharge cells 18 are partitioned by the partition wall 16 in the space between the substrates 10 and 20. In the discharge cell 18, a phosphor layer 19 that absorbs ultraviolet rays and emits visible light is formed along the partition wall and the bottom surface, and discharge gas (eg, xenon (Xe), neon (Ne) to cause plasma discharge. Mixed gas)) is filled.

배면기판(10)의 전면기판(20) 대향면에는 일방향(도면의 y축 방향)을 따라 어드레스전극(12)들이 형성되고, 이들 어드레스전극(12)들을 덮으면서 배면기판(10)의 내면 전체에 유전층(14)이 형성된다. 어드레스전극(12)들은 이웃한 것끼리 소정의 간격을 유지하면서 서로 나란하게 형성된다.Address electrodes 12 are formed along one direction (y-axis direction of the drawing) on the opposite surface of the front substrate 20 of the rear substrate 10, and cover the entire address surfaces of the rear substrate 10 while covering the address electrodes 12. A dielectric layer 14 is formed in the. The address electrodes 12 are formed in parallel with each other while maintaining a predetermined distance from neighboring ones.

격벽(16)은 배면기판(10)에 형성되는 유전층(14) 위로 형성되는데, 본 실시예에서 격벽(16)은 어드레스전극(12)과 나란한 방향으로 길게 이어지는 제1 격벽부재(16a)와, 이 제1 격벽부재(16a)와 교차하도록 형성되면서 각각의 방전셀(18)을 독립적인 방전공간으로 구획하는 제2 격벽부재(16b)로 이루어진다. 이러한 격벽구 조는 상기 설명한 구조에 한정되는 것은 아니며, 어드레스전극과 나란한 격벽부재로만 이루어지는 스트라이프형 격벽구조도 본 발명에 적용될 수 있을 뿐만 아니라, 방전셀을 구획하는 다양한 형상의 격벽구조도 가능하며, 이 또한 본 발명의 범위에 속한다.The partition wall 16 is formed over the dielectric layer 14 formed on the rear substrate 10. In the present embodiment, the partition wall 16 includes a first partition member 16a extending in a direction parallel to the address electrode 12; The second partition member 16b is formed to intersect the first partition member 16a and partitions each discharge cell 18 into an independent discharge space. The barrier rib structure is not limited to the above-described structure, and the barrier rib structure having only the barrier member in parallel with the address electrode can be applied to the present invention. It also belongs to the scope of the present invention.

한편, 도 3을 참조하면, 배면기판(10)에 대향하는 전면기판(20)의 내면에는 어드레스전극(12)과 교차하는 방향(도면의 x축 방향)을 따라 제1 전극(21)과 제2 전극(22)이 각각 길게 이어져 형성된다. 본 실시예에서 제1 전극(21)과 제2 전극(22) 각각은 어드레스전극(12)과 교차하는 방향을 따라서 길게 이어지면서 각 방전셀(18)에 대응되는 버스전극(21b, 22b)과, 이 버스전극(21b, 22b)으로부터 각 방전셀(18)의 중심을 향해 연장되어 소정의 방전갭(g)을 형성하는 확대전극(21a, 22a)을 포함한다. 이 때, 버스전극(21b, 22b)은 금속전극으로 이루어질 수 있으며, 확대전극(21a, 22a)은 개구율 확보를 위해 ITO(Indium Tin Oxide)전극과 같은 투명전극으로 이루어지는 것이 바람직하다.Meanwhile, referring to FIG. 3, the first electrode 21 and the first electrode 21 are formed on the inner surface of the front substrate 20 opposite to the rear substrate 10 along the direction crossing the address electrode 12 (the x-axis direction of the drawing). The two electrodes 22 are formed to extend each other. In the present exemplary embodiment, each of the first electrode 21 and the second electrode 22 extends along the direction crossing the address electrode 12, and the bus electrodes 21b and 22b corresponding to the respective discharge cells 18 are formed. And expansion electrodes 21a and 22a extending from the bus electrodes 21b and 22b toward the center of each discharge cell 18 to form a predetermined discharge gap g. In this case, the bus electrodes 21b and 22b may be made of metal electrodes, and the enlarged electrodes 21a and 22a may be made of transparent electrodes such as indium tin oxide (ITO) electrodes to secure the aperture ratio.

이들 제1 전극(21)과 제2 전극(22)은 각 방전셀(18)에 한 쌍이 대응되어 유지 구간의 방전에 관여하게 되며, 제1, 제2 전극(21, 22) 중 하나는 상기 어드레스전극(12)과 함께 어드레스 구간의 방전에 관여한다. 그러나 각 전극들은 인가되는 신호전압에 따라 그 역할을 달리할 수 있으므로 이상에 한정될 필요는 없다.A pair of the first electrode 21 and the second electrode 22 correspond to each discharge cell 18 to participate in the discharge of the sustaining period, and one of the first and second electrodes 21 and 22 is Together with the address electrode 12, it is involved in the discharge of the address section. However, the electrodes do not need to be limited to the above because they may have different roles depending on the signal voltage applied thereto.

도 4를 참조하면, 본 실시예에서 전면기판(20)에는 제1 전극(21) 및 제2 전극(22)들과 이격(離隔)되어 제3 전극(23) 및 제4 전극(24)이 형성된다. 이들 제3 전극(23) 및 제4 전극(24)들은 패널의 전면에서 볼 때 각각 상기 제1 전극 및 제2 전극들의 버스전극(21b, 22b)들과 대략 겹치는 위치에 배치되며, 상기 제1, 제2 전극(21, 22)들과 이격되어 전면기판(20)으로부터 멀어지는 방향(도면의 음의 z축 방향)으로 배면기판(10)을 향해 돌출된다. 이렇게 돌출되는 제3 전극(23)과 제4 전극(24)은 그 사이에 공간을 두고 서로 대향하도록 형성되며, 이 공간은 서로 대향하는 제3 전극(23)과 제4 전극(24) 사이에서 대향방전을 유도할 수 있다. 이러한 제3 전극(23)과 제4 전극(24)은 금속전극으로 이루어지는 것이 바람직하다.Referring to FIG. 4, in the present embodiment, the front substrate 20 is spaced apart from the first electrode 21 and the second electrode 22 so that the third electrode 23 and the fourth electrode 24 are separated from each other. Is formed. These third and fourth electrodes 23 and 24 are disposed at positions substantially overlapping with the bus electrodes 21b and 22b of the first and second electrodes, respectively, when viewed from the front of the panel. In addition, the second electrodes 21 and 22 are spaced apart from the front substrate 20 to protrude toward the rear substrate 10 in a direction away from the negative z-axis direction of the drawing. The protruding third electrode 23 and the fourth electrode 24 are formed to face each other with a space therebetween, and the space is between the third electrode 23 and the fourth electrode 24 facing each other. Counter discharge can be induced. Preferably, the third electrode 23 and the fourth electrode 24 are made of a metal electrode.

본 실시예에서 제3 전극(23)과 제4 전극(24)은, 제1 전극(21)과 제2 전극(22)이 형성되는 층과 서로 다른 층에 형성된다. 즉, 전면기판(20)에서 제1 전극(21)과 제2 전극(22)을 덮도록 제1 유전층(28a)이 형성되고, 이 제1 유전층(28a) 위에 제3 전극(23) 및 제4 전극(24)이 형성되며, 이들 제3 전극(23)과 제4 전극(24)을 둘러싸도록 제2 유전층(28b)이 형성된다. 이 때, 제1 유전층(28a)은 방전셀(18) 내에서 발생된 가시광을 외부로 방출하기 위하여 투명 유전물질로 이루어지는 것이 바람직하다. 제2 유전층(28b)은 제1 유전층(28a)과 같은 물질로 이루어질 수 있으며, 선택적으로 PDP의 명실 콘트라스트를 향상시키기 위하여 제2 유전층(28b)은 불투명 유전물질로 이루어질 수도 있다.In the present embodiment, the third electrode 23 and the fourth electrode 24 are formed on layers different from those on which the first electrode 21 and the second electrode 22 are formed. That is, the first dielectric layer 28a is formed on the front substrate 20 to cover the first electrode 21 and the second electrode 22, and the third electrode 23 and the third electrode 23 are formed on the first dielectric layer 28a. Four electrodes 24 are formed, and a second dielectric layer 28b is formed to surround these third and fourth electrodes 23 and 24. In this case, the first dielectric layer 28a is preferably made of a transparent dielectric material to emit visible light generated in the discharge cells 18 to the outside. The second dielectric layer 28b may be made of the same material as the first dielectric layer 28a. Alternatively, the second dielectric layer 28b may be made of an opaque dielectric material to improve the clear contrast of the PDP.

이와 같이 제3 전극(23)과 제4 전극(24)이 돌출되도록 형성되고 이들을 감싸도록 제2 유전층(28b)이 형성되면서 서로 인접한 방전셀(18) 간에 유전체 블록이 형성된다. 이 유전체 블록은 이웃 방전셀(18) 간에 이온과 전자들이 이동해 가는 것을 막아 크로스토크(crosstalk) 발생을 상당히 줄일 수 있으며, 따라서 온-오프(on-off) 셀간의 오방전을 감소시킬 수 있다.As described above, the third electrode 23 and the fourth electrode 24 are formed to protrude, and the second dielectric layer 28b is formed to surround them, and dielectric blocks are formed between the discharge cells 18 adjacent to each other. This dielectric block prevents ions and electrons from moving between neighboring discharge cells 18, significantly reducing the occurrence of crosstalk and thus reducing misdischarge between on-off cells.

제1 전극(21)과 제2 전극(22)의 버스전극들(21b, 22b)은 각 방전셀(18)의 가장자리에 인접하여 이 방전셀(18) 위를 지나도록 형성되며, 제3 전극(23) 및 제4 전극(24)들은 버스전극들(21b, 22b)과 대응하는 위치에서 어드레스전극(12)과 교차하는 방향으로 길게 이어져 형성된다. 즉 제3 전극(23) 및 제4 전극(24)들도 각 방전셀(18)의 가장자리에 인접하여 이 방전셀(18) 위를 지나도록 형성되며, 다만 제1 전극(21) 및 제2 전극(22)과는 유전층을 사이에 두고 이격되어 있다.The bus electrodes 21b and 22b of the first electrode 21 and the second electrode 22 are formed to pass over the discharge cell 18 adjacent to the edges of the respective discharge cells 18 and the third electrode. The 23 and fourth electrodes 24 are formed to extend in the direction crossing the address electrode 12 at positions corresponding to the bus electrodes 21b and 22b. That is, the third electrode 23 and the fourth electrode 24 are also formed to pass over the discharge cell 18 adjacent to the edge of each discharge cell 18, except that the first electrode 21 and the second electrode 24 are formed. The electrode 22 is spaced apart from each other with a dielectric layer interposed therebetween.

제1 유전층(28a)과 제2 유전층(28b) 위로는 MgO보호막(29)을 형성하여 플라즈마 방전 시 전리된 원자의 이온을 충돌로부터 유전층을 보호할 수 있다. 이러한 MgO보호막(29)은 이온이 부딪혔을 때 이차전자의 방출계수도 높기 때문에 방전효율을 높일 수 있는 장점도 있다.The MgO protective layer 29 may be formed on the first dielectric layer 28a and the second dielectric layer 28b to protect the dielectric layer from collision of ions of the ionized atoms during plasma discharge. The MgO protective layer 29 also has an advantage of increasing discharge efficiency because the emission coefficient of secondary electrons is high when ions collide with each other.

도 5는 본 발명의 제1 실시예에 따른 PDP의 전면 플레이트 구조를 상세하게 도시한 부분 단면도이다.5 is a partial cross-sectional view showing in detail the front plate structure of the PDP according to the first embodiment of the present invention.

본 실시예에서 제3 전극(23) 및 제4 전극(24) 사이에서 대향방전이 용이하게 일어나기 위해서는 제3 전극(23)(또는 제4 전극(24))의 배면기판(10)쪽 끝단이 방전셀(18) 중심부에 대응되는 제1 유전층(28a)의 표면보다 상기 배면기판(10)쪽으로 더 돌출되어야 하고, 제1 전극 및 제2 전극의 버스전극(21b, 22b)보다 패널의 두께방향(도면의 z축 방향)으로 측정되는 두께가 더 두꺼운 것이 바람직하다. 즉, 도 5를 참조하면, δ>0, H(b) < H(m)의 조건을 만족한다. 여기서, δ는 제1 유전층(28a)의 표면으로부터 제3 전극(23)(또는 제4 전극(24))이 돌출된 길이를 나타내고, H(b)는 전면기판(20)면으로부터 측정한 버스전극(21b, 22b)의 두께를 나타 내며, H(m)은 제3 전극(23)(또는 제4 전극(24))을 패널의 두께방향으로 측정한 두께를 나타낸다.In this embodiment, in order for the opposite discharge to occur easily between the third electrode 23 and the fourth electrode 24, the end of the rear substrate 10 side of the third electrode 23 (or the fourth electrode 24) is formed. The surface of the first dielectric layer 28a corresponding to the center of the discharge cell 18 should protrude more toward the rear substrate 10, and the thickness direction of the panel than the bus electrodes 21b and 22b of the first and second electrodes. It is preferable that the thickness measured in the (z-axis direction in the drawing) is thicker. That is, referring to FIG. 5, the conditions δ> 0 and H (b) <H (m) are satisfied. Here,? Represents the length of the third electrode 23 (or the fourth electrode 24) protruding from the surface of the first dielectric layer 28a, and H (b) is a bus measured from the front substrate 20 surface. The thickness of the electrodes 21b and 22b is shown, and H (m) represents the thickness of the third electrode 23 (or the fourth electrode 24) measured in the thickness direction of the panel.

이와 같은 전면 플레이트 구조를 제작하기 위해서 전면기판(20)에 설치된 전극을 감싸고 있는 유전층을 샌드블라스팅 기법으로 파내거나, 감광성 유전체 또는 그린시트(green sheet)를 이용하여 유전층을 일부분 도려낼 수 있다. 또는 TFCS (Thick Film Ceramic Sheet) 기법을 이용하여 제3 전극(23)과 제4 전극(24)을 포함하는 전극부를 따로 제작한 다음, 제1 전극(21)과 제2 전극(22)이 형성되어 있는 전면기판(20)에 결합하여 제작할 수도 있다.In order to manufacture the front plate structure, the dielectric layer surrounding the electrode installed on the front substrate 20 may be dug by sandblasting, or the dielectric layer may be partially cut out by using a photosensitive dielectric or a green sheet. Alternatively, the electrode part including the third electrode 23 and the fourth electrode 24 is separately manufactured by using a thick film ceramic sheet (TFCS) technique, and then the first electrode 21 and the second electrode 22 are formed. It can also be manufactured by coupling to the front substrate 20.

제3 전극(23)과 제4 전극(24)을 각각 그 길이방향에 수직한 평면으로 자른 단면은 기판면에 평행한 방향(도면의 y축 방향)으로의 길이 W(m)보다 기판면에 수직한 방향(도면의 z축 방향)으로의 길이 H(m)가 더 길게 형성될 수 있다. 다시 말하면, 제3 전극(23)과 제4 전극(24)의 전면기판(20) 면으로부터의 높이를 더 높게 할 수 있다. 이렇게 함으로써 고정세 디스플레이를 구현하기 위해 방전셀의 평면방향 크기가 감소되어야 할 경우에 제3 전극(23)과 제4 전극(24)의 높이를 높임으로써 이를 보상할 수 있다.The cross section which cut | disconnected the 3rd electrode 23 and the 4th electrode 24 in the plane perpendicular | vertical to the longitudinal direction, respectively, has a board | substrate surface rather than the length W (m) in the direction parallel to the substrate surface (y-axis direction of drawing). The length H (m) in the vertical direction (z-axis direction in the figure) may be longer. In other words, the height from the front substrate 20 surface of the third electrode 23 and the fourth electrode 24 can be made higher. In this case, when the size of the discharge cell needs to be reduced in order to implement a high-definition display, the height of the third electrode 23 and the fourth electrode 24 can be compensated for this.

한편, 제3 전극(23)과 제4 전극(24)들을 각각 둘러싸도록 제2 유전층(28b)을 형성할 시에 도 5에서 보는 바와 같이, 제3 전극(23)과 제4 전극(24)이 대향하는 면에 형성된 제2 유전층(28b)의 두께(W1)보다 제3 전극(23) 및 제4 전극(24)이 배면기판(10)을 향하는 면에 형성된 제2 유전층(28b)의 두께(H1)가 더 두껍게 형성될 수 있다. 아울러 제3 전극(23)과 제4 전극(24)이 대향하는 면에 형성된 제2 유전층(28b)의 두께(W1)보다 이웃한 방전셀(18) 사이에서 서로 다른 전극들 사이에 형성되는 제2 유전층(28b)의 두께(W2)가 더 크게 형성될 수 있다. 이러한 구조를 통하여 유지방전 시 이웃한 방전셀에 위치한 전극과의 사이에서 오방전이 발생되는 것을 방지할 수 있다.Meanwhile, when the second dielectric layer 28b is formed to surround the third electrode 23 and the fourth electrode 24, as shown in FIG. 5, the third electrode 23 and the fourth electrode 24. The thickness of the second dielectric layer 28b formed on the surface where the third electrode 23 and the fourth electrode 24 face the back substrate 10 rather than the thickness W1 of the second dielectric layer 28b formed on the opposite surface. (H1) may be formed thicker. In addition, the third electrode 23 and the fourth electrode 24 is formed between the different electrodes between the discharge cells 18 adjacent to the thickness (W1) of the second dielectric layer 28b formed on the opposite surface The thickness W2 of the second dielectric layer 28b may be made larger. Through this structure, it is possible to prevent erroneous discharge from occurring between the electrodes located in the adjacent discharge cells during the sustain discharge.

한편, 본 실시예에서 제3 전극(23)은 제1 전극(21)보다 높은 전위를 갖고, 제4 전극(24)은 제2 전극(22)보다 높은 전위를 갖는다.On the other hand, in the present embodiment, the third electrode 23 has a higher potential than the first electrode 21, and the fourth electrode 24 has a higher potential than the second electrode 22.

이러한 제1 전극(21)과 제3 전극(23) 각각은 서로 다른 신호전압 인가부(미도시)에 연결되어 각각 신호전압(V1, V3)을 인가 받을 수 있으며, 이 때, 상기 제1 전극(21)에 인가되는 전압(V1)보다 상기 제3 전극(23)에 인가되는 전압(V3)이 더 크다.Each of the first electrode 21 and the third electrode 23 may be connected to a different signal voltage applying unit (not shown) to receive signal voltages V1 and V3, respectively. In this case, the first electrode The voltage V3 applied to the third electrode 23 is greater than the voltage V1 applied to 21.

또한 제2 전극(22)과 제4 전극(24) 각각은 서로 다른 신호전압 인가부(미도시)에 연결되어 각각 신호전압(V2, V4)을 인가 받을 수 있으며, 이 때, 상기 제2 전극(22)에 인가되는 전압(V2)보다 상기 제4 전극(24)에 인가되는 전압(V4)이 더 크다.In addition, each of the second electrode 22 and the fourth electrode 24 may be connected to a different signal voltage applying unit (not shown) to receive signal voltages V2 and V4, respectively. The voltage V4 applied to the fourth electrode 24 is greater than the voltage V2 applied to 22.

한편, 도 6에 도시된 바와 같이, 제1 전극(21)과 제3 전극(23) 각각의 단자부들이 동일한 신호전압 인가부(미도시)에 연결되고, 상기 제1 전극(21)과 상기 신호전압 인가부 사이에 저항부(R)를 개재시킴으로써 각각의 전극(21, 23)에 서로 다른 전압(V1, V3)을 인가할 수도 있다. 이 때, 상기 제1 전극(21)에 인가되는 전압(V1)보다 상기 제3 전극(23)에 인가되는 전압(V3)이 더 크게 된다.Meanwhile, as shown in FIG. 6, terminal portions of each of the first electrode 21 and the third electrode 23 are connected to the same signal voltage applying unit (not shown), and the first electrode 21 and the signal are connected to each other. Different voltages V1 and V3 may be applied to the electrodes 21 and 23 by interposing the resistor R between the voltage applying units. At this time, the voltage V3 applied to the third electrode 23 is greater than the voltage V1 applied to the first electrode 21.

마찬가지로 제2 전극(22)과 제4 전극(24) 각각의 단자부들이 동일한 신호전 압 인가부(미도시)에 연결되고, 상기 제2 전극(22)과 상기 신호전압 인가부 사이에 저항부(R)를 개재시킴으로써 각각의 전극(22, 24)에 서로 다른 전압(V2, V4)을 인가할 수도 있다. 이 때, 상기 제2 전극(22)에 인가되는 전압(V2)보다 상기 제4 전극(24)에 인가되는 전압(V4)이 더 크게 된다.Similarly, the terminal portions of each of the second electrode 22 and the fourth electrode 24 are connected to the same signal voltage applying portion (not shown), and a resistor portion (eg, between the second electrode 22 and the signal voltage applying portion) is used. By interposing R, different voltages V2 and V4 may be applied to the electrodes 22 and 24, respectively. In this case, the voltage V4 applied to the fourth electrode 24 is greater than the voltage V2 applied to the second electrode 22.

도 7의 (a) 내지 (d)는 본 발명의 제1 실시예에 따른 PDP에서 방전개시 후 시간에 따른 캐소드 스팟과 애노드 스팟의 크기와 위치를 모식적으로 나타낸 부분 단면도이다. 각각의 전극에 서로 다른 신호전압 인가부로부터 각각 서로 다른 전압(V1 ~ V4)이 인가되는 것으로 나타내었다.7 (a) to 7 (d) are partial cross-sectional views schematically showing sizes and positions of cathode spots and anode spots with time after discharge start in a PDP according to the first embodiment of the present invention. Different voltages V1 to V4 are applied to the respective electrodes from different signal voltage applying units.

전면기판(20) 상에 형성되는 제1 전극(21)과 제2 전극(22) 사이가 가장 가까운 영역―방전셀(18)의 중심부―에서 방전(D)이 개시된 후, 이온과 전자가 쌓이게 됨에 따라 방전갭(g)에 걸리는 전압이 감소하고, 이에 따라 표면 전하(surface charge)가 없는 영역, 즉 방전셀(18) 가장자리 영역으로 캐소드 스팟과 애노드 스팟이 이동한다. 이 때, 시간의 흐름에 따라 방전갭(g)에 걸리는 전압이 낮아지므로 방전의 세기는 약해진다. (도 7 (a), (b) 참조)After the discharge D is initiated in the region closest to the first electrode 21 and the second electrode 22 formed on the front substrate 20-the center of the discharge cell 18-to accumulate ions and electrons. As a result, the voltage applied to the discharge gap g decreases, and accordingly, the cathode spot and the anode spot move to an area without surface charge, that is, an edge area of the discharge cell 18. At this time, the voltage applied to the discharge gap g decreases with time, so the intensity of the discharge becomes weak. (See FIG. 7 (a), (b))

본 실시예에 따른 구조에서는, 방전셀(18) 가장자리 영역에서 방전이 꺼지는 기존의 3전극 구조와는 달리 방전셀(18) 가장자리에 설치되어 있는 제3, 제4 전극(23, 24)으로 방전이 옮아간다. 대향방전을 활용하는 제3 전극(23)과 제4 전극(24) 사이에서 상기 버스전극(21b, 22b)들 사이보다 방전이 용이하게 일어나기 때문에 제3, 제4 전극(23, 24) 면에서의 방전강도는 버스전극(21b, 22b) 면에서의 방전과 비교하여 볼 때 약간 약해질 뿐이다. 제3, 제4 전극(23, 24)의 위 부근에서 아래 부근까지 캐소드 스팟과 애노드 스팟이 이동하면서 오랜 동안 방전이 유지되며, 표면 전하가 제3, 제4 전극(23, 24)을 도포하고 있는 유전층에 충분히 쌓인 뒤에 방전은 소멸된다. (도 7 (c), (d) 참조)In the structure according to the present embodiment, unlike the conventional three-electrode structure in which the discharge is turned off at the edge region of the discharge cell 18, the discharge is performed to the third and fourth electrodes 23 and 24 provided at the edge of the discharge cell 18. This transfers In the third and fourth electrodes 23 and 24, since discharge occurs more easily than the bus electrodes 21b and 22b between the third electrode 23 and the fourth electrode 24 utilizing the opposite discharge. The discharge intensity of is only slightly weaker as compared with the discharge on the surfaces of the bus electrodes 21b and 22b. Discharge is maintained for a long time as the cathode spot and the anode spot move from the top vicinity to the bottom side of the third and fourth electrodes 23 and 24, and the surface charge is applied to the third and fourth electrodes 23 and 24. After enough accumulation in the dielectric layer, the discharge disappears. (See Fig. 7 (c), (d))

이와 같이, 두 개의 전극 사이가 동일한 경우 면방전(coplanar discharge) 전극구조보다 대향방전 전극구조에서의 방전개시전압이 훨씬 낮아서 방전이 일어나기 쉽기 때문에, 본 실시예에 따른 PDP의 전극구조는 전면기판(20)에 설치된 제1, 제2 전극(21, 22)들로부터 제3, 제4 전극(23, 24)으로의 방전전이가 용이한 장점이 있다. 따라서 발광효율이 좋은 긴 방전경로를 갖는 영역―방전셀 가장자리 부근―에서 방전이 오래 유지되는 장점을 가진다. As such, when the two electrodes are the same, since the discharge start voltage in the counter discharge electrode structure is much lower than that of the coplanar discharge electrode structure, discharge is likely to occur. The discharge transition from the first and second electrodes 21 and 22 installed in the 20 to the third and fourth electrodes 23 and 24 is easy. Therefore, there is an advantage that the discharge is maintained for a long time in the region having a long discharge path with good luminous efficiency-near the edge of the discharge cell.

이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형 또는 변경하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications or changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. It goes without saying that it belongs to the scope of the present invention.

이상 설명한 바와 같이 본 발명에 따른 플라즈마 디스플레이 패널에 의하면, 방전셀 내부의 방전에 관여하는 전극의 구조가 방전셀 중심부에서는 면방전 구조를 갖고 방전셀 가장자리에서는 대향방전 구조를 가짐으로써 방전셀 중심부 전극으로부터 시작된 방전이 방전셀 가장자리 전극으로 쉽게 전이될 수 있다. 따라서 발광효율이 좋은 긴 방전경로를 갖는 영역인 방전셀 가장자리 부근에서 방전이 오래 유지되는 장점을 가진다. As described above, according to the plasma display panel according to the present invention, the structure of the electrode involved in the discharge inside the discharge cell has a surface discharge structure at the center of the discharge cell, and has an opposite discharge structure at the edge of the discharge cell. The initiated discharge can be easily transferred to the discharge cell edge electrode. Therefore, the discharge is maintained for a long time near the edge of the discharge cell, which is a region having a long discharge path with good luminous efficiency.                     

또한 대향방전 구조를 이루는 전극을 감싸도록 형성되는 유전층은 서로 인접한 방전셀 간에 유전체 블록을 형성함으로써, 이웃 방전셀 간에 이온과 전자들이 이동해 가는 것을 막아 크로스토크 발생을 상당히 줄일 수 있으며, 따라서 온-오프(on-off) 셀간의 오방전을 감소시킬 수 있다.In addition, the dielectric layer formed to surround the electrodes constituting the opposite discharge structure forms a dielectric block between discharge cells adjacent to each other, thereby preventing crosstalk from occurring due to preventing ions and electrons from moving between neighboring discharge cells. (on-off) can reduce the mis-discharge between cells.

아울러 대향방전 구조를 이루는 전극을 감싸는 유전층을 불투명 유전물질로 형성함으로써 PDP의 명실 콘트라스트를 향상시킬 수 있는 효과가 있다.In addition, by forming the dielectric layer surrounding the electrode forming the opposing discharge structure with an opaque dielectric material, there is an effect that can improve the clear room contrast of the PDP.

Claims (14)

서로 대향 배치되는 제1 기판 및 제2 기판;A first substrate and a second substrate disposed to face each other; 상기 제1 기판에 일방향을 따라 나란히 형성되는 어드레스전극들;Address electrodes formed on the first substrate in parallel with one direction; 상기 제1 기판과 제2 기판의 사이공간에 배치되어 다수의 방전셀들을 구획하는 격벽;A partition wall disposed between the first substrate and the second substrate to partition a plurality of discharge cells; 상기 각 방전셀 내에 형성되는 형광체층;Phosphor layers formed in the discharge cells; 상기 제2 기판에 상기 어드레스전극과 교차하는 방향을 따라 길게 이어지면서 각 방전셀에 대응되는 제1 전극과 제2 전극들; 및First and second electrodes corresponding to each discharge cell while extending in a direction crossing the address electrode on the second substrate; And 상기 제1 전극 및 제2 전극들과 이격(離隔)되어 배치되고, 상기 방전셀의 가장자리에 인접해서 상기 제2 기판으로부터 멀어지는 방향으로 상기 제1 기판을 향해 돌출되어, 그 사이에 공간을 두고 서로 대향하도록 형성되는 제3 전극과 제4 전극들Disposed to be spaced apart from the first and second electrodes, protruding toward the first substrate in a direction away from the second substrate adjacent to an edge of the discharge cell, and having a space therebetween Third and fourth electrodes formed to face each other 을 포함하고,Including, 상기 제3 전극은 상기 제1 전극보다 높은 전위를 갖고, 상기 제4 전극은 상기 제2 전극보다 높은 전위를 갖는 플라즈마 디스플레이 패널.And the third electrode has a higher potential than the first electrode, and the fourth electrode has a higher potential than the second electrode. 제 1 항에 있어서,The method of claim 1, 상기 제3 전극 및 제4 전극은, 상기 제1 전극 및 제2 전극이 형성되는 층과 서로 다른 층에 형성되는 플라즈마 디스플레이 패널.The third electrode and the fourth electrode are formed on a layer different from the layer on which the first electrode and the second electrode are formed. 제 1 항에 있어서,The method of claim 1, 상기 제3 전극 및 제4 전극은, 상기 제1 전극(21) 및 제2 전극(22)과 유전층을 사이에 두고 이격되어 있는 플라즈마 디스플레이 패널.The third electrode and the fourth electrode are spaced apart from each other with the first and second electrodes 21 and 22 interposed therebetween with a dielectric layer therebetween. 제 1 항에 있어서,The method of claim 1, 상기 제3 전극 및 제4 전극은, 각각의 제1 기판쪽 끝단이 상기 방전셀 중심부에 대응되는 유전층의 표면보다 상기 제1 기판쪽으로 더 돌출되는 플라즈마 디스플레이 패널.The third electrode and the fourth electrode, wherein each end of the first substrate side protrudes toward the first substrate more than the surface of the dielectric layer corresponding to the center of the discharge cell. 제 1 항에 있어서,The method of claim 1, 상기 제3 전극과 제4 전극은 상기 어드레스전극과 교차하는 방향으로 길게 이어져 형성되는 플라즈마 디스플레이 패널.And the third electrode and the fourth electrode are formed to extend in a direction crossing the address electrode. 제 1 항에 있어서,The method of claim 1, 상기 제1 전극과 제3 전극 각각은 서로 다른 신호전압 인가부에 연결되어 각각 신호전압을 인가 받으며, 상기 제1 전극에 인가되는 전압보다 상기 제3 전극에 인가되는 전압이 더 큰 플라즈마 디스플레이 패널.Each of the first electrode and the third electrode is connected to a different signal voltage applying unit to receive a signal voltage, and the voltage applied to the third electrode is greater than the voltage applied to the first electrode. 제 1 항에 있어서,The method of claim 1, 상기 제2 전극과 제4 전극 각각은 서로 다른 신호전압 인가부에 연결되어 각 각 신호전압을 인가 받으며, 상기 제2 전극에 인가되는 전압보다 상기 제4 전극에 인가되는 전압이 더 큰 플라즈마 디스플레이 패널.Each of the second electrode and the fourth electrode is connected to a different signal voltage applying unit to receive the respective signal voltages, and the plasma display panel has a greater voltage applied to the fourth electrode than the voltage applied to the second electrode. . 제 1 항에 있어서,The method of claim 1, 상기 제1 전극과 제3 전극 각각의 단자부들은 동일한 신호전압 인가부에 연결되고, 상기 제1 전극과 상기 신호전압 인가부 사이에는 저항부가 개재되는 플라즈마 디스플레이 패널.Terminal portions of each of the first electrode and the third electrode are connected to the same signal voltage applying unit, and a resistor unit is interposed between the first electrode and the signal voltage applying unit. 제 1 항에 있어서,The method of claim 1, 상기 제2 전극과 제4 전극 각각의 단자부들은 동일한 신호전압 인가부에 연결되고, 상기 제2 전극과 상기 신호전압 인가부 사이에는 저항부가 개재되는 플라즈마 디스플레이 패널.And terminal portions of each of the second and fourth electrodes are connected to the same signal voltage applying unit, and a resistor unit is interposed between the second electrode and the signal voltage applying unit. 제 1 항에 있어서,The method of claim 1, 상기 제2 기판에서 상기 제1 전극 및 제2 전극을 덮도록 제1 유전층이 형성되고, 이 제1 유전층 위에 상기 제3 전극 및 제4 전극이 형성되며, 이 제3 전극 및 제4 전극을 각각 둘러싸도록 제2 유전층이 형성되는 플라즈마 디스플레이 패널.A first dielectric layer is formed on the second substrate to cover the first electrode and the second electrode, and the third electrode and the fourth electrode are formed on the first dielectric layer, and the third electrode and the fourth electrode are respectively formed. And a second dielectric layer formed to surround the plasma display panel. 제 10 항에 있어서,The method of claim 10, 상기 제2 유전층은 불투명 유전물질로 이루어지는 플라즈마 디스플레이 패 널.And the second dielectric layer is made of an opaque dielectric material. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 제1 전극 및 제2 전극 각각은 상기 어드레스전극과 교차하는 방향을 따라 길게 이어지면서 각 방전셀에 대응되는 버스전극과, 이 버스전극으로부터 상기 각 방전셀의 중심을 향해 연장되는 확대전극을 포함하는 플라즈마 디스플레이 패널.Each of the first electrode and the second electrode includes a bus electrode corresponding to each discharge cell while extending in a direction crossing the address electrode, and an enlarged electrode extending from the bus electrode toward the center of each discharge cell. Plasma display panel. 제 13 항에 있어서,The method of claim 13, 상기 제3 전극 및 제4 전극들은 패널의 전면에서 볼 때, 각각 상기 제1 전극 및 제2 전극들의 버스전극들과 겹치는 위치에 배치되는 플라즈마 디스플레이 패널.And the third and fourth electrodes are disposed at positions overlapping the bus electrodes of the first and second electrodes, respectively, when viewed from the front of the panel.
KR1020040050725A 2004-06-30 2004-06-30 Plasma display panel KR100590081B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040050725A KR100590081B1 (en) 2004-06-30 2004-06-30 Plasma display panel
JP2005168753A JP4382707B2 (en) 2004-06-30 2005-06-08 Plasma display panel
US11/156,605 US7315123B2 (en) 2004-06-30 2005-06-21 Plasma display panel (PDP)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040050725A KR100590081B1 (en) 2004-06-30 2004-06-30 Plasma display panel

Publications (2)

Publication Number Publication Date
KR20060001585A KR20060001585A (en) 2006-01-06
KR100590081B1 true KR100590081B1 (en) 2006-06-14

Family

ID=37104704

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040050725A KR100590081B1 (en) 2004-06-30 2004-06-30 Plasma display panel

Country Status (1)

Country Link
KR (1) KR100590081B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270100A (en) 2001-03-12 2002-09-20 Sony Corp Plasma discharge display device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270100A (en) 2001-03-12 2002-09-20 Sony Corp Plasma discharge display device

Also Published As

Publication number Publication date
KR20060001585A (en) 2006-01-06

Similar Documents

Publication Publication Date Title
JP4382707B2 (en) Plasma display panel
KR100578974B1 (en) Plasma display panel
KR100590080B1 (en) Plasma display panel
KR100590087B1 (en) Plasma display panel
KR100590081B1 (en) Plasma display panel
KR100590084B1 (en) Plasma display panel
KR100590083B1 (en) Plasma display panel
KR100590082B1 (en) Plasma display panel
KR100599600B1 (en) Plasma display panel
KR100590103B1 (en) Plasma display panel
KR100578923B1 (en) Plasma display panel
KR100599729B1 (en) Plasma display panel
KR100551065B1 (en) Plasma display panel
KR100658621B1 (en) Plasma display panel
KR100612362B1 (en) Plasma display panel
KR100590088B1 (en) Plasma display panel
KR100927710B1 (en) Plasma display panel
KR100590036B1 (en) Plasma display panel
KR100578973B1 (en) Plasma display panel
KR100590085B1 (en) Plasma display panel
KR100669432B1 (en) Plasma display panel
KR100599629B1 (en) A plasma display panel
KR100739050B1 (en) Plasma display panel
KR100669422B1 (en) Plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee