KR100581804B1 - Pixel circuit and driving method thereof and organic light emitting display using the same - Google Patents

Pixel circuit and driving method thereof and organic light emitting display using the same Download PDF

Info

Publication number
KR100581804B1
KR100581804B1 KR1020040061651A KR20040061651A KR100581804B1 KR 100581804 B1 KR100581804 B1 KR 100581804B1 KR 1020040061651 A KR1020040061651 A KR 1020040061651A KR 20040061651 A KR20040061651 A KR 20040061651A KR 100581804 B1 KR100581804 B1 KR 100581804B1
Authority
KR
South Korea
Prior art keywords
voltage
transistor
light emitting
capacitor
pixel circuit
Prior art date
Application number
KR1020040061651A
Other languages
Korean (ko)
Other versions
KR20060012930A (en
Inventor
김양완
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040061651A priority Critical patent/KR100581804B1/en
Publication of KR20060012930A publication Critical patent/KR20060012930A/en
Application granted granted Critical
Publication of KR100581804B1 publication Critical patent/KR100581804B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275Details of drivers for data electrodes
    • G09G3/3291Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 화소 회로에 공급되는 전원 전압의 전압 강하에 실질적으로 영향을 받지 않고 균일한 전류를 발광 소자에 공급할 수 있는 화소 회로 및 그 구동 방법과 이러한 화소 회로를 채용한 유기 발광 표시 장치에 관한 것이다. 본 발명에 따른 화소 회로는 제1 트랜지스터와, 제1 주사 신호에 응답하여 초기화 전압 및 데이터 전압을 순차적으로 전달하는 제2 트랜지스터와, 제2 주사 신호에 응답하여 전원선상의 전원전압을 제1 트랜지스터의 게이트에 전달하는 제3 트랜지스터와, 데이터 전압에서 초기화 전압을 뺀 전압에 상응하는 제1 전압을 저장하는 제1 캐패시터, 그리고 전원전압과 초기화 전압의 전압차에 상응하는 제1 전압을 저장하고, 데이터 전압을 제1 트랜지스터의 게이트에 전달하는 제2 캐패시터를 포함하며, 제1 트랜지스터가 게이트에 인가되는 제1 전압에 따라 전원선상의 전류를 발광 소자에 공급한다.The present invention relates to a pixel circuit capable of supplying a uniform current to the light emitting element without being substantially affected by the voltage drop of the power supply voltage supplied to the pixel circuit, a driving method thereof, and an organic light emitting display device employing the pixel circuit. . The pixel circuit according to the present invention includes a first transistor, a second transistor sequentially transmitting an initialization voltage and a data voltage in response to the first scan signal, and a power supply voltage on a power line in response to the second scan signal. A third transistor configured to transfer the gate of the first transistor; a first capacitor configured to store a first voltage corresponding to a voltage obtained by subtracting the initialization voltage; and a first voltage corresponding to a voltage difference between the power supply voltage and the initialization voltage, And a second capacitor configured to transfer the data voltage to the gate of the first transistor, wherein the first transistor supplies current on the power line to the light emitting device according to the first voltage applied to the gate.

유기 발광 표시 장치, 화소 회로, 전압 강하, 균일한 화소 전류OLED display, pixel circuit, voltage drop, uniform pixel current

Description

화소 회로와 그 구동 방법 및 이를 채용한 유기 발광 표시 장치{Pixel circuit and driving method thereof and organic light emitting display using the same} Pixel circuit and driving method according to the invention and organic light emitting display using the same}             

도 1은 일반적인 유기 발광 소자의 개념도이다.1 is a conceptual diagram of a general organic light emitting device.

도 2는 본 발명의 일 실시예에 따른 화소 회로에 대한 등가 회로도이다.2 is an equivalent circuit diagram of a pixel circuit according to an exemplary embodiment of the present invention.

도 3은 도 2에 도시된 화소 회로에 대한 구동 파형도이다.FIG. 3 is a driving waveform diagram of the pixel circuit shown in FIG. 2.

도 4는 본 발명의 일 실시예에 따른 화소 회로의 변형예에 대한 등가 회로도이다.4 is an equivalent circuit diagram of a modified example of a pixel circuit according to an exemplary embodiment of the present invention.

도 5는 도 4에 도시된 화소 회로에 대한 구동 파형도이다.FIG. 5 is a driving waveform diagram of the pixel circuit shown in FIG. 4.

도 6은 본 발명의 일 실시예에 따른 화소 회로를 채용한 발광 표시 장치에 대한 구성도이다.6 is a configuration diagram of a light emitting display device employing a pixel circuit according to an exemplary embodiment of the present invention.

도 7은 도 6에 도시된 발광 표시 장치에 대한 구동 파형도이다.FIG. 7 is a driving waveform diagram of the light emitting display device shown in FIG. 6.

도 8은 본 발명의 일 실시예에 따른 화소 회로를 채용한 발광 표시 장치의 전압 강하에 따른 화소 전류를 종래의 발광 표시 장치와 비교하여 나타낸 그래프이다.8 is a graph illustrating a pixel current according to a voltage drop of a light emitting display device employing a pixel circuit according to an exemplary embodiment of the present invention compared with a conventional light emitting display device.

본 발명은 발광 표시 장치의 화소 회로에 관한 것으로, 보다 상세하게는, 전원 전압의 전압 강하에 실질적으로 영향을 받지 않고 균일한 전류를 발광 소자에 공급할 수 있는 화소 회로와 그 구동 방법 및 이를 채용한 발광 표시 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pixel circuit of a light emitting display device, and more particularly, to a pixel circuit capable of supplying a uniform current to a light emitting device without being substantially influenced by a voltage drop of a power supply voltage, and a driving method thereof and employing the same. The present invention relates to a light emitting display device.

일반적으로, 발광 표시 장치는 자발광 소자를 이용하여 화상을 표시하는 장치를 말한다. 이러한 발광 표시 장치는 발광층에 무기물을 사용하는 무기 발광 표시 장치와 발광층에 유기물을 사용하는 유기 발광 표시 장치가 있다.In general, a light emitting display device refers to a device that displays an image using a self-luminous element. Such light emitting display devices include an inorganic light emitting display device using an inorganic material for a light emitting layer and an organic light emitting display device using an organic material for a light emitting layer.

유기 발광 표시 장치는 유기물 박막에 음극과 양극을 통하여 주입된 전자와 정공이 재결합하여 여기자(exciton)를 형성하고 형성된 여기자로부터 특정한 파장의 빛이 발생되는 현상을 이용한 표시 장치이다. 유기물 박막은 발광 효율을 향상시키기 위하여 정공 수송층(hole transport layer), 발광층(emitting layer), 및 전자 수송층(electron transport layer)으로 이루어진 다층 구조를 가진다. 또한, 유기물 박막은 전자 또는 정공의 주입 효율을 향상시키고 전자와 정공의 균형을 좋게 하기 위하여 전자 주입층(electron injection layer)이나 정공 주입층(hole injection layer) 등을 포함한다.The organic light emitting diode display is a display device using a phenomenon in which electrons and holes injected through a cathode and an anode are recombined into an organic thin film to form excitons, and light of a specific wavelength is generated from the formed excitons. The organic thin film has a multilayer structure including a hole transport layer, an emitting layer, and an electron transport layer in order to improve luminous efficiency. In addition, the organic thin film may include an electron injection layer, a hole injection layer, or the like in order to improve the injection efficiency of electrons or holes and to balance electrons and holes.

이러한 유기 발광 표시 장치의 구동 방식으로는 수동 매트릭스 방식과 능동 매트릭스 방식이 있다. 수동 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 순차적으로 라인을 선택하여 구동하는 방식이다. 수동 매트릭스 방식에 의한 유기 발광 표시 장치는 그 구조가 단순하므로 구현이 용이한 반면에, 대화면 구현시 많은 전류량이 소모되고 각 발광 소자를 구동할 수 있는 시간이 줄어든다는 단점이 있다. 능동 매트릭스 방식은 능동 소자를 이용하여 각 발광 소자에 흐르는 전류량을 제어하는 방식이다. 능동 소자로는 박막 트랜지스터(thin film transistor, 이하 TFT라 함)가 주로 사용된다. 능동 매트릭스 방식은 다소 복잡하나 전류 소모량이 적고 발광 시간이 길다는 장점이 있다.The driving method of the organic light emitting diode display includes a passive matrix method and an active matrix method. In the passive matrix method, the anode and the cathode are formed to be orthogonal and the lines are sequentially selected and driven. The organic light emitting display device using the passive matrix method is easy to implement because its structure is simple. However, the large screen consumes a large amount of current and shortens the driving time of each light emitting device. The active matrix method is a method of controlling the amount of current flowing through each light emitting device by using an active device. As an active element, a thin film transistor (hereinafter referred to as TFT) is mainly used. The active matrix method is somewhat complicated but has the advantage of low current consumption and long emission time.

도 1은 종래의 유기 발광 표시 장치의 일반적인 화소 회로에 대한 등가 회로도이다. 도 1에서 화소 회로는 전압 프로그래밍 방식의 화소 회로로서, N*M개의 화소를 포함하는 유기 발광 표시 장치에서 n번째 주사선(Sn)과 m번째 데이터선(Dm), 및 두 전원전압(VDD, VSS)에 연결되는 화소 회로로 채용될 수 있다.1 is an equivalent circuit diagram of a general pixel circuit of a conventional organic light emitting display device. In FIG. 1, the pixel circuit is a voltage programming pixel circuit and includes an nth scan line Sn and an mth data line Dm, and two power supply voltages VDD and VSS in an organic light emitting diode display including N * M pixels. ) May be employed as a pixel circuit connected to

도 1에 도시한 바와 같이, 종래의 화소 회로는 유기 발광 소자(organic light emitting diode: OLED)를 제어한다. 이를 위해, 종래의 화소 회로는 제1 트랜지스터(M1), 제2 트랜지스터(M2), 및 스토리지 캐패시터(Cst)를 포함한다.As shown in FIG. 1, a conventional pixel circuit controls an organic light emitting diode (OLED). To this end, the conventional pixel circuit includes a first transistor M1, a second transistor M2, and a storage capacitor Cst.

제1 트랜지스터(M1)는 제1 전원전압(VDD)과 유기 발광 소자(OLED) 간에 접속되어 유기 발광 소자(OLED)에 흐르는 전류를 제어한다. 제2 트랜지스터(M2)는 주사선(Sn)으로부터 인가되는 주사 신호에 응답하여 데이터선(Dm)에 인가되는 데이터 전압을 제1 트랜지스터(M1)의 게이트로 전달한다. 스토리지 캐패시터(Cst)는 제1 트랜지스터(M1)의 소오스 및 게이트 간에 접속되고, 데이터 전압을 충전하여 일정 기간 유지한다.The first transistor M1 is connected between the first power supply voltage VDD and the organic light emitting diode OLED to control a current flowing in the organic light emitting diode OLED. The second transistor M2 transfers the data voltage applied to the data line Dm to the gate of the first transistor M1 in response to a scan signal applied from the scan line Sn. The storage capacitor Cst is connected between the source and the gate of the first transistor M1 and charges the data voltage to maintain a predetermined period.

구체적으로, 제2 트랜지스터(M2)의 게이트에 인가되는 주사 신호에 의해 제2 트랜지스터(M2)가 온 되면, 데이터선(Dm)에 인가되는 데이터 전압은 제1 트랜지스터(M1)의 게이트에 연결되어 있는 스토리지 캐패시터(Cst)의 제1 전극에 인가된다. 이때, 스토리지 캐패시터(Cst)는 데이터 전압에 상응하는 전압, 보다 상세하게는 제1 전원전압(VDD)과 데이터 전압 간의 전압차에 상응하는 전압을 저장한다. 그 후, 스토리지 캐패시터(Cst)에 저장된 전압에 응답하여 제1 트랜지스터(M1)에 소정 시간 동안 실질적으로 균일한 전류가 흘러 유기 발광 소자(OLED)에 제공된다. 유기 발광 소자(OLED)는 소정 범위 내에서 흐르는 전류에 비례하여 발광한다.Specifically, when the second transistor M2 is turned on by the scan signal applied to the gate of the second transistor M2, the data voltage applied to the data line Dm is connected to the gate of the first transistor M1. Is applied to the first electrode of the storage capacitor Cst. In this case, the storage capacitor Cst stores a voltage corresponding to the data voltage, more specifically, a voltage corresponding to the voltage difference between the first power supply voltage VDD and the data voltage. Thereafter, a substantially uniform current flows through the first transistor M1 for a predetermined time in response to the voltage stored in the storage capacitor Cst and is provided to the organic light emitting diode OLED. The organic light emitting diode OLED emits light in proportion to a current flowing within a predetermined range.

이때, 유기 발광 소자(OLED)에 흐르는 전류는 다음의 수학식 1과 같다.At this time, the current flowing through the OLED is represented by Equation 1 below.

Figure 112004035059538-pat00001
Figure 112004035059538-pat00001

여기서, IOLED는 유기 발광 소자(OLED)에 흐르는 전류, VGS는 제1 트랜지스터(M1)의 게이트와 소오스 간의 전압, VTH는 제1 트랜지스터(M1)의 문턱 전압, VDD는 화소의 전원전압, VDATA는 데이터 전압, 그리고 β는 상수 값을 나타낸다.Here, I OLED is a current flowing through the OLED, V GS is a voltage between the gate and the source of the first transistor M1, V TH is a threshold voltage of the first transistor M1, and V DD is a power supply of the pixel. The voltage, V DATA is the data voltage, and β is the constant value.

수학식 1에 나타낸 바와 같이, 도 1에 도시한 화소 회로는 인가되는 데이터 전압에 상응하는 전류가 유기 발광 소자(OELD)에 공급되고, 공급된 전류에 상응하여 유기 발광 소자가 발광하게 된다. 이때, 인가되는 데이터 전압은 계조를 표현하기 위하여 일정 범위에서 다단계의 값을 갖는다.As shown in Equation 1, in the pixel circuit shown in FIG. 1, a current corresponding to an applied data voltage is supplied to the organic light emitting element OELD, and the organic light emitting element emits light corresponding to the supplied current. At this time, the applied data voltage has a multi-level value in a predetermined range in order to express the gray scale.

그러나, 상술한 종래의 전압 프로그래밍 방식의 화소 회로에서는 유기 발광 소자(OLED)에 흐르는 전류가 전원 전압(VDD)의 영향을 받기 때문에, 전원 전압(VDD)을 공급하는 전원선상에서 전압 강하가 발생하여 복수의 화소 회로에 인가되는 전원 전압(VDD)이 동일하지 않을 경우, 원하는 양의 전류가 유기 발광 소자(OLED)에 흐르지 않게 되어 화질이 저하되는 문제가 발생한다. 이러한 문제는 유기 발광 표시 장치의 면적이 커질수록, 그리고 휘도가 높아질수록 전원 전압(VDD)을 전달하는 전원선에서 전압 강하가 심해지므로 더욱 문제가 된다.However, in the above-described conventional voltage programming pixel circuit, since the current flowing through the organic light emitting element OLED is affected by the power supply voltage VDD, a voltage drop occurs on the power supply line supplying the power supply voltage VDD. When the power supply voltages VDD applied to the plurality of pixel circuits are not the same, a desired amount of current does not flow to the organic light emitting diode OLED, resulting in a problem of deterioration in image quality. This problem becomes more problematic as the area of the organic light emitting diode display increases and the luminance increases, so that the voltage drop increases in the power line that transmits the power voltage VDD.

따라서, 본 발명은 상술한 종래의 문제점을 해결하기 위해 도출된 것으로, 본 발명의 목적은 발광 소자를 제어하는 화소 회로에 전원 전압을 전달하는 전원상에 전압 강하가 발생되는 경우에도 전압 강하의 영향을 받지 않고 발광 소자에 균일한 전류를 공급할 수 있는 발광 표시 장치의 화소 회로 및 그 구동 방법을 제공하는 것이다.Accordingly, the present invention was derived to solve the above-described conventional problems, and an object of the present invention is to influence the voltage drop even when a voltage drop occurs on a power supply that transfers a power supply voltage to a pixel circuit controlling a light emitting device. The present invention provides a pixel circuit and a driving method thereof of a light emitting display device capable of supplying a uniform current to a light emitting device without receiving the same.

본 발명의 다른 목적은 상술한 화소 회로를 이용하여 대면적, 고휘도에 적합한 발광 표시 장치를 제공하는 것이다.
Another object of the present invention is to provide a light emitting display device suitable for large area and high brightness using the pixel circuit described above.

상술한 목적을 달성하기 위하여, 본 발명의 일 측면에 따르면, 제1 트랜지스터와, 제1 주사 신호에 응답하여 초기화 전압 및 데이터 전압을 순차적으로 전달하 는 제2 트랜지스터와, 제2 주사 신호에 응답하여 전원선상의 전원전압을 제1 트랜지스터의 게이트에 전달하는 제3 트랜지스터와, 데이터 전압에서 초기화 전압을 뺀 전압에 상응하는 제1 전압을 저장하는 제1 캐패시터, 그리고 전원전압과 초기화 전압의 전압차에 상응하는 제1 전압을 저장하고, 데이터 전압을 제1 트랜지스터의 게이트에 전달하는 제2 캐패시터를 포함하며, 제1 트랜지스터가 게이트에 인가되는 제1 전압에 응답하여 전원선상의 전류를 발광 소자에 공급하는 발광 표시 장치의 화소 회로가 제공된다.In order to achieve the above object, according to an aspect of the present invention, a first transistor, a second transistor that sequentially transfers an initialization voltage and a data voltage in response to the first scan signal, and a response to the second scan signal. A third transistor that transfers the power supply voltage on the power supply line to the gate of the first transistor, a first capacitor that stores a first voltage corresponding to a voltage obtained by subtracting the initialization voltage from the data voltage, and a voltage difference between the power supply voltage and the initialization voltage. And a second capacitor configured to store a first voltage corresponding to the first voltage and to transfer a data voltage to the gate of the first transistor, wherein the current is supplied to the light emitting device in response to the first voltage applied to the gate. A pixel circuit of a light emitting display device to be supplied is provided.

본 발명의 다른 측면에 따르면, 전원선에 연결되는 제1 전극, 및 발광 소자에 연결되는 제2 전극을 구비하는 제1 트랜지스터와, 데이터선에 연결되는 제1 전극, 및 제1 주사선에 연결되는 게이트를 구비하는 제2 트랜지스터와, 전원선에 연결되는 제1 전극, 제1 트랜지스터의 게이트에 연결되는 제2 전극, 제2 주사선에 연결되는 게이트를 구비하는 제3 트랜지스터와, 전원선에 연결되는 제1 전극, 및 제1 트랜지스터의 게이트에 연결되는 제2 전극을 구비하는 제1 캐패시터, 그리고 제1 트랜지스터의 게이트에 연결되는 제1 전극, 및 제2 트랜지스터의 제2 전극에 연결되는 제2 전극을 구비하는 제2 캐패시터를 포함하는 발광 표시 장치의 화소 회로가 제공된다.According to another aspect of the present invention, a first transistor having a first electrode connected to a power line, and a second electrode connected to a light emitting element, a first electrode connected to a data line, and a first scan line A second transistor having a gate, a first electrode connected to a power line, a second electrode connected to a gate of the first transistor, a third transistor having a gate connected to a second scan line, and connected to a power line A first capacitor having a first electrode and a second electrode connected to the gate of the first transistor, a first electrode connected to the gate of the first transistor, and a second electrode connected to the second electrode of the second transistor A pixel circuit of a light emitting display device including a second capacitor provided with is provided.

바람직하게, 발광 표시 장치의 화소 회로는, 제1 구간 동안에, 인에이블 레벨의 제1 주사 신호에 응답하여 제2 트랜지스터가 온 되고, 인에이블 레벨의 제2 주사 신호에 응답하여 제3 트랜지스터가 온 되고, 제2 캐패시터에 제2 전압이 저장된다. 다음으로, 제2 구간 동안에, 디스에이블 레벨의 제2 주사 신호에 응답하여 제3 트랜지스터가 오프 되고, 제1 캐패시터에 제1 전압이 저장된다. 다음으로, 제3 구간 동안에, 디스에이블 레벨의 제1 주사 신호에 응답하여 제2 트랜지스터가 오프 되고, 제1 전압에 응답하여 제1 트랜지스터가 발광 소자에 전류를 공급한다.Preferably, in the pixel circuit of the light emitting display device, during the first period, the second transistor is turned on in response to the first scan signal at the enable level, and the third transistor is turned on in response to the second scan signal at the enable level. The second voltage is stored in the second capacitor. Next, during the second period, the third transistor is turned off in response to the second scan signal having the disable level, and the first voltage is stored in the first capacitor. Next, during the third period, the second transistor is turned off in response to the first scan signal having the disable level, and the first transistor supplies a current to the light emitting device in response to the first voltage.

본 발명의 또 다른 측면에 따르면, 제1 내지 제4 항 중 어느 한 항에 기재된 화소 회로, 및 이 화소 회로에 의해 제어되는 유기 발광 소자를 각각 구비하는 복수의 화소와, 복수의 화소에 초기화 전압 및 데이터 전압을 전달하는 복수의 데이터선, 그리고 복수의 화소에 주사 신호를 전달하는 복수의 주사선을 포함하는 발광 표시 장치가 제공된다.According to still another aspect of the present invention, there is provided a pixel circuit according to any one of claims 1 to 4, and a plurality of pixels each having an organic light emitting element controlled by the pixel circuit, and a plurality of pixels with an initialization voltage. And a plurality of data lines for transmitting a data voltage, and a plurality of scan lines for transmitting a scan signal to the plurality of pixels.

본 발명의 또 다른 측면에 따르면, 제1 내지 제3 트랜지스터와 제1 및 제2 캐패시터를 포함하는 발광 표시 장치의 화소 회로의 구동 방법에 있어서, 제2 및 제3 트랜지스터의 온 구간 동안에, 제2 트랜지스터를 통해 전달된 초기화 전압과 제3 트랜지스터를 통해 전달된 전원전압의 전압차에 상응하는 제2 전압이 제2 캐패시터에 저장되는 단계, 제2 트랜지스터의 온 구간 및 제3 트랜지스터의 오프 구간 동안에, 상기 제2 트랜지스터를 통해 전달된 데이터 전압이 제2 캐패시터를 통해 제1 트랜지스터의 게이트에 전달되며, 데이터 전압에서 초기화 전압을 뺀 전압에 상응하는 제1 전압이 제1 캐패시터에 저장되는 단계, 그리고 제2 및 제3 트랜지스터의 오프 구간 동안에, 제1 트랜지스터의 게이트에 인가되는 제1 전압에 따라 전원전압을 전달하는 전원선상의 전류가 제1 트랜지스터를 통해 발광 소자에 공급되는 단계를 포함하는 발광 표시 장치의 화소 회로의 구동 방법이 제공된다.According to still another aspect of the present invention, in a method of driving a pixel circuit of a light emitting display device including first to third transistors and first and second capacitors, during a on period of the second and third transistors, During the step of storing the second voltage corresponding to the voltage difference between the initialization voltage transferred through the transistor and the power supply voltage transferred through the third transistor in the second capacitor, during the on period of the second transistor and the off period of the third transistor, A data voltage transferred through the second transistor is transferred to a gate of the first transistor through a second capacitor, and a first voltage corresponding to a voltage obtained by subtracting an initialization voltage from the data voltage is stored in the first capacitor; and During the off periods of the second and third transistors, the electric power on the power supply line which transfers the power supply voltage according to the first voltage applied to the gate of the first transistor. A method of driving a pixel circuit of a light emitting display device comprising the step of supplying a type to a light emitting element via a first transistor is provided.

이하, 본 발명의 실시예를 도면을 참조하여 상세히 설명한다. 이하의 설명에서, 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 이하의 설명에서, 트랜지스터는 소오스(source), 드레인(drain), 및 게이트(gate)를 구비하거나 소오스 또는 드레인을 나타내는 제1 전극, 드레인 또는 소오스를 나타내는 제2 전극, 및 게이트를 구비한 것으로 설명한다. 또한, 도면에서 본 발명과 관계없는 부분은 본 발명의 설명을 명확하게 하기 위하여 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the following description, when a part is connected to another part, it includes not only the case where it is directly connected but also the case where it is electrically connected with another element between them. In addition, in the following description, a transistor includes a source, a drain, and a gate, or a first electrode representing a source or a drain, a second electrode representing a drain or a source, and a gate. It explains. In the drawings, parts irrelevant to the present invention are omitted for clarity, and like reference numerals designate like parts throughout the specification.

도 2는 본 발명의 일 실시예에 따른 화소 회로에 대한 등가 회로도이다. 도 2에서 화소 회로는 트랜지스터가 PMOS 트랜지스터만으로 이루어진 PMOS 회로로 형성되어 있다. 따라서, 본 실시예에서 트랜지스터의 제1 전극은 소오스가 되며, 제2 전극은 드레인이 된다.2 is an equivalent circuit diagram of a pixel circuit according to an exemplary embodiment of the present invention. In FIG. 2, the pixel circuit is formed of a PMOS circuit in which the transistor is composed of only PMOS transistors. Therefore, in the present embodiment, the first electrode of the transistor becomes a source and the second electrode becomes a drain.

도 2를 참조하면, 화소 회로는 적색, 녹색, 청색, 백색 등의 색을 표시하는 유기 발광 소자(OLED)를 전류를 공급하여 유기 발광 소자(OLED)를 제어한다. 이를 위해, 화소 회로는 제1 트랜지스터(M1), 제2 트랜지스터(M2), 및 데이터 유지부(210)를 포함한다. 다시 말해서, 화소 회로는 주사선(Sn1, Sn2)과 데이터선(Dm)에 각각 인가되는 주사 신호 및 데이터 신호에 의해 제1 전원전압(VDD)과 제2 전원전압(VSS) 사이에 연결되는 유기 발광 소자(OLED)를 제어한다. 본 실시예에서, 제2 전원전압(VSS)은 접지 전압 또는 기준 전압에 공통 연결되는 공통 전압이 된다.Referring to FIG. 2, the pixel circuit controls the organic light emitting diode OLED by supplying a current to the organic light emitting diode OLED displaying colors of red, green, blue, and white. To this end, the pixel circuit includes a first transistor M1, a second transistor M2, and a data holding unit 210. In other words, the pixel circuit is connected to the first power supply voltage VDD and the second power supply voltage VSS by a scan signal and a data signal applied to the scan lines Sn1 and Sn2 and the data line Dm, respectively. Control the device OLED. In the present embodiment, the second power supply voltage VSS becomes a common voltage commonly connected to the ground voltage or the reference voltage.

구체적으로, 제1 트랜지스터(M1)는 제1 전원전압(VDD)에 연결되는 제1 전극, 유기 발광 소자(OLED)의 애노드에 연결되는 제2 전극, 그리고 데이터 유지부(210)에 연결되는 게이트를 구비한다. 제1 트랜지스터(M1)는 데이터 유지부(210)에 의해 유지되는 게이트 전압에 따라 소정의 전류를 유기 발광 소자(OLED)에 제공한다.In detail, the first transistor M1 includes a first electrode connected to the first power supply voltage VDD, a second electrode connected to the anode of the OLED, and a gate connected to the data holding part 210. It is provided. The first transistor M1 provides a predetermined current to the organic light emitting diode OLED according to the gate voltage maintained by the data holding unit 210.

제2 트랜지스터(M2)는 데이터선(Dm)에 연결되는 제1 전극, 데이터 유지부(210)에 연결되는 제2 전극, 그리고 제1 주사선(Sn1)에 연결되는 게이트를 구비한다. 제2 트랜지스터(M2)는 제1 주사선(Sn1)을 통해 전달되는 인에이블 레벨의 제1 주사 신호에 응답하여 데이터선(Dm)에 인가되는 데이터 신호를 데이터 유지부(210)에 전달한다. 여기서, 제2 트랜지스터(M2)가 PMOS 트랜지스터이므로, 인에이블 레벨의 제1 주사 신호는 로우 레벨의 신호가 된다. 또한, 본 발명에서 데이터 유지부에 전달되는 데이터 신호는 초기화 전압과 데이터 전압을 포함한다.The second transistor M2 includes a first electrode connected to the data line Dm, a second electrode connected to the data holding part 210, and a gate connected to the first scan line Sn1. The second transistor M2 transmits a data signal applied to the data line Dm to the data holding part 210 in response to the first scan signal having the enable level transmitted through the first scan line Sn1. Here, since the second transistor M2 is a PMOS transistor, the first scan signal of the enable level becomes a low level signal. In addition, in the present invention, the data signal transmitted to the data holding unit includes an initialization voltage and a data voltage.

데이터 유지부(210)는 실질적으로 제1 전원전압(VDD)의 전압 강하에 영향을 받지 않고 데이터 전압에 상응하는 전압 레벨로 제1 트랜지스터의 게이트 전압을 유지한다. 이를 위해, 데이터 유지부(210)는 제3 트랜지스터(M3), 제1 캐패시터(C1), 및 제2 캐패시터(C2)를 포함한다.The data holding unit 210 maintains the gate voltage of the first transistor at a voltage level corresponding to the data voltage without being substantially affected by the voltage drop of the first power supply voltage VDD. To this end, the data holding part 210 includes a third transistor M3, a first capacitor C1, and a second capacitor C2.

제3 트랜지스터(M3)는 제1 전원전압(VDD)에 연결되는 제1 전극, 제1 트랜지스터(M1)의 게이트에 연결되는 제2 전극, 그리고 제2 주사선(Sn2)에 연결되는 게이트를 구비한다. 제3 트랜지스터(M3)는 제2 주사선(Sn2)에 인가되는 인에이블 레벨의 제2 주사 신호에 응답하여 제1 트랜지스터(M1)의 게이트에 연결되는 노드, 즉 노드 A에 제1 전원전압(VDD)을 전달한다.The third transistor M3 includes a first electrode connected to the first power supply voltage VDD, a second electrode connected to the gate of the first transistor M1, and a gate connected to the second scan line Sn2. . The third transistor M3 is connected to the gate of the first transistor M1 in response to the second scan signal having the enable level applied to the second scan line Sn2, that is, the first power voltage VDD at the node A. ).

제1 캐패시터(C1)는 제1 전원전압(VDD)에 연결되는 제1 전극, 및 제1 트랜지스터(M1)의 게이트에 연결되는 제2 전극을 구비한다. 제1 캐패시터(C1)는 제1 전원전압(VDD)과 노드 A 간에 인가되는 제1 전압을 저장한다. 여기서, 제1 전압은 데이터 전압에서 초기화 전압을 뺀 전압에 상응하는 전압이 된다. 다시 말해서, 제1 전압은 데이터 전압에서 초기화 전압을 뺀 전압에서 제1 및 제2 캐패시터에 의해 분배되어 제1 캐패시터에 인가되는 분배 전압이 된다. 이때, 본 실시예에서의 초기화 전압은 데이터 전압보다 높고 전원전압보다 낮은 레벨의 전압이 된다.The first capacitor C1 includes a first electrode connected to the first power supply voltage VDD and a second electrode connected to the gate of the first transistor M1. The first capacitor C1 stores a first voltage applied between the first power voltage VDD and the node A. Here, the first voltage is a voltage corresponding to a voltage obtained by subtracting the initialization voltage from the data voltage. In other words, the first voltage is divided by the first and second capacitors from the data voltage minus the initialization voltage to become a divided voltage applied to the first capacitor. At this time, the initialization voltage in this embodiment becomes a voltage higher than the data voltage and lower than the power supply voltage.

제2 캐패시터(C2)는 제1 트랜지스터(M1)의 게이트에 연결되는 제1 전극, 및 제2 트랜지스터(M2)의 제2 전극에 연결되는 제2 전극을 구비한다. 제2 캐패시터(C2)는 노드 A와 제2 트랜지스터(M2)의 드레인이 연결되는 노드(노드 B) 간의 전압을 저장한다. 또한, 제2 캐패시터(C2)는 초기화 전압에 이어 인가되는 데이터 전압을 제1 트랜지스터의 게이트에 전달한다.The second capacitor C2 includes a first electrode connected to the gate of the first transistor M1, and a second electrode connected to the second electrode of the second transistor M2. The second capacitor C2 stores the voltage between the node A and the node (node B) to which the drain of the second transistor M2 is connected. In addition, the second capacitor C2 transfers the data voltage applied after the initialization voltage to the gate of the first transistor.

상술한 구성에 의해, 본 발명에 따른 화소 회로는 실질적으로 전원전압의 전압 강하에 영향을 받지 않고 발광 소자에 균일한 전류를 공급할 수 있게 된다.By the above-described configuration, the pixel circuit according to the present invention can supply a uniform current to the light emitting element substantially without being affected by the voltage drop of the power supply voltage.

다음은 도 3을 참조하여 도 2에 도시한 본 발명의 화소 회로의 구동에 대한 설명한다. 도 3은 도 2의 화소 회로에 대한 구동 파형도이다.Next, the driving of the pixel circuit of the present invention shown in FIG. 2 will be described with reference to FIG. 3 is a driving waveform diagram of the pixel circuit of FIG. 2.

도 2 및 도 3을 참조하면, 화소 회로는 데이터선을 통해 전달되는 초기화 전압으로 데이터 유지부(210)를 초기화하는 제1 구간, 데이터선을 통해 전달되는 데 이터 전압으로 초기화된 데이터 유지부(210)를 프로그래밍하는 제2 구간, 그리고 프로그래밍된 전압에 의해 제1 트랜지스터(M1)를 동작시켜 유기 발광 소자(OLED)에 전류를 제공하는 제3 구간으로 구동된다.Referring to FIGS. 2 and 3, the pixel circuit may include a first period in which the data holding unit 210 is initialized with an initialization voltage transferred through the data line, and a data holding unit initialized with the data voltage transferred through the data line ( A second period for programming 210 and a third period for providing a current to the organic light emitting diode OLED by operating the first transistor M1 by the programmed voltage are driven.

구체적으로, 제1 구간(T1)에서, 제2 트랜지스터(M2)의 게이트에 인에이블 레벨의 제1 주사 신호가 인가되고 제3 트랜지스터(M3)의 게이트에 인에이블 레벨의 제2 주사 신호가 인가되면, 제2 트랜지스터(M2)를 통해 노드 B에 초기화 전압이 인가되고 제3 트랜지스터(M3)를 통해 노드 A에 제1 전원전압(VDD)이 인가된다. 제2 캐패시터(C2)는 노드 A와 노드 B 간에 연결되어 양단간에 인가되는 전압을 저장한다. 여기서, 제2 캐패시터(C2)에 저장되는 전압을 제2 전압이라 한다.Specifically, in the first period T1, the first scan signal having the enable level is applied to the gate of the second transistor M2, and the second scan signal having the enable level is applied to the gate of the third transistor M3. In this case, the initialization voltage is applied to the node B through the second transistor M2, and the first power supply voltage VDD is applied to the node A through the third transistor M3. The second capacitor C2 is connected between the node A and the node B to store a voltage applied between both ends. The voltage stored in the second capacitor C2 is referred to as a second voltage.

다음, 제2 구간(T2)에서, 제3 트랜지스터(M3)의 게이트에 디스에이블 레벨의 제2 주사 신호가 인가되고, 데이터선(Dm)에 인가되는 전압이 초기화 전압에서 데이터 전압으로 변경되면, 노드 B의 전압은 데이터 전압이 되며, 이러한 노드 B의 전압의 변화량은 제2 캐패시터를 통해 제1 트랜지스터의 게이트가 연결되어 있는 노드 A에 전달된다.Next, in the second period T2, when the second scan signal having the disable level is applied to the gate of the third transistor M3, and the voltage applied to the data line Dm is changed from the initialization voltage to the data voltage, The voltage of the node B becomes the data voltage, and the amount of change of the voltage of the node B is transmitted to the node A to which the gate of the first transistor is connected through the second capacitor.

이때, 노드 B의 전압의 변화량은 다음의 수학식 2와 같다.At this time, the change amount of the voltage of the node B is as shown in Equation 2 below.

Figure 112004035059538-pat00002
Figure 112004035059538-pat00002

여기서, ΔVDATA는 노드 B의 전압의 변화량, VDATA2는 데이터 전압, 그리고 VDATA1은 초기화 전압을 나타낸다.Here, ΔV DATA is the amount of change in the voltage of the node B, V DATA2 is the data voltage, and V DATA1 is the initialization voltage.

따라서, 노드 A의 전압은 데이터 전압에서 초기화 전압을 뺀 전압의 변화량에서 제1 캐패시터와 제2 캐패시터에 의해 분배되는 전압을 제1 구간에서의 노드 A에 인가되었던 전원전압으로부터 뺀 전압이 된다.Therefore, the voltage of the node A becomes a voltage obtained by subtracting the voltage distributed by the first capacitor and the second capacitor from the power supply voltage applied to the node A in the first period from the change amount of the voltage minus the initialization voltage.

이때, 노드 A에 인가되는 전압은 다음의 수학식 3과 같다.At this time, the voltage applied to the node A is as shown in Equation 3 below.

Figure 112004035059538-pat00003
Figure 112004035059538-pat00003

여기서, VA는 노드 A의 전압, VDD는 전원전압, ΔVDATA는 데이터 전압에서 초기화 전압을 뺀 전압, C1은 제1 캐패시터(C1)의 용량, 그리고 C2는 제2 캐패시터(C2)의 용량을 나타낸다.Where V A is the voltage of node A, V DD is the power supply voltage, ΔV DATA is the voltage minus the initialization voltage, C1 is the capacity of the first capacitor C1, and C2 is the capacity of the second capacitor C2. Indicates.

따라서, 제1 캐패시터(C1)는 제1 전원전압(VDD)과 노드 A의 전압에 상응하여 소정의 전압을 저장한다. 여기서, 제1 캐패시터(C1)에 저장되는 전압을 제1 전압이라 한다.Therefore, the first capacitor C1 stores a predetermined voltage corresponding to the voltage of the first power supply voltage VDD and the node A. FIG. Here, the voltage stored in the first capacitor C1 is referred to as a first voltage.

이때, 제1 캐패시터(C1)에 저장되는 전압은 수학식 3으로부터 다음의 수학식 4와 같이 된다.At this time, the voltage stored in the first capacitor C1 becomes as shown in Equation 4 below.

Figure 112004035059538-pat00004
Figure 112004035059538-pat00004

여기서, VC1은 제1 캐패시터(C1)에 저장되는 전압을 나타낸다.Here, V C1 represents a voltage stored in the first capacitor C1.

다음, 제3 구간(T3)에서, 제1 트랜지스터(M1)는 게이트에 인가되는 제1 전압 에 상응하여 소정의 전류를 유기 발광 소자(OLED)에 제공한다. 보다 구체적으로 설명하면, 제1 트랜지스터(M1)의 소오스와 게이터 간에는 제1 캐패시터(C1)가 연결되어 있다. 따라서, 제1 캐패시터(C1)에 저장된 전압(제1 전압)이 게이트 전압으로서 제1 트랜지스터(M1)의 게이트에 인가된다. 이때, 제1 전압이 제1 트랜지스터(M1)의 문턱 전압보다 높으면, 제1 트랜지스터(M1)는 제1 전압에 상응하는 소정 레벨의 전류를 유기 발광 소자(OLED)에 제공하게 된다. 이와 같이, 제3 구간에서 유기 발광 소자(OLED)는 제1 트랜지스터(M1)을 통해 제공되는 전류에 상응하여 소정 레벨로 발광한다.Next, in the third period T3, the first transistor M1 provides a predetermined current to the organic light emitting diode OLED corresponding to the first voltage applied to the gate. In more detail, the first capacitor C1 is connected between the source and the gate of the first transistor M1. Therefore, the voltage (first voltage) stored in the first capacitor C1 is applied to the gate of the first transistor M1 as the gate voltage. In this case, when the first voltage is higher than the threshold voltage of the first transistor M1, the first transistor M1 provides a current having a predetermined level corresponding to the first voltage to the organic light emitting diode OLED. As such, in the third section, the organic light emitting diode OLED emits light at a predetermined level corresponding to the current provided through the first transistor M1.

이때, 유기 발광 소자(OLED)에 흐르는 전류는 다음의 수학식 5과 같다.At this time, the current flowing through the OLED is represented by Equation 5 below.

Figure 112004035059538-pat00005
Figure 112004035059538-pat00005

여기서, IOLED는 유기 발광 소자(OLED)에 흐르는 전류, VGS는 제1 트랜지스터(M1)의 게이트-소오스간 전압, VTH는 제1 트랜지스터(M1)의 문턱 전압, ΔVDATA는 데이터 전압에서 초기화 전압을 뺀 전압, C1은 제1 캐패시터의 용량, 그리고 C2는 제2 캐패시터의 용량을 나타낸다.Where I OLED is the current flowing through the OLED, V GS is the gate-to-source voltage of the first transistor M1, V TH is the threshold voltage of the first transistor M1, and ΔV DATA is the data voltage. Voltage minus the initialization voltage, C1 represents the capacity of the first capacitor, and C2 represents the capacity of the second capacitor.

수학식 5에서 알 수 있듯이, 본 발명에 따른 화소 회로는 실질적으로 전원전압(VDD)의 전압 강하에 영향을 받지 않고 유기 발광 소자에 실질적으로 균일한 전류를 제공한다. 따라서, 본 발명에 따르면, 화소 회로의 전원 전압의 전압 강하에 영향을 받지 않는 새로운 화소 회로를 제공할 수 있다.As can be seen from Equation 5, the pixel circuit according to the present invention provides a substantially uniform current to the organic light emitting device without being substantially affected by the voltage drop of the power supply voltage VDD. Therefore, according to the present invention, it is possible to provide a new pixel circuit which is not affected by the voltage drop of the power supply voltage of the pixel circuit.

한편, 도 3에서, 제2 주사선(Sn2)에 인가되는 제2 주사 신호가 제1 구간의 끝에서 로우 레벨에서 하이 레벨로 변화된 후에, 데이터선(Dm)에 인가되는 데이터 신호가 하이 레벨의 초기화 전압으로부터 로우 레벨의 데이터 전압으로 변화되는 것은 제1 구간 동안에 초기화 전압이 제대로 전달될 수 있도록 하는 여유폭이다. 이와 유사하게, 제1 주사선(Sn1)에 인가되는 제1 주사 신호가 제2 구간의 끝에서 로우 레벨에서 하이 레벨로 변화된 후에, 데이터선(Dm)에 인가되는 데이터 신호가 로우 레벨의 데이터 신호에서 하이 레벨의 초기화 전압으로 변화되는 것은 제2 구간 동안에 데이터 전압이 제대로 전달될 수 있도록 하는 여유폭이다. 또한, 제1 구간에서 제2 주사선(Sn2)에 인가되는 제2 주사 신호는, 제2 캐패시터에 제2 전압을 제2 캐패시터에 저장할 수 있다면, 제1 주사선(Sn1)에 인가되는 제1 주사 신호와 동시에 인가되지 않고, 제1 주사 신호가 인가되기 전이나 후에 소정의 마진(margin)을 두고 인가될 수 있다.Meanwhile, in FIG. 3, after the second scan signal applied to the second scan line Sn2 is changed from the low level to the high level at the end of the first period, the data signal applied to the data line Dm is initialized to the high level. The change from the voltage to the low level data voltage is an allowable width so that the initialization voltage can be properly transferred during the first period. Similarly, after the first scan signal applied to the first scan line Sn1 is changed from the low level to the high level at the end of the second period, the data signal applied to the data line Dm is changed from the low level data signal. The change to the high level initialization voltage is a margin for properly transferring the data voltage during the second period. In addition, if the second scan signal applied to the second scan line Sn2 in the first section can store the second voltage in the second capacitor, the first scan signal applied to the first scan line Sn1. It is not applied at the same time as, and may be applied with a predetermined margin before or after the first scan signal is applied.

도 4는 본 발명의 일 실시예에 따른 화소 회로의 변형예에 대한 등가 회로도이다. 도 4에서, 화소 회로는 트랜지스터가 NMOS 트랜지스터로만 이루어진 NMOS 회로로 형성되어 있다. 따라서, 본 실시예에서 트랜지스터의 제1 전극은 드레인을 나타내고, 제2 전극은 소오스를 나타낸다. 도 5는 도 4의 화소 회로에 대한 구동 파형도이다.4 is an equivalent circuit diagram of a modified example of a pixel circuit according to an exemplary embodiment of the present invention. In Fig. 4, the pixel circuit is formed of an NMOS circuit in which the transistor is composed only of NMOS transistors. Therefore, in the present embodiment, the first electrode of the transistor represents a drain, and the second electrode represents a source. FIG. 5 is a driving waveform diagram of the pixel circuit of FIG. 4.

도 4를 참조하면, 화소 회로는 적색, 녹색, 청색, 또는 백색 등의 색을 표시 하는 유기 발광 소자(OLED)를 제어하기 위해 유기 발광 소자(OLED)에 소정의 전류를 공급한다. 다시 말해서, 화소 회로는 주사선(Sn1, Sn2)과 데이터선(Dm)에 각각 인가되는 주사 신호 및 데이터 신호에 의해 제1 전원전압(VDD)과 제2 전원전압(VSS) 사이에 연결되는 유기 발광 소자(OLED)를 제어한다. 이를 위해, 화소 회로는 제1 트랜지스터(M1), 제2 트랜지스터(M2), 및 데이터 유지부(410)를 포함한다. 특히, 본 실시예의 화소 회로에서 데이터 유지부(410)는 제2 전원전압(VSS)의 전압강하에 영향을 받지 않고 소정의 데이터 전압 레벨로 제1 트랜지스터의 게이트 전압을 유지한다. 제2 전원전압(VSS)는 각각의 유기 발광 소자를 선택적으로 제어하기 위하여 각각의 화소 회로에 독립적으로 인가된다.Referring to FIG. 4, the pixel circuit supplies a predetermined current to the organic light emitting diode OLED to control the organic light emitting diode OLED displaying a color such as red, green, blue, or white. In other words, the pixel circuit is connected to the first power supply voltage VDD and the second power supply voltage VSS by a scan signal and a data signal applied to the scan lines Sn1 and Sn2 and the data line Dm, respectively. Control the device OLED. To this end, the pixel circuit includes a first transistor M1, a second transistor M2, and a data holding unit 410. In particular, in the pixel circuit of the present exemplary embodiment, the data holding part 410 maintains the gate voltage of the first transistor at a predetermined data voltage level without being affected by the voltage drop of the second power supply voltage VSS. The second power supply voltage VSS is independently applied to each pixel circuit in order to selectively control each organic light emitting element.

한편, 본 실시예에서 화소 회로는 트랜지스터가 NMOS 트랜지스터로 형성되어 있는 것을 제외하고 도 2를 참조하여 앞서 설명한 화소 회로와 실질적으로 동일하다. 따라서, 본 실시예의 화소 회로에 대한 상세한 설명은 중복을 피하기 위하여 생략한다.In the present embodiment, the pixel circuit is substantially the same as the pixel circuit described above with reference to FIG. 2 except that the transistor is formed of an NMOS transistor. Therefore, detailed description of the pixel circuit of this embodiment is omitted to avoid duplication.

그리고, 본 실시예의 화소 회로는 도 5에 도시된 것과 같이 구동된다. 이러한 구동 방법은 제1 주사 신호가 제1 및 제2 구간에서 하이 레벨로 인가되고 제2 주사 신호가 제1 구간에서 하이 레벨로 인가되며, 그 이외의 구간에서 로우 레벨로 인가된다는 것을 제외하고 앞서 도 3을 참조하여 설명한 화소 회로의 구동 방법과 실질적으로 동일하다. 따라서, 본 실시예의 화소 회로의 구동 방법에 대한 상세한 설명은 중복을 피하기 위하여 생략한다.Then, the pixel circuit of this embodiment is driven as shown in FIG. This driving method is described above except that the first scan signal is applied at a high level in the first and second sections, the second scan signal is applied at a high level in the first sections, and is applied at a low level in other sections. It is substantially the same as the driving method of the pixel circuit described with reference to FIG. Therefore, the detailed description of the driving method of the pixel circuit of this embodiment is omitted to avoid duplication.

다만, 본 실시예에 따른 화소 회로가 전원전압의 전압 강하에 영향을 받지 않고 발광 소자에 실질적으로 균일한 전류를 공급할 수 있음을 설명하기 위하여, 노드 A의 전압과, 노드 A의 전압 및 제2 전원전압(VSS)을 양단 전압으로 하는 제1 캐패시터(C1)에 저장되는 전압을 각각 나타내면, 다음의 수학식 6 및 수학식 7과 같다.However, in order to explain that the pixel circuit according to the present embodiment can supply a substantially uniform current to the light emitting device without being affected by the voltage drop of the power supply voltage, the voltage of the node A, the voltage of the node A, and the second The voltages stored in the first capacitor C1 having the power supply voltage VSS as the voltage at both ends thereof are represented by Equations 6 and 7 below.

Figure 112004035059538-pat00006
Figure 112004035059538-pat00006

여기서, VA는 노드 A의 전압, ΔVDATA는 데이터 전압에서 초기화 전압을 뺀 전압, C1은 제1 캐패시터(C1)의 용량, C2는 제2 캐패시터(C2)의 용량, 그리고 VSS는 제2 전원전압(VSS)을 나타낸다.Where V A is the voltage of node A, ΔV DATA is the voltage minus the initialization voltage, C1 is the capacity of the first capacitor C1, C2 is the capacity of the second capacitor C2, and V SS is the second voltage. The power supply voltage VSS is shown.

Figure 112004035059538-pat00007
Figure 112004035059538-pat00007

여기서, VC1은 제1 캐패시터(C1)에 저장되는 전압, ΔVDATA는 데이터 전압에서 초기화 전압을 뺀 전압, C1은 제1 캐패시터(C1)의 용량, C2는 제2 캐패시터(C2)의 용량, 그리고 VSS는 제2 전원전압(VSS)을 나타낸다.Where V C1 is the voltage stored in the first capacitor C1, ΔV DATA is the voltage obtained by subtracting the initialization voltage from the data voltage, C1 is the capacity of the first capacitor C1, C2 is the capacity of the second capacitor C2, And V SS represents the second power supply voltage VSS.

수학식 7에서 알 수 있듯이, 제1 캐패시터(C1)에 저장되는 전압이 제2 전원전압(VSS)에 영향을 받지 않으므로, 제1 캐패시터(C1)가 게이트와 소오스 간에 연결되는 제1 트랜지스터(M1)도 제2 전원전압(VSS)에 영향을 받지 않고 발광 소자에 전류를 공급할 수 있다. 다시 말해서, 본 실시예의 화소 회로는, 수학식 5에서와 같이, 제2 전원전압(VSS)의 전압 강하에 영향을 받지 않고 균일한 전류를 유기 발광 소자에 제공한다. 따라서, 본 발명에 따르면, 화소 회로의 전원 전압의 전압 강하에 영향을 받지 않고 유기 발광 소자에 균일한 전류를 공급할 수 있는 새로운 화소 회로가 제공된다.As shown in Equation 7, since the voltage stored in the first capacitor C1 is not affected by the second power supply voltage VSS, the first transistor M1 is connected between the gate and the source. ) May supply a current to the light emitting device without being affected by the second power supply voltage VSS. In other words, the pixel circuit of the present embodiment provides the organic light emitting device with a uniform current without being affected by the voltage drop of the second power supply voltage VSS as in Equation (5). Therefore, according to the present invention, there is provided a new pixel circuit capable of supplying a uniform current to the organic light emitting element without being affected by the voltage drop of the power supply voltage of the pixel circuit.

도 6은 본 발명의 일 실시예에 따른 화소 회로를 채용한 발광 표시 장치에 대한 구성도이다. 그리고, 도 7은 도 6의 발광 표시 장치에 대한 구동 파형도이다. 도 7에서, 각 데이터선에 인가되는 초기화 전압 및 데이터 전압은 하나의 데이터선(D)에 인가되는 것처럼 중첩되어 도시되어 있다.6 is a configuration diagram of a light emitting display device employing a pixel circuit according to an exemplary embodiment of the present invention. 7 is a driving waveform diagram of the light emitting display device of FIG. 6. In Fig. 7, the initialization voltage and the data voltage applied to each data line are shown superimposed as if they are applied to one data line D.

도 6 및 도 7을 참조하면, 발광 표시 장치는 기본적으로 화상을 표시하기 위한 화상표시부(630)를 포함한다. 그리고, 발광 표시 장치는 화상표시부(630)에 주사 신호와 데이터 신호를 각각 전달하는 주사선과 데이터선을 포함한다. 또한, 발광 표시 장치는 주사선상에 주사 신호를 공급하는 주사 구동부(610), 그리고 데이터선상에 데이터 신호를 공급하는 데이터 구동부(620)를 포함한다.6 and 7, the light emitting display device basically includes an image display unit 630 for displaying an image. The light emitting display device includes a scan line and a data line which respectively transmit a scan signal and a data signal to the image display unit 630. In addition, the light emitting display device includes a scan driver 610 that supplies a scan signal on a scan line, and a data driver 620 that supplies a data signal on a data line.

구체적으로, 화상표시부(630)는 행 방향으로 연장되는 복수의 주사선(S11, S12, S21, S22, … Sn1, Sn2), 열 방향으로 연장되는 복수의 데이터선(D1, D2, … Dm), 그리고 주사선, 데이터선 및 전원전압을 전달하는 전원선에 각각 연결되는 복수의 화소(640)를 포함한다.Specifically, the image display unit 630 includes a plurality of scan lines S11, S12, S21, S22, ... Sn1, Sn2 extending in the row direction, a plurality of data lines D1, D2, ... Dm extending in the column direction, And a plurality of pixels 640 each connected to a scan line, a data line, and a power line for transmitting a power supply voltage.

화소(640)는 유기 발광 소자와 이 유기 발광 소자를 제어하기 위한 화소 회 로를 포함한다. 화소(640)에 포함되는 화소 회로에는 본 발명의 일 실시예에 따른 도 2의 화소 회로가 채용되고, 이러한 화소 회로는 도 3에 도시된 구동 방법에 따라 각각 구동된다.The pixel 640 includes an organic light emitting element and a pixel circuit for controlling the organic light emitting element. The pixel circuit of FIG. 2 according to an embodiment of the present invention is employed as the pixel circuit included in the pixel 640, and the pixel circuit is driven according to the driving method illustrated in FIG. 3.

상술한 주사선(S11, S12, S21, S22, … Sn1, Sn2)은 화소 회로를 동작시키기 위한 주사 신호를 화소 회로에 전달한다. 이때, 주사 신호는 각 화소 회로에 두 개의 주사 신호가 쌍으로 인가된다. 예를 들면, 도 7에 도시한 바와 같이, 첫번째 행의 화소 회로에는 제1 및 제2 주사선(S11, S12)에 의한 제1 및 제2 주사 신호가 각각 인가되고, 다음으로 두번째 행의 화소 회로에는 다른 제1 및 제2 주사선(S21, S22)가 각각 인가되며, 그 후, n번째 행의 화소 회로에는 또 다른 제1 및 제2 주사선(Sn1, Sn2)이 각각 순차적으로 인가된다.The above-described scan lines S11, S12, S21, S22, ... Sn1, Sn2 transfer scan signals for operating the pixel circuit to the pixel circuit. In this case, two scan signals are applied to each pixel circuit in pairs. For example, as shown in FIG. 7, the first and second scan signals by the first and second scan lines S11 and S12 are respectively applied to the pixel circuits of the first row, and the pixel circuits of the second row are next. The other first and second scan lines S21 and S22 are applied to the pixel circuits, and then the other first and second scan lines Sn1 and Sn2 are sequentially applied to the pixel circuits of the n-th row.

데이터선(D1, D2, … Dm)은 데이터 유지부를 초기화하기 위한 초기화 전압과 화상 신호에 상응하는 데이터 전압을 각 화소 회로에 순차적으로 전달한다. 예를 들면, 도 7에서, 각 데이터선(D1, D2, … Dm)을 통해 전달되는 초기화 전압 및 데이터 전압은 데이터선(D) 상에서 중첩되어 도시되어 있으며, 여기서 하이 레벨의 신호는 초기화 전압을 나타내고, 로우 레벨의 신호는 각 주사 신호에 상응하여 각 화소 회로에 전달되는 데이터 전압을 각각 나타낸다.The data lines D1, D2, ... Dm sequentially transfer the initialization voltage for initializing the data retention portion and the data voltage corresponding to the image signal to each pixel circuit. For example, in FIG. 7, the initialization voltage and the data voltage transmitted through each data line D1, D2,... Dm are shown superimposed on the data line D, where the high level signal represents the initialization voltage. The low level signal represents a data voltage transmitted to each pixel circuit in correspondence with each scan signal.

본 실시예에 따른 발광 표시 장치에서는 초기화 전압과 데이터 전압의 전압차를 이용하여 화상 신호에 상응하는 전압을 각 화소 회로의 구동 트랜지스터의 게이트에 전달한다.In the light emitting display device according to the present exemplary embodiment, a voltage corresponding to an image signal is transferred to a gate of a driving transistor of each pixel circuit by using a voltage difference between an initialization voltage and a data voltage.

상술한 바와 같이, 종래의 발광 표시 장치에서는 화상표시부(630) 내의 복수 의 화소 회로가 전원전압(VDD/VSS)을 공급하는 전원선에 각각 연결되도록 구성된다. 따라서, 화상표시부(630)에서는 전원전압(VDD/VSS)을 공급하는 전원선에 존재하는 기생 저항이나 기생 캐패시터 성분 등에 의하여 전압 강하가 발생하게 된다. 하지만, 본 실시예에 따른 발광 표시 장치에서는 전원전압의 전압강하에 영향을 받지 않는 화소 회로를 채용함으로써, 유기 발광 소자(OLED)에 흐르는 전류가 전원전압(VDD/VSS)을 공급하는 전원선에서의 전압 강하에 의하여 영향을 받지 않게 된다. 따라서, 본 실시예에 따른 발광 표시 장치에서는 종래에 비해 매우 균일한 전류를 발광 소자에 공급하여 화질을 향상시키고, 휘도 균일도를 높일 수 있다.As described above, in the conventional light emitting display device, the plurality of pixel circuits in the image display unit 630 are configured to be connected to power lines that supply power voltages VDD / VSS, respectively. Therefore, in the image display unit 630, a voltage drop occurs due to a parasitic resistance, a parasitic capacitor component, or the like present in the power supply line for supplying the power supply voltages VDD / VSS. However, the light emitting display device according to the present embodiment employs a pixel circuit which is not affected by the voltage drop of the power supply voltage, so that a current flowing through the organic light emitting diode OLED is applied to the power supply line supplying the power supply voltage VDD / VSS. It is not affected by the voltage drop of. Therefore, the light emitting display device according to the present embodiment can supply a very uniform current to the light emitting device as compared with the related art, thereby improving image quality and increasing luminance uniformity.

한편, 상술한 주사 구동부(610) 및/또는 데이터 구동부(620)는 표시 패널과 같은 화상표시부(630)에 전기적으로 연결될 수 있으며, 다른 한편으로 화상표시부(630)에 접착되어 전기적으로 연결되는 테이프 캐리어 패키지(tape carrier package: TCP) 등에 칩 등의 형태로 장착될 수 있다. 또 다른 한편으로, 주사 구동부(610) 및/또는 데이터 구동부(620)는 화상표시부(630)에 접착되어 전기적으로 연결되는 가요성 인쇄 회로 기판(flexible printed circuit: FPC) 또는 필름(film) 등에 칩 등의 형태로 장착될 수 있다. 이러한 구조는 통상 COF(chip on flexible board, or chip on film) 방식이라 한다. 또 다른 한편으로, 주사 구동부(610) 및/또는 데이터 구동부(620)는 화상표시부(630)의 유리 기판 위에 직접 장착될 수 있으며, 유리 기판 위에 주사선, 데이터선, 및 박막 트랜지스터와 동일한 층들로 형성되어 있는 구동 회로 내에 장착될 수 있다.Meanwhile, the above-described scan driver 610 and / or data driver 620 may be electrically connected to an image display unit 630 such as a display panel, and on the other hand, the tape may be adhered to and electrically connected to the image display unit 630. It may be mounted in the form of a chip or the like in a carrier carrier package (TCP). On the other hand, the scan driver 610 and / or the data driver 620 may be bonded to the image display unit 630 and electrically connected to a flexible printed circuit (FPC) or film. It may be mounted in the form of. This structure is commonly referred to as a chip on flexible board, or chip on film (COF) method. On the other hand, the scan driver 610 and / or the data driver 620 may be directly mounted on the glass substrate of the image display unit 630 and formed of the same layers as the scan line, the data line, and the thin film transistor on the glass substrate. It can be mounted in a drive circuit.

도 8은 본 발명의 일 실시예에 따른 화소 회로를 채용한 발광 표시 장치의 전압 강하에 따른 화소 전류를 종래의 발광 표시 장치와 비교하여 나타낸 그래프이다. 도 8에서 (a)는 종래의 발광 표시 장치의 전압 강하에 따른 화소 전류를 나타내고, (b)는 본 발명에 따른 발광 표시 장치의 전압 강하에 따른 화소 전류를 나타낸다.8 is a graph illustrating a pixel current according to a voltage drop of a light emitting display device employing a pixel circuit according to an exemplary embodiment of the present invention compared with a conventional light emitting display device. In FIG. 8, (a) shows a pixel current according to a voltage drop of a conventional light emitting display device, and (b) shows a pixel current according to a voltage drop of a light emitting display device according to the present invention.

도 8을 참조하면, 곡선 (a)와 같이 종래의 발광 표시 장치에서는 도면의 왼쪽에서 오른쪽 방향으로 가면서 화소 회로에 연결되는 전원선(VDD line)에서 큰 전압 강하(IR-drop)가 발생되고, 그에 따라 각 화소 회로의 발광 소자에 흐르는 전류(EL current)가 크게 변화되고 있음을 알 수 있다.Referring to FIG. 8, in the conventional light emitting display device as shown by the curve (a), a large voltage drop (IR-drop) is generated on a power supply line (VDD line) connected to a pixel circuit while moving from left to right in the drawing. Accordingly, it can be seen that the current (EL current) flowing through the light emitting element of each pixel circuit is greatly changed.

한편, 도 8의 곡선 (b)와 같이 본 발명에 따른 발광 표시 장치에서는 도면의 왼쪽에서 오른쪽 방향으로 가면서 화소 회로에 연결되는 전원선(VDD line)에서 곡선(a)와 유사한 전압 강하(IR-drop)가 발생되지만, 각 화소 회로의 발광 소자에 흐르는 전류(EL current)는 거의 일정함을 알 수 있다.Meanwhile, in the light emitting display device according to the present invention as shown by the curve (b) of FIG. 8, a voltage drop (IR−) similar to the curve (a) in the power supply line (VDD line) connected to the pixel circuit while moving from left to right in the drawing. Although drop is generated, it can be seen that the current EL current flowing through the light emitting element of each pixel circuit is almost constant.

이와 같이, 본 발명에 따른 발광 표시 장치에서는, 앞서 설명한 수학식 5에서와 같이, 데이터 전압과 초기화 전압의 전압차와 제1 캐패시터의 용량 및 제2 캐패시터의 용량, 그리고 제1 트랜지스터(구동 트랜지스터)의 문턱 전압을 팩터(factor)로 하는 화소 회로를 이용함으로써, 도 8에 도시한 곡선(a)의 경우와 같이 전원 전압에 전압 강하가 발생하는 경우에도, 전원 전압의 전압 강하에 영향을 받지 않고 실질적으로 균일한 전류를 각 발광 소자에 공급할 수 있다. 이러한 구성에 의해, 본 발명에서는 화질이 향상되고, 휘도 균일성이 향상되는 발광 표시 장치를 제공한다.As described above, in the light emitting display device according to the present invention, as shown in Equation 5, the voltage difference between the data voltage and the initialization voltage, the capacitance of the first capacitor, the capacitance of the second capacitor, and the first transistor (driving transistor). By using the pixel circuit having the threshold voltage as a factor, even when a voltage drop occurs in the power supply voltage as in the curve (a) shown in FIG. 8, the voltage drop of the power supply voltage is not affected. Substantially uniform current can be supplied to each light emitting element. With such a configuration, the present invention provides a light emitting display device in which image quality is improved and luminance uniformity is improved.

한편, 상술한 설명에서, 본 발명의 화소 회로를 P-타입의 트랜지스터로만 이루어지는 PMOS 회로 또는 N-타입의 트랜지스터로만 이루어지는 NMOS 회로로 형성하였다. 하지만, 본 발명은 그러한 구성뿐만 아니라 한 화소 회로 내에 PMOS 트랜지스터와 NMOS 트랜지스터가 함께 형성되는 CMOS 트랜지스터 구조로 화소 회로를 형성할 수 있다. 예를 들면, 상술한 PMOS 회로의 화소 회로에서 제2 트랜지스터는 NMOS 트랜지스터로 형성될 수 있고, 상술한 NMOS 회로의 화소 회로에서 제2 트랜지스터는 PMOS 트랜지스터로 형성될 수 있다.On the other hand, in the above description, the pixel circuit of the present invention is formed of a PMOS circuit composed only of P-type transistors or an NMOS circuit composed only of N-type transistors. However, the present invention can form the pixel circuit not only in such a configuration but also in a CMOS transistor structure in which a PMOS transistor and an NMOS transistor are formed together in one pixel circuit. For example, in the pixel circuit of the PMOS circuit described above, the second transistor may be formed as an NMOS transistor, and in the pixel circuit of the NMOS circuit described above, the second transistor may be formed as a PMOS transistor.

또한, 본 발명의 화소 회로에서 MOS 트랜지스터는 일례로서 언급된 것이다. 따라서, 본 발명의 화소 회로는 MOS 트랜지스터 이외에 다른 종류의 트랜지스터로 형성될 수 있다. 예를 들면, 제1 전극, 제2 전극, 및 제3 전극을 구비하고, 제1 전극 및 제2 전극 간에 인가되는 전압에 의하여 제2 전극에서 제3 전극으로 흐르는 전류의 양을 제어할 수 있는 능동 소자로 구현될 수 있다.In addition, the MOS transistor in the pixel circuit of the present invention is mentioned as an example. Therefore, the pixel circuit of the present invention can be formed of other kinds of transistors in addition to the MOS transistors. For example, a first electrode, a second electrode, and a third electrode are provided, and the amount of current flowing from the second electrode to the third electrode can be controlled by a voltage applied between the first electrode and the second electrode. It can be implemented as an active element.

또한, 상술한 제2 및 제3 트랜지스터(M2, M3) 등은 주사 신호에 응답하여 양측의 전극을 스위칭하기 위한 소자로서, 이와 동일한 기능을 수행할 수 있는 여러 스위칭 소자를 이용하여 구현될 수 있다.In addition, the above-described second and third transistors M2 and M3 are elements for switching electrodes on both sides in response to a scan signal, and may be implemented using various switching elements capable of performing the same function. .

이상, 본 발명의 바람직한 실시예를 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 기술적 사상의 범위내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.As mentioned above, although preferred embodiment of this invention was described in detail, this invention is not limited to the said embodiment, A various deformation | transformation is performed by a person with ordinary skill in the art within the technical idea of this invention. It is possible.

본 발명에 따르면, 전원 전압의 전압 강하에 실질적으로 영향을 받지 않고 균일한 전류를 발광 소자에 공급하는 화소 회로를 제공할 수 있다.According to the present invention, it is possible to provide a pixel circuit for supplying a uniform current to the light emitting element without being substantially affected by the voltage drop of the power supply voltage.

또한, 본 발명에 따른 화소 회로를 채용함으로써, 대면적, 고휘도에 적합한 발광 표시 장치를 제공할 수 있다.
Further, by employing the pixel circuit according to the present invention, it is possible to provide a light emitting display device suitable for large area and high brightness.

Claims (15)

제1 트랜지스터;A first transistor; 제1 주사 신호에 응답하여 초기화 전압 및 데이터 전압을 순차적으로 전달하는 제2 트랜지스터;A second transistor sequentially transmitting an initialization voltage and a data voltage in response to the first scan signal; 제2 주사 신호에 응답하여 전원선상의 전원전압을 상기 제1 트랜지스터의 게이트에 전달하는 제3 트랜지스터;A third transistor transferring a power supply voltage on a power supply line to a gate of the first transistor in response to a second scan signal; 상기 데이터 전압에서 상기 초기화 전압을 뺀 전압에 상응하는 제1 전압을 저장하는 제1 캐패시터; 및A first capacitor configured to store a first voltage corresponding to a voltage obtained by subtracting the initialization voltage from the data voltage; And 상기 전원전압과 상기 초기화 전압의 전압차에 상응하는 제1 전압을 저장하고, 상기 데이터 전압을 상기 제1 트랜지스터의 게이트에 전달하는 제2 캐패시터를 포함하며,A second capacitor configured to store a first voltage corresponding to a voltage difference between the power supply voltage and the initialization voltage, and to transfer the data voltage to a gate of the first transistor, 상기 제1 트랜지스터는 게이트에 인가되는 상기 제1 전압에 응답하여 상기 전원선상의 전류를 발광 소자에 공급하는 발광 표시 장치의 화소 회로.And the first transistor supplies a current on the power supply line to a light emitting device in response to the first voltage applied to a gate. 제1항에 있어서,The method of claim 1, 상기 제1 전압은 상기 제1 캐패시터 및 상기 제2 캐패시터에 의해 분배되는 전압인 발광 표시 장치의 화소 회로.And wherein the first voltage is a voltage distributed by the first capacitor and the second capacitor. 전원선에 연결되는 제1 전극, 및 발광 소자에 연결되는 제2 전극을 구비하는 제1 트랜지스터;A first transistor having a first electrode connected to a power line and a second electrode connected to a light emitting element; 데이터선에 연결되는 제1 전극, 및 제1 주사선에 연결되는 게이트를 구비하는 제2 트랜지스터;A second transistor having a first electrode connected to the data line and a gate connected to the first scan line; 상기 전원선에 연결되는 제1 전극, 상기 제1 트랜지스터의 게이트에 연결되는 제2 전극, 및 제2 주사선에 연결되는 게이트를 구비하는 제3 트랜지스터;A third transistor having a first electrode connected to the power line, a second electrode connected to a gate of the first transistor, and a gate connected to a second scan line; 상기 전원선에 연결되는 제1 전극, 및 상기 제1 트랜지스터의 상기 게이트에 연결되는 제2 전극을 구비하는 제1 캐패시터; 및A first capacitor having a first electrode connected to the power line, and a second electrode connected to the gate of the first transistor; And 상기 제1 트랜지스터의 상기 게이트에 연결되는 제1 전극, 및 상기 제2 트랜지스터의 제2 전극에 연결되는 제2 전극을 구비하는 제2 캐패시터를 포함하는 발광 표시 장치의 화소 회로.And a second capacitor having a first electrode connected to the gate of the first transistor and a second electrode connected to a second electrode of the second transistor. 제3항에 있어서,The method of claim 3, 제1 구간 동안에, 인에이블 레벨의 제1 주사 신호에 응답하여 상기 제2 트랜지스터가 온 되고, 인에이블 레벨의 제2 주사 신호에 응답하여 상기 제3 트랜지스터가 온 되고, 상기 제2 캐패시터에 상기 제2 전압이 저장되며,During the first period, the second transistor is turned on in response to the first scan signal at the enable level, the third transistor is turned on in response to the second scan signal at the enable level, and the second capacitor is turned on. 2 voltages are stored, 제2 구간 동안에, 디스에이블 레벨의 상기 제2 주사 신호에 응답하여 상기 제3 트랜지스터가 오프 되고, 상기 제1 캐패시터에 상기 제1 전압이 저장되며,During the second period, the third transistor is turned off in response to the second scan signal at the disable level, and the first voltage is stored in the first capacitor. 제3 구간 동안에, 디스에이블 레벨의 상기 제1 주사 신호에 응답하여 상기 제2 트랜지스터가 오프 되고, 상기 제1 전압에 응답하여 상기 제1 트랜지스터가 상기 발광 소자에 전류를 공급하는 발광 표시 장치의 화소 회로.During the third period, the second transistor is turned off in response to the first scan signal at the disable level, and the pixel of the light emitting display device in which the first transistor supplies current to the light emitting element in response to the first voltage. Circuit. 제1항 내지 제4항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 상기 제1 내지 제3 트랜지스터는 서로 동일한 타입의 채널을 갖는 트랜지스터로 형성되는 발광 표시 장치의 화소 회로.And the first to third transistors are formed of transistors having channels of the same type as each other. 제5항에 있어서,The method of claim 5, 상기 제1 내지 제3 트랜지스터는 P 타입의 채널을 갖는 트랜지스터로 형성되고, 상기 제1 전극은 소오스 전극, 상기 제2 전극은 드레인 전극인 발광 표시 장치.The first to third transistors are formed of transistors having a P-type channel, wherein the first electrode is a source electrode, and the second electrode is a drain electrode. 제6항에 있어서,The method of claim 6, 상기 초기화 전압은 상기 데이터 전압보다 높고 상기 전원전압보다 낮은 전압으로 형성되는 발광 표시 장치.And the initialization voltage is higher than the data voltage and lower than the power voltage. 제5항에 있어서,The method of claim 5, 상기 제1 내지 제3 트랜지스터는 N 타입의 채널을 갖는 트랜지스터로 형성되고, 상기 제1 전극은 드레인 전극, 상기 제2 전극은 소오스 전극인 발광 표시 장치.The first to third transistors are formed of transistors having an N-type channel, wherein the first electrode is a drain electrode, and the second electrode is a source electrode. 제8항에 있어서,The method of claim 8, 상기 초기화 전압은 상기 전원전압보다 높고 상기 데이터 전압보다 낮은 전압으로 형성되는 발광 표시 장치.And the initialization voltage is higher than the power voltage and lower than the data voltage. 제1항 내지 제4항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 상기 제2 트랜지스터는 상기 제3 트랜지스터와 다른 타입의 채널을 갖는 트랜지스터로 형성되는 발광 표시 장치의 화소 회로.And the second transistor is formed of a transistor having a channel of a different type from the third transistor. 제1 내지 제4 항 중 어느 한 항에 기재된 화소 회로, 및 상기 화소 회로에 의해 제어되는 유기 발광 소자를 각각 구비하는 복수의 화소;A plurality of pixels each having the pixel circuit according to any one of claims 1 to 4 and an organic light emitting element controlled by the pixel circuit; 상기 복수의 화소에 상기 초기화 전압 및 상기 데이터 전압을 전달하는 복수의 데이터선; 및A plurality of data lines transferring the initialization voltage and the data voltage to the plurality of pixels; And 상기 복수의 화소에 상기 주사 신호를 전달하는 복수의 주사선을 포함하는 발광 표시 장치.And a plurality of scan lines for transmitting the scan signals to the plurality of pixels. 제11항에 있어서,The method of claim 11, 상기 복수의 주사선에 연결되며 상기 주사 신호를 공급하는 주사 구동부를 더 포함하는 발광 표시 장치.And a scan driver connected to the plurality of scan lines to supply the scan signal. 제12항에 있어서,The method of claim 12, 상기 복수의 데이터선에 연결되며 상기 초기화 신호 및 상기 데이터 신호를 공급하는 데이터 구동부를 더 포함하는 발광 표시 장치.And a data driver connected to the plurality of data lines to supply the initialization signal and the data signal. 제1 내지 제3 트랜지스터와 제1 및 제2 캐패시터를 포함하는 발광 표시 장치의 화소 회로의 구동 방법에 있어서,A driving method of a pixel circuit of a light emitting display device comprising first to third transistors and first and second capacitors, 상기 제2 및 제3 트랜지스터의 온 구간 동안에, 상기 제2 트랜지스터를 통해 전달된 초기화 전압과 상기 제3 트랜지스터를 통해 전달된 전원전압의 전압차에 상응하는 제2 전압이 상기 제2 캐패시터에 저장되는 단계;During the on periods of the second and third transistors, a second voltage corresponding to a voltage difference between an initialization voltage transferred through the second transistor and a power supply voltage transferred through the third transistor is stored in the second capacitor. step; 상기 제2 트랜지스터의 온 구간 및 상기 제3 트랜지스터의 오프 구간 동안에, 상기 제2 트랜지스터를 통해 전달된 데이터 전압이 상기 제2 캐패시터를 통해 상기 제1 트랜지스터의 게이트에 전달되며, 상기 데이터 전압에서 상기 초기화 전압을 뺀 전압에 상응하는 제1 전압이 상기 제1 캐패시터에 저장되는 단계; 및During an on period of the second transistor and an off period of the third transistor, a data voltage transferred through the second transistor is transferred to the gate of the first transistor through the second capacitor, and the initialization is performed at the data voltage. Storing a first voltage corresponding to the voltage minus the voltage in the first capacitor; And 상기 제2 및 제3 트랜지스터의 오프 구간 동안에, 상기 제1 트랜지스터의 상기 게이트에 인가되는 상기 제1 전압에 따라 상기 전원전압을 전달하는 전원선상의 전류가 상기 제1 트랜지스터를 통해 발광 소자에 공급되는 단계를 포함하는 발광 표시 장치의 화소 회로의 구동 방법.During the off periods of the second and third transistors, a current on a power supply line which transfers the power supply voltage according to the first voltage applied to the gate of the first transistor is supplied to the light emitting device through the first transistor. A method of driving a pixel circuit of a light emitting display device comprising the step. 제14항에 있어서,The method of claim 14, 상기 제1 전압이 상기 제1 캐패시터에 저장되는 단계는 상기 제2 캐패시터 및 상기 제1 캐패시터에 의해 분배되는 전압이 상기 제1 캐패시터에 저장되는 단계를 포함하는 발광 표시 장치의 화소 회로의 구동 방법.And storing the first voltage in the first capacitor comprises storing the voltage distributed by the second capacitor and the first capacitor in the first capacitor.
KR1020040061651A 2004-08-05 2004-08-05 Pixel circuit and driving method thereof and organic light emitting display using the same KR100581804B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040061651A KR100581804B1 (en) 2004-08-05 2004-08-05 Pixel circuit and driving method thereof and organic light emitting display using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040061651A KR100581804B1 (en) 2004-08-05 2004-08-05 Pixel circuit and driving method thereof and organic light emitting display using the same

Publications (2)

Publication Number Publication Date
KR20060012930A KR20060012930A (en) 2006-02-09
KR100581804B1 true KR100581804B1 (en) 2006-05-23

Family

ID=37122433

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040061651A KR100581804B1 (en) 2004-08-05 2004-08-05 Pixel circuit and driving method thereof and organic light emitting display using the same

Country Status (1)

Country Link
KR (1) KR100581804B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101210029B1 (en) 2010-05-17 2012-12-07 삼성디스플레이 주식회사 Organic Light Emitting Display Device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101103868B1 (en) * 2004-07-29 2012-01-12 엘지디스플레이 주식회사 Driving circuit of organic light emitting diode display
KR101030002B1 (en) * 2009-10-08 2011-04-20 삼성모바일디스플레이주식회사 Pixel and organic light emitting display using thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101210029B1 (en) 2010-05-17 2012-12-07 삼성디스플레이 주식회사 Organic Light Emitting Display Device
US8432388B2 (en) 2010-05-17 2013-04-30 Samsung Display Co., Ltd. Organic light emitting display device

Also Published As

Publication number Publication date
KR20060012930A (en) 2006-02-09

Similar Documents

Publication Publication Date Title
KR100560479B1 (en) Light emitting display device, and display panel and driving method thereof
KR100592636B1 (en) Light emitting display
KR100490622B1 (en) Organic electroluminescent display and driving method and pixel circuit thereof
KR100673759B1 (en) Light emitting display
KR100673760B1 (en) Light emitting display
KR100599726B1 (en) Light emitting display device, and display panel and driving method thereof
KR100590068B1 (en) Light emitting display, and display panel and pixel circuit thereof
KR100370286B1 (en) circuit of electroluminescent display pixel for voltage driving
KR100810632B1 (en) Organic Electro-Luminescence Display Device
KR100536235B1 (en) Light emitting display device and driving method thereof
KR100578813B1 (en) Light emitting display and method thereof
KR100497247B1 (en) Light emitting display device and display panel and driving method thereof
KR100570781B1 (en) Organic electroluminescent display and display panel and driving method thereof
US20110025659A1 (en) Organic light emitting display device
WO2003077229A1 (en) Organic electroluminescent display and driving method thereof
KR20040085654A (en) Light emitting display device and display panel and driving method thereof
KR20050090666A (en) Light emitting display
KR100648676B1 (en) Light emitting display
KR100536237B1 (en) Light emitting display device and driving method thereof
KR100581804B1 (en) Pixel circuit and driving method thereof and organic light emitting display using the same
KR100581805B1 (en) Light emitting display
KR100560456B1 (en) Light emitting display
KR100699999B1 (en) Organic electroluminiscent display device
KR100834065B1 (en) Pixel circuit of organic electro-luminescence display device
KR100648690B1 (en) Light emitting display

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 14