KR100576434B1 - Semiconductor wafer alignment apparatus and method - Google Patents

Semiconductor wafer alignment apparatus and method Download PDF

Info

Publication number
KR100576434B1
KR100576434B1 KR1020030066454A KR20030066454A KR100576434B1 KR 100576434 B1 KR100576434 B1 KR 100576434B1 KR 1020030066454 A KR1020030066454 A KR 1020030066454A KR 20030066454 A KR20030066454 A KR 20030066454A KR 100576434 B1 KR100576434 B1 KR 100576434B1
Authority
KR
South Korea
Prior art keywords
wafer
laser
back surface
laser light
reference value
Prior art date
Application number
KR1020030066454A
Other languages
Korean (ko)
Other versions
KR20050030261A (en
Inventor
정우용
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020030066454A priority Critical patent/KR100576434B1/en
Publication of KR20050030261A publication Critical patent/KR20050030261A/en
Application granted granted Critical
Publication of KR100576434B1 publication Critical patent/KR100576434B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70533—Controlling abnormal operating mode, e.g. taking account of waiting time, decision to rework or rework flow
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/7085—Detection arrangement, e.g. detectors of apparatus alignment possibly mounted on wafers, exposure dose, photo-cleaning flux, stray light, thermal load

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Public Health (AREA)
  • Environmental & Geological Engineering (AREA)
  • Epidemiology (AREA)
  • Health & Medical Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 반도체 웨이퍼 정렬 장치 및 방법에 관한 것으로, 개시된 웨이퍼 정렬 장치는 웨이퍼의 사전 정렬 중에 웨이퍼의 이면으로 레이저를 주사하는 레이저 발광부와, 레이저 발광부로부터 주사되어 웨이퍼 이면의 표면에서 반사된 레이저가 입사되는 레이저 수광부와, 웨이퍼의 이면이 오염되지 않은 조건에서 레이저 수광부로 입사되는 레이저의 광량에 의거한 기준값이 저장되는 기준값 저장부와, 웨이퍼 정렬 중에 레이저 수광부로 입사되는 레이저의 광량과 기준값 저장부에 기 저장된 기준값을 비교하여 그 비교 결과에 따라 웨이퍼 이면의 오염 여부를 검출하는 제어부를 포함하며, 웨이퍼를 공정 조건에 맞는 위치에 사전 정렬하면서 웨이퍼 이면의 오염 여부를 검출할 수 있으므로 웨이퍼의 이면이 오염된 경우에는 이후 공정의 진행을 멈출 수가 있는 이점이 있다.The present invention relates to a semiconductor wafer alignment apparatus and method, wherein the disclosed wafer alignment apparatus includes a laser light emitting portion for scanning a laser to the back side of the wafer during pre-alignment of the wafer, and a laser scanned from the laser light emitting portion and reflected from the surface of the back surface of the wafer. A reference value storage unit for storing the laser light receiving unit to which the light is incident, a reference value based on the amount of laser light incident to the laser light receiving unit under the condition that the back surface of the wafer is not contaminated, and storing the light quantity and the reference value of the laser incident to the laser light receiving unit during wafer alignment. And a control unit for comparing the reference values previously stored in the unit to detect contamination on the back surface of the wafer according to the comparison result, and detecting the contamination on the back surface of the wafer while pre-aligning the wafer at a position suitable for the process conditions. If this is contaminated, the process then stops. There is an advantage that the number.

웨이퍼 정렬, 웨이퍼 이면, 웨이퍼 백 사이드, 오염Wafer Alignment, Wafer Back Side, Wafer Back Side, Contamination

Description

반도체 웨이퍼 정렬 장치 및 방법{SEMICONDUCTOR WAFER ALIGNMENT APPARATUS AND METHOD}Semiconductor wafer sorting device and method {SEMICONDUCTOR WAFER ALIGNMENT APPARATUS AND METHOD}

도 1은 종래 기술에 따른 반도체 웨이퍼 정렬 장치의 개략적인 구성도,1 is a schematic configuration diagram of a semiconductor wafer alignment apparatus according to the prior art;

도 2는 본 발명에 따른 반도체 웨이퍼 정렬 장치의 개략적인 구성도,2 is a schematic configuration diagram of a semiconductor wafer alignment apparatus according to the present invention;

도 3은 본 발명에 따른 반도체 웨이퍼 정렬 장치의 블록 구성도.Figure 3 is a block diagram of a semiconductor wafer alignment apparatus according to the present invention.

본 발명은 반도체 웨이퍼 정렬 장치 및 방법에 관한 것으로, 더욱 상세하게는 반도체 제조 공정이 실시되기 전에 웨이퍼를 공정 조건에 맞는 위치에 사전 정렬하면서 웨이퍼 이면(Wafer back side)의 오염 여부를 검출할 수 있도록 한 반도체 웨이퍼 정렬 장치 및 방법에 관한 것이다.The present invention relates to an apparatus and method for aligning a semiconductor wafer, and more particularly, to detect contamination of a wafer back side while pre-aligning a wafer to a position suitable for processing conditions before a semiconductor manufacturing process is performed. A semiconductor wafer alignment apparatus and method are disclosed.

반도체 소자를 제조하는 일반적인 방법으로 알려진 포토 리소그래피(Photo lithography)는 다음과 같은 절차로 이루어진다.Photolithography, which is known as a general method of manufacturing a semiconductor device, consists of the following procedures.

우선, 웨이퍼의 표면을 세척하여 웨이퍼 표면에 묻어 있는 미립자를 제거한 후, 포토레지스트가 웨이퍼 표면에 잘 붙도록 하기 위해 웨이퍼 표면의 습기를 제거한다. 즉 웨이퍼를 소수성 상태로 만든다. 또한 DCS 용제를 웨이퍼 표면에 도포 하여 웨이퍼를 건조 상태로 만들어 접착성을 향상시킨다.First, the surface of the wafer is washed to remove particulates from the surface of the wafer, and then moisture is removed from the surface of the wafer to ensure that the photoresist adheres well to the surface of the wafer. That is, the wafer is made hydrophobic. In addition, a DCS solvent is applied to the wafer surface to dry the wafer to improve adhesion.

이와 같은 상태에서 포토레지스트를 스핀 코팅에 의한 방법으로 웨이퍼 표면에 코팅한다. 그 다음에 포토레지스트의 용제를 증발시키는 열처리 공정인 소프트 베이킹 공정이 수행되는데, 용제를 증발시키는 이유는 용제가 포토레지스트에 남아 있으면 폴리머의 노광에 의한 화학 반응이 방해를 받으며, 또한 포토레지스트가 웨이퍼 표면에 잘 붙게 하기 위함이다.In this state, the photoresist is coated on the wafer surface by a spin coating method. Next, a soft baking process, which is a heat treatment process that evaporates the solvent of the photoresist, is performed. The reason for evaporating the solvent is that if the solvent remains in the photoresist, the chemical reaction by exposure of the polymer is interrupted, and the photoresist This is to adhere well to the surface.

이제 웨이퍼 표면에 코팅된 포토레지스트에 패턴을 형성하기 위해 웨이퍼를 정확히 정렬시킨 다음, 노광시키는 공정이 수행된다. 이러한 노광공정에서 미세한 패턴을 형성하는데 있어서 주요 제한은 노출 방사원의 파장, 즉 마스크 주변에서의 빛의 회절각이며, 이 회절각에 의해 포토레지스트의 패턴이 달라지게 된다. 일반적으로 노출광으로는 자외선을 사용한다.A process is now performed in which the wafers are correctly aligned and then exposed to form a pattern in the photoresist coated on the wafer surface. The main limitation in forming a fine pattern in such an exposure process is the wavelength of the exposure radiation source, that is, the diffraction angle of light around the mask, and the pattern of the photoresist is changed by this diffraction angle. In general, ultraviolet light is used as the exposure light.

이러한 정렬 및 노광 고정 후에 마스크에 있던 패턴은 포토레지스트에 옮겨지게 되는데, 이때 고분자화가 되지 못한 부분도 존재하므로 화공약품으로 이를 제거하는 현상 공정이 수행된다. 그 다음에 식각, 포토레지스트 제거, 확산 및 이온 주입, 증착, 금속 배선 공정을 거쳐서 원하는 소자가 완성된다.After the alignment and exposure fixation, the pattern on the mask is transferred to the photoresist. At this time, since there is a part that cannot be polymerized, a developing process of removing it with a chemical is performed. The desired device is then completed through etching, photoresist removal, diffusion and ion implantation, deposition, and metallization.

이러한 리소그래피 공정 중에서 노광 공정을 실시하기 전에 전술한 바와 같이 웨이퍼를 사전 정렬시키는 작업이 실시되어야 한다. 즉 웨이퍼에는 직선 형태의 플랫 존이 형성되어 있고, 이러한 플랫 존이 공정 조건에 맞는 위치에 오도록 웨이퍼를 회전시켜 정렬하는 작업을 반도체 웨이퍼 정렬 장치를 이용하여 실시하게 된다.Before performing the exposure process in such lithography process, the operation of pre-aligning the wafer must be carried out as described above. That is, a straight flat zone is formed on the wafer, and the operation of rotating and aligning the wafer so that the flat zone is at a position suitable for the process conditions is performed by using the semiconductor wafer alignment device.

도 1은 종래 기술에 따른 반도체 웨이퍼 정렬 장치의 개략적인 구성도이다.1 is a schematic configuration diagram of a semiconductor wafer alignment apparatus according to the prior art.

먼저, 직선 형태의 플랫 존이 형성되어 있는 웨이퍼를 반도체 웨이퍼 정렬 장치(10)의 발광부(11)와 수광부(13)의 사이에서 회전시키면서 발광부(11)에서 하부로 빛을 조사한다.First, light is irradiated downward from the light emitting part 11 while rotating the wafer in which the linear flat zone is formed between the light emitting part 11 and the light receiving part 13 of the semiconductor wafer alignment device 10.

웨이퍼의 플랫 존이 공정 조건에 맞는 위치에 정렬되지 않은 상태이면 발광부(11)로부터 웨이퍼의 가장자리로 조사된 빛은 웨이퍼 표면에서 반사되므로 수광부(13)에 수광되지 않는다.If the flat zone of the wafer is not aligned at a position suitable for the process conditions, the light irradiated from the light emitting portion 11 to the edge of the wafer is reflected on the wafer surface and thus is not received by the light receiving portion 13.

그러다가 웨이퍼가 회전되어 플랫 존이 공정 조건에 맞는 위치에 정렬되면 발광부(11)로부터 조사된 빛이 웨이퍼 표면에서 반사되지 않고 수광부(13)로 입사되며, 반도체 웨이퍼 정렬 장치(10)는 수광부(13)로 수광된 광량에 의거하여 웨이퍼의 플랫 존 위치를 인식한다.Then, when the wafer is rotated and the flat zone is aligned at a position suitable for the process conditions, the light emitted from the light emitting unit 11 is incident on the light receiving unit 13 without being reflected from the surface of the wafer, and the semiconductor wafer alignment device 10 receives the light receiving unit ( 13, the flat zone position of the wafer is recognized based on the amount of light received.

상기와 같은 방법으로 웨이퍼의 플랫 존 위치를 인식하여 노광 공정이 실시되지 전에 웨이퍼를 사전 정렬하는 것이다.By recognizing the flat zone position of the wafer in this manner, the wafer is pre-aligned before the exposure process is performed.

도면 중에서 미설명 참조부호 15는 웨이퍼를 따라 이동하기 위한 리드스크류(Leadscrew)이다.Reference numeral 15 in the drawings is a lead screw for moving along the wafer.

그러나, 전술한 바와 같은 종래의 반도체 웨이퍼 정렬 장치는 웨이퍼를 공정 조건에 맞는 위치에 정렬하는 고유의 기능은 발휘되나 노광공정이 수행되기 이전의 마지막 사전 절차임에도 불구하고 웨이퍼의 이면의 오염 여부와는 관계없이 사전 정렬 절차를 마무리한다.However, the conventional semiconductor wafer aligning apparatus as described above exhibits the inherent function of aligning the wafer at a position suitable for the process conditions, but it is different from whether the back surface of the wafer is contaminated even though it is the last preliminary procedure before the exposure process is performed. Regardless, finish the presort procedure.

이에 따라, 이면이 오염된 웨이퍼가 공정 챔버로 유입될 경우에는 반응 가스 의 조절 불량, 아크 유발 등을 초래하여 웨이퍼에 치명적인 손상을 주었다. 아울러 이를 챔버 세정을 통하여 세정하는 경우에는 챔버 장비의 런 타임을 감소시켜 수율이 저하되는 문제점이 있었다.As a result, when the contaminated wafer is introduced into the process chamber, the reaction gas is poorly controlled, causing an arc, and the wafer is fatally damaged. In addition, when this is cleaned through the chamber cleaning, there is a problem that the yield is reduced by reducing the run time of the chamber equipment.

본 발명은 이와 같은 종래의 문제점을 해결하기 위하여 제안한 것으로, 반도체 제조 공정이 실시되기 전에 웨이퍼를 공정 조건에 맞는 위치에 사전 정렬하면서 웨이퍼 이면의 오염 여부를 검출할 수 있도록 한 반도체 웨이퍼 정렬 장치 및 방법을 제공하는 데 그 목적이 있다.The present invention has been proposed to solve such a conventional problem, and the semiconductor wafer alignment apparatus and method that can detect the contamination of the back surface of the wafer while pre-aligning the wafer to a position suitable for the process conditions before the semiconductor manufacturing process is carried out The purpose is to provide.

이와 같은 목적을 실현하기 위한 본 발명의 한 견지로서 반도체 웨이퍼 정렬 장치는, 웨이퍼의 사전 정렬 중에 웨이퍼의 이면으로 레이저를 주사하는 레이저 발광부와, 상기 레이저 발광부로부터 주사되어 웨이퍼 이면의 표면에서 반사된 레이저가 입사되는 레이저 수광부와, 웨이퍼의 이면이 오염되지 않은 조건에서 상기 레이저 수광부로 입사되는 레이저의 광량에 의거한 기준값이 저장되는 기준값 저장부와, 웨이퍼 정렬 중에 상기 레이저 수광부로 입사되는 레이저의 광량과 상기 기준값 저장부에 기 저장된 기준값을 비교하여 그 비교 결과에 따라 웨이퍼 이면의 오염 여부를 검출하는 제어부를 포함한다.In accordance with one aspect of the present invention for realizing such an object, a semiconductor wafer alignment apparatus includes a laser light emitting portion for scanning a laser onto the back surface of the wafer during pre-alignment of the wafer, and a reflection from the surface of the back surface of the wafer which is scanned from the laser light emitting portion. A laser receiving unit to which the laser is incident, a reference value storing unit storing a reference value based on the amount of laser light incident on the laser receiving unit under the condition that the back surface of the wafer is not contaminated, and a laser incident to the laser receiving unit during wafer alignment. And a control unit for comparing the amount of light with a reference value previously stored in the reference value storage unit and detecting whether the back surface of the wafer is contaminated according to the comparison result.

본 발명의 다른 견지로서 웨이퍼를 공정 조건에 맞는 위치에 사전 정렬하는 반도체 웨이퍼 정렬 방법으로서, 웨이퍼의 사전 정렬 중에 상기 웨이퍼의 이면으로 레이저를 주사하는 단계와, 상기 웨이퍼 이면의 표면에서 반사된 레이저를 수광하는 단계와, 상기 웨이퍼의 이면이 오염되지 않은 조건에서 상기 수광되는 레이저의 광량에 의거한 기준값과 상기 웨이퍼 정렬 중에 상기 수광되는 레이저의 광량을 비교하여 그 비교 결과에 따라 웨이퍼 이면의 오염 여부를 판정하는 단계를 포함한다.In another aspect of the present invention, there is provided a semiconductor wafer alignment method for pre-aligning a wafer at a position suitable for process conditions, the method comprising: scanning a laser onto a back side of the wafer during pre-alignment of the wafer; Receiving the light, comparing the reference value based on the light quantity of the laser to be received under the condition that the back surface of the wafer is not contaminated, and the light quantity of the laser to be received during the wafer alignment. Determining.

본 발명의 실시예로는 다수개가 존재할 수 있으며, 이하에서는 첨부한 도면을 참조하여 바람직한 실시예에 대하여 상세히 설명하기로 한다. 이 실시예를 통해 본 발명의 목적, 특징 및 이점들을 보다 잘 이해할 수 있게 된다.There may be a plurality of embodiments of the present invention. Hereinafter, preferred embodiments will be described in detail with reference to the accompanying drawings. This embodiment allows for a better understanding of the objects, features and advantages of the present invention.

도 2는 본 발명에 따른 반도체 웨이퍼 정렬 장치의 개략적인 구성도이며, 도 3은 본 발명에 따른 반도체 웨이퍼 정렬 장치의 블록 구성도이다.2 is a schematic configuration diagram of a semiconductor wafer alignment apparatus according to the present invention, and FIG. 3 is a block diagram of a semiconductor wafer alignment apparatus according to the present invention.

이에 나타낸 바와 같이 본 발명의 웨이퍼 정렬 장치(100)는, 발광부(101), 수광부(103), 리드스크류(105), 레이저 발광부(107), 레이저 수광부(109), 제어부(210), 기준값 저장부(215), 표시등(311)과 부저(313)로 이루어진 경보부(310)를 포함하여 구성된다.As shown therein, the wafer alignment apparatus 100 of the present invention includes the light emitting portion 101, the light receiving portion 103, the lead screw 105, the laser light emitting portion 107, the laser light receiving portion 109, the control portion 210, It comprises a reference value storage unit 215, the alarm unit 310 consisting of a light indicator 311 and the buzzer 313.

상기의 구성 중에서 발광부(101), 수광부(103), 리드스크류(105)는 도 1에 도시된 종래 웨이퍼 정렬 장치(10)의 발광부(11), 수광부(13), 리드스크류(15)에 각각 대응하는 구성 요소이므로 그 설명을 생략하기로 한다.Among the above configurations, the light emitting portion 101, the light receiving portion 103, and the lead screw 105 are the light emitting portion 11, the light receiving portion 13, and the lead screw 15 of the conventional wafer alignment device 10 shown in FIG. 1. Since each component corresponds to, description thereof will be omitted.

레이저 발광부(107)는 웨이퍼(1)가 발광부(11)와 수광부(13)의 사이에 위치된 상태에서 웨이퍼(1)의 이면으로 레이저를 주사한다.The laser light emitting portion 107 scans the laser onto the back surface of the wafer 1 with the wafer 1 positioned between the light emitting portion 11 and the light receiving portion 13.

레이저 수광부(109)에는 레이저 발광부(107)로부터 주사되어 웨이퍼(1) 이면의 표면에서 반사된 레이저가 입사된다.The laser that is scanned from the laser light emitter 107 and reflected from the surface of the back surface of the wafer 1 is incident on the laser light receiver 109.

기준값 저장부(215)에는 웨이퍼(1)의 이면이 오염되지 않은 조건에서 레이저 수광부(109)로 입사되는 레이저의 광량에 의거한 기준값이 저장된다.The reference value storage unit 215 stores a reference value based on the amount of laser light incident on the laser light receiving unit 109 under the condition that the back surface of the wafer 1 is not contaminated.

제어부(210)는 웨이퍼 정렬 중에 레이저 수광부(109)로 입사되는 레이저의 광량과 기준값 저장부(215)에 기 저장된 기준값을 비교하여 그 비교 결과에 따라 웨이퍼(1) 이면의 오염 여부를 검출하며, 웨이퍼(1) 이면의 오염 상태가 검출되면 공정 인터락(Interlock)신호 및 오염 경보신호를 출력한다.The controller 210 compares the amount of laser light incident to the laser light receiver 109 with the reference value stored in the reference value storage unit 215 during wafer alignment, and detects whether the back surface of the wafer 1 is contaminated based on the comparison result. When a contamination state on the back surface of the wafer 1 is detected, a process interlock signal and a contamination alarm signal are output.

표시등(311)과 부저(313)로 이루어진 경보부(310)는 제어부(210)의 오염 경보신호에 따라 표시등(311)을 점멸시키거나 부저(313)를 통해 경보음을 외부로 송출하여 작업자가 웨이퍼(1) 이면의 오염 상태를 인지할 수 있도록 한다.The alarm unit 310 including the indicator light 311 and the buzzer 313 flashes the indicator light 311 according to the contamination alarm signal of the controller 210 or sends an alarm sound to the outside through the buzzer 313. Makes it possible to recognize the contamination state on the back surface of the wafer 1.

도면에는 기재 생략되었으나 제어부(210)의 인터락신호는 웨이퍼 이송장치 또는 공정 제어장치 등으로 전달되며, 이러한 인터락신호에 의하여 이후의 공정이 일시 정지된다.Although not shown in the drawings, the interlock signal of the controller 210 is transmitted to a wafer transfer device or a process control device, and subsequent processes are temporarily stopped by the interlock signal.

이와 같이 구성된 본 발명에 따른 웨이퍼 정렬 장치에 의한 웨이퍼 정렬 과정은 도 1을 참조하여 설명한 종래 기술에서 상세히 언급되어 있으므로 그 설명을 생략하기로 하고, 이하에서는 웨이퍼 오염 여부 검출 과정을 도 2 및 도 3을 참조하여 설명하기로 한다.Since the wafer alignment process according to the present invention configured as described above is described in detail in the related art described with reference to FIG. 1, the description thereof will be omitted. Hereinafter, the wafer contamination detection process will be described with reference to FIGS. 2 and 3. This will be described with reference to.

먼저, 이면이 오염되지 않은 웨이퍼를 발광부(101)와 수광부(103) 사이에 위치시킨 상태에서 기준값 저장부(215)에 웨이퍼 이면의 오염 여부를 검출할 때 이용되는 기준값을 설정하는 절차를 수행하게 된다.First, a procedure of setting a reference value used when detecting whether the wafer is contaminated on the back surface is performed in the reference value storage unit 215 while the wafer having the back surface uncontaminated is located between the light emitting unit 101 and the light receiving unit 103. Done.

기준값 설정용 웨이퍼가 발광부(101)와 수광부(103) 사이에 위치된 상태에서 레이저 발광부(107)로부터 주사된 레이저가 웨이퍼의 이면에서 반사되어 레이저 수광부(103)로 입사된다.In the state where the reference value setting wafer is positioned between the light emitting portion 101 and the light receiving portion 103, the laser scanned from the laser light emitting portion 107 is reflected on the back surface of the wafer and is incident on the laser light receiving portion 103.

그러면, 제어부(210)는 레이저 수광부(103)로 입사되는 레이저의 광량을 측정하며, 측정된 광량을 웨이퍼 이면의 오염 여부를 검출하기 위한 기준값으로 사용하기 위하여 기준값 저장부(215)에 저장한다.Then, the controller 210 measures the amount of laser light incident on the laser receiver 103 and stores the measured light amount in the reference value storage unit 215 to use the measured light amount as a reference value for detecting contamination on the back surface of the wafer.

이후, 공정 진행용 웨이퍼(1)가 발광부(101)와 수광부(103) 사이에 위치된 상태에서 공지의 웨이퍼 정렬 과정이 수행되며, 레이저 발광부(107)는 공정 진행용 웨이퍼(1)의 이면으로 레이저를 주사한다.Thereafter, a known wafer alignment process is performed while the process progress wafer 1 is positioned between the light emitting portion 101 and the light receiving portion 103, and the laser light emitting portion 107 is formed on the process progress wafer 1. The laser is scanned on the back side.

공정 진행용 웨이퍼(1)의 이면에서 반사된 레이저가 레이저 수광부(109)로 입사되며, 제어부(210)는 레이저 수광부(103)로 입사되는 레이저의 광량을 측정한다. 이때, 공정 진행용 웨이퍼(1)의 이면이 이물질에 의하여 오염된 경우에는 일부의 레이저가 이물질에 의하여 산란되며, 이로서 레이저 수광부(103)로 입사되는 레이저의 광량이 줄어들게 된다.The laser reflected from the back surface of the process progress wafer 1 is incident to the laser receiver 109, and the controller 210 measures the amount of laser light incident to the laser receiver 103. At this time, when the back surface of the process progress wafer 1 is contaminated by foreign matter, some of the laser is scattered by the foreign matter, thereby reducing the amount of laser light incident on the laser receiving unit 103.

제어부(210)는 이와 같은 정렬 과정 중에 레이저 수광부(109)로 입사되는 레이저의 광량과 기준값 저장부(215)에 기 저장된 기준값을 비교하며, 그 비교 결과에 따라 웨이퍼(1) 이면의 오염 여부를 검출한다. 즉 현재 측정되는 광량이 기 저장된 기준값보다 작거나 또는 허용범위 보다 더 작으면 공정 진행용 웨이퍼(1)의 이면이 오염된 상태로 판정하는 것이다.The controller 210 compares the amount of laser light incident on the laser receiver 109 with the reference value pre-stored in the reference value storage unit 215 during the alignment process, and determines whether the back surface of the wafer 1 is contaminated according to the comparison result. Detect. That is, when the amount of light currently measured is smaller than the previously stored reference value or smaller than the allowable range, it is determined that the back surface of the process progress wafer 1 is contaminated.

이와 같이, 공정 진행용 웨이퍼(1)의 이면이 오염된 상태로 판정되면 제어부(210)는 공정 인터락(Interlock)신호를 생성하여 웨이퍼 이송장치 또는 공정 제어장치 등으로 전달하며, 오염 경보신호를 생성하여 경보부(310)로 전달한다.As such, when it is determined that the back surface of the process progress wafer 1 is contaminated, the controller 210 generates a process interlock signal and transmits the process interlock signal to a wafer transfer device or a process control device, and transmits a contamination alarm signal. It generates and delivers to the alarm unit 310.

그러면, 웨이퍼 이송장치 또는 공정 제어장치 등은 인터락신호에 의거하여 이후의 공정을 일시 정지시키며, 경보부(310)는 제어부(210)의 오염 경보신호에 따라 표시등(311)을 점멸시키거나 부저(313)를 통해 경보음을 외부로 송출하여 작업자가 웨이퍼(1) 이면의 오염 상태를 인지할 수 있도록 한다.Then, the wafer transfer device or the process control device temporarily stops the subsequent process based on the interlock signal, and the alarm unit 310 flashes the indicator 311 or the buzzer according to the contamination alarm signal of the control unit 210. The alarm sound is sent to the outside through the 313 so that the operator can recognize the contamination state on the back surface of the wafer 1.

상기에서는 본 발명의 일 실시예에 국한하여 설명하였으나 본 발명의 기술이 당업자에 의하여 용이하게 변형 실시될 가능성이 자명하다. 이러한 변형된 실시예들은 본 발명의 특허청구범위에 기재된 기술사상에 포함된다고 하여야 할 것이다.In the above description, but limited to one embodiment of the present invention, it is obvious that the technology of the present invention can be easily modified by those skilled in the art. Such modified embodiments should be included in the technical spirit described in the claims of the present invention.

전술한 바와 같이 본 발명은 반도체 제조 공정이 실시되기 전에 웨이퍼를 공정 조건에 맞는 위치에 사전 정렬하면서 웨이퍼 이면의 오염 여부를 검출할 수 있으므로 웨이퍼의 이면이 오염된 경우에는 이후 공정의 진행을 멈출 수가 있다.As described above, the present invention can detect whether the back surface of the wafer is contaminated while pre-aligning the wafer to a position suitable for the process conditions before the semiconductor manufacturing process is performed. have.

이에 따라, 종래 기술에서 오염된 웨이퍼가 공정 챔버로 유입되어 반응 가스의 조절 불량, 아크 유발 등을 초래하여 웨이퍼에 치명적인 손상을 주거나 이를 챔버 세정을 통해 세정하여 챔버 장비의 런 타임을 감소시켜 수율을 저하시키는 문제점 등을 사전이 방지하는 효과가 있다.Accordingly, in the prior art, the contaminated wafer is introduced into the process chamber, resulting in inadequate control of the reaction gas, causing arcing, and the like, which may damage the wafer or clean it through chamber cleaning to reduce the run time of the chamber equipment, thereby improving yield. It is effective in preventing the problem of deterioration and the like.

Claims (4)

삭제delete 웨이퍼를 공정 조건에 맞는 위치에 사전 정렬하는 반도체 웨이퍼 정렬 장치로서,A semiconductor wafer alignment device that pre-aligns a wafer to a location suitable for process conditions, 상기 웨이퍼의 사전 정렬 중에 상기 웨이퍼의 이면으로 레이저를 주사하는 레이저 발광부와,A laser light emitting portion for scanning a laser onto the back surface of the wafer during pre-alignment of the wafer; 상기 레이저 발광부로부터 주사되어 상기 웨이퍼 이면의 표면에서 반사된 레이저가 입사되는 레이저 수광부와,A laser light receiving portion scanning the laser light emitting portion and receiving a laser beam reflected from the surface of the back surface of the wafer; 상기 웨이퍼의 이면이 오염되지 않은 조건에서 상기 레이저 수광부로 입사되는 레이저의 광량에 의거한 기준값이 저장되는 기준값 저장부와,A reference value storage unit for storing a reference value based on the amount of laser light incident on the laser light receiving unit when the back surface of the wafer is not contaminated; 상기 웨이퍼 정렬 중에 상기 레이저 수광부로 입사되는 레이저의 광량과 상기 기준값 저장부에 기 저장된 기준값을 비교하여 그 비교 결과에 따라 웨이퍼 이면의 오염 여부를 검출하되, 상기 웨이퍼 이면의 오염 상태가 검출되면 공정 인터락(Interlock)신호를 생성 및 출력하여 이후의 공정을 일시 정지시키는 제어부Compares the amount of laser light incident to the laser receiving unit during the wafer alignment with a reference value pre-stored in the reference value storage unit and detects contamination on the back surface of the wafer according to the comparison result. A control unit that generates and outputs a lock signal to pause subsequent processes 를 포함하는 반도체 웨이퍼 정렬 장치.Semiconductor wafer alignment apparatus comprising a. 웨이퍼를 공정 조건에 맞는 위치에 사전 정렬하는 반도체 웨이퍼 정렬 장치로서,A semiconductor wafer alignment device that pre-aligns a wafer to a location suitable for process conditions, 상기 웨이퍼의 사전 정렬 중에 상기 웨이퍼의 이면으로 레이저를 주사하는 레이저 발광부와,A laser light emitting portion for scanning a laser onto the back surface of the wafer during pre-alignment of the wafer; 상기 레이저 발광부로부터 주사되어 상기 웨이퍼 이면의 표면에서 반사된 레이저가 입사되는 레이저 수광부와,A laser light receiving portion scanning the laser light emitting portion and receiving a laser beam reflected from the surface of the back surface of the wafer; 상기 웨이퍼의 이면이 오염되지 않은 조건에서 상기 레이저 수광부로 입사되는 레이저의 광량에 의거한 기준값이 저장되는 기준값 저장부와,A reference value storage unit for storing a reference value based on the amount of laser light incident on the laser light receiving unit when the back surface of the wafer is not contaminated; 상기 웨이퍼 정렬 중에 상기 레이저 수광부로 입사되는 레이저의 광량과 상기 기준값 저장부에 기 저장된 기준값을 비교하여 그 비교 결과에 따라 웨이퍼 이면의 오염 여부를 검출하되, 상기 웨이퍼 이면의 오염 상태가 검출되면 오염 경보신호를 생성 및 출력하는 제어부Compare the amount of laser light incident to the laser receiver during the wafer alignment with a reference value pre-stored in the reference value storage unit to detect contamination of the back surface of the wafer according to the comparison result, and when the contamination state of the back surface of the wafer is detected, a contamination alarm Control unit for generating and outputting signals 를 포함하며,Including; 상기 오염 경보신호에 따라 점멸되는 표시등과 경보음이 송출되는 부저 중 어느 하나를 더 포함하는 것It further comprises any one of the indicator flashing in response to the pollution alarm signal and the buzzer to which the alarm sound is sent. 을 특징으로 한 반도체 웨이퍼 정렬 장치.Semiconductor wafer alignment apparatus characterized in that. 웨이퍼를 공정 조건에 맞는 위치에 사전 정렬하는 반도체 웨이퍼 정렬 방법으로서,A semiconductor wafer alignment method for pre-aligning a wafer to a position suitable for process conditions, 상기 웨이퍼의 사전 정렬 중에 상기 웨이퍼의 이면으로 레이저를 주사하는 단계와,Scanning a laser onto the back side of the wafer during pre-alignment of the wafer, 상기 웨이퍼 이면의 표면에서 반사된 레이저를 수광하는 단계와,Receiving a laser reflected from a surface of the back surface of the wafer; 상기 웨이퍼의 이면이 오염되지 않은 조건에서 상기 수광되는 레이저의 광량에 의거한 기준값과 상기 웨이퍼 정렬 중에 상기 수광되는 레이저의 광량을 비교하여 그 비교 결과에 따라 웨이퍼 이면의 오염 여부를 판정하는 단계Comparing the reference value based on the amount of light received by the laser to be contaminated with the amount of light received by the laser during alignment of the wafer under the condition that the back surface of the wafer is not contaminated and determining whether the back surface of the wafer is contaminated based on the comparison result. 상기 웨이퍼 이면이 오염 상태로 판정되면 공정 인터락(Interlock)을 통해 이후의 공정을 일시 정지시키는 단계If it is determined that the wafer back surface is contaminated, suspending a subsequent process through a process interlock; 를 포함하는 반도체 웨이퍼 정렬 방법.Semiconductor wafer alignment method comprising a.
KR1020030066454A 2003-09-25 2003-09-25 Semiconductor wafer alignment apparatus and method KR100576434B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030066454A KR100576434B1 (en) 2003-09-25 2003-09-25 Semiconductor wafer alignment apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030066454A KR100576434B1 (en) 2003-09-25 2003-09-25 Semiconductor wafer alignment apparatus and method

Publications (2)

Publication Number Publication Date
KR20050030261A KR20050030261A (en) 2005-03-30
KR100576434B1 true KR100576434B1 (en) 2006-05-08

Family

ID=37386619

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030066454A KR100576434B1 (en) 2003-09-25 2003-09-25 Semiconductor wafer alignment apparatus and method

Country Status (1)

Country Link
KR (1) KR100576434B1 (en)

Also Published As

Publication number Publication date
KR20050030261A (en) 2005-03-30

Similar Documents

Publication Publication Date Title
US5597590A (en) Apparatus for removing a thin film layer
US4910549A (en) Exposure method and apparatus therefor
US20080055574A1 (en) Exposure apparatus and device manufacturing method
CN102054721B (en) Method and device for detecting coating condition of semiconductor wafer surface coating
KR20010099947A (en) Local vectorial particle cleaning
US9653367B2 (en) Methods including a processing of wafers and spin coating tool
US20100233594A1 (en) System and method for quality assurance for reticles used in manufacturing of integrated circuits
US7495757B2 (en) Semiconductor manufacturing apparatus and wafer processing method
US6507474B1 (en) Using localized ionizer to reduce electrostatic charge from wafer and mask
KR100576434B1 (en) Semiconductor wafer alignment apparatus and method
US6795162B2 (en) Method for exposing a peripheral area of a wafer and apparatus for performing the same
KR100525218B1 (en) Arrangement and method for detecting sidewall flaking in a plasma chamber
KR20060107196A (en) Method for inspecting an edge exposure area of wafer and apparatus for performing the same
JP2003243290A (en) Method and apparatus for inspecting defect of resist pattern
KR100529647B1 (en) Apparatus and method for detecting particle on wafer
US7573568B2 (en) Method and apparatus for detecting a photolithography processing error, and method and apparatus for monitoring a photolithography process
KR100567518B1 (en) Prealign method of wafer
KR100345071B1 (en) method of pre-aligning wafer
KR20050011334A (en) Inspection apparatus for semiconductor wafer edge
US6864024B1 (en) Real-time control of chemically-amplified resist processing on wafer
KR20090044540A (en) Apparatus for cleaning reticle and method for fabricating semiconductor device using the same
JPS63116429A (en) Dry etching system
KR100871747B1 (en) Apparatus and method for pre-aligning a wafer
JP2921880B2 (en) Semiconductor manufacturing equipment with particle monitor
KR20070074901A (en) Exposure system for particle removing of wafer chuck and method for particle removing thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee