KR100576430B1 - Method for etching polysilicon layer on the plasma etching system - Google Patents

Method for etching polysilicon layer on the plasma etching system Download PDF

Info

Publication number
KR100576430B1
KR100576430B1 KR1020030100528A KR20030100528A KR100576430B1 KR 100576430 B1 KR100576430 B1 KR 100576430B1 KR 1020030100528 A KR1020030100528 A KR 1020030100528A KR 20030100528 A KR20030100528 A KR 20030100528A KR 100576430 B1 KR100576430 B1 KR 100576430B1
Authority
KR
South Korea
Prior art keywords
etching
plasma
polysilicon film
plasma etching
chamber
Prior art date
Application number
KR1020030100528A
Other languages
Korean (ko)
Other versions
KR20050070690A (en
Inventor
장정열
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020030100528A priority Critical patent/KR100576430B1/en
Publication of KR20050070690A publication Critical patent/KR20050070690A/en
Application granted granted Critical
Publication of KR100576430B1 publication Critical patent/KR100576430B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 플라즈마 식각 장비에서의 폴리실리콘막 식각 방법에 관한 것으로, 특히 폴리실리콘막을 포함한 반도체 웨이퍼 기판에 플라즈마 식각 공정을 진행하여 폴리실리콘막을 식각하고, 폴리실리콘막을 과도 식각하고, 플라즈마 식각 챔버내에 DC 전압을 차단하며 비활성 가스를 주입하면서 소오스 전원을 낮추어 플라즈마를 형성하고, 설정된 시간이 경과된 후에, 플라즈마 식각 장비에 비활성 가스를 공급하고 플라즈마 식각 장비에 연결된 진공 펌프를 구동하여 식각 장비 내부의 식각 부산물을 제거한다. 그러므로 본 발명은 폴리실리콘막의 과도 식각이 종료된 후에 추가로 챔버 내부에 남아 있는 전하 및 라디칼 이온 등의 식각 부산물을 완전히 제거함으로써 식각 공정이후 챔버 내부에 잔존하게 되는 식각 부산물로 인한 식각 공정 특성 저하를 막을 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for etching a polysilicon film in a plasma etching apparatus. In particular, a plasma etching process is performed on a semiconductor wafer substrate including a polysilicon film to etch a polysilicon film, an excessive etching of the polysilicon film, and a DC in a plasma etching chamber. The source power is lowered while injecting inert gas, and the source power is lowered to form a plasma. After the set time has elapsed, the inert gas is supplied to the plasma etching equipment and the vacuum pump connected to the plasma etching equipment is driven to etch the by-product inside the etching equipment. Remove it. Therefore, the present invention completely eliminates etching by-products such as charge and radical ions remaining inside the chamber after the over-etching of the polysilicon film is completed, thereby reducing the etching process characteristics due to the etching by-products remaining in the chamber after the etching process. You can stop it.

플라즈마 식각 장비, 폴리실리콘막 식각, 식각 부산물Plasma Etching Equipment, Polysilicon Film Etching, Etch Byproducts

Description

플라즈마 식각 장비에서의 폴리실리콘막 식각 방법{METHOD FOR ETCHING POLYSILICON LAYER ON THE PLASMA ETCHING SYSTEM}Polysilicon Etching Method in Plasma Etching Equipment {METHOD FOR ETCHING POLYSILICON LAYER ON THE PLASMA ETCHING SYSTEM}

도 1은 일반적인 플라즈마 식각 장비를 나타낸 도면,1 is a view showing a general plasma etching equipment,

도 2a 내지 도 2d는 종래 기술에 의한 폴리실리콘막의 플라즈마 식각 과정을 나타낸 공정 순서도,2a to 2d is a process flowchart showing a plasma etching process of a polysilicon film according to the prior art,

도 3a 내지 도 3e는 본 발명에 따른 폴리실리콘막의 플라즈마 식각 과정을 나타낸 공정 순서도.3A to 3E are flowcharts illustrating a plasma etching process of a polysilicon film according to the present invention.

＜도면의 주요부분에 대한 부호의 설명＞<Description of the code | symbol about the principal part of drawing>

100 : 반도체 웨이퍼 기판100: semiconductor wafer substrate

102 : 게이트 절연막102: gate insulating film

104 : 폴리실리콘막104: polysilicon film

106 : 반사 방지막106: antireflection film

108 : 포토레지스트 패턴108: photoresist pattern

110 : 자연 산화막110: natural oxide film

112 : 식각 부산물112: etching byproducts

본 발명은 식각 방법에 관한 것으로서, 특히 식각 공정이후 챔버 내부에 잔존하게 되는 식각 부산물로 인한 식각 공정 특성 저하를 막을 수 있는 플라즈마 식각 장비에서의 폴리실리콘막 식각 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an etching method, and more particularly, to a polysilicon film etching method in a plasma etching apparatus capable of preventing degradation of an etching process characteristic due to etching by-products remaining in the chamber after the etching process.

일반적으로, 실리콘으로 제조되는 웨이퍼는 반도체 장비를 이용하여 리소그래피, 화학 또는 물리적 증착 및 플라즈마 식각 등과 같은 일련의 반도체 공정을 거쳐 반도체 소자 또는 반도체 칩으로 제조된다. 상기 반도체 공정 중에서 플라즈마 식각 공정은 웨이퍼의 식각 대상물을 소정의 패턴으로 식각하기 위한 공정이다. Generally, wafers made of silicon are manufactured into semiconductor devices or semiconductor chips through a series of semiconductor processes such as lithography, chemical or physical vapor deposition, and plasma etching using semiconductor equipment. Among the semiconductor processes, a plasma etching process is a process for etching an etching target of a wafer in a predetermined pattern.

도 1은 일반적인 플라즈마 식각 장비를 나타낸 도면으로서, 주로 도전체 패턴을 식각하는 AMT사의 DPS 식각 챔버를 예로 든다.FIG. 1 is a diagram illustrating a general plasma etching apparatus, and exemplifies a DPS etching chamber of an AMT company mainly etching a conductor pattern.

플라즈마 식각 챔버의 측벽(10)에 공정 가스가 주입되는 가스 공급부(22)가 설치되어 있으며 측벽(10)과 연결되는 지지대(24)를 통해 평판형, 장방형, 아치형, 원추형, 도움 형상, 또는 다중 반경의 도움 형상을 취한 실링(26)을 포함한다. 바람직하게, 실링(26)은 플라즈마 공정 영역의 전 체적을 가로질러 플라즈마 소스 전력을 균일하게 분포하기 위해 도움 형상을 취하고 있다. 이때 측벽(10) 및 실링(55)은 금속, 세라믹, 유리, 중합체, 및 복합 재료 등의 다양한 재료 중의 하나로부터 제조된다.The gas supply part 22 into which the process gas is injected is installed on the sidewall 10 of the plasma etching chamber, and is supported by a flat plate, a rectangle, an arc, a cone, a help shape, or multiple through a support 24 connected to the side wall 10. It includes a seal 26 that takes the shape of a radius of assistance. Preferably, the seal 26 has a help shape to uniformly distribute the plasma source power across the entire volume of the plasma processing region. The side wall 10 and the seal 55 are then made from one of a variety of materials, such as metals, ceramics, glass, polymers, and composite materials.

그리고 실링(26)에는 상부 전극(28)이 설치되는데, ICP(Inductive Coupled Plasma) 구조의 경우 상부 전극(28)으로는 나선형 RF 안테나가 사용된다. 이 RF 안테나를 통해 고주파의 RF 전원이 인가되어 전류가 흐르면서 자기장이 형성되게 된다. 이 자기장에 의해 챔버 내부의 전자가 자기장에 수직 방향으로 생기는 전기장을 따라 운동을 하게 되고 이 전자와 반응 가스가 충돌을 일으키면서 플라즈마가 형성된다. 이때 상부 전극(28)인 RF 안테나에 인가해주는 전원을 소오스 전원이라고 한다.The upper electrode 28 is installed in the sealing 26. In the case of an inductive coupled plasma (ICP) structure, a spiral RF antenna is used as the upper electrode 28. High frequency RF power is applied through the RF antenna to form a magnetic field as current flows. The magnetic field causes the electrons in the chamber to move along the electric field generated in the direction perpendicular to the magnetic field, and the electrons and the reactant gas collide to form a plasma. At this time, the power applied to the RF antenna which is the upper electrode 28 is called a source power.

또 플라즈마 식각 챔버에는 웨이퍼가 놓여지는 정전척(ESC: Electrostatic Chuck)(16)이 설치되며 그 하부에는 절연체(14) 및 바디층(12)이 설치되어 있다.In addition, an electrostatic chuck (ESC) 16 on which a wafer is placed is installed in the plasma etching chamber, and an insulator 14 and a body layer 12 are provided below.

바디층(12) 및 절연체(14)를 관통해서 정전척(16)에 이르는 수직 봉 형태의 하부 전극(29)이 설치되어 있다. 이 하부 전극(29)에는 사인(Sine)파의 고주파가 인가되면서 셀프 DC 바이어스(Self DC Bias)를 형성하게 되고, 이를 통해 챔버내의 플라즈마 이온이 방향성을 가지면서 웨이퍼에 수직 방향으로 입사하게 된다. 이때 플라즈마 이온이 가지는 에너지는 하부 전극(29)에 걸어주는 RF 바이어스 전원에 비례하게 된다.The lower electrode 29 in the form of a vertical rod extending through the body layer 12 and the insulator 14 to the electrostatic chuck 16 is provided. The high frequency of the sine wave is applied to the lower electrode 29 to form a self DC bias, thereby allowing the plasma ions in the chamber to enter the wafer in a direction perpendicular to the wafer. At this time, the energy of the plasma ions is proportional to the RF bias power applied to the lower electrode 29.

미설명된 도면 부호 18은 정전척(16)에서 바디층(12)을 수직으로 지지하는 커버이며 20은 정전척(16)의 테두리 부분에 이온화 또는 전자화 된 플라즈마 상의 파티클에 의해 발생되는 고전류로부터 정전척(16)을 보호하기 위한 가드링(8) 또는 정전척(16)의 에지 부분을 보호하기 위한 포커스 링이다. 그리고 상기 도면에서는 플라즈마 식각에 의한 챔버내 가스 및 식각 부산물을 배기하는 배기 장치는 생략되었다.Unexplained reference numeral 18 is a cover for vertically supporting the body layer 12 in the electrostatic chuck 16 and 20 is an electrostatic discharge from the high current generated by particles on the plasma ionized or electronically at the edge of the electrostatic chuck 16. The guard ring 8 for protecting the chuck 16 or the focus ring for protecting the edge portion of the electrostatic chuck 16. In the drawing, an exhaust device for exhausting gas and etching by-products in the chamber by plasma etching is omitted.

이와 같이 구성된 플라즈마 식각 장비는 정전척(16) 상부에 웨이퍼를 올려놓고 가스 공급부(22)를 통해 공정 가스를 주입하여 웨이퍼의 상부에 분사되도록 한 다. 상부 전극(28)에 RF 전원을 인가하면서 하부 전극에 RF 바이어스를 인가하면 챔버 내부에 플라즈마가 발생되고 플라즈마 이온은 수직 방향으로 놓여진 웨이퍼에 입사하게 되어 결국 웨이퍼의 식각 대상물을 식각하게 된다.The plasma etching apparatus configured as described above puts the wafer on the electrostatic chuck 16 and injects the process gas through the gas supply unit 22 so as to be injected onto the wafer. When RF bias is applied to the lower electrode while applying RF power to the upper electrode 28, plasma is generated inside the chamber, and plasma ions are incident on the wafer placed in the vertical direction, thereby etching the etching target of the wafer.

도 2a 내지 도 2d는 종래 기술에 의한 폴리실리콘막의 플라즈마 식각 과정을 나타낸 공정 순서도이다. 이들 도면들을 참조하여 도 1의 플라즈마 식각 장비에서 게이트 전극용 폴리실리콘막을 식각하는 공정에 대해 설명한다.2A to 2D are flowcharts illustrating a plasma etching process of a polysilicon film according to the prior art. A process of etching the polysilicon film for the gate electrode in the plasma etching apparatus of FIG. 1 will be described with reference to these drawings.

우선 도 2a에 도시된 바와 같이, 게이트 절연막(32)과, 게이트 전극용 폴리실리콘막(34)과, 반사 방지막(BARC : Bottom Anti-Reflect Coating)(36)이 순차 적층된 반도체 웨이퍼 기판(30)에 포토레지스트 공정을 진행하여 게이트 전극 패터닝을 위한 포토레지스트 패턴(38)을 형성한다. 그리고 도 1의 플라즈마 식각 장비에서 1차로 챔버 압력을 1mT∼20mT로 하며 CF4, O2 가스를 설정된 주입량으로 공급하면서 RF 전원을 100W∼500W 베이스(SP)/10W∼100W 베이스(BP)로 공급하여 포토레지스트 패턴(38)에 맞추어 반사 방지막(36)을 식각한다. 이때 식각된 반사 방지막 패턴은 36'으로 표시한다. First, as shown in FIG. 2A, a semiconductor wafer substrate 30 in which a gate insulating film 32, a polysilicon film 34 for a gate electrode, and a bottom anti-reflective coating (BARC) 36 are sequentially stacked. ) To form a photoresist pattern 38 for gate electrode patterning. In the plasma etching apparatus of FIG. 1, the chamber pressure is 1 mT to 20 mT and the RF power is supplied to the 100 W to 500 W base (SP) / 10 W to 100 W base (BP) while supplying CF4 and O2 gas at a set injection amount. The antireflection film 36 is etched in accordance with the resist pattern 38. In this case, the etched anti-reflection film pattern is indicated as 36 '.

그리고 도 2b에 도시된 바와 같이, 식각 공정을 잠시 중단하고 2차로 반사 방지막 패턴(36') 식각시 발생된 자연 산화막(native oxide)(40)을 제거한다.As shown in FIG. 2B, the etching process is temporarily stopped and the native oxide 40 generated during the second anti-reflection film pattern 36 ′ is removed.

그 다음 도 2c에 도시된 바와 같이, 3차로 포토레지스트 패턴(38) 및 반사 방지막 패턴(36')에 의해 드러난 폴리실리콘막(34)을 식각한다. 이때 플라즈마 식각 장비에는 챔버 압력을 1mT∼20mT로 하며 폴리실리콘의 식각 가스인 Cl2, HBr, O2을 설정된 주입량으로 공급하면서 RF 전원을 300W∼1000W 베이스(SP)/10W∼200W 베이스(BP)로 공급하여 포토레지스트 패턴(38) 및 반사 방지막 패턴(36')에 맞추어 폴리실리콘막(34)을 식각한다. 여기서 식각된 폴리실리콘막 패턴은 34'로 표시한다.Next, as shown in FIG. 2C, the polysilicon film 34 exposed by the photoresist pattern 38 and the anti-reflection film pattern 36 ′ is etched in a third order. At this time, the plasma pressure is 1mT ~ 20mT and the RF power is supplied to 300W ~ 1000W base (SP) / 10W ~ 200W base (BP) while supplying Cl2, HBr and O2, which are etching gases of polysilicon, at a set injection amount. The polysilicon film 34 is etched in accordance with the photoresist pattern 38 and the antireflection film pattern 36 '. The etched polysilicon film pattern is represented as 34 '.

그리고나서 도 2d에 도시된 바와 같이, 폴리실리콘막 패턴(34') 측벽을 수직으로 맞추기 위하여 4차로 과도 식각(over etch) 공정을 진행한다. 이에 플라즈마 식각 장비에는 챔버 압력을 10mT∼50mT로 하며 폴리실리콘의 식각 가스인 HBr, N2, O2를 설정된 주입량으로 공급하면서 RF 전원을 500W∼2000W 베이스(SP)/50W∼300W 베이스(BP)로 공급하여 포토레지스트 패턴(38) 및 반사 방지막 패턴(36')에 맞추어 폴리실리콘막 패턴(34')의 측벽을 얼라인 형태로 식각한다.Then, as shown in FIG. 2D, a fourth overetch process is performed to vertically align the sidewalls of the polysilicon layer pattern 34 ′. Therefore, the plasma pressure is supplied to the plasma etching equipment with a chamber pressure of 10 mT to 50 mT and RF power is supplied to 500 W to 2000 W base (SP) / 50 W to 300 W base (BP) while supplying HBr, N2 and O2, which are etching gases of polysilicon, at a set injection amount. The sidewalls of the polysilicon film pattern 34 'are etched in alignment with the photoresist pattern 38 and the antireflection film pattern 36'.

그런데 이와 같은 폴리실리콘막의 식각 공정시 상기 도 1의 식각 장비가 다른 장비에 부피가 크기 때문에 식각 부산물(예컨대 라디칼)이 챔버 내부에 머무르는 시간(resident time)도 증가하게 되어 완전히 배기되지 않고 챔버 내부에 부착되는 경우가 많아진다.However, during the etching process of the polysilicon film, since the etching equipment of FIG. 1 is bulky in other equipment, the residence time of the etching by-products (for example, radicals) also increases in the chamber, so that the inside of the chamber is not completely exhausted. It is often attached.

이러한 챔버 내부에 부착되는 식각 부산물은 식각 공정의 특성(예컨대 식각률, 선택비 등)을 변화시키는 주요 원인으로 작용하게 된다.Etch by-products attached to the inside of the chamber serve as a major cause of changing the characteristics of the etching process (eg, etching rate, selectivity, etc.).

본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 폴리실리콘막의 과도 식각이 종료된 후에 추가로 챔버 내부에 남아 있는 전하 및 라디칼 이온 등의 식각 부산물을 완전히 제거함으로써 식각 공정이후 챔버 내부에 잔존하게 되는 식각 부산물로 인한 식각 공정 특성 저하를 막을 수 있는 플라즈마 식각 장비에서의 폴리실리콘막 식각 방법을 제공하는데 있다.An object of the present invention is to completely remove the etching by-products such as charge and radical ions remaining in the chamber after the excessive etching of the polysilicon film is completed in order to solve the problems of the prior art as described above in the chamber after the etching process An object of the present invention is to provide a polysilicon film etching method in a plasma etching apparatus which can prevent the deterioration of etching process characteristics due to the remaining etching by-products.

상기 목적을 달성하기 위하여 본 발명은 플라즈마 식각 장비에서 폴리실리콘막을 식각하는 방법에 있어서, 폴리실리콘막을 포함한 반도체 웨이퍼 기판에 플라즈마 식각 공정을 진행하여 폴리실리콘막을 식각하는 단계와, 폴리실리콘막을 과도 식각하는 단계와, 플라즈마 식각 챔버내에 DC 전압을 차단하며 비활성 가스를 주입하면서 소오스 전원을 낮추어 플라즈마를 형성하는 단계와, 설정된 시간이 경과된 후에, 플라즈마 식각 장비에 비활성 가스를 공급하고 플라즈마 식각 장비에 연결된 진공 펌프를 구동하여 식각 장비 내부의 식각 부산물을 제거하는 단계를 포함한다.In order to achieve the above object, the present invention provides a method for etching a polysilicon film in a plasma etching apparatus, the method comprising: etching a polysilicon film by performing a plasma etching process on a semiconductor wafer substrate including a polysilicon film, and over-etching the polysilicon film Forming a plasma by cutting a source power while injecting an inert gas and blocking a DC voltage in the plasma etching chamber; and after a set time has elapsed, supplying an inert gas to the plasma etching equipment and vacuum connected to the plasma etching equipment. Driving the pump to remove etching by-products inside the etching equipment.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

도 3a 내지 도 3e는 본 발명에 따른 폴리실리콘막의 플라즈마 식각 과정을 나타낸 공정 순서도이다. 이들 도면들을 참조하여 본 발명에 따라 도 1의 플라즈마 식각 장비에서 게이트 전극용 폴리실리콘막을 식각하는 공정에 대해 설명한다.3A to 3E are flowcharts illustrating a plasma etching process of the polysilicon film according to the present invention. A process of etching the polysilicon film for the gate electrode in the plasma etching apparatus of FIG. 1 according to the present invention will be described with reference to these drawings.

우선 도 3a에 도시된 바와 같이, 게이트 절연막(102)과, 게이트 전극용 폴리실리콘막(104)과, 반사 방지막(106)이 순차 적층된 반도체 웨이퍼 기판(100)에 포토레지스트 공정을 진행하여 게이트 전극 패터닝을 위한 포토레지스트 패턴(108)을 형성한다. 그리고 도 1의 플라즈마 식각 장비에서 1차로 챔버 압력을 1mT∼20mT로 하며 반사 방지막(106)의 식각 가스로서 CF4, O2 가스를 설정된 주입량으로 공급하면서 RF 전원을 100W∼500W 베이스(SP)/10W∼100W 베이스(BP)로 공급하여 포토레지스트 패턴(108)에 맞추어 반사 방지막(106)을 식각한다. 이때 식각된 반사 방지막 패턴은 106'으로 표시한다. First, as shown in FIG. 3A, a photoresist process is performed on a semiconductor wafer substrate 100 in which a gate insulating film 102, a polysilicon film 104 for a gate electrode, and an antireflection film 106 are sequentially stacked. A photoresist pattern 108 for electrode patterning is formed. In the plasma etching apparatus of FIG. 1, the chamber pressure is 1 mT to 20 mT as the primary, and RF power is supplied from 100W to 500W base (SP) / 10W to supply CF4 and O2 gas as a set injection amount as an etching gas of the antireflection film 106. The anti-reflection film 106 is etched by supplying the 100W base BP to the photoresist pattern 108. In this case, the etched anti-reflection film pattern is indicated as 106 '.

그리고 도 3b에 도시된 바와 같이, 식각 공정을 잠시 중단하고 2차로 반사 방지막 패턴(106') 식각시 발생된 자연 산화막(110)을 제거한다.As shown in FIG. 3B, the etching process is temporarily stopped and the native oxide film 110 generated during the second etching of the anti-reflection film pattern 106 ′ is removed.

그 다음 도 3c에 도시된 바와 같이, 3차로 포토레지스트 패턴(108) 및 반사 방지막 패턴(106')에 의해 드러난 폴리실리콘막(104)을 식각한다. 이때 플라즈마 식각 장비에는 챔버의 압력을 1mT∼20mT로 하며 폴리실리콘의 식각 가스인 Cl2, HBr, O2을 설정된 주입량으로 공급하면서 RF 전원을 300W∼1000W 베이스(SP)/10W∼200W 베이스(BP)로 공급하여 포토레지스트 패턴(108) 및 반사 방지막 패턴(106')에 맞추어 폴리실리콘막(104)을 식각한다. 여기서 식각된 폴리실리콘막 패턴은 104'로 표시한다.3C, the polysilicon film 104 exposed by the photoresist pattern 108 and the anti-reflection film pattern 106 'is etched in the third order. At this time, the plasma etching equipment has a chamber pressure of 1 mT to 20 mT, and supplies RF power to 300W to 1000W base (SP) / 10W to 200W base (BP) while supplying Cl2, HBr, and O2, which are etching gases of polysilicon, at a set injection amount. The polysilicon film 104 is etched in accordance with the photoresist pattern 108 and the antireflection film pattern 106 '. Herein, the etched polysilicon film pattern is indicated as 104 '.

계속해서 도 3d에 도시된 바와 같이, 폴리실리콘막 패턴(104') 측벽을 수직으로 맞추기 위하여 4차로 과도 식각 공정을 진행한다. 이에 플라즈마 식각 장비에는 챔버의 압력을 10mT∼50mT로 하며 폴리실리콘의 식각 가스인 HBr, N2, O2를 설정된 주입량으로 공급하면서 RF 전원을 500W∼2000W 베이스(SP)/50W∼300W 베이스(BP)로 공급하여 포토레지스트 패턴(108) 및 반사 방지막 패턴(106')에 맞추어 폴리실리콘막 패턴(104')의 측벽을 얼라인 형태로 식각한다.Subsequently, as shown in FIG. 3D, the fourth step is over-etched in order to vertically align the sidewalls of the polysilicon layer pattern 104 ′. The plasma etching equipment has a pressure of 10 mT to 50 mT, and supplies RF power to 500 W to 2000 W base (SP) / 50 W to 300 W base (BP) while supplying polysilicon etching gases, HBr, N2 and O2, at a set injection amount. The sidewalls of the polysilicon film pattern 104 'are etched in alignment with the photoresist pattern 108 and the antireflection film pattern 106'.

이와 같은 폴리실리콘막 패턴(104')의 식각 공정시 식각 부산물(예컨대 라디칼)(112)이 발생하게 되어 챔버 내부에 남아 있게 된다.During the etching process of the polysilicon layer pattern 104 ′, by-products (eg, radicals) 112 are generated and remain inside the chamber.

이에 따라 본 발명에서는 다음과 같이 폴리실리콘막 패턴(104')의 식각 이후 바로 반도체 웨이퍼 기판을 로딩 아웃하지 않고 플라즈마 식각 장비의 챔버 내부에 남아 있는 식각 부산물(112)을 제거하는 공정을 더 진행한다.Accordingly, the present invention further proceeds to remove the etching by-products 112 remaining in the chamber of the plasma etching apparatus without loading out the semiconductor wafer substrate immediately after the etching of the polysilicon layer pattern 104 'as follows. .

도 1에 도시된 바와 같이, 상기 플라즈마 식각 챔버내에 하부 전극(29)에 공급되는 DC 전압을 차단하면서 가스 공급부(22)를 통해 비활성 가스(예컨대 Ar 또는 N2 등)를 1000sccm∼2000sccm로 주입하면서 챔버 압력을 50mT∼100mT으로 조정한 후에 상부 전극(28)의 소오스 전원을 100W∼500W로 낮춘다. 이에 따라 전기장에 의한 플라즈마 형성으로 챔버 내부에 남아 있는 전자 이온과 아르곤 이온이 결합된다.As shown in FIG. 1, while injecting an inert gas (for example, Ar or N 2, etc.) at 1000 sccm to 2000 sccm through a gas supply 22 while blocking a DC voltage supplied to the lower electrode 29 in the plasma etching chamber. After adjusting the pressure to 50 mT-100 mT, the source power supply of the upper electrode 28 is lowered to 100W-500W. Accordingly, electron ions and argon ions remaining inside the chamber are combined by plasma formation by an electric field.

그리고 설정된 시간, 예컨대 5초∼10초 이후에 도면에 미도시되어 있지만 진공 펌프(vacuum pump)의 팬들렘 밸브(pendulum valve)를 완전히 오픈(open)하면서 챔버 압력을 설정된 기준 압력(base pressure), 예컨대 1mT∼20mT까지 떨어뜨리고 가스 공급부(22)를 통해 비활성 가스(예컨대 Ar 또는 N2 등)를 1000sccm∼2000sccm로 주입한다. 이때 진공 펌프는 챔버에 진공을 걸어주거나 챔버 내의 잔류 가스를 챔버밖으로 배출시키고, 팬들렘 벨브는 챔버와 진공 펌프 사이의 파이프 라인을 클로우즈드(closed)/오픈하기 위해 설치된다.Although the chamber pressure is not shown in the drawing after a set time, for example, 5 to 10 seconds, the chamber pressure is set while the pendulum valve of the vacuum pump is completely opened. For example, 1 mT to 20 mT is dropped and an inert gas (for example, Ar or N2, etc.) is injected at 1000 sccm to 2000 sccm through the gas supply unit 22. At this time, the vacuum pump may apply a vacuum to the chamber or discharge residual gas in the chamber out of the chamber, and a fandle valve may be installed to close / open the pipeline between the chamber and the vacuum pump.

그러면 도 3e에 도시된 바와 같이, 폴리실리콘막 패턴(104')을 갖는 반도체 웨이퍼 기판(100) 상부에는 챔버 내부에 남아 있는 전하, 라디칼 등의 식각 부산물이 배기 장치에 의해 배기되어 사라지게 된다.Then, as illustrated in FIG. 3E, etching by-products such as charges and radicals remaining in the chamber are exhausted and disappeared on the semiconductor wafer substrate 100 having the polysilicon layer pattern 104 ′.

이상 설명한 바와 같이, 본 발명은 폴리실리콘막의 과도 식각이 종료된 후에 추가로 챔버 내부에 잔류하는 전하 및 라디칼 이온 등의 식각 부산물을 완전히 제 거하는 공정을 추가함으로써 폴리실리콘막의 식각 공정이후 챔버 내부에 잔존하게 되는 식각 부산물로 인한 식각 공정 특성 저하를 막을 수 있다.As described above, the present invention further includes a process of completely removing etching by-products such as charges and radical ions remaining in the chamber after the over-etching of the polysilicon film is completed, so that the inside of the chamber after the etching process of the polysilicon film is completed. It is possible to prevent the deterioration of the etching process characteristics due to the remaining etching by-products.

한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.On the other hand, the present invention is not limited to the above-described embodiment, various modifications are possible by those skilled in the art within the spirit and scope of the present invention described in the claims to be described later.

Claims (4)

삭제delete 플라즈마 식각 장비에서 폴리실리콘막을 식각하는 방법에 있어서,In the method of etching the polysilicon film in the plasma etching equipment, 상기 폴리실리콘막을 포함한 반도체 웨이퍼 기판에 플라즈마 식각 공정을 진행하여 상기 폴리실리콘막을 식각하는 단계와,Etching the polysilicon film by performing a plasma etching process on the semiconductor wafer substrate including the polysilicon film; 상기 폴리실리콘막을 과도 식각하는 단계와,Over-etching the polysilicon film; 상기 플라즈마 식각 챔버내에 DC 전압을 차단하며 비활성 가스를 주입하면서 소오스 전원을 낮추어 플라즈마를 형성하는 단계와,Blocking the DC voltage in the plasma etching chamber and injecting an inert gas to lower the source power to form a plasma; 설정된 시간이 경과된 후에, 상기 플라즈마 식각 장비에 비활성 가스를 공급하고 상기 플라즈마 식각 장비에 연결된 진공 펌프를 구동하여 상기 식각 장비 내부의 식각 부산물을 제거하는 단계After the set time has elapsed, supplying an inert gas to the plasma etching equipment and driving a vacuum pump connected to the plasma etching equipment to remove etching by-products inside the etching equipment; 를 포함하는 것을 특징으로 하는 플라즈마 식각 장비에서의 폴리실리콘막 식각 방법.Polysilicon film etching method in the plasma etching equipment comprising a. 제 2항에 있어서, The method of claim 2, 상기 플라즈마를 형성하는 단계는 비활성 가스를 1000sccm∼2000sccm로 주입 하며 챔버 압력을 50mT∼100mT으로 조정하며 소오스 전원을 100W∼500W로 낮추는 것을 특징으로 하는 플라즈마 식각 장비에서의 폴리실리콘막 식각 방법.The forming of the plasma comprises injecting an inert gas at 1000 sccm to 2000 sccm, adjusting the chamber pressure to 50 mT to 100 mT, and lowering the source power to 100 W to 500 W. 제 2항에 있어서, The method of claim 2, 상기 식각 부산물을 제거하는 단계는 진공 펌프를 구동하며 챔버 압력을 1mT∼20mT까지 떨어뜨리고 비활성 가스를 1000sccm∼2000sccm로 주입하는 것을 특징으로 하는 플라즈마 식각 장비에서의 폴리실리콘막 식각 방법.Removing the etching byproducts is a polysilicon film etching method of the plasma etching equipment, characterized in that for driving the vacuum pump to drop the chamber pressure to 1mT ~ 20mT and inert gas at 1000sccm ~ 2000sccm.
KR1020030100528A 2003-12-30 2003-12-30 Method for etching polysilicon layer on the plasma etching system KR100576430B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030100528A KR100576430B1 (en) 2003-12-30 2003-12-30 Method for etching polysilicon layer on the plasma etching system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030100528A KR100576430B1 (en) 2003-12-30 2003-12-30 Method for etching polysilicon layer on the plasma etching system

Publications (2)

Publication Number Publication Date
KR20050070690A KR20050070690A (en) 2005-07-07
KR100576430B1 true KR100576430B1 (en) 2006-05-08

Family

ID=37260740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030100528A KR100576430B1 (en) 2003-12-30 2003-12-30 Method for etching polysilicon layer on the plasma etching system

Country Status (1)

Country Link
KR (1) KR100576430B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100689861B1 (en) * 2005-10-04 2007-03-08 삼성전자주식회사 Semiconductor device manufacturing apparatus using plasma and method for manufacturing the same

Also Published As

Publication number Publication date
KR20050070690A (en) 2005-07-07

Similar Documents

Publication Publication Date Title
US11410860B2 (en) Process chamber for etching low k and other dielectric films
TWI795589B (en) Method of processing microelectronic workpiece, and method of processing substrate
KR102483741B1 (en) Apparatus and methods for spacer deposition and selective removal in advanced patterning processes
KR100530246B1 (en) Self-cleaning etch process
KR100775175B1 (en) Method of etching high aspect ratio features
US20060043066A1 (en) Processes for pre-tapering silicon or silicon-germanium prior to etching shallow trenches
US20060201911A1 (en) Methods of etching photoresist on substrates
US9786471B2 (en) Plasma etcher design with effective no-damage in-situ ash
CN101490810A (en) Photoresist stripping chamber and methods of etching photoresist on substrates
JP2008199010A (en) Process for wafer backside polymer removal with wafer front side gas purge
US7572386B2 (en) Method of treating a mask layer prior to performing an etching process
US20070269975A1 (en) System and method for removal of photoresist and stop layer following contact dielectric etch
KR100576430B1 (en) Method for etching polysilicon layer on the plasma etching system

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100323

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee