KR100570799B1 - All-Optical Full Adder by Using Semiconductor Optical Amplifiers - Google Patents

All-Optical Full Adder by Using Semiconductor Optical Amplifiers Download PDF

Info

Publication number
KR100570799B1
KR100570799B1 KR1020030093617A KR20030093617A KR100570799B1 KR 100570799 B1 KR100570799 B1 KR 100570799B1 KR 1020030093617 A KR1020030093617 A KR 1020030093617A KR 20030093617 A KR20030093617 A KR 20030093617A KR 100570799 B1 KR100570799 B1 KR 100570799B1
Authority
KR
South Korea
Prior art keywords
signal
semiconductor optical
optical
sum
optical amplifier
Prior art date
Application number
KR1020030093617A
Other languages
Korean (ko)
Other versions
KR20050061971A (en
Inventor
김재헌
변영태
전영민
이석
우덕하
김선호
이종창
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020030093617A priority Critical patent/KR100570799B1/en
Publication of KR20050061971A publication Critical patent/KR20050061971A/en
Application granted granted Critical
Publication of KR100570799B1 publication Critical patent/KR100570799B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/64—Digital differential analysers, i.e. computing devices for differentiation, integration or solving differential or integral equations, using pulses representing increments; Other incremental computing devices for solving difference equations
    • G06F7/66—Digital differential analysers, i.e. computing devices for differentiation, integration or solving differential or integral equations, using pulses representing increments; Other incremental computing devices for solving difference equations wherein pulses represent unitary increments only

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

본 발명은 반도체 광증폭기 (SOA)의 이득포화 특성을 이용하여 전광 가산기를 구현할 수 있는 기술로서, 전광 가산기의 SUM과 CARRY의 동작에는 각각 2개의 전광 XOR 논리소자와 4개의 전광 NOR 논리소자가 이용되었으며, 두 연산이 동시에 구현되었다. The present invention is a technology capable of realizing an all-optical adder using gain saturation characteristics of a semiconductor optical amplifier (SOA), and two all-optical XOR logic elements and four all-optical NOR logic elements are used for the operation of SUM and CARRY of the all-optical adder. Both operations were implemented simultaneously.

전광 가산기, XOR 논리소자, NOR 논리소자, 반도체 광증폭기, SUM, CARRYAll-optical adder, XOR logic element, NOR logic element, semiconductor optical amplifier, SUM, CARRY

Description

반도체 광증폭기를 이용한 전광 가산기 {All-Optical Full Adder by Using Semiconductor Optical Amplifiers}All-Optical Full Adder by Using Semiconductor Optical Amplifiers

도 1은 본 발명에 따른 전광 가산기의 구성도이다.1 is a block diagram of an all-optical adder according to the present invention.

도 2는 SUM을 구현하기 위한 구성도이다.2 is a configuration diagram for implementing a SUM.

도 3은 CARRY를 구현하기 위한 구성도이다.3 is a block diagram for implementing CARRY.

도 4는 본 발명에 따른 전광 가산기를 구현하기 위한 실험도이다.4 is an experimental view for implementing an all-optical adder according to the present invention.

도 5는 본 발명에서의 입력 신호 구성도이다.5 is a configuration diagram of an input signal in the present invention.

도 6은 SUM의 구현에 사용되는 신호들의 파형도로서, (a)는 A 신호, (b)는 B 신호, (c)는 C 신호, (d)는

Figure 112003048560077-pat00001
신호, (e)는
Figure 112003048560077-pat00002
: SUM 출력값을 나타낸다. 6 is a waveform diagram of signals used to implement SUM, where (a) is an A signal, (b) is a B signal, (c) is a C signal, and (d) is a
Figure 112003048560077-pat00001
Signal, (e)
Figure 112003048560077-pat00002
: SUM output value.

도 7은 CARRY의 구현에 사용되는 신호들의 파형도로서, (a)는

Figure 112003048560077-pat00003
신호, (b)는
Figure 112003048560077-pat00004
신호, (c)는
Figure 112003048560077-pat00005
신호, (d)는
Figure 112003048560077-pat00006
신호, (e)는
Figure 112003048560077-pat00007
: CARRY 출력값을 나타낸다.7 is a waveform diagram of signals used in the implementation of CARRY, where (a) is
Figure 112003048560077-pat00003
Signal, (b)
Figure 112003048560077-pat00004
Signal, (c)
Figure 112003048560077-pat00005
Signal, (d)
Figure 112003048560077-pat00006
Signal, (e)
Figure 112003048560077-pat00007
: Indicates CARRY output value.

도 8은 전광 가산기의 구현에 사용되는 신호들의 파형도로서, (a)는 A 신호, (b)는 B 신호, (c)는 C 신호, (d)는 SUM 출력값, (e)는 CARRY 출력값을 나타낸다.8 is a waveform diagram of signals used to implement an all-optical adder, where (a) is an A signal, (b) is a B signal, (c) is a C signal, (d) is a SUM output value, and (e) is a CARRY output value. Indicates.

*도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on main parts of drawing

SOA : 반도체 광증폭기 SUM : 합계 생성부SOA: Semiconductor optical amplifier SUM: Total generator

CARRY : 캐리 생성부 XOR : 전광 XOR 논리소자CARRY: Carry generation unit XOR: All-optical XOR logic element

NOR : 전광 NOR 논리소자NOR: All-optical NOR logic element

본 발명은 광정보처리용 반도체 광기능소자에 관한 것으로, 더욱 상세하게는 반도체 광증폭기(Semiconductor Optical Amplifiers : SOA)를 이용한 전광 가산기(All-Optical Full Adder)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor optical functional devices for optical information processing, and more particularly, to an all-optical full adder using semiconductor optical amplifiers (SOA).

최근의 폭발적인 인터넷 수요의 증가로 인한 대용량의 광통신 및 광정보 처리 네트워크의 구축의 필요성이 급속히 대두되고 있다. 이러한 요구 사항을 만족시키기 위해서는 전광 네트워크의 구성이 필수적이다. 현재의 광통신은 속도향상 및 정보처리 용량 증가뿐만 아니라 신호처리에서 여러 가지 기능성을 요구한다. 현재 광통신의 신호처리에는 일반적으로 단일 논리소자가 쓰이고 있다. 하지만, 단일 소자만으로는 증가하는 기능성 및 효율성에 대한 요구를 만족 시킬 수 없기 때문에 다목적 기능을 가지는 논리시스템이 요구된다.Due to the recent explosive increase in the demand of the Internet, the necessity of the construction of a large-capacity optical communication and optical information processing network is rapidly emerging. To meet these requirements, the construction of an all-optical network is essential. Current optical communication requires various functions in signal processing as well as speed increase and information processing capacity increase. Currently, a single logic element is generally used for signal processing of optical communication. However, because a single device alone cannot meet the demand for increased functionality and efficiency, a multi-functional logic system is required.

여러 가지 기능을 가지는 논리 시스템의 예로는 TOAD(terahertz optical asymmetric demultiplexer)를 이용한 전광 반가산기(half adder)[1], SOA에 기반을 둔 소자들을 이용한 전광 반가산기[2] 및 TOAD를 이용한 가산기(full adder)[3]가 있다. 이외에는 크게 알려진 바가 없으며, XOR, NOR 등의 여러 가지 단일 논리소자에 대해서만 연구가 이루어져 왔다. Examples of multifunctional logic systems include an all-optical half adder [1] using terahertz optical asymmetric demultiplexers (TOAD), an all-optical half adder [2] using SOA-based devices, and a full adder using TOAD. ) [3]. Other than that, little is known, and only a number of single logic devices such as XOR and NOR have been studied.

전가산기에 쓰이는 XOR 논리소자 및 NOR 논리소자들은 그 자체 만으로도 패킷 스위칭(packet switching)[4], 디시전 매이킹(decision making) 뿐만 아니라 멀티플렉싱(multiplexing), 디멀티플렉싱(demultiplexing) 등과 같은 뛰어난 연구적인 가치를 가진 핵심소자이다. XOR and NOR logic devices used for full adders are not only packet switching [4], decision making, but also excellent researches such as multiplexing and demultiplexing. It is a core device with value.

최근에는 UNI(ultrafast nonlinear interferometer)를 이용한 XOR[5], TOAD를 이용한 XOR[2], 새그낵 게이트(Sagnac Gate)를 이용한 XOR[6], 그리고 IWC (interferometric wavelength converter)를 이용한 XOR[7] 등 많은 연구 결과들이 있다. 그리고, NOR 논리소자에는 단일 SOA[8]와 결합된 SOA[9]가 이용되어 구현되었다. Recently, XOR [5] using ultrafast nonlinear interferometer (UN), XOR [2] using TOAD, XOR [6] using Sagnac Gate, and XOR [7] using IWC (interferometric wavelength converter) There are many studies. In addition, the SOA [9] combined with a single SOA [8] is implemented in the NOR logic device.

위에서 언급된 TOAD를 이용한 반가산기 및 가산기는 1 Gb/s의 동작 속도를 가진다. 그리고 핵심 구성요소가 광섬유(optical fiber)이므로 안정성이 나쁘고 구성이 복잡하며 다른 소자와 집적이 어렵다. 따라서, 고집적화 및 고속화를 요구하는 광연산 시스템에는 적용하기가 힘들다. 이에 비해서, SOA를 이용한 가산기는 안정적이고 시스템의 규모가 작으며 다른 광소자와의 결합이 용이할 뿐만 아니라, 편광과 파장의 무의존성이 가능하다는 장점들이 있다[6]. The half adder and adder using the TOAD mentioned above has an operating speed of 1 Gb / s. And since the key component is optical fiber, it is poor in stability, complex in configuration, and difficult to integrate with other devices. Therefore, it is difficult to apply to an optical operation system requiring high integration and high speed. On the other hand, the adder using SOA is stable, the system is small, it is easy to combine with other optical devices, and polarization and wavelength independence are possible [6].

따라서 상기한 문제점을 해결하기 위해 안출된 본 발명의 목적은 반도체 광증폭기의 이득포화 특성을 이용하여 전광 가산기를 구현하는데 있다.Accordingly, an object of the present invention devised to solve the above problems is to implement an all-optical adder using the gain saturation characteristics of a semiconductor optical amplifier.

상기한 목적을 달성하기 위하여, 본 발명은 덧셈을 위한 합계 생성부(SUM)와 덧셈시 자리수 올림을 위한 캐리 생성부(CARRY)를 포함하는 반도체 광증폭기를 이 용한 전광 가산기에 있어서, 상기 합계 생성부는 A신호와 B신호를 입력받아 배타논리합 연산을 수행하는 제1 전광 XOR 논리소자와, 상기 제1 전광 XOR 논리소자로부터의 출력과 C신호를 입력받아 배타논리합 연산을 수행하는 제2 전광 XOR 논리소자를 포함하며; 상기 캐리 생성부는 A신호와 B신호를 입력받아 부논리합 연산하는 제1 전광 NOR 논리소자와, A신호와 C신호를 입력받아 부논리합 연산하는 제2 전광 NOR 논리소자와, B신호와 C신호를 입력받아 부논리합 연산하는 제3 전광 NOR 논리소자와, 상기 제1, 제2 및 제3 전광 NOR 논리소자로부터의 출력들을 입력받아 부논리합 연산하는 제4 전광 NOR 논리소자를 포함하는 것을 특징으로 한다.In order to achieve the above object, the present invention in the all-optical adder using a semiconductor optical amplifier including a sum generation unit (SUM) for addition and a carry generation unit (CARRY) for raising the digits at the time of addition, The first all-optical XOR logic element that receives an A signal and a B signal and performs an exclusive logic operation, and the second all-optical XOR logic that receives an output from the first all-optical XOR logic element and a C signal and performs an exclusive logic operation. An element; The carry generation unit receives a first all-optical NOR logic element that receives the A and B signals and performs a negative logic sum operation, a second all-optical NOR logic element that receives the A and C signals and performs a negative logic sum, and performs a B signal and a C signal. And a third all-optical NOR logic element for receiving the negative logic sum operation and a fourth all-optical NOR logic element for performing the negative logic operation on the outputs of the first, second, and third all-optical NOR logic elements. .

또한, 상기 합계 생성부로부터의 출력신호는 입력신호의 합에서 1의 개수가 1개 또는 3개일 때 논리 1값을 가지고, 1의 개수가 0개 또는 2개일 때 논리 0값을 가지며, 상기 캐리 생성부로부터의 출력신호는 입력신호의 합에서 1의 개수가 2개 또는 3개일 때 논리 1값을 가지고, 1의 개수가 0개 또는 1개일 때 논리 0값을 가지는 것을 특징으로 한다. The output signal from the sum generating unit has a logical value of 1 when the number of 1s is 1 or 3 in the sum of the input signals, and has a logical value of 0 when the number of 1s is 0 or 2, and the carry The output signal from the generation unit has a logic value of 1 when the number of 1s is 2 or 3 in the sum of the input signals, and a logic value of 0 when the number of 1s is 0 or 1.

본 발명은 SOA의 이득포화 특성을 이용하는데, 이러한 이득포화 특성은 SOA에 주입되는 전류와 입사되는 조사신호 및 펌프신호로 조절이 가능하다. 따라서, 주입되는 전류의 양을 일정하게 고정하고 일정한 광세기를 갖는 조사신호를 입사하면서 펌프신호의 광세기를 변화시키면 전광 XOR 및 NOR 논리소자를 얻을 수 있다. The present invention utilizes the gain saturation characteristics of the SOA. The gain saturation characteristics can be controlled by the current injected into the SOA, the irradiation signal and the pump signal. Therefore, if the amount of injected current is fixed constantly and the light intensity of the pump signal is changed while incident the irradiation signal having a constant light intensity, all-optical XOR and NOR logic elements can be obtained.

본 발명에서는 SOA를 단일 광 트랜지스터처럼 이용하여 전광 가산기를 구현 하고 있다. 가산기의 진리표는 아래의 표 1과 같다. In the present invention, an all-optical adder is implemented using SOA as a single phototransistor. The truth table of the adder is shown in Table 1 below.

Figure 112003048560077-pat00008
Figure 112003048560077-pat00008

진리표에 맞추어 보면 가산기는 도 1과 같이 표현되는데, 덧셈을 위한 합계 생성부(이하 SUM이라 함)와 덧셈시 자리수 올림을 위한 캐리 생성부(이하 CARRY라 함)로 구성되며, 상기 SUM는 A신호와 B신호를 입력받아 배타논리합 연산을 수행하는 제1 전광 XOR 논리소자(XOR-1)와, 상기 제1 전광 XOR 논리소자(XOR-1)로부터의 출력과 C신호를 입력받아 배타논리합 연산을 수행하는 제2 전광 XOR 논리소자(XOR-2)를 포함하고, 상기 CARRY는 A신호와 B신호를 입력받아 부논리합 연산하는 제1 전광 NOR 논리소자(NOR-1)와, A신호와 C신호를 입력받아 부논리합 연산하는 제2 전광 NOR 논리소자(NOR-2)와, B신호와 C신호를 입력받아 부논리합 연산하는 제3 전광 NOR 논리소자(NOR-3)와, 상기 제1, 제2 및 제3 전광 NOR 논리소자로부터의 출력들을 입력받아 부논리합 연산하는 제4 전광 NOR 논리소자(NOR-4)를 포함한다. 여기서, C신호는 초기 캐리신호이다.According to the truth table, the adder is expressed as shown in FIG. 1, and includes a sum generating unit (hereinafter referred to as SUM) for addition and a carry generation unit (hereinafter referred to as CARRY) for raising the number of digits at the time of addition. And the first all-optical XOR logic element (XOR-1) that receives the B signal and performs the exclusive logic operation, and the output and the C signal from the first all-optical XOR logic element (XOR-1), and receives the exclusive logic operation. And a second all-optical XOR logic element (XOR-2) to be performed, wherein the CARRY receives a first and an all-optical NOR logic element (NOR-1) for performing a negative logic operation on the A and B signals, and the A and C signals. A second all-optical NOR logic element NOR-2 for receiving a negative logic sum and performing a negative logic sum, a third all-optical NOR logic element NOR-3 for receiving a negative logic sum and receiving a B signal and a C signal, and the first and second operations. A fourth all-optical NOR logic element (N) for receiving the outputs from the second and third all-optical NOR logic elements and performing a negative logic sum; OR-4). Here, the C signal is the initial carry signal.

도 2는 전광 가산기의 SUM 구현을 위한 구성도로서, SUM은 SOA의 XGM(Cross Gain Modulation) 특성을 가지는 2개의 전광 XOR 논리소자(XOR-1, XOR-2)를 이용하여 구현된다[10]. 2 is a configuration diagram for implementing an SUM of an all-optical adder, wherein the SUM is implemented using two all-optical XOR logic elements XOR-1 and XOR-2 having cross-modulation (XGM) characteristics of SOA [10]. .

먼저, A 신호와 B 신호가 각각 SOA-1의 조사신호단과 펌프신호단으로 주입되어

Figure 112003048560077-pat00009
을 얻을 수 있다. 그리고, A 신호와 B 신호가 각각 SOA-2의 펌프신호단과 조사신호단으로 주입되어
Figure 112003048560077-pat00010
를 얻을 수 있다. 그들의 출력인
Figure 112003048560077-pat00011
과
Figure 112003048560077-pat00012
가 합쳐지면, 즉
Figure 112003048560077-pat00013
의 값을 가지는 전광 XOR 논리소자의 동작특성이 얻어진다. 이러한 출력 신호는 다시 C 신호와 같이 제1 전광 XOR 논리소자(XOR-1)와 같은 방법으로 제2 전광 XOR 논리소자(XOR-2)로 주입되어 그들의 출력인
Figure 112003048560077-pat00014
과
Figure 112003048560077-pat00015
이 최종으로 합쳐지면 최종값인
Figure 112003048560077-pat00016
즉 가산기의 SUM 신호가 얻어진다.First, the A and B signals are injected into the SOA-1 irradiation signal stage and the pump signal stage, respectively.
Figure 112003048560077-pat00009
Can be obtained. The A and B signals are injected into the pump signal stage and the irradiation signal stage of the SOA-2, respectively.
Figure 112003048560077-pat00010
Can be obtained. Their output
Figure 112003048560077-pat00011
and
Figure 112003048560077-pat00012
Are combined, i.e.
Figure 112003048560077-pat00013
The operating characteristics of the all-optical XOR logic element having the value of are obtained. These output signals are again injected into the second all-optical XOR logic element XOR-2 in the same manner as the first all-optical XOR logic element XOR-1, like the C signal, and their output
Figure 112003048560077-pat00014
and
Figure 112003048560077-pat00015
Is summed up to the final value
Figure 112003048560077-pat00016
That is, the SUM signal of the adder is obtained.

도 3은 CARRY를 구현하기 위한 기본 구성도로서, CARRY는 SOA의 XGM 특성을 가지는 4개의 전광 NOR 논리소자(NOR-1, NOR-2, NOR-3, NOR-4)를 이용하여 구현된다. Figure 3 is a basic configuration for implementing CARRY, CARRY is implemented using four all-optical NOR logic elements (NOR-1, NOR-2, NOR-3, NOR-4) having the XGM characteristics of SOA.

A 신호와 B 신호가 합쳐진 다음 클락신호와 함께 각각 SOA-1의 조사신호단과 펌프신호단으로 주입되어 A와 B 신호의 NOR 값인 부울리안

Figure 112003048560077-pat00017
가 얻어진다. 이와 같이, B와 C 신호의 합이 SOA-2로 주입되어 부울리안
Figure 112003048560077-pat00018
가 얻어지고 C와 A 신호의 합이 SOA-3으로 주입되어 부울리안
Figure 112003048560077-pat00019
가 얻어진다. SOA-1, SOA-2, SOA-3으로부터 얻어진 값은 다시 합쳐진 다음 clock 신호와 함께 SOA-4로 주입되어
Figure 112003048560077-pat00020
의 NOR 값인
Figure 112003048560077-pat00021
가 얻어진다. 상기 얻어진 값은 가산기의 CARRY와 일치함을 알 수 있다.A and B signals are combined and then injected into the SOA-1 irradiation signal and pump signal stages together with the clock signal, respectively, a Boolean that is the NOR value of the A and B signals.
Figure 112003048560077-pat00017
Is obtained. In this way, the sum of the B and C signals is injected into SOA-2 to Boolean
Figure 112003048560077-pat00018
Is obtained and the sum of the C and A signals is injected into SOA-3
Figure 112003048560077-pat00019
Is obtained. The values from SOA-1, SOA-2, and SOA-3 are summed again and injected into SOA-4 with the clock signal.
Figure 112003048560077-pat00020
Is the NOR value of
Figure 112003048560077-pat00021
Is obtained. It can be seen that the obtained value is consistent with the CARRY of the adder.

도 4는 본 발명에 따른 전광 가산기를 구현하기 위한 실험도이다. 4 is an experimental view for implementing an all-optical adder according to the present invention.

도 4a를 참조하면, 모드잠김 광섬유 링레이저(mode-locked fiber ring laser)와 펄스생성기(pulse generator)를 이용하여 400ps(2.5 GHz)의 주기를 가지는 펄스 신호가 만들어졌다. 이때, 생성된 펄스의 폭은 30 ps 정도였다. 이렇게 만들어진 펄스 신호는 50:50 광섬유 결합기(coupler)에서 분리된 후 한쪽 광섬유를 진행하는 펄스신호는 100 ps 만큼 시간지연(delay) 되었다. 그리고, 시간지연이 주어진 신호와 그렇지 않은 신호가 같이 합해져서 1100 패턴을 가지는 10 Gb/s의 A 신호가 만들어졌다. 한편, 1100 패턴을 가지는 A 신호가 100 ps 만큼 시간지연 되어 0110 패턴을 가지는 B 신호가 만들어졌다. 역시 C 신호도 B 신호와 같은 방법으로 만들어졌다. 그리고, 클락신호는 1100 패턴의 A 신호를 1:2 광분리기를 이용해서 나누어 준 다음 한 부분을 200 ps 만큼 delay 주어 합쳐서 생성되며, 1111의 신호 패턴을 가진다. 여기에서, 펄스의 크기 및 신호의 속도를 고려하여 본 결과 신호 한 주기 속의 펄스 수는 4개로 제한된다. Referring to FIG. 4A, a pulse signal having a period of 400 ps (2.5 GHz) was generated by using a mode-locked fiber ring laser and a pulse generator. At this time, the width of the generated pulse was about 30 ps. The pulse signal thus produced was separated in a 50:50 fiber coupler, and the pulse signal propagating through one optical fiber was delayed by 100 ps. Then, the signal given the time delay and the signal without the other are added together to form a 10 Gb / s A signal having a 1100 pattern. Meanwhile, the A signal having the 1100 pattern was delayed by 100 ps, thereby making the B signal having the 0110 pattern. Again, the C signal is made in the same way as the B signal. The clock signal is generated by dividing an A signal having a 1100 pattern by using a 1: 2 optical splitter and then delaying one portion by 200 ps to have a signal pattern of 1111. Here, as a result of considering the magnitude of the pulse and the speed of the signal, the number of pulses in one cycle of the signal is limited to four.

도 5는 신호들의 조합을 설명하기 위한 도면으로, 가산기의 SUM 및 CARRY는 A, B, C 신호의 합 중 1의 개수에 의존한다. FIG. 5 is a diagram for explaining a combination of signals, in which SUM and CARRY of an adder depend on the number of 1s of the sum of A, B, and C signals.

SUM 신호의 경우 신호들의 합중 1이 홀수개 (1, 3) 일 때는 출력값은 논리 1이고 짝수개 (0, 2) 일 때는 출력값은 논리 0을 가진다. For the SUM signal, the output value is logical 1 when the sum of the signals is odd (1, 3) and the output value is logical 0 when the even number (0, 2) is even.

CARRY 신호의 경우 신호들의 합 중 1의 개수가 2 또는 3일 때는 출력값은 논리 1이고 0 또는 1일 때는 논리 0을 가진다. 따라서, 이러한 합이 모두 검토되도록 수의 조합을 고려하여 입력 신호들이 만들어졌다. 이와 같은 신호가 사용되었을 때 합의 조합은 1이 0개일 때, 1이 1개일 때, 1이 2개일 때, 그리고 1이 3개일 때를 모두를 만족한다.In the case of the CARRY signal, the output value is logical 1 when the number of 1s in the sum of the signals is 2 or 3, and has a logic 0 when 0 or 1. Thus, input signals were made by considering the combination of numbers such that all of these sums were examined. When such a signal is used, the combination of sums satisfies both when 1 is 0, when 1 is 1, when 1 is 2, and when 1 is 3.

본 발명에 따른 전광 가산기의 동작을 살펴보면 다음과 같다. Looking at the operation of the all-optical adder according to the present invention.

도 4b를 참조하면, 전광 가산기 중의 하나인 SUM의 역할을 하는 2개의 전광 XOR 논리소자(XOR-1, XOR-2)는 다음과 같은 방법으로 구현되는데, XOR-1는 SOA-1과 SOA-2로 이루어지고, XOR-2는 SOA-3와 SOA-4로 이루어진다.Referring to FIG. 4B, two all-optical XOR logic elements XOR-1 and XOR-2 serving as SUM, which are one of all-optical adders, are implemented in the following manner, and XOR-1 is represented by SOA-1 and SOA-. 2, XOR-2 consists of SOA-3 and SOA-4.

SOA-1에서는 A 신호가 조사신호, 그리고 B 신호가 펌프신호의 역할을 하며 SOA-2에서는 A 신호가 펌프신호, 그리고 B 신호가 조사신호의 역할을 한다. In SOA-1, the A signal serves as the irradiation signal and the B signal serves as the pump signal. In SOA-2, the A signal serves as the pump signal and the B signal serves as the irradiation signal.

먼저, SOA-1에서 부울리안

Figure 112003048560077-pat00022
가 만들어지고 SOA-2에서 부울리안
Figure 112003048560077-pat00023
가 만들어진 후 더해져서
Figure 112003048560077-pat00024
가 얻어진다 [10]. 이렇게 합해진 신호인 XOR-1의 출력신호와 C 신호는 각각 펌프신호와 조사신호로 사용되어 SOA-3으로 주입되었다. 그리고, XOR-1에서 나오는 출력신호와 C 신호는 각각 조사신호 및 펌프신호로 사용되어 SOA-4로 주입되었다. First, Booleans at SOA-1
Figure 112003048560077-pat00022
Is created and Boolean at SOA-2
Figure 112003048560077-pat00023
After it was added
Figure 112003048560077-pat00024
Is obtained [10]. The summed signal and the output signal of XOR-1 were used as pump signal and irradiation signal, respectively, and injected into SOA-3. The output signal and the C signal from XOR-1 were used as the irradiation signal and the pump signal, respectively, and injected into SOA-4.

SOA-3에서 부울리안

Figure 112003048560077-pat00025
이 얻어지고 SOA-4에서
Figure 112003048560077-pat00026
가 얻어진다. 이렇게 얻어진 각각의 출력신호는 더해져서
Figure 112003048560077-pat00027
=
Figure 112003048560077-pat00028
, 즉 SUM이 얻어진다. 이렇게 합해진 신호는 20 Gb/s의 광검출기(Photo-detector)에 연결된 20 Gb/s의 오실로스코프(oscilloscope)로 측정되었다. Boolean on SOA-3
Figure 112003048560077-pat00025
Is obtained from SOA-4
Figure 112003048560077-pat00026
Is obtained. Each output signal thus obtained is added
Figure 112003048560077-pat00027
=
Figure 112003048560077-pat00028
That is, SUM is obtained. The combined signal was measured with a 20 Gb / s oscilloscope connected to a 20 Gb / s photo-detector.

도 6은 XOR-1과 XOR-2를 이용하여 만든

Figure 112003048560077-pat00029
와 SUM 출력값이다. 6 is made using XOR-1 and XOR-2
Figure 112003048560077-pat00029
And SUM output value.

도 6에서 보는 바와 같이, 1100의 패턴을 가지는 A 신호와 0110 패턴을 가지는 B 신호, 그리고 0110 패턴을 가지는 C 신호를 SUM 구현기에 주입했을 때 1100의 패턴을 가지는 출력신호 즉 SUM이 측정되었다. As shown in FIG. 6, when an A signal having a pattern of 1100, a B signal having a 0110 pattern, and a C signal having a 0110 pattern were injected into a SUM implementer, an output signal having a pattern of 1100, that is, a SUM was measured.

출력신호에서와 같이 입력신호의 합에서 1의 개수가 1과 3, 즉 홀수일 때 출력신호는 논리 1을 가지며, 입력신호의 합에서 1의 개수가 0과 2, 즉 짝수일 때 출력신호는 논리 0을 가진다. 이와 같은 결과는 표 1의 SUM과 일치하므로 전광 가산기의 SUM 특성이 실험적으로 입증되었다. As in the output signal, the output signal has logic 1 when the number of 1s in the sum of the input signals is 1 and 3, that is, the odd number, and when the number of 1s in the sum of the input signals is 0 and 2, that is even, the output signal is Has a logical zero. These results are consistent with the SUM of Table 1, so the SUM characteristics of the all-optical adder have been experimentally verified.

도 4c를 참조하면, 전광 가산기의 CARRY의 역할을 하는 4개의 전광 NOR 논리소자(NOR-1, NOR-2, NOR-3, NOR-4)의 구현 방법으로, NOR-1은 SOA-5로 이루어지고, NOR-2은 SOA-6로 이루어지고, NOR-3은 SOA-7로 이루어지고, NOR-4은 SOA-8로 이루어진다.Referring to FIG. 4C, a method of implementing four all-optical NOR logic elements NOR-1, NOR-2, NOR-3, and NOR-4 serving as a CARRY of an all-optical adder, wherein NOR-1 is defined as SOA-5. NOR-2 consists of SOA-6, NOR-3 consists of SOA-7, and NOR-4 consists of SOA-8.

먼저, 1100 패턴의 A 신호를 1:2 광분리기를 이용해서 나누어 준 다음 한 부분을 200 ps 만큼 delay 주어 합쳐서 1111 패턴의 클락 신호를 만들어 주었다. A와 B의 합해진 신호인 A+B는 펌프 신호로 클락 신호는 조사 신호로 각각 사용되어 SOA-5로 주입되었다. First, the A signal of the 1100 pattern was divided by using a 1: 2 optical splitter, and then one part was delayed by 200 ps to add a 1111 pattern clock signal. The combined signal of A and B, A + B, is the pump signal and the clock signal is used as the probe signal and injected into SOA-5.

SOA-5에서 출력되는 신호는 A와 B의 NOR 즉

Figure 112003048560077-pat00030
이다. B와 C의 합해진 신호인 B+C는 SOA-5와 같은 방법으로 SOA-6으로 주입되었다. SOA-6에서 출력되는 신호는 B와 C의 NOR, 즉
Figure 112003048560077-pat00031
이다. 그리고, C와 A의 합해진 신호인 C+A는 SOA-7로 주입되어 출력되는 C와 A의 NOR, 즉
Figure 112003048560077-pat00032
이 얻어졌다. The signal output from SOA-5 is the NOR of A and B,
Figure 112003048560077-pat00030
to be. The combined signal of B and C, B + C, was injected into SOA-6 in the same way as SOA-5. The signal output from SOA-6 is the NOR of B and C,
Figure 112003048560077-pat00031
to be. C + A, the combined signal of C and A, is injected into SOA-7 and outputs NOR of C and A, that is,
Figure 112003048560077-pat00032
Was obtained.

SOA-5, SOA-6, SOA-7에서 출력되는 신호들은 다시 합해진 다음 클락 신호와 함께 SOA-8로 주입되었다. SOA-8에서 형성되는 신호는

Figure 112003048560077-pat00033
의 NOR 값인
Figure 112003048560077-pat00034
, 즉 전광 가산기의 CARRY이다. The signals output from SOA-5, SOA-6, and SOA-7 were summed again and then injected into SOA-8 with the clock signal. The signal formed by the SOA-8
Figure 112003048560077-pat00033
Is the NOR value of
Figure 112003048560077-pat00034
That is, CARRY of the all-optical adder.

도 7 (a)-(e)는 SOA-5, SOA-6, SOA-7의 출력값, 그들의 합, 그리고 CARRY 출력값이다. 7 (a)-(e) are output values of SOA-5, SOA-6, and SOA-7, their sums, and CARRY output values.

도 7에서 보는 바와 같이, 1100의 패턴을 가지는 A 신호, 0110 패턴을 가지는 B 신호, 그리고 0110 패턴을 가지는 C 신호를 CARRY 구현기에 주입했을 때 0110의 패턴을 가지는 출력신호 즉 CARRY가 측정되었다. 출력신호에서와 같이 입력신호의 합에서 1의 개수가 2 또는 3, 즉 2 이상일 때 출력신호는 논리 1을 가지며, 입력신호의 합에서 1의 개수가 0 또는 1, 즉 2 미만일 때 출력신호는 논리 0을 가진다. 이와 같은 결과는 표 1의 CARRY와 일치하므로 전광 가산기의 CARRY 특성이 실험적으로 입증되었다. As shown in FIG. 7, when an A signal having a pattern of 1100, a B signal having a 0110 pattern, and a C signal having a 0110 pattern were injected into a CARRY implementer, an output signal having a pattern of 0110, that is, CARRY, was measured. As in the output signal, the output signal has a logic 1 when the number of 1s in the sum of the input signals is 2 or 3, that is, 2 or more, and when the number of 1s in the sum of the input signals is 0 or 1, that is, less than 2 Has a logical zero. These results are consistent with the CARRY of Table 1, so the CARRY characteristics of the all-optical adder have been experimentally demonstrated.

도 8(a)-(e)는 동시 구현된 전광 가산기의 입력신호 A, B, C, SUM 출력값, 그리고 CARRY 출력값이다. SUM과 CARRY의 결과값은 모두 전광 가산기의 진리표인 표 1과 일치한다. 8 (a) to 8 (e) show input signals A, B, C, SUM output value, and CARRY output value of the all-optical adder simultaneously implemented. The results of SUM and CARRY both agree with Table 1, the truth table of the all-optical adder.

본 발명에 따르면, 반도체 광증폭기(SOA)의 이득포화 특성을 이용하여 전광 가산기를 구현할 수 있다. 이러한 이득포화 특성은 SOA에 주입되는 전류와 입사되는 조사신호 및 펌프신호로 조절이 가능하다. 따라서, 주입되는 전류의 양을 일정하게 고정하고 일정한 광세기를 갖는 조사신호를 입사하면서 펌프신호의 광세기를 변화시키면 전광 XOR 및 NOR 논리소자를 얻을 수 있다.
According to the present invention, an all-optical adder can be implemented using gain saturation characteristics of a semiconductor optical amplifier (SOA). This gain saturation characteristic can be adjusted by the current injected into the SOA, the incident signal and the pump signal. Therefore, if the amount of injected current is fixed constantly and the light intensity of the pump signal is changed while incident the irradiation signal having a constant light intensity, all-optical XOR and NOR logic elements can be obtained.

- 참고문헌 -- references -

[1] A. J. Poustie, K. J. Blow, A. E. Kelly, and R. J. Manning, "All-optical binary half adder," Opt. Commun., Vol. 156, No. 1-3, pp. 22-26, 1998. [1] AJ Poustie, KJ Blow, AE Kelly, and RJ Manning, "All-optical binary half adder," Opt. Commun. , Vol. 156, No. 1-3, pp. 22-26, 1998.

[2] J. H. Kim, Y. T. Byun, Y. M. Jhon, S. Lee, D. H. Woo, S. H. Kim, "All-optical half adder using semiconductor optical amplifier based devices," Opt. Commun., Vol. 218, No. 4-6, pp. 345-349, 2003. [2] JH Kim, YT Byun, YM Jhon, S. Lee, DH Woo, SH Kim, "All-optical half adder using semiconductor optical amplifier based devices," Opt. Commun. , Vol. 218, No. 4-6, pp. 345-349, 2003.

[3] A. J. Poustie, K. J. Blow, A. E. Kelly, and R. J. Manning, "All-optical full adder with bit-differential delay," Opt. Commun., Vol. 168, No. 1-4, pp. 89-93, 1999. [3] AJ Poustie, KJ Blow, AE Kelly, and RJ Manning, "All-optical full adder with bit-differential delay," Opt. Commun. , Vol. 168, No. 1-4, pp. 89-93, 1999.

[4] T. Fjelde, A. Kloch, D. Wolfson, B. Dagens, A. Coquelin, I. Guillemot, F. Gaborit, F. Poingt, and M. Renaud, "Novel Scheme for Simple Label-Swapping Employing XOR Logic in an Integrated Interferometric Wavelength Converter," IEEE Photonics Tech. Lett., Vol. 13, No. 7, pp. 750- 752, 2001. [4] T. Fjelde, A. Kloch, D. Wolfson, B. Dagens, A. Coquelin, I. Guillemot, F. Gaborit, F. Poingt, and M. Renaud, "Novel Scheme for Simple Label-Swapping Employing XOR Logic in an Integrated Interferometric Wavelength Converter, " IEEE Photonics Tech. Lett., Vol. 13, No. 7, pp. 750-752, 2001.

[5] C. Bintjas, M. Kalyvas, G. Theophilopoulos, T. Stathopoulos, H. Avramopoulos, L. Occhi, L. Schares, G. Guekos, S. Hansmann, and R. Dall'Ara, "20 Gb/s All-Optical XOR with UNI Gate," IEEE Photonics Tech. Lett., Vol. 12, No. 7, pp. 834-836, 2000. [5] C. Bintjas, M. Kalyvas, G. Theophilopoulos, T. Stathopoulos, H. Avramopoulos, L. Occhi, L. Schares, G. Guekos, S. Hansmann, and R. Dall'Ara, "20 Gb / s All-Optical XOR with UNI Gate, " IEEE Photonics Tech. Lett., Vol. 12, No. 7, pp. 834-836, 2000.

[6] T. Houbavlis, K. Zoiros, A. Hatziefremidis, H. Avramopoulos, L. Occhi, G. Guekos, S. Hansmann, H. Burkhard, and R. Dall'Ara, "10 Gbit/s all-optical Boolean XOR with SOA fiber Sagnac gate," Electron. Lett., Vol. 35, No. 19, pp. 1650-1652, 1999. [6] T. Houbavlis, K. Zoiros, A. Hatziefremidis, H. Avramopoulos, L. Occhi, G. Guekos, S. Hansmann, H. Burkhard, and R. Dall'Ara, "10 Gbit / s all-optical Boolean XOR with SOA fiber Sagnac gate, " Electron. Lett. , Vol. 35, No. 19, pp. 1650-1652, 1999.

[7] T. Fjelde, D. Wolfson, A. Kloch, B. Dagens, A. Coquelin, I. Guillemot, F. Gaborit, F. Poingt, and M. Renaud, "Demonstration of 20 Gbit/s all-optical logic XOR in integrated SOA-based interferometric wavelength converter," Electron. Lett., Vol. 36, No. 22, pp. 1863-1864, 2000. [7] T. Fjelde, D. Wolfson, A. Kloch, B. Dagens, A. Coquelin, I. Guillemot, F. Gaborit, F. Poingt, and M. Renaud, "Demonstration of 20 Gbit / s all-optical logic XOR in integrated SOA-based interferometric wavelength converter, " Electron. Lett. , Vol. 36, No. 22, pp. 1863-1864, 2000.

[8] A. Sharaiha, H. W. Li, F. Marchese, and J. Le Bihan, "All-Optical Logic NOR Gate using a Semiconductor Laser Amplifier," Electron. Lett., Vol. 33, No. 4, pp. 323-325, 1997. [8] A. Sharaiha, HW Li, F. Marchese, and J. Le Bihan, "All-Optical Logic NOR Gate using a Semiconductor Laser Amplifier," Electron. Lett. , Vol. 33, No. 4, pp. 323-325, 1997.

[9] A. Hamie, A. Sharaiha, M. Guegan, B. Pucel, "All-optical logic NOR gate using two-cascaded semiconductor optical amplifiers," IEEE Photonics Tech. Lett., Vol. 14, No. 10, pp. 1439-1441, 2002. [9] A. Hamie, A. Sharaiha, M. Guegan, B. Pucel, "All-optical logic NOR gate using two-cascaded semiconductor optical amplifiers," IEEE Photonics Tech. Lett., Vol. 14, No. 10, pp. 1439-1441, 2002.

[10] J. H. Kim, Y. M. Jhon, Y. T. Byun, S. Lee, D. H. Woo, S. H. Kim, "All-optical XOR gate using semiconductor optical amplifiers without additional input beam," IEEE Photonics Tech. Lett., Vol. 14, No. 10, pp. 1436-1438, 2002. [10] JH Kim, YM Jhon, YT Byun, S. Lee, DH Woo, SH Kim, "All-optical XOR gate using semiconductor optical amplifiers without additional input beam," IEEE Photonics Tech. Lett., Vol. 14, No. 10, pp. 1436-1438, 2002.

Claims (6)

덧셈을 위한 합계 생성부(SUM)와 덧셈시 자리수 올림을 위한 캐리 생성부(CARRY)를 포함하는 반도체 광증폭기를 이용한 전광 가산기에 있어서,In the all-optical adder using a semiconductor optical amplifier including a sum generation unit (SUM) for addition and a carry generation unit (CARRY) for raising the number of digits at the time of addition, 상기 합계 생성부는 A신호와 B신호를 입력받아 배타논리합 연산을 수행하며 제1 반도체 광증폭기와 제2 반도체 광증폭기로 이루어진 제1 전광 XOR 논리소자와, 상기 제1 전광 XOR 논리소자로부터의 출력과 C신호를 입력받아 배타논리합 연산을 수행하며 제3 반도체 광증폭기와 제4 반도체 광증폭기로 이루어진 제2 전광 XOR 논리소자를 포함하며;The sum generating unit receives an exclusive logic operation by receiving the A and B signals, and includes a first all-optical XOR logic device including a first semiconductor optical amplifier and a second semiconductor optical amplifier, an output from the first all-optical XOR logic device, and A second all-optical XOR logic element consisting of a third semiconductor optical amplifier and a fourth semiconductor optical amplifier, the exclusive logic operation being received by receiving the C signal; 상기 캐리 생성부는 A신호와 B신호를 입력받아 부논리합 연산하며 제5 반도체 광증폭기로 이루어진 제1 전광 NOR 논리소자와, A신호와 C신호를 입력받아 부논리합 연산하며 제6 반도체 광증폭기로 이루어진 제2 전광 NOR 논리소자와, B신호와 C신호를 입력받아 부논리합 연산하며 제7 반도체 광증폭기로 이루어진 제3 전광 NOR 논리소자와, 상기 제1, 제2 및 제3 전광 NOR 논리소자로부터의 출력들을 입력받아 부논리합 연산하며 제8 반도체 광증폭기로 이루어진 제4 전광 NOR 논리소자를 포함하는 것을 특징으로 하는 반도체 광증폭기를 이용한 전광 가산기.The carry generation unit receives an A signal and a B signal and performs a negative logic sum operation. The carry generation unit receives a first all-optical NOR logic device including a fifth semiconductor optical amplifier, and receives an A signal and a C signal, and performs a negative logic sum on the sixth semiconductor optical amplifier. A second all-optical NOR logic element, a third all-optical NOR logic element consisting of a seventh semiconductor optical amplifier and a negative logic sum operation for receiving a B signal and a C signal from the first, second and third all-optical NOR logic elements And an fourth all-optical NOR logic element comprising an eighth semiconductor optical amplifier. 청구항 1에 있어서,The method according to claim 1, 상기 합계 생성부로부터의 출력신호는 입력신호의 합에서 1의 개수가 1개 또는 3개일 때 논리 1값을 가지고, 1의 개수가 0개 또는 2개일 때 논리 0값을 가지며,The output signal from the sum generator has a logical value of 1 when the number of 1s is 1 or 3 in the sum of the input signals, and has a logical value of 0 when the number of 1s is 0 or 2, 상기 캐리 생성부로부터의 출력신호는 입력신호의 합에서 1의 개수가 2개 또는 3개일 때 논리 1값을 가지고, 1의 개수가 0개 또는 1개일 때 논리 0값을 가지는 것을 특징으로 하는 반도체 광증폭기를 이용한 전광 가산기. The output signal from the carry generation unit has a logic value of 1 when the number of 1s is 2 or 3 in the sum of the input signals, and a logic value of 0 when the number of 1s is 0 or 1 All-optical adder using optical amplifier. 삭제delete 청구항 1에 있어서, The method according to claim 1, 제1 반도체 광증폭기에는 A신호와 B신호가 각각 조사신호와 펌프신호로 주입되어 부울리안
Figure 112005067767170-pat00035
가 얻어지고, 제2 반도체 광증폭기에는 A신호와 B신호가 각각 펌프신호와 조사신호로 주입되어 부울리안
Figure 112005067767170-pat00036
가 얻어지고, 제3 반도체 광증폭기에는 상기 제1 및 제2 반도체 광증폭기 출력의 합
Figure 112005067767170-pat00037
과 C신호가 각각 펌프신호와 조사신호로 주입되어 부울리안
Figure 112005067767170-pat00038
이 얻어지고, 제4 반도체 광증폭기에는 상기 제1 및 제2 반도체 광증폭기 출력의 합
Figure 112005067767170-pat00039
과 C신호가 각각 조사신호와 펌프신호로 주입되어
Figure 112005067767170-pat00040
가 얻어지며, 상기 제3 및 제4 반도체 광증폭기로부터 얻어진 각각의 출력신호는 더해져서 부울리안
Figure 112005067767170-pat00041
이 얻어지는 것을 특징으로 하는 반도체 광증폭기를 이용한 전광 가산기. A and B signals are injected into the first semiconductor optical amplifier as the irradiation signal and the pump signal, respectively.
Figure 112005067767170-pat00035
A signal and an A signal are injected into the second semiconductor optical amplifier as the pump signal and the irradiation signal, respectively.
Figure 112005067767170-pat00036
Is obtained, and the third semiconductor optical amplifier has a sum of the outputs of the first and second semiconductor optical amplifiers.
Figure 112005067767170-pat00037
Boolean signals are injected into the pump and probe signals, respectively,
Figure 112005067767170-pat00038
Is obtained, and the fourth semiconductor optical amplifier has a sum of the outputs of the first and second semiconductor optical amplifiers.
Figure 112005067767170-pat00039
And C signals are injected into the irradiation signal and the pump signal, respectively.
Figure 112005067767170-pat00040
Is obtained, and each output signal obtained from the third and fourth semiconductor optical amplifiers is added to a Boolean.
Figure 112005067767170-pat00041
The all-optical adder using the semiconductor optical amplifier characterized by the above-mentioned. 청구항 1에 있어서,The method according to claim 1, 제5 반도체 광증폭기에는 A+B 신호와 클락신호가 각각 펌프신호와 조사신호로 주입되어
Figure 112005067767170-pat00042
이 얻어지고, 제6 반도체 광증폭기에는 B+C 신호와 클락신호가 각각 펌프신호와 조사신호로 주입되어
Figure 112005067767170-pat00043
이 얻어지고, 제7 반도체 광증폭기에는 C+A 신호와 클락신호가 각각 펌프신호와 조사신호로 주입되어
Figure 112005067767170-pat00044
이 얻어지며, 제8 반도체 광증폭기에는 상기 제5, 제6 및 제7 반도체 광증폭기로부터 얻어진 출력신호들과 클락신호가 각각 펌프신호와 조사신호로 주입되어 부울리안
Figure 112005067767170-pat00045
이 얻어지는 것을 특징으로 하는 반도체 광증폭기를 이용한 전광 가산기. In the fifth semiconductor optical amplifier, an A + B signal and a clock signal are injected as a pump signal and an irradiation signal, respectively.
Figure 112005067767170-pat00042
The sixth semiconductor optical amplifier is supplied with a B + C signal and a clock signal as a pump signal and an irradiation signal, respectively.
Figure 112005067767170-pat00043
The seventh semiconductor optical amplifier is supplied with a C + A signal and a clock signal as a pump signal and an irradiation signal, respectively.
Figure 112005067767170-pat00044
The output signal and the clock signal obtained from the fifth, sixth, and seventh semiconductor optical amplifiers are respectively injected into the eighth semiconductor optical amplifier as the pump signal and the irradiation signal, respectively, to obtain a Boolean.
Figure 112005067767170-pat00045
The all-optical adder using the semiconductor optical amplifier characterized by the above-mentioned. 청구항 4 또는 청구항 5에 있어서,The method according to claim 4 or 5, A신호는 400ps의 주기와 30ps의 펄스 폭을 가지는 펄스 신호를 생성하고 상기 생성된 펄스 신호를 광섬유결합기에 입사하여 나누어준 다음에 한 부분을 약 100ps 만큼 시간지연시킨후 시간지연이 주어진 신호와 그렇지 않은 신호를 다시 합쳐서 얻어지고, B신호와 C신호는 A신호를 100ps 만큼 시간지연시킴으로써 생성되고, 클락신호는 A신호를 1:2 광분리기를 이용해서 나누어준 다음에 한 부분을 200 ps 만큼 시간지연시킨후 합쳐서 생성되며, 여기서 상기 A신호, B신호, C신호 및 클락신호는 각각 1100패턴, 0110 패턴, 0110 패턴 및 1111패턴을 가지는 것을 특징으로 하는 반도체 광증폭기를 이용한 전광 가산기. The A signal generates a pulse signal having a period of 400ps and a pulse width of 30ps, divides the generated pulse signal into an optical fiber coupler, divides one portion by about 100ps, and then gives a time delay. This signal is obtained by combining the unsigned signals, and the B and C signals are generated by time delaying the A signal by 100 ps, and the clock signal is divided by using a 1: 2 optical splitter and then one portion is timed by 200 ps. And adding the delayed signals, wherein the A, B, C, and clock signals have 1100 patterns, 0110 patterns, 0110 patterns, and 1111 patterns, respectively.
KR1020030093617A 2003-12-19 2003-12-19 All-Optical Full Adder by Using Semiconductor Optical Amplifiers KR100570799B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030093617A KR100570799B1 (en) 2003-12-19 2003-12-19 All-Optical Full Adder by Using Semiconductor Optical Amplifiers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030093617A KR100570799B1 (en) 2003-12-19 2003-12-19 All-Optical Full Adder by Using Semiconductor Optical Amplifiers

Publications (2)

Publication Number Publication Date
KR20050061971A KR20050061971A (en) 2005-06-23
KR100570799B1 true KR100570799B1 (en) 2006-04-13

Family

ID=37254237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030093617A KR100570799B1 (en) 2003-12-19 2003-12-19 All-Optical Full Adder by Using Semiconductor Optical Amplifiers

Country Status (1)

Country Link
KR (1) KR100570799B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9239703B2 (en) 2013-07-10 2016-01-19 SK Hynix Inc. Full adder circuit

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102566966B (en) * 2011-12-31 2014-10-15 天津大学 Nonlinear polarization rotation effect based all-optical adding and subtracting device
CN102882513B (en) * 2012-10-09 2015-04-15 北京大学 Full adder circuit and chip

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9239703B2 (en) 2013-07-10 2016-01-19 SK Hynix Inc. Full adder circuit

Also Published As

Publication number Publication date
KR20050061971A (en) 2005-06-23

Similar Documents

Publication Publication Date Title
Wang et al. All-optical clocked flip-flops and binary counting operation using SOA-based SR latch and logic gates
Dorren et al. Optical packet switching and buffering by using all-optical signal processing methods
CN109459816B (en) Silicon-based optical arbitrary waveform generation chip
JP2009510921A (en) All-optical method and system
Kaur et al. Ultrahigh speed reconfigurable logic operations based on single semiconductor optical amplifier
CN102681287B (en) Full optical code type conversion system based on stimulated Brillouin scattering effect
KR100418654B1 (en) All-Optical XOR Gate by using Semiconductor Optical Amplifier
KR100570799B1 (en) All-Optical Full Adder by Using Semiconductor Optical Amplifiers
KR20030028674A (en) Emboding equipment for an all-optical OR gate by using the semiconductor optical amplifiers
Martinez et al. All optical N-bit XOR gate with feedback for optical packet header processing
Ji et al. Simulation of an all-optical XOR gate with a semiconductor optical amplifier Mach-Zehnder interferometer sped up by a continuous-wave assistant light
Said et al. Semiconductor optical amplifier nonlinearities and their applications for next generation of optical networks
JP3805286B2 (en) Method and apparatus for realizing all-optical half-adder using semiconductor optical amplifier
Dagens et al. SOA-based devices for all-optical signal processing
Nahata et al. All optical full-adder and full-subtractor using semiconductor optical amplifiers and all-optical logic gates
Zahir et al. Design and simulation of 30 Gbps optical half-adder and half-subtractor using highly nonlinear fibers
Kumar et al. All-optical half adder using a PPLN waveguide and an SOA
Gutiérrez-Castrejón et al. Pattern-effect reduction using a cross-gain modulated holding beam in semiconductor optical in-line amplifier
CN110784194B (en) All-optical D trigger based on single micro-ring resonator optical switch
Takara et al. Integrated optical time-division-multiplexer based on planar lightwave circuit
Zhou et al. Novel ultrafast all-optical XOR scheme based on Sagnac interferometric structure
Said et al. Performance evaluation of wavelength conversion using a wideband semiconductor optical amplifier at 40 gbit/s
Wang et al. Simple AND gate implementation for optical packet switching networks
Gayen Optical Multiplexer
KR100523871B1 (en) Emboding Equipment and Its Method for an all-optical NOR gate using gain saturation of a semiconductor optical amplifier

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130401

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee