KR100569266B1 - Lower substrate structure in lcd - Google Patents
Lower substrate structure in lcd Download PDFInfo
- Publication number
- KR100569266B1 KR100569266B1 KR1019990061685A KR19990061685A KR100569266B1 KR 100569266 B1 KR100569266 B1 KR 100569266B1 KR 1019990061685 A KR1019990061685 A KR 1019990061685A KR 19990061685 A KR19990061685 A KR 19990061685A KR 100569266 B1 KR100569266 B1 KR 100569266B1
- Authority
- KR
- South Korea
- Prior art keywords
- bus line
- gate
- lower substrate
- thin film
- film transistor
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
- G02F1/13378—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by treatment of the surface, e.g. embossing, rubbing or light irradiation
- G02F1/133784—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by treatment of the surface, e.g. embossing, rubbing or light irradiation by rubbing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Spectroscopy & Molecular Physics (AREA)
Abstract
본 발명은 박막 트랜지스터 부분의 러빙 불량을 개선하여, 액정 표시 장치의 화질 특성을 개선할 수 있는 액정 표시 장치의 하부 기판 구조를 개시한다. 개시된 본 발명은, 하부 기판; 하부 기판상에 소정 방향으로 연장된 게이트 버스 라인; 상기 게이트 버스 라인과 실질적으로 수직인 방향으로 연장되어, 상기 게이트 버스 라인과 함께 단위 화소를 한정하는 데이터 버스 라인; 상기 데이터 버스 라인과의 교차점 부근의 게이트 버스 라인 상부에 배치되는 박막 트랜지스터; 상기 박막 트랜지스터의 소정 부분과 콘택되면서 상기 단위 화소 공간에 배치되는 화소 전극; 상기 하부 기판 결과물 상부에 배치되며 소정 방향으로 러빙된 배향막을 포함하며, 상기 박막 트랜지스터는, 게이트 버스 라인으로 부터 단위 화소쪽으로 소정 길이만큼, 배향막의 러빙 방향과 평행한 방향으로 연장되는 게이트 전극과, 상기 게이트 전극 상부에 오버랩되는 액티브층과, 액티브층의 일측과 콘택되면서 데이타 버스 라인로 부터 연장되고 상기 게이트 전극과 수직을 이루도록 형성되는 소오스 전극 및 액티브층의 타측과 콘택되며 상기 게이트 전극과 수직을 이루도록 형성되고 상기 화소 전극과도 콘택되는 드레인 전극을 포함하는 것을 특징으로 한다. The present invention discloses a lower substrate structure of a liquid crystal display device capable of improving rubbing defects in a portion of the thin film transistor, thereby improving image quality characteristics of the liquid crystal display device. The present invention discloses a lower substrate; A gate bus line extending in a predetermined direction on the lower substrate; A data bus line extending in a direction substantially perpendicular to the gate bus line to define a unit pixel together with the gate bus line; A thin film transistor disposed over the gate bus line near an intersection point with the data bus line; A pixel electrode in contact with a predetermined portion of the thin film transistor and disposed in the unit pixel space; An alignment layer disposed on the lower substrate resultant and rubbed in a predetermined direction, wherein the thin film transistor includes: a gate electrode extending in a direction parallel to the rubbing direction of the alignment layer by a predetermined length from the gate bus line toward the unit pixel; An active layer overlapping the gate electrode, a source electrode extending from the data bus line while being in contact with one side of the active layer and being perpendicular to the gate electrode, and being in contact with the other side of the active layer and being perpendicular to the gate electrode. And a drain electrode formed to be formed and contacting the pixel electrode.
Description
도 1은 종래의 액티브 매트릭스 타입 액정 표시 소자의 단위 화소를 나타낸 평면도.1 is a plan view showing unit pixels of a conventional active matrix liquid crystal display device.
도 2는 본 발명에 따른 액정 표시 장치의 박막 트랜지스터 구조를 나타낸 평면도.2 is a plan view showing a thin film transistor structure of the liquid crystal display according to the present invention.
(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)
20 - 하부 기판 21 - 게이트 버스 라인20-Bottom Board 21-Gate Bus Line
21a - 게이트 전극 22 - 데이터 버스 라인 21a-gate electrode 22-data bus line
22a - 소오스 전극 22b - 드레인 전극22a-
25 - 박막 트랜지스터 25a - 액티브층25-
27 - 화소 전극 27-pixel electrode
본 발명은 액정 표시 장치의 하부 기판 구조에 관한 것으로, 보다 구체적으로는, 러빙 균일도를 개선할 수 있는 액정 표시 장치의 박막 트랜지스터 구조에 관한 것이다.The present invention relates to a lower substrate structure of a liquid crystal display device, and more particularly, to a thin film transistor structure of a liquid crystal display device capable of improving rubbing uniformity.
일반적으로, 액정 표시 소자에 있어서, 액티브 매트릭스형 액정 표시 소자는 고속 응답성을 갖고, 많은 화소의 갯수를 갖는다. 이에 따라, 디스플레이 화면의 고 화질화, 대형화, 컬러 화면화등을 실현하는 특성을 지니며, 휴대형 TV, 노트북 PC, 자동차 항법 장치등에 이용된다. Generally, in the liquid crystal display element, the active matrix liquid crystal display element has a high speed response and has a large number of pixels. As a result, the display screen has high characteristics such as high image quality, large size, and color screen, and is used in portable TVs, notebook PCs, automobile navigation systems, and the like.
이러한 액티브 매트릭스형 액정 표시 소자에서, 화소 전극을 선택적으로 온/ 오프시키기 위하여 게이트 라인과 데이타 라인이 교차하는 점에 다이오드나 박막 트랜지스터와 같은 스위칭 소자가 배치,설계된다.In such an active matrix liquid crystal display device, switching elements such as diodes or thin film transistors are arranged and designed at intersections of gate lines and data lines to selectively turn on / off the pixel electrodes.
도 1은 종래의 액티브 매트릭스 타입 액정 표시 소자의 단위 화소를 나타낸 평면도이다.1 is a plan view illustrating a unit pixel of a conventional active matrix liquid crystal display device.
도 1을 참조하여, 글래스로 된 하부 기판(10) 상에 도면의 게이트 버스 라인(11)이 연장되고, 데이터 버스 라인(12)이 게이트 버스 라인(11)과 교차되도록 배열되어, 단위 화소 공간이 한정된다. 이때, 게이트 버스 라인(11)과 데이터 버스 라인(12) 사이에는 게이트 절연막(도시되지 않음)이 개재되어, 두 라인 사이를 절연시킨다. Referring to FIG. 1, a
게이트 버스 라인(11)과 데이터 버스 라인(12)의 교차점 부근의 게이트 버스 라인(11) 상부에 박막 트랜지스터(15)가 배치된다. 이때, 박막 트랜지스터(15)는 게이트 버스 라인(11)으로 부터 단위 화소쪽으로 데이타 버스 라인과 평행하게 소정길이만큼 연장된 게이트 전극(11a)과, 게이트 전극(11a) 상부에 오버랩되는 액티브층(15a)과, 액티브층(15a)의 일측과 콘택되면서 데이타 버스 라인(12)로 부터 연장되는 소오스 전극(12a) 및 액티브층(15a)의 타측과 콘택되는 드레인 전극(12b)을 포함한다. 단위 화소 공간에 박막 트랜지스터(15)의 드레인 전극(12b)과 콘택되도록 화소 전극(17)이 배치된다. 이때, 화소 전극(17)은 공지된 바와 같이 투명 도전체로 형성된다. The
또한, 도면에는 도시되지 않았지만, 하부 기판(10) 상부에는 소정 거리를 두고 공통 전극을 포함하는 상부 기판이 배치되고, 상부 기판과 하부 기판(10) 사이에는 액정층이 개재된다.Although not shown in the drawing, an upper substrate including a common electrode is disposed on the
이러한 하부 기판의 결과물 상부에는 액정 분자의 초기 배열을 제어하기 위하여 배향막(도시되지 않음)이 형성된다. 배향막은 소정 방향, 예를들어 게이트 버스 라인(11)과 ± 45°정도를 이루도록 러빙포(18)를 문질러서 러빙된다. 여기서, 미설명 도면 부호 19는 러빙 방향을 나타낸다.An alignment film (not shown) is formed on the resulting product of the lower substrate to control the initial arrangement of the liquid crystal molecules. The alignment film is rubbed by rubbing the rubbing
그러나, 상기 러빙포(18)로 배향막을 러빙하는 공정시, 하부 구조물이 없는 화소 전극이 형성된 영역은 원하는 형태로 균일하게 러빙되는 반면, 기판(1)으로 부터 약 1 내지 2㎛의 높이를 갖는 박막 트랜지스터 부분은 그 높이로 인하여, 러빙 불량이 발생된다. 이로 인하여, 박막 트랜지스터가 형성된 부분에서는 배향막의 불균일한 러빙 공정으로, 액정 분자들이 오정렬된다. However, during the process of rubbing the alignment layer with the
박막 트랜지스터가 형성된 부분에서 액정 분자의 오정렬로 인하여 빛의 누설이 발생되어, 액정 표시 장치의 화질 특성이 저하된다. Light leakage occurs due to misalignment of the liquid crystal molecules in the portion where the thin film transistor is formed, thereby degrading an image quality characteristic of the liquid crystal display.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로, 박막 트랜지스터 부분의 러빙 불량을 개선하여, 액정 표시 장치의 화질 특성을 개 선할 수 있는 액정 표시 장치의 하부 기판 구조를 제공하는 것이다.Accordingly, an object of the present invention is to provide a lower substrate structure of a liquid crystal display device capable of improving the image quality characteristics of a liquid crystal display device by improving rubbing defects in a thin film transistor part. .
상기한 목적을 달성하기 위한 본 발명에 따른 액정 표시 장치의 하부 기판 구조는 하부 기판; 하부 기판상에 제 1 방향으로 연장된 게이트 버스 라인; 상기 게이트 버스 라인과 수직하는 제 2 방향으로 연장되어 상기 게이트 버스 라인과 함께 단위 화소를 한정하는 데이터 버스 라인; 상기 게이트 버스 라인과 상기 데이터 버스 라인의 교차점 부근에 배치되도록 형성된 박막 트랜지스터; 상기 박막 트랜지스터와 전기적으로 연결되면서 상기 단위 화소 공간에 배치되는 화소 전극; 상기 하부 기판 결과물 상부에 배치되며 동일한 방향으로 러빙된 배향막을 포함하며, 상기 박막 트랜지스터는 상기 게이트 버스 라인으로부터 상기 단위 화소쪽으로 상기 배향막이 러빙된 방향과 평행한 방향으로 연장되는 게이트 전극과, 상기 게이트 전극 상부에 오버랩되는 액티브층과, 상기 액티브층의 일측과 콘택되면서 상기 데이타 버스 라인으로부터 연장되고 상기 게이트 전극과 수직을 이루도록 형성되는 소오스 전극 및 상기 액티브층의 타측과 콘택되며 상기 게이트 전극과 수직을 이루도록 형성되고 상기 화소 전극과 콘택되어 전기적으로 연결되는 드레인 전극을 포함한다. 상기에서 배향막은 상기 게이트 버스 라인과 ±45°의 각도로 러빙되는 것이 바람직하다.The lower substrate structure of the liquid crystal display according to the present invention for achieving the above object is a lower substrate; A gate bus line extending in a first direction on the lower substrate; A data bus line extending in a second direction perpendicular to the gate bus line to define a unit pixel together with the gate bus line; A thin film transistor configured to be disposed near an intersection point of the gate bus line and the data bus line; A pixel electrode electrically connected to the thin film transistor and disposed in the unit pixel space; An alignment layer disposed on the lower substrate resultant and rubbed in the same direction, wherein the thin film transistor includes: a gate electrode extending from the gate bus line toward the unit pixel in a direction parallel to the direction in which the alignment layer is rubbed; An active layer overlapping the upper electrode, a source electrode formed to be in contact with one side of the active layer and extending from the data bus line and perpendicular to the gate electrode, and in contact with the other side of the active layer and perpendicular to the gate electrode. And a drain electrode formed to be in contact with the pixel electrode and electrically connected to the pixel electrode. Preferably, the alignment layer is rubbed at an angle of ± 45 ° with the gate bus line.
본 발명에 의하면, 박막 트랜지스터를 하부 기판의 배향의 러빙 방향과 일치하도록 배열함에 따라, 박막 트랜지스터 부분의 러빙 불량을 최소화한다. 이에따라, 액정 분자들이 박막 트랜지스터 부분에서 오정렬 되지 않아, 빛 누설이 발생되지 않는다. 따라서, 액정 표시 장치의 화질 특성이 개선된다.According to the present invention, by arranging the thin film transistors to match the rubbing direction of the orientation of the lower substrate, the rubbing defect of the thin film transistor portion is minimized. Accordingly, the liquid crystal molecules are not misaligned in the thin film transistor portion, so that no light leakage occurs. Therefore, the image quality characteristic of the liquid crystal display device is improved.
(실시예)(Example)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
첨부한 도면 도 2는 본 발명에 따른 액정 표시 장치의 박막 트랜지스터 구조를 나타낸 평면도이다.2 is a plan view illustrating a thin film transistor structure of a liquid crystal display according to the present invention.
먼저, 도 2를 참조하여, 글래스로 된 하부 기판(20)상부에 게이트 버스 라인(21)이 소정 방향으로 연장, 배치되고, 데이터 버스 라인(22)은 게이트 버스 라인(21)과 실질적으로 수직인 방향으로 연장 배치되어 게이트 버스 라인(21)과 매트릭스 형태를 이루도록 배열된다. 이에따라, 단위 화소 공간이 한정된다.First, referring to FIG. 2, a
게이트 버스 라인(21)과 데이터 버스 라인(22)의 교차점 부근에는 스위칭 소자인 박막 트랜지스터(25)가 배치된다. 이때, 박막 트랜지스터(25)는 게이트 버스 라인(21)으로 부터 단위 화소쪽으로 연장된 게이트 전극(21a)과, 게이트 전극(21a) 상부에 오버랩되는 액티브층(25a)과, 액티브층(25a)의 일측과 콘택되면서 데이타 버스 라인(22)로 부터 연장되는 소오스 전극(22a) 및 액티브층(25a)의 타측과 콘택되는 드레인 전극(22b)을 포함한다. 여기서, 박막 트랜지스터(25)의 게이트 전극(21a)은 이후 배향막(도시되지 않음)의 러빙 방향과 평행한 방향, 즉, 게이트 버스 라인(21)과 ±45°를 이루도록 연장되고, 소오스 전극(22a) 및 드레인 전극(22b)은 게이트 전극(21a)의 연장 방향과 수직을 이루도록 배열된다. 이에따라, 박막 트랜지스터(25)은 단위 화소 공간의 일측 모서리 부분에 형성된다. The
단위 화소 각각에는 상기 박막 트랜지스터(25)의 드레인 전극(22b)와 콘택되 도록 화소 전극(27)이 배치된다. 이때, 화소 전극(27)은 공지된 바와 같이 투명 전도체, 예를들어, ITO(indium tin oxide)로 형성되며, 상기 단위 화소를 이루는 게이트 버스 라인(21)과 데이터 버스 라인(22)과, 박막 트랜지스터의 게이트 전극(21a) 및 소오스 전극(22a)과 소정 거리만큼 이격되도록 배치된다. The
이러한 하부 기판(20)의 결과물 상부에는 배향막(도시되지 않음)이 형성되고, 러빙포(28)에 의하여 게이트 버스 라인(21) 또는 데이타 버스 라인(22)과 ±45°를 이루도록 배향막을 러빙한다. An alignment layer (not shown) is formed on the resultant of the
또한, 상부 기판(도시되지 않음)과 액정층(도시되지 않음)은 종래와 동일하게 배치된다.In addition, the upper substrate (not shown) and the liquid crystal layer (not shown) are disposed in the same manner as in the prior art.
이러한 구성을 갖는 본 발명의 액정 표시 장치는, 단위 화소 내에서 가장 높은 단차를 갖는 박막 트랜지스터(25) 부분 특히, 게이트 전극(21a)이 러빙축과 동일 방향으로 연장되고, 소오스, 드레인 전극(22a,22b)이 러빙축과 직교하도록 형성되므로, 박막 트랜지스터 부분을 러빙할 때, 러빙포와 90°로 접하게 되어, 러빙 균일도가 크게 개선된다. In the liquid crystal display device of the present invention having such a configuration, the portion of the
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 박막 트랜지스터를 하부 기판의 배향의 러빙 방향과 일치하도록 배열함에 따라, 박막 트랜지스터 부분의 러빙 불량을 최소화한다. 이에따라, 액정 분자들이 박막 트랜지스터 부분에서 오정렬 되지 않아, 빛 누설이 발생되지 않는다. 따라서, 액정 표시 장치의 화질 특성이 개선된다. As described in detail above, according to the present invention, the thin film transistors are arranged to match the rubbing direction of the orientation of the lower substrate, thereby minimizing rubbing defects of the thin film transistor portions. Accordingly, the liquid crystal molecules are not misaligned in the thin film transistor portion, so that no light leakage occurs. Therefore, the image quality characteristic of the liquid crystal display device is improved.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다. In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990061685A KR100569266B1 (en) | 1999-12-24 | 1999-12-24 | Lower substrate structure in lcd |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990061685A KR100569266B1 (en) | 1999-12-24 | 1999-12-24 | Lower substrate structure in lcd |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010058176A KR20010058176A (en) | 2001-07-05 |
KR100569266B1 true KR100569266B1 (en) | 2006-04-10 |
Family
ID=19629270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990061685A KR100569266B1 (en) | 1999-12-24 | 1999-12-24 | Lower substrate structure in lcd |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100569266B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100710282B1 (en) * | 2000-12-29 | 2007-04-23 | 엘지.필립스 엘시디 주식회사 | Thin Film Transistor and Fabricating Method Thereof |
-
1999
- 1999-12-24 KR KR1019990061685A patent/KR100569266B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20010058176A (en) | 2001-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8416168B2 (en) | Liquid crystal display | |
US9291863B2 (en) | Liquid crystal display device | |
US9785017B2 (en) | Liquid crystal display | |
US8228474B2 (en) | Liquid crystal display device and method for manufacturing the same | |
US8077281B2 (en) | Liquid crystal device | |
KR20090066232A (en) | Liquid crystal display device | |
KR20000077432A (en) | Liquid crystal display device | |
US8350976B2 (en) | Liquid crystal display device | |
US8179512B2 (en) | Liquid crystal display device having particular pixel structure to decrease parasitic capacitance | |
US20160139462A1 (en) | Curved liquid crystal display | |
US20140176889A1 (en) | Liquid Crystal Display Device | |
JP2004177788A (en) | Liquid crystal display | |
JP2017134161A (en) | Liquid crystal display device | |
KR100592005B1 (en) | Electrode substrate for display device | |
WO2012147592A1 (en) | Liquid crystal display panel and liquid crystal display device | |
KR20080028300A (en) | Liquid crystal device, method for manufacturing the same, and electronic apparatus | |
KR100569266B1 (en) | Lower substrate structure in lcd | |
US8107022B2 (en) | Liquid crystal device and electronic apparatus | |
KR100616443B1 (en) | TFT array substrate of TFT-LCD | |
JP2017142324A (en) | Liquid crystal display device | |
KR100375735B1 (en) | LCD having high aperture ratio and high transmittance ratio | |
JP2008216435A (en) | Liquid crystal device and electronic equipment | |
JP2003177417A (en) | Liquid crystal display device | |
US11003031B2 (en) | Display apparatus | |
KR100466393B1 (en) | Thin film transistor liquid crystal display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130315 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140318 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160323 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170321 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180316 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20190326 Year of fee payment: 14 |