KR100568594B1 - 일렉트로-루미네센스 표시 패널 및 그 구동 방법 - Google Patents

일렉트로-루미네센스 표시 패널 및 그 구동 방법 Download PDF

Info

Publication number
KR100568594B1
KR100568594B1 KR1020030100656A KR20030100656A KR100568594B1 KR 100568594 B1 KR100568594 B1 KR 100568594B1 KR 1020030100656 A KR1020030100656 A KR 1020030100656A KR 20030100656 A KR20030100656 A KR 20030100656A KR 100568594 B1 KR100568594 B1 KR 100568594B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
data
cell
line
Prior art date
Application number
KR1020030100656A
Other languages
English (en)
Other versions
KR20050068841A (ko
Inventor
김병구
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030100656A priority Critical patent/KR100568594B1/ko
Publication of KR20050068841A publication Critical patent/KR20050068841A/ko
Application granted granted Critical
Publication of KR100568594B1 publication Critical patent/KR100568594B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 박막 트랜지스터의 불균일한 특성으로 인한 줄무늬를 방지할 수 있는 EL 표시 패널 및 그 구동 방법을 제공하는 것이다.
이를 위하여, 본 발명의 한 특징에 따른 EL 표시 패널은 게이트 라인과 데이터 라인의 교차로 정의된 화소 영역에 형성되어 제1 전압원과 접속된 EL 셀과, 상기 게이트 라인 및 데이터 라인과 상기 EL셀 사이에 접속되고 제2 전압원과 저항을 통해 접속된 셀 구동부를 포함하는 화소와; 상기 데이터 라인과 접속된 연산 증폭기와, 상기 연산 증폭기가 상기 셀 구동부와 커런트 소스 회로를 구성하도록, 상기 데이터 라인을 통해 상기 셀 구동부에 공급되는 데이터 신호를 상기 연산 증폭기의 반전 단자로 피드백시키는 피드백 라인을 구비한다.

Description

일렉트로-루미네센스 표시 패널 및 그 구동 방법{ELECTRO-LUMINESCENSCE DISPALY PANEL AND METHOD OF DRIVING THE SAME}
도 1은 통상의 유기 EL 표시 패널을 개략적으로 도시한 도면.
도 2는 도 1에 도시된 화소의 상세 구성을 도시한 도면.
도 3은 종래의 유기 EL 표시 패널의 줄무늬 현상을 도시한 도면.
도 4는 본 발명의 실시 예에 따른 EL 화소를 등가적으로 도시한 회로도.
도 5는 본 발명의 실시 예에 따른 유기 EL 표시 패널을 등가적으로 도시한 회로도.
<도면의 주요부분에 대한 부호의 간단한 설명>
20, 50 : 화소 매트릭스 22 : 게이트 드라이버
24 : 데이터 드라이버 28, 38 : 화소
30, 40 : 셀 구동부
본 발명은 일렉트로-루미네센스(Electro-Luminescence : 이하, EL이라 함) 표시 패널에 관한 것으로, 특히 구동용 박막 트랜지스터의 특성 차이로 인한 줄무늬 현상을 방지할 수 있는 EL 표시 패널 및 그 구동 방법에 관한 것이다.
음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시 장치들이 대두되고 있다. 이러한 평판 표시 장치로는 액정 표시 장치(Liquid Crystal Display), 전계 방출 표시 장치(Field Emission Display), 플라즈마 표시 패널(Plasma Display Panel) 및 일렉트로-루미네센스(Electro-Luminescence : 이하, EL이라 함) 표시 패널 등이 있다.
이들 중 EL 표시 패널은 전자와 정공의 재결합으로 형광체를 발광시키는 자발광 소자로, 그 형광체로 무기 화합물을 사용하는 무기 EL과 유기 화합물을 사용하는 유기 EL로 대별된다. 이러한 EL 표시 패널은 저전압 구동, 자기발광, 박막형, 넓은 시야각, 빠른 응답속도, 높은 콘트라스트 등의 많은 장점을 가지고 있어 차세대 표시 장치로 기대되고 있다.
유기 EL 소자는 통상 음극과 양극 사이에 적층된 전자 주입층, 전자 수송층, 발광층, 정공 수송층, 정공 주입층으로 구성된다. 이러한 유기 EL 소자에서는 양극과 음극 사이에 소정의 전압을 인가하는 경우 음극으로터 발생된 전자가 전자 주입층 및 전자 수송층을 통해 발광층 쪽으로 이동하고, 양극으로부터 발생된 정공이 정공 주입층 및 정공 수송층을 통해 발광층 쪽으로 이동한다. 이에 따라, 발광층에서는 전자 수송층과 정공 수송층으로부터 공급되어진 전자와 정공이 재결합함에 의해 빛을 방출하게 된다.
이러한 유기 EL 소자를 이용하는 액티브 매트릭스 EL 표시 패널은 도 1에 도시된 바와 같이 게이트 라인(GL)과 데이타 라인(DL)의 교차로 정의된 영역에 각각 배열되어진 화소들(28)을 구비하는 화소 매트릭스(20)와, 화소 매트릭스(20)의 게이트 라인들(GL)을 구동하는 게이트 드라이버(22)와, 화소 매트릭스(20)의 데이터 라인들(DL)을 구동하는 데이터 드라이버(24)를 구비한다.
게이트 드라이버(22)는 스캔 펄스를 공급하여 게이트 라인들(GL)을 순차적으로 구동한다.
데이터 드라이버(24)는 스캔 펄스가 공급될 때마다 데이터 신호를 데이터 라인들(DL)에 공급하게 된다.
화소들(28) 각각은 게이트 라인(GL)에 스캔 펄스가 공급될 때 데이터 라인(DL)으로부터 데이터 신호를 공급받아 그 데이터 신호에 상응하는 빛을 발생하게 된다.
이를 위하여, 화소들(28) 각각은 도 2에 도시된 바와 같이 기저 전압원(GND)에 음극이 접속된 EL 셀(0EL)과, 게이트 라인(GL) 및 데이터 라인(DL)과 공급 전압원(VDD)에 접속되고 EL 셀(OEL)의 양극에 접속되어 그 EL 셀(OEL)을 구동하기 위한 셀 구동부(30)를 구비한다.
셀 구동부(30)는 게이트 라인(GL)에 게이트 단자가, 데이터 라인(DL)에 소스 단자가, 그리고 제1 노드(N1)에 드레인 단자가 접속된 스위칭용 박막 트랜지스터(T1)와, 제1 노드(N1)에 게이트 단자가, 공급 전압원(VDD)에 소스 단자가, 그리고 EL셀(EL)에 드레인 단자가 접속된 구동용 박막 트랜지스터(T2)와, 공급 전압원(VDD)과 제1 노드(N1) 사이에 접속된 캐패시터(C)를 구비한다.
스위칭용 박막 트랜지스터(T1)는 게이트 라인(GL)에 스캔 펄스가 공급되면 턴-온되어 데이터 라인(DL)에 공급된 데이터 신호를 제1 노드(N1)로 공급한다. 제1 노드(N1)에 공급된 데이터 신호는 캐패시터(C)에 충전됨과 아울러 구동용 박막 트랜지스터(T2)의 게이트 단자로 공급된다. 구동용 박막 트랜지스터(T2)는 게이트 단자로 공급되는 데이터 신호, 즉 데이터 전압에 응답하여 공급 전압원(VDD)으로부터 EL 셀(OEL)로 공급되는 전류량(I)을 제어함으로써 EL 셀(OEL)의 발광량을 조절하게 된다. 그리고, 스위칭용 박막 트랜지스터(T1)가 턴-오프되더라도 캐패시터(C)에 충전된 전압에 의해 구동용 박막 트랜지스터(T2)는 다음 프레임의 데이터 신호가 공급될 때까지 일정한 전류(I)를 공급하여 EL 셀(OEL)이 발광을 유지하게 한다.
이와 같이, 셀 구동부(30)의 구동용 박막 트랜지스터(T2)는 입력된 데이터 전압에 따라 전류량을 조절하여 EL 셀(OEL)의 발광량을 조절하는 중요한 역할을 한다. 다시 말하여, 구동용 박막 트랜지스터(T2)를 통해 공급되는 전류(Ids)는 다음 수학식 1에 의해 결정된다.
Figure 112003050885777-pat00001
여기서, W 및 L은 구동용 박막 트랜지스터(T2)의 채널 폭 및 길이를, Vgs는 제1 노드(N1)에 공급된 데이터 신호에 의해 구동용 박막 트랜지스터(T2)의 게이트 및 소스 단자에 걸리는 전압(Vgs)을, Vth는 문턱 전압을 의미한다. 이에 따라, 구동용 박막 트랜지스터(T2)를 통해 공급되는 전류(Ids)는 데이터 신호 뿐만 아니라 그의 특성을 결정하는 문턱 전압(Vth)에 의해서도 결정됨을 알 수 있다. 그런데, 구동용 박막 트랜지스터(T2)는 아모퍼스(Amorphous)-실리콘을 폴리(Poly)-실리콘으로 결정화는 레이저 결정화에 의한 영향으로 위치에 따라 불균일한 특성(즉, 문턱 전압(Vth), 이동도 등)을 갖는다. 이로 인하여, 도 3과 같이 화면에 동일 밝기의 화상을 표시하는 경우 화면에 줄무늬가 나타나게 된다.
일반적으로, 박막 트랜지스터의 제조 공정에서 아모퍼스-실리콘 박막은 엑시머 레이져(Excimer Laser)를 사용하여 라인 빔(Line beam)을 수평 방향으로 스캔하는 레이져 결정화 공정에 의해 폴리-실리콘으로 결정화된다. 아모퍼스-실리콘 박막이 폴리-실리콘 박막으로 결정화될 때, 폴리-실리콘 박막의 특성은 레이져 파워 출력에 민감하다. 그런데, 엑시머 레이져가 시간에 따라 출력 레이져 파워가 불안정하기 때문에 결정화된 폴리-실리콘 박막의 특성이 스캔 방향을 따라 불균일해지게 된다. 이에 따라, 구동용 박막 트랜지스터(T2)가 스캔 방향으로 불균일한 특성을 갖게 되어 도 3과 같이 동일 휘도의 화상을 표시하는 경우 스캔 방향을 따라 줄무늬가 나타나게 된다.
이러한 문제를 해결하기 위해서는, 구동용 박막 트랜지스터의 특성 변화와 무관한 전류 구동 방식의 데이터 드라이버를 채용할 수 있으나, 전류 구동 방식의 데이터 드라이버는 개발이 어려우면서도 저휘도 구현을 할 수 없는 단점을 갖고 있다. 또한, 전류 구동 방식으로 EL 셀(OEL)을 구동하기 위해서는 셀 구동부가 적어 도 4개의 박막 트랜지스터를 구비하여야 하므로 개구율이 저하되는 단점을 갖는다.
이에 따라, 드라이버 개발이 용이한 전압 구동 방식의 드라이버를 이용하면서도 구동용 박막 트랜지스터로 인한 줄무늬를 개선할 수 있는 방안이 요구된다.
따라서, 본 발명의 목적은 박막 트랜지스터의 불균일한 특성으로 인한 줄무늬를 방지할 수 있는 EL 표시 패널 및 그 구동 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 한 특징에 따른 EL 표시 패널은 게이트 라인과 데이터 라인의 교차로 정의된 화소 영역에 형성되어 제1 전압원과 접속된 EL 셀과, 상기 게이트 라인 및 데이터 라인과 상기 EL셀 사이에 접속되고 제2 전압원과 저항을 통해 접속된 셀 구동부를 포함하는 화소와; 상기 데이터 라인과 접속된 연산 증폭기와, 상기 연산 증폭기가 상기 셀 구동부와 커런트 소스 회로를 구성하도록, 상기 데이터 라인을 통해 상기 셀 구동부에 공급되는 데이터 신호를 상기 연산 증폭기의 반전 단자로 피드백시키는 피드백 라인을 구비한다.
상기 셀 구동부는 상기 게이트 라인의 게이트 신호에 따라 상기 데이터 라인으로부터 데이터 신호를 공급하는 스위치용 박막 트랜지스터와; 상기 스위치용 박막 트랜지스터를 통해 공급된 데이터 신호에 따라 상기 제2 전압원으로부터 상기 저항을 경유하여 상기 EL 셀로 공급되는 전류를 제어하는 구동동 박막 트랜지스터 와; 상기 스위치용 박막 트랜지스터 및 상기 구동용 박막 트랜지스터 사이의 노드와 접속되고 상기 저항을 경유하여 상기 제2 전압원과 접속된 스토리지 캐패시터와; 상기 게이트 신호에 따라 상기 스토리지 캐패시터와 상기 피드백 라인 사이에 피드백 경로를 형성하는 피드백용 박막 트랜지스터를 구비한다.
상기 EL 셀에 공급된 전류량은 상기 구동용 박막 트랜지스터의 문턱 전압 및 이동도와는 관계없이 상기 데이터 신호 및 상기 저항에만 의존하여 결정된다.
상기 연산 증폭기의 반전 단자로 입력된 데이터 전압은, 상기 데이터 라인->상기 턴-온된 스위칭용 박막 트랜지스터->상기 스토리지 캐패시터->턴-온된 피드백용 박막 트랜지스터->상기 피드백 라인을 경유하여 상기 연산 증폭기의 비반전 단자로 피드백되어, 상기 반전 단자로 입력된 데이터 전압이 상기 비반전 단자로 피드백된 데이터 신호와 동일해지게 된다.
상기 연산 증폭기는 상기 데이터 라인을 구동하는 데이터 드라이버에 내장된다.
본 발명에 따른 EL 표시 패널의 구동 방법은 상기 게이트 라인에 공급된 게이트 신호에 따라 상기 셀 구동부가 구동하여 상기 데이터 라인으로부터 공급된 데이터 신호가 상기 셀 구동부 및 피드백 라인을 경유하여 상기 연산 증폭기로 피드백되게 하는 단계와; 상기 셀 구동부는 상기 데이터 신호 및 상기 저항에 의존하여 결정된 전류를 상기 EL셀에 공급하는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 및 도 5를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 4는 본 발명의 실시 예에 따른 EL 표시 패널 중 한 화소에 대한 등가 회로를 도시한 것이다.
도 4에 도시된 화소(38)는 기저 전압원(GND)에 음극이 접속된 EL 셀(0EL)과, 게이트 라인(GL) 및 데이터 라인(DL)과 공급 전압원(VDD)에 접속되고 EL 셀(OEL)의 양극에 접속되어 그 EL 셀(OEL)을 구동하기 위한 셀 구동부(40)를 구비한다. 그리고, 데이터 라인(DL)에는 셀 구동부(40)와 커런트 소스(Current Source) 회로를 구성하는 연산 증폭기(OP-AMP)가 추가로 접속된다. 또한, 셀 구동부(40)는 피드백 라인(FBL)을 통해 연산 증폭기(OP-AMP)의 반전 단자(1)와 접속되어 데이터 신호(Vdata)의 패드백 경로를 형성하는 피드백용 박막 트랜지스터(T3)를 추가로 구비한다.
구체적으로, 셀 구동부(40)는 게이트 라인(GL)과 접속된 게이트 전극, 데이터 라인(DL)과 소스 전극, 그리고 제1 노드(N1)와 접속된 드레인 전극을 구비하는 스위칭용 박막 트랜지스터(T1)와;, 제1 노드(N1)와 접속된 게이트 전극, 공급 전압원(VDD)에 저항(R)을 통해 접속된 소스 전극, 그리고 EL셀(EL)과 접속된 드레인 전극을 구비하는 구동용 박막 트랜지스터(T3)와; 공급 전압원(VDD)과 제1 노드(N1) 사이에 접속된 스토리지 캐패시터(Cs)와; 게이트 라인(GL)과 접속된 게이트 전극, 스토리지 캐패시터(Cs)와 접속된 소스 전극, 그리고 피드백 라인(FBL)과 접속된 드레인 전극을 구비하는 피드백용 박막 트랜지스터(T2)을 구비한다.
셀 구동부(40)에서 스위치용 박막 트랜지스터(T1) 및 피드백용 박막 트랜지스터(T2)는 게이트 라인(GL)을 통해 공급된 게이트 신호(GS)에 의해 동시에 턴-온되고, 턴-온된 스위치용 박막 트랜지스터(T1)를 통해 데이터 라인(DL)으로부터 공급된 데이터 신호(Vdata)에 의해 구동용 박막 트랜지스터(T3)가 턴-온된다. 이 경우, 연산 증폭기(OP-AMP)의 비반전 단자(2) 및 출력 단자(3)를 통해 데이터 라인(DL)에 공급된 데이터 신호(DS)는 턴-온된 스위치용 박막 트랜지스터(T1)->스토리지 캐패시터(Cs)->턴-온된 피드백용 박막 트랜지스터(T2)->피드백 라인(FBL)을 경유하여 연산 증폭기(OP-AMP)의 비반전단 단자(2)로 피드백된다. 이에 따라, 연산 증폭기(OP-AMP)의 반전 단자(1)와 비반전 단자(2)의 전압은 데이터 신호(DS), 즉 데이터 전압(Vdata)으로 동일해지게 된다. 이렇게 연산 증폭기(OP-AMP) 및 셀 구동부(40)에 의해 턴-온된 구동용 박막 트랜지스터(T2)를 통해 커런트 소스 회로를 구성함에 따라 EL 셀(OEL)에 공급되는 전류(I)는 데이터 전압(Vdata)과, 다음 수학식 2과 같이 공급 전압원(VDD)과 구동용 박막 트랜지스터(T3) 사이에 직렬 접속된 저항(R)에만 의존하게 된다.
Figure 112003050885777-pat00002
이에 따라, 턴-온된 구동용 박막 트랜지스터(T3)을 통해 EL 셀(OEL)에 공급되는 전류(I)는 그 구동용 박막 트랜지스터(T3)의 특성(문턱전압, 이동등 등)과는 무관하게 결정된다. 다시 말하여, EL 셀(OEL)에 공급되는 전류(I)는 결정화 레이 저의 스캔 방향에 따라 불균일한 특성(문턱 전압, 이동도)을 갖게 되는 구동용 박막 트랜지스터(T3)에 의해 좌우되지 않게 된다. 이 결과, 구동용 박막 트랜지스터(T3)의 불균일한 특성으로 인한 줄무늬를 방지할 수 있게 된다.
그리고, 게이트 신호(GS)에 의해 스위치용 박막 트랜지스터(T1) 및 피드백용 박막 트랜지스터(T2)가 턴-오프되더라도 스토리지 캐패시터에 충전된 전압은 다음 프레임에서 새로운 전압이 충전되기 이전까지 그대로 유지된다. 이에 따라, 턴-온 상태를 유지하는 구동용 박막 트랜지스터(T3)를 통해 EL 셀(OEL)에는 한 프레임동안 일정한 전류(I)가 공급된다.
도 5는 도 4에 도시된 화소(38)들이 매트릭스 형태로 배열된 EL 표시 패널의 등가 회로를 도시한 것이다.
도 5에 도시된 EL 표시 패널은 게이트 라인(GL)과 데이타 라인(DL)의 교차로 정의된 영역에 각각 배열되어진 화소들(38)을 구비하는 화소 매트릭스(50)와, 화소 매트릭스(50)의 게이트 라인들(GL)을 구동하는 게이트 드라이버(미도시)와, 화소 매트릭스(50)의 데이터 라인들(DL)을 구동하는 데이터 드라이버(미도시)를 구비한다.
게이트 라인들(GL1, GL2, ...)은 게이트 드라이버로부터 공급된 스캔 펄스에 의해 순차 구동된다. 데이터 라인들(DL1, DL2, DL, ..)은 상기 게이트 라인들(GL1, GL2, ...)이 구동될 때마다 데이터 드라이버로부터 공급된 데이터 신호(Vdata1, Vdata2, Vdata3, ..)를 공급한다.
데이터 라인들(DL1, DL2, DL3, ...) 각각에는 화소(38) 내의 셀 구동부(40) 와 소스 커런트 회로를 구성하기 위한 연산 증폭기(OP-AMP1, OP-AMP2, OP-AMP3, ..) 각각이 접속된다. 이러한 연산 증폭기(OP-AMP1, OP-AMP2, OP-AMP3, ..)는 데이터 드라이버에 내장된다. 또한, 셀 구동부(40)와 연산 증폭기(OP-AMP1, OP-AMP2, OP-AMP3, ..) 각각의 사이에 데이터 신호(Vdata)의 피드백 경로를 형성하는 피드백 라인(FBL1, FBL2, FBL3, ..)이 데이터 라인(DL1, DL2, DL3, ,,,)과 나란하게 형성된다.
제1 게이트 라인(GL1)이 게이트 신호(GS)에 의해 이네이블되는 기간에 그와 접속된 제1 수평 라인의 EL셀들(OEL)은 연산 증폭기(OP-AMP)와 커런트 소스 회로를 구성하는 셀 구동부(40)에 의해, 공급 전압원(VDD)과 접속된 저항(R)과 해당 데이터 신호(Vdata)에 의해 결정된 전류(I)에 상응하는 휘도를 구현한다. 이어서, 제2 게이트 라인(GL2)이 이네이블되는 기간에 제2 수평 라인의 EL 셀들(OEL)은 공급 전압원(VDD)과 접속된 저항(R)과 해당 데이터 신호(Vdata)에 의해 결정된 전류(I)에 상응하는 휘도를 구현한다. 이 경우, EL셀들(OEL) 각각에 공급되는 전류(I)는 구동용 박막 트랜지스터(T3)의 특성과는 무관하게 결정된 것이므로, 그 구동용 박막 트랜지스터(T3)가 수평 방향(레이져의 스캔 방향)을 따라 불균일한 특성이 EL 셀(OEL)의 구동 전류(I)에 영향을 미치지 않게 된다. 이 결과, 구동용 박막 트랜지스터(T3)의 불균일한 특성으로 인한 휘도 불균일, 즉 줄무늬를 방지할 수 있게 된다.
상술한 바와 같이, 본 발명에 따른 EL 표시 패널 및 그 구동 방법은 화소 각각에 포함되는 각 데이터 라인과 접속된 연산 증폭기를 추가로 구비하고, 셀 구동부와 연산 증폭기의 비반전 입력 단자 사이에 데이터 신호의 피드백 경로를 형성하는 피드백용 박막 트랜지스터를 각 셀 구동부에 추가로 구비함으로써 셀 구동부가 커러트 소스 회로 구조로 구동되게 한다. 이에 따라, EL 셀에 공급되는 구동 전류는 구동용 박막 트랜지스터의 특성(문턱 전압, 이동도)과는 무관하게 데이터 전압과, 구동 전압원과 직렬 접속된 저항에 의해 결정됨으로써 구동용 박막 트랜지스터의 불균일한 특성으로 인한 휘도 불균일, 즉 줄무늬를 방지할 수 있게 된다.
이에 따라, 본 발명에 따른 EL 표시 패널 및 그 구동 방법은 전류 구동 방식의 드라이버 대신 전압 구동 방식의 드라이버를 이용하면서도 박막 트랜지스터의 특성 변화로 인한 휘도 불균일을 방지할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (6)

  1. 게이트 라인과 데이터 라인의 교차로 정의된 화소 영역에 형성되어 제1 전압원과 접속된 EL 셀과, 상기 게이트 라인 및 데이터 라인과 상기 EL셀 사이에 접속되고 제2 전압원과 저항을 통해 접속된 셀 구동부를 포함하는 화소와;
    상기 데이터 라인과 접속된 연산 증폭기와,
    상기 연산 증폭기가 상기 셀 구동부와 커런트 소스 회로를 구성하도록, 상기 데이터 라인을 통해 상기 셀 구동부에 공급되는 데이터 신호를 상기 연산 증폭기의 반전 단자로 피드백시키는 피드백 라인을 구비하는 것을 특징하는 EL 표시 패널.
  2. 제 1 항에 있어서,
    상기 셀 구동부는
    상기 게이트 라인의 게이트 신호에 따라 상기 데이터 라인으로부터 데이터 신호를 공급하는 스위치용 박막 트랜지스터와;
    상기 스위치용 박막 트랜지스터를 통해 공급된 데이터 신호에 따라 상기 제2 전압원으로부터 상기 저항을 경유하여 상기 EL 셀로 공급되는 전류를 제어하는 구동동 박막 트랜지스터와;
    상기 스위치용 박막 트랜지스터 및 상기 구동용 박막 트랜지스터 사이의 노드와 접속되고 상기 저항을 경유하여 상기 제2 전압원과 접속된 스토리지 캐패시터와;
    상기 게이트 신호에 따라 상기 스토리지 캐패시터와 상기 피드백 라인 사이에 피드백 경로를 형성하는 피드백용 박막 트랜지스터를 구비하는 것을 특징으로 하는 EL 표시 패널.
  3. 제 2 항에 있어서,
    상기 EL 셀에 공급된 전류량은 상기 구동용 박막 트랜지스터의 문턱 전압 및 이동도와는 관계없이 상기 데이터 신호 및 상기 저항에만 의존하여 결정된 것을 특징을 하는 EL 표시 패널.
  4. 제 1 항에 있어서,
    상기 연산 증폭기의 반전 단자로 입력된 데이터 전압은, 상기 데이터 라인->상기 턴-온된 스위칭용 박막 트랜지스터->상기 스토리지 캐패시터->턴-온된 피드백용 박막 트랜지스터->상기 피드백 라인을 경유하여 상기 연산 증폭기의 비반전 단자로 피드백되어, 상기 반전 단자로 입력된 데이터 전압이 상기 비반전 단자로 피드백된 데이터 신호와 동일한 것을 특징으로 하는 EL 표시 패널.
  5. 제 1 항에 있어서,
    상기 연산 증폭기는 상기 데이터 라인을 구동하는 데이터 드라이버에 내장된 것을 특징으로 하는 EL 표시 패널.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 기재된 EL 표시 패널을 구동하는 방법에 있어서,
    상기 게이트 라인에 공급된 게이트 신호에 따라 상기 셀 구동부가 구동하여 상기 데이터 라인으로부터 공급된 데이터 신호가 상기 셀 구동부 및 피드백 라인을 경유하여 상기 연산 증폭기로 피드백되게 하는 단계와;
    상기 셀 구동부는 상기 데이터 신호 및 상기 저항에 의존하여 결정된 전류를 상기 EL셀에 공급하는 단계를 포함하는 것을 특징으로 하는 EL 표시 패널의 구동 방법.
KR1020030100656A 2003-12-30 2003-12-30 일렉트로-루미네센스 표시 패널 및 그 구동 방법 KR100568594B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030100656A KR100568594B1 (ko) 2003-12-30 2003-12-30 일렉트로-루미네센스 표시 패널 및 그 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030100656A KR100568594B1 (ko) 2003-12-30 2003-12-30 일렉트로-루미네센스 표시 패널 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20050068841A KR20050068841A (ko) 2005-07-05
KR100568594B1 true KR100568594B1 (ko) 2006-04-07

Family

ID=37259346

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030100656A KR100568594B1 (ko) 2003-12-30 2003-12-30 일렉트로-루미네센스 표시 패널 및 그 구동 방법

Country Status (1)

Country Link
KR (1) KR100568594B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587789B1 (ko) 2004-10-12 2006-06-09 전자부품연구원 Ｏｌｅｄ 구동 ｉｃ에서의 프리차지 장치
KR100966261B1 (ko) 2008-07-01 2010-06-28 한국과학기술원 유기발광표시장치의 데이터 구동회로

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100773088B1 (ko) * 2005-10-05 2007-11-02 한국과학기술원 전류 귀환을 이용한 ａｍｏｌｅｄ 구동회로
KR100768047B1 (ko) * 2005-11-30 2007-10-18 엘지.필립스 엘시디 주식회사 유기발광다이오드 표시소자 및 그의 구동 방법
KR100813097B1 (ko) * 2006-11-13 2008-03-17 한국과학기술원 화소회로, 데이터 구동회로 및 이를 포함한유기발광표시장치
KR101065418B1 (ko) 2010-02-19 2011-09-16 삼성모바일디스플레이주식회사 표시 장치 및 그 구동 방법
CN109859692B (zh) * 2019-03-27 2021-01-15 京东方科技集团股份有限公司 显示驱动电路及其驱动方法、显示面板及显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587789B1 (ko) 2004-10-12 2006-06-09 전자부품연구원 Ｏｌｅｄ 구동 ｉｃ에서의 프리차지 장치
KR100966261B1 (ko) 2008-07-01 2010-06-28 한국과학기술원 유기발광표시장치의 데이터 구동회로

Also Published As

Publication number Publication date
KR20050068841A (ko) 2005-07-05

Similar Documents

Publication Publication Date Title
US7656369B2 (en) Apparatus and method for driving organic light-emitting diode
US7327357B2 (en) Pixel circuit and light emitting display comprising the same
JP4170384B2 (ja) 自発光型表示装置
US7773054B2 (en) Organic light emitting diode display
KR101194861B1 (ko) 유기발광다이오드 표시소자
KR101186254B1 (ko) 유기 발광다이오드 표시장치와 그의 구동방법
US9013374B2 (en) Pixel and organic light emitting display using the same
KR100675319B1 (ko) 일렉트로 루미네센스 패널
KR20100064620A (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR100604057B1 (ko) 화소 및 이를 이용한 발광 표시장치
JP2004361753A (ja) 画像表示装置
KR100707624B1 (ko) 화소 및 이를 이용한 발광 표시장치와 그의 구동방법
KR101066490B1 (ko) 발광 표시장치와 그의 구동방법
KR100902221B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR100568594B1 (ko) 일렉트로-루미네센스 표시 패널 및 그 구동 방법
KR20070002189A (ko) 발광표시장치
KR100646999B1 (ko) 발광 표시장치와 그의 구동방법
KR100645699B1 (ko) 발광 표시장치 및 그의 구동방법
KR20110071983A (ko) 발광 다이오드 표시장치 및 그의 구동방법
KR20080048831A (ko) 유기발광다이오드 표시소자
KR100899082B1 (ko) 휘도가 개선된 유기전계 발광표시장치
KR100592645B1 (ko) 화소 및 이를 이용한 발광 표시장치와 그의 구동방법
KR100555310B1 (ko) 일렉트로-루미네센스 표시장치와 그의 구동방법
KR100692861B1 (ko) 일렉트로-루미네센스 표시 패널과 그 구동 방법
KR20060031547A (ko) 화소와 발광 표시장치 및 그의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 13