KR100568068B1 - PCR correction apparatus and method in transport stream transmission system - Google Patents

PCR correction apparatus and method in transport stream transmission system Download PDF

Info

Publication number
KR100568068B1
KR100568068B1 KR1020040024924A KR20040024924A KR100568068B1 KR 100568068 B1 KR100568068 B1 KR 100568068B1 KR 1020040024924 A KR1020040024924 A KR 1020040024924A KR 20040024924 A KR20040024924 A KR 20040024924A KR 100568068 B1 KR100568068 B1 KR 100568068B1
Authority
KR
South Korea
Prior art keywords
transport stream
clock
pcr
counting
transmission system
Prior art date
Application number
KR1020040024924A
Other languages
Korean (ko)
Other versions
KR20050099745A (en
Inventor
배병준
이진환
함영권
이수인
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020040024924A priority Critical patent/KR100568068B1/en
Publication of KR20050099745A publication Critical patent/KR20050099745A/en
Application granted granted Critical
Publication of KR100568068B1 publication Critical patent/KR100568068B1/en

Links

Images

Classifications

    • EFIXED CONSTRUCTIONS
    • E02HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02DFOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D29/00Independent underground or underwater structures; Retaining walls
    • E02D29/02Retaining or protecting walls
    • E02D29/0216Cribbing walls
    • EFIXED CONSTRUCTIONS
    • E02HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02DFOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D29/00Independent underground or underwater structures; Retaining walls
    • E02D29/02Retaining or protecting walls
    • E02D29/0258Retaining or protecting walls characterised by constructional features
    • E02D29/0266Retaining or protecting walls characterised by constructional features made up of preformed elements
    • EFIXED CONSTRUCTIONS
    • E02HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02DFOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D2200/00Geometrical or physical properties
    • E02D2200/13Geometrical or physical properties having at least a mesh portion
    • EFIXED CONSTRUCTIONS
    • E02HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02DFOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D2600/00Miscellaneous
    • E02D2600/20Miscellaneous comprising details of connection between elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Mining & Mineral Resources (AREA)
  • Paleontology (AREA)
  • Civil Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Structural Engineering (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Television Systems (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION

본 발명은 트랜스포트 스트림 전송 시스템에서의 피씨알 보정 장치 및 그 방법에 관한 것임.The present invention relates to a device and a method for calibrating a PC in a transport stream transmission system.

2. 발명이 해결하고자 하는 기술적 과제2. Technical problem to be solved by the invention

본 발명은, 트랜스포트 스트림 전송 시스템에서 피씨알에 별도의 데이터를 부가하지 않고 간단한 연산만으로 피씨알을 보정할 수 있는, 트랜스포트 스트림 전송 시스템에서의 피씨알 보정 장치 및 그 방법을 제공하는데 그 목적이 있음.The present invention provides a device and a method for calibrating a PC in a transport stream transmission system, which can correct the PC through a simple operation without adding additional data to the PC in the transport stream transmission system. In this.

3. 발명의 해결 방법의 요지3. Summary of the Solution of the Invention

본 발명은, 트랜스포트 스트림 전송 시스템에서의 피씨알 보정 장치에 있어서, 상기 트랜스포트 스트림을 입력받아 잠시 저장하고 출력하기 위한 임시 저장 수단; 상기 임시 저장 수단에서 상기 트랜스포트 스트림을 저장 완료한 후부터의 시간을, 외부로부터 입력받은 클럭과 상기 입력받은 클럭을 이용하여 생성한 클럭을 이용하여, 카운트하기 위한 제 1 카운팅 수단; 다수의 상기 임시 저장 수단에 저장되어 있는 상기 트랜스포트 스트림들을 다중화하기 위한 다중화 수단; 및 상기 다중화 수단에서 다중화한 트랜스포트 스트림의 피씨알을 상기 카운팅 수단에서 카운트한 카운트값을 이용하여 보정하기 위한 보정 수단을 포함함.According to an aspect of the present invention, there is provided an apparatus for calibrating a PC in a transport stream transmission system, the apparatus comprising: temporary storage means for receiving the transport stream and temporarily storing and outputting the transport stream; First counting means for counting a time from the completion of storing the transport stream in the temporary storage means, using a clock received from an external source and a clock generated using the received clock; Multiplexing means for multiplexing the transport streams stored in a plurality of said temporary storage means; And correction means for correcting the plurality of PCs of the transport stream multiplexed by the multiplexing means by using the count value counted by the counting means.

4. 발명의 중요한 용도4. Important uses of the invention

본 발명은 트랜스포트 스트림 전송 시스템 등에 이용됨.The present invention is used in a transport stream transmission system and the like.

엠펙-2, 트랜스포트 스트림, 재다중화, 피씨알 보정, 피씨알 지터MPEG-2, Transport Stream, Remultiplex, PDF Correction, PDF Jitter

Description

트랜스포트 스트림 전송 시스템에서의 피씨알 보정 장치 및 그 방법{PCR correction apparatus and method in transport stream transmission system} PCC correction apparatus and method in transport stream transmission system             

도 1은 본 발명에 따른 트랜스포트 스트림 전송 시스템에서의 피씨알 보정 장치의 일실시예 구성도.1 is a configuration diagram of an embodiment of a PCC correction apparatus in a transport stream transmission system according to the present invention.

도 2는 본 발명에 따른 카운트부의 일실시예 상세 구성도.Figure 2 is a detailed configuration diagram of an embodiment of the counting unit according to the present invention.

도 3은 본 발명에 따른 90KHz 카운트 값과 27MHz 카운트 값의 상호관계를 나타내는 예시도.3 is an exemplary diagram showing a correlation between a 90 KHz count value and a 27 MHz count value according to the present invention;

도 4는 본 발명에 따른 카운트 과정의 일실시예 흐름도.4 is a flow diagram of one embodiment of a counting process in accordance with the present invention.

도 5는 본 발명에 따른 피씨알 보정 과정의 일실시예 흐름도.5 is a flow chart of one embodiment of a PCC correction process according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

11 : 버퍼부 12 : 카운트부11: buffer part 12: counting part

13 : 다중화부 14 : 피씨알 보정부13: multiplexer 14: PDF correction unit

본 발명은 트랜스포트 스트림(Transport Stream, TS) 전송 시스템에서 피씨알(Program Clock Reference, PCR)을 보정하는, 트랜스포트 스트림 전송 시스템에서의 피씨알 보정 장치 및 그 방법에 관한 것으로, 보다 상세하게는, 트랜스포트 스트림 전송 시스템에서 트랜스포트 스트림을 재다중화하는 과정에서 발생하는 피씨알 지터를 제거하기 위하여 피씨알을 보정하는, 트랜스포트 스트림 전송 시스템에서의 피씨알 보정 장치 및 그 방법에 관한 것이다.The present invention relates to a device for calibrating a PC in a transport stream transmission system and a method for calibrating a program clock reference (PCR) in a transport stream (TS) transport system. In addition, the present invention relates to a device for correcting a plasma in a transport stream transmission system, and a method for correcting the plasma to remove the jitter generated in a process of remultiplexing the transport stream in the transport stream transmission system.

엠텍-2(MPEG-2) 규격("ISO/IEC 13818-1")에 따른 트랜스포트 스트림 전송 시스템에서는 수신기에서 정확한 시각에 트랜스포트 스트림을 복호화하고 출력하기 위해서 타임 스탬프를 이용한다.The transport stream transmission system according to the MPEG-2 (MPEG-2) standard ("ISO / IEC 13818-1") uses a time stamp to decode and output the transport stream at the correct time at the receiver.

상기 타임 스탬프는 복호화 시각에 대한 정보인 디코딩 타임 스탬프(Decoding Time Stamp, DTS)와 복호화한 신호를 출력하기 위한 시각 정보인 프리젠테이션 타임 스탬프 (Presentation Time Stamp, PTS)가 있으며, 상기 타임 스탬프는 수신기의 27MHz의 시스템 타임 클럭(System Time Clock, STC)을 이용한다.The time stamp includes a decoding time stamp (DTS), which is information about a decoding time, and a presentation time stamp (PTS), which is time information for outputting a decoded signal, wherein the time stamp is a receiver. Use the 27 MHz System Time Clock (STC).

이 때, 수신기의 시스템 클럭과 송신기의 시스템 클럭이 정확하게 동기되지 않으면 정상적으로 복호화 및 출력을 하지 못하기 때문에 피씨알을 이용해서 송신기와 수신기의 클럭 동기를 맞춘다.At this time, if the system clock of the receiver and the system clock of the transmitter are not correctly synchronized, the decoding and output cannot be performed normally. Therefore, the clock of the transmitter and the receiver are synchronized using the PC.

상기 피씨알은 트랜스포트 스트림 헤더를 구성하는 필드중 하나인 "adaptation_field" 에 존재하며, "PCR_base" 필드 및 "PCR_extention"필드를 포함 한다.The PD exists in "adaptation_field" which is one of the fields constituting the transport stream header, and includes a "PCR_base" field and a "PCR_extention" field.

여기서, 피씨알의 구성 필드인 상기 "PCR_base"는 90KHz 클럭에 동기된 카운트 값으로 시각정보를 표시하고, "PCR_extention"은 27MHz 클럭에 동기된 카운트 값으로 시각정보를 표시한다.Here, "PCR_base", which is a configuration field of the PC, indicates time information with a count value synchronized with a 90 KHz clock, and "PCR_extention" shows time information with a count value synchronized with a 27 MHz clock.

그리고, 피씨알이 존재하는 트랜스포트 스트림은 적어도 100ms에 한번 전송된다.In addition, the transport stream in which the PC exists is transmitted at least once every 100 ms.

한편, 디지털 방송에서는 하나의 전송 채널에 다수의 프로그램과 데이터 서비스를 제공할 수 있는데, 이를 수행하기 위해서는 다양한 트랜스포트 스트림들을 하나의 채널로 다중화하여야 한다. 여기서, 이러한 다중화 과정을 트랜스포트 스트림 재다중화라 한다. Meanwhile, in digital broadcasting, a plurality of programs and data services may be provided in one transport channel. In order to accomplish this, various transport streams must be multiplexed into one channel. Here, this multiplexing process is called transport stream remultiplexing.

상기 트랜스포트 스트림 재다중화 시에 각각의 입력 트랜스포트 스트림은 버퍼에 임시 저장된 후 하나의 비트 스트림으로 출력되는데, 이러한 과정에서 다중화 지연이 발생하여 피씨알 지터가 발생한다.When the transport stream is remultiplexed, each input transport stream is temporarily stored in a buffer and then output as one bit stream. In this process, multiplexing delay occurs to generate PC jitter.

그리고, 상기 피씨알 지터로 인하여 수신기가 송신기와 정확하게 클럭 동기를 맞추지 못하게 되므로, 정확한 시각에 트랜스포트 스트림을 복호화하고 출력하지 못한다.In addition, since the receiver does not accurately synchronize the clock with the transmitter due to the jitter, the transport stream cannot be decoded and output at the correct time.

따라서, 상기 피씨알 지터는 피씨알 보정을 통해서 제거되어야만 한다.Therefore, the PDF jitter must be removed through the correction of the PDF.

상기 피씨알 지터를 제거하기 위한 종래 기술을 살펴보면, 대한민국 특허 "피씨알 지터 제거 장치 및 방법(공개번호 특2002-0074817)"에서는 피씨알이 존재하는 트랜스포트 스트림이 입력될 때의 타임 스탬프 값을 트랜스포트 스트림(188바이 트 단위)에 20바이트 추가하고, 다중화 후의 타임 스탬프 값과 비교하여 다중화 지연에 상응하는 시각만큼만 피씨알을 보정한다.Looking at the prior art for removing the PDF jitter, the Republic of Korea Patent "PC jitter removal apparatus and method (Public Publication No. 2002-0074817)" is a time stamp value when the transport stream in which the PC is present 20 bytes are added to the transport stream (188 bytes), and the PCAL is corrected only by the time corresponding to the multiplexing delay compared to the time stamp value after multiplexing.

즉, 두 개의 타임 스탬프 값으로부터 전체 지연을 구하고 버퍼 지연이 발생하지 않는 맨 처음 트랜스포트 스트림의 지연을 뺀 값을 기존의 피씨알에 더해 준다. 하지만, 이러한 방법은 몇 가지 문제점을 가지고 있다.In other words, the total delay is obtained from the two time stamp values, and the value of the first transport stream without the buffer delay is subtracted and added to the existing PCL. However, this method has some problems.

첫째, 188바이트의 트랜스포트 스트림에 타임 스탬프 20 바이트를 추가하기 때문에, 208바이트 단위로 트랜스포트 스트림을 처리하게 되므로 최종적으로 출력되는 트랜스포트 스트림의 전송율을 제어하기가 어렵다. First, since 20 bytes of time stamps are added to a 188-byte transport stream, the transport stream is processed in units of 208 bytes, so it is difficult to control the transmission rate of the finally output transport stream.

즉, 최종적으로 출력되는 하나의 트랜스포트 스트림의 전송율은 188바이트 기준으로 처리되어야 하는데, 내부에서 처리되는 트랜스포트 스트림이 208바이트이기 때문에 둘 사이의 관계를 고려하는 복잡한 알고리즘이 추가되어야 한다.That is, the transmission rate of one transport stream finally output should be processed based on 188 bytes. Since the transport stream processed internally is 208 bytes, a complex algorithm considering the relationship between the two should be added.

둘째, 시스템 타임 클럭이 27MHz이기 때문에, 피씨알 값을 구하기 위해서는 "PCR_base"에 300을 곱하고 "PCR_extention"을 더해야만 한다. 또한, 피씨알을 보정할 때에는 반대의 나누기 연산을 한 후에 삽입해야 한다.Second, since the system time clock is 27 MHz, to get the PCL value, we need to multiply "PCR_base" by 300 and add "PCR_extention". In addition, when correcting a PCAL, it must be inserted after performing an inverse division operation.

이와 같은 처리에서는 더하기와 빼기 연산 이외에 곱하기와 나누기 연산이 모두 필요하게 되므로 연산 처리가 복잡하여 하드웨어 시스템의 구현이 용이하지 않다.In such a process, since both multiplication and division operations are required in addition to addition and subtraction operations, implementation of a complex hardware system is not easy.

따라서, 본 발명은, 상기와 같은 문제를 해결하기 위해 제안된 것으로, 트랜 스포트 스트림 전송 시스템에서 피씨알에 별도의 타임 스탬프를 부가하지 않고 간단한 연산만으로 피씨알을 보정할 수 있는, 트랜스포트 스트림 전송 시스템에서의 피씨알 보정 장치 및 그 방법을 제공하는데 그 목적이 있다.
Accordingly, the present invention has been proposed to solve the above problems, and in the transport stream transmission system, a transport stream transmission capable of correcting a PCAL by a simple operation without adding a separate time stamp to the PCL. It is an object of the present invention to provide a device and a method for calibrating a PC in a system.

상기 목적을 달성하기 위하여 본 발명의 장치는, 트랜스포트 스트림 전송 시스템에서의 피씨알 보정 장치에 있어서, 상기 트랜스포트 스트림을 입력받아 잠시 저장하고 출력하기 위한 임시 저장 수단; 상기 임시 저장 수단에서 상기 트랜스포트 스트림을 저장 완료한 후부터의 시간을, 외부로부터 입력받은 클럭과 상기 입력받은 클럭을 이용하여 생성한 클럭을 이용하여, 카운트하기 위한 제 1 카운팅 수단; 다수의 상기 임시 저장 수단에 저장되어 있는 상기 트랜스포트 스트림들을 다중화하기 위한 다중화 수단; 및 상기 다중화 수단에서 다중화한 트랜스포트 스트림의 피씨알을 상기 카운팅 수단에서 카운트한 카운트값을 이용하여 보정하기 위한 보정 수단을 포함하는 것을 특징으로 한다.In order to achieve the above object, the apparatus of the present invention comprises: a temporary calibration means for receiving and temporarily storing and outputting the transport stream; First counting means for counting a time from the completion of storing the transport stream in the temporary storage means, using a clock received from an external source and a clock generated using the received clock; Multiplexing means for multiplexing the transport streams stored in a plurality of said temporary storage means; And correction means for correcting the PCAL of the transport stream multiplexed by the multiplexing means by using the count value counted by the counting means.

한편, 본 발명의 방법은, 트랜스포트 스트림 전송 시스템에서의 피씨알 보정 방법에 있어서, 상기 트랜스포트 스트림을 입력받아 잠시 저장하고 출력하기 위한 임시 저장 단계; 상기 임시 저장 단계에서 상기 트랜스포트 스트림을 저장 완료한 후부터의 시간을, 외부로부터 입력받은 클럭과 상기 입력받은 클럭을 이용하여 생성한 클럭을 이용하여, 카운트하기 위한 제 1 카운팅 단계; 다수의 상기 임시 저장 단계에 저장되어 있는 상기 트랜스포트 스트림들을 다중화하기 위한 다중화 단계; 및 상기 다중화 단계에서 다중화한 트랜스포트 스트림의 피씨알을 상기 카운팅 단계에서 카운트한 카운트값을 이용하여 보정하기 위한 보정 단계를 포함하는 것을 특징으로 한다.On the other hand, the method of the present invention, in the transport correction method in the transport stream transmission system, the temporary storage step for receiving the transport stream for a while to store and output; A first counting step of counting a time from the completion of storing the transport stream in the temporary storage step by using a clock received from an external source and a clock generated using the received clock; A multiplexing step for multiplexing the transport streams stored in a plurality of said temporary storage steps; And a correction step for correcting the plurality of PCs of the transport stream multiplexed in the multiplexing step using the count value counted in the counting step.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 본 발명의 바람직한 실시예들을 첨부한 도면을 참조하여 설명한다. 상기 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention. In adding reference numerals to the components of the drawings, the same components are to have the same number as much as possible even if displayed on different drawings.

도 1은 본 발명에 따른 트랜스포트 스트림 전송 시스템에서의 피씨알 보정 장치의 일실시예 구성도이다.1 is a block diagram of an embodiment of a PCC correction apparatus in a transport stream transmission system according to the present invention.

도 1에 도시된 바와 같이, 본 발명에 따른 트랜스포트 스트림 전송 시스템에서의 피씨알 보정장치는, 피씨알을 포함하는 각 트랜스포트 스트림을 상응하여 입력받아 임시 저장하였다가 출력하기 위한 다수의 버퍼부(11), 상기 각 버퍼부(11)에 상응하여 연결되어, 상기 각 버퍼부(11)가 트랜스포트 스트림을 저장 완료한 후부터의 시간을 27MHz 클럭과 90KHz 클럭을 이용하여 카운트하기 위한 다수의 카운트부(12), 상기 다수의 버퍼부(11)에 저장되어 있는 각 트랜스포트 스트림들을 다중화하기 위한 다중화부(13) 및 상기 다중화부(13)에서 다중화한 트랜스포트 스트림의 피씨알을 상기 다수의 카운트부(12)에서 카운트한 카운트값을 이용하여 보정하기 위한 피씨알 보정부(14)를 포함한다.As shown in FIG. 1, the PCC correcting apparatus in the transport stream transmission system according to the present invention includes a plurality of buffer units for receiving, temporarily storing, and outputting each transport stream including a PCL correspondingly. (11) a plurality of counts connected in correspondence with the respective buffer sections 11 for counting the time since the buffer section 11 completes storing the transport stream using a 27 MHz clock and a 90 KHz clock; The multiplexer 13 for multiplexing each of the transport streams stored in the plurality of buffers 11 and the plurality of PCs of the transport streams multiplexed by the multiplexer 13 may be used. A PC correction unit 14 for correcting using the count value counted by the count unit 12 is included.

전술한 상기 피씨알 보정 장치의 구성 요소들의 기능 및 상호 작용 관계를 상세히 설명하면 다음과 같다.A detailed description of the functions and interactions between the components of the above-described PCC correction apparatus will be given below.

상기 각 버퍼부(11)는 외부로부터 상응하여 입력되는 트랜스포트 스트림을 임시 저장하고, 다중화부(13)로 상기 트랜스포트 스트림의 저장이 완료되어 출력이 가능하다는 신호(레디프래그 신호)를 출력한다.Each of the buffer units 11 temporarily stores a transport stream correspondingly inputted from the outside, and outputs a signal (read flag signal) indicating that the transport stream is completed and output to the multiplexer 13. do.

이 때, 피씨알이 존재하는 트랜스포트 스트림(이하, '피씨알 티에스'라 함)의 저장을 완료한 경우에는 카운트부(12)로 피씨알 티에스 저장이 완료되었다는 신호인 엔드마커 신호를 출력한다.At this time, when the transport of the transport stream in which the PC exists (hereinafter referred to as 'PC TS') is completed, the counting unit 12 outputs an end marker signal, which is a signal indicating that the PC storage is completed. .

상기 각 카운트부(12)는 상기 각 버퍼부(11)로부터 엔드마커 신호를 상응하여 입력받으면 90KHz 클럭 및 27MHz 클럭에 각각 동기되어 카운트를 하기 시작한다.The counting units 12 start counting in synchronization with the 90 KHz clock and the 27 MHz clock, respectively, when correspondingly receives the end marker signals from the respective buffer units 11.

상기 다중화부(13)는 상기 다수의 버퍼부(11)와 연결되어, 상기 레디프래그 신호를 출력한 버퍼부(11)로부터 각각 트랜스포트 스트림들을 입력받아 하나의 트랜스포트 스트림으로 다중화하여, 다중화된 트랜스포트 스트림을 피씨알 보정부(14)로 출력한다.The multiplexer 13 is connected to the plurality of buffers 11, receives the transport streams from the buffer 11 that outputs the ready flag signal, and multiplexes them into a single transport stream. The transport stream thus output is output to the PCC corrector 14.

상기 피씨알 보정부(14)는 상기 다중화부(13)에서 다중화한 트랜스포트 스트림을 입력받고, 상기 다중화된 트랜스포트 스트림에 포함된 피씨알 티에스를 추출한다.The PDF corrector 14 receives the transport stream multiplexed by the multiplexer 13 and extracts the PCTS included in the multiplexed transport stream.

그리고, 추출한 피씨알 티에스에 해당하는 카운트부(12)의 동작을 중지시키고, 중지된 카운트 값을 입력받아 하기의 [수학식 1]을 이용하여 피씨알을 보정한다.Then, the operation of the counting unit 12 corresponding to the extracted PCTS is stopped, and the stopped count value is input to correct the PC using Equation 1 below.

이 때, 입력받은 상기 카운트 값은 90KHz 클럭에 동기된 카운트 값(이하, "90KHz 카운트 값"이라 함)과 27MHz의 클럭에 동기된 카운트 값(이하, "27MHz 카운트 값"이라 함)이다. 상기 카운트 값은 버퍼부(11)에 피씨알 티에스가 완전히 저장된 후부터 다중화된 시점까지의 다중화 지연시간이 된다.At this time, the input count value is a count value (hereinafter referred to as "90KHz count value") synchronized with a 90KHz clock and a count value (hereinafter referred to as "27MHz count value") synchronized with a clock of 27MHz. The count value is the multiplexing delay time from the time when the PTS is completely stored in the buffer unit 11 to the time of multiplexing.

New_PCR_base = Old_PCR_base + Cfv + CarryNew_PCR_base = Old_PCR_base + Cfv + Carry

New_PCR_extention = Old_PCR_extention + CsvNew_PCR_extention = Old_PCR_extention + Csv

여기서, New_PCR_base는 보정한 "PCR_base" 값이고, Old_PCR_base은 보정 전의 "PCR_base" 값이며, Cfv는 90KHz 카운트 값이고, Carry는 그 값이 1로서 New_PCR_extention 값에 오버플로우가 발생하면 생성되는 값이다.Here, New_PCR_base is the corrected "PCR_base" value, Old_PCR_base is the "PCR_base" value before correction, Cfv is a 90KHz count value, Carry is 1, the value is generated when an overflow occurs in the New_PCR_extention value.

또한, New_PCR_extention은 보정 후의 "PCR_extention" 값이고, Old_PCR_extention은 보정 전의 "PCR_extention" 값이며, Csv는 27MHz 카운트 값이다.In addition, New_PCR_extention is the "PCR_extention" value after correction, Old_PCR_extention is the "PCR_extention" value before correction, and Csv is a 27 MHz count value.

이와 같은 연산을 수행하여 피씨알을 보정하면 곱셈, 나눗셈과 같은 복잡한 연산을 할 필요가 없다.By correcting the PC by performing these operations, there is no need for complicated operations such as multiplication and division.

도 2는 본 발명에 따른 카운트부의 일실시예 상세 구성도이다.2 is a detailed configuration diagram of an embodiment of a counting unit according to the present invention.

도 2에 도시된 바와 같이, 분주기(21)는 상기 27MHz 클럭을 외부로부터 입력받아, 상기 27MHz 클럭에 동기된 90KHz 클럭을 발생시킨다.As shown in FIG. 2, the divider 21 receives the 27 MHz clock from the outside and generates a 90 KHz clock synchronized with the 27 MHz clock.

카운터(22)는 엔드마커 신호를 버퍼부(11)로부터 입력받으면, 상기 분주기(21)로부터 입력받은 상기 27MHz 클럭과 상기 90KHz의 클럭에 동기되어 카운트를 시작한다.When the counter 22 receives an end marker signal from the buffer unit 11, the counter 22 starts counting in synchronization with the 27 MHz clock and the 90 KHz clock received from the divider 21.

그리고, 상기 카운터(22)는 피씨알 보정부(14)로부터 카운터 중지 신호를 입력받으면, 카운트 동작을 중지하고 해당 카운트 값을 피씨알 보정부(14)로 출력한다.When the counter 22 receives the counter stop signal from the PC corrector 14, the counter 22 stops the counting operation and outputs the corresponding count value to the PC corrector 14.

도 3은 본 발명에 따른 90KHz 카운트 값과 27MHz 카운트 값의 상호관계를 나타내는 예시도이다.3 is an exemplary diagram illustrating a correlation between a 90 KHz count value and a 27 MHz count value according to the present invention.

도 3에 도시된 바와 같이, 27MHz 카운트 값은 90KHz 카운트 값이 증가할 때마다 리셋(Reset)되어 처음부터 카운트된다.As shown in FIG. 3, the 27 MHz count value is reset and counted from the beginning each time the 90 KHz count value increases.

도 4는 본 발명에 따른 카운트 과정의 일실시예 흐름도이다.4 is a flowchart of an embodiment of a counting process according to the present invention.

먼저, 27MHz 클럭을 외부로부터 입력받아, 상기 27MHz 클럭에 동기된 90KHz 클럭을 발생시킨다(41).First, a 27 MHz clock is received from the outside, and a 90 KHz clock synchronized with the 27 MHz clock is generated (41).

이어서, 엔드마커 신호를 입력받으면(42), 상기 27MHz 클럭과 상기 90KHz의 클럭에 각각 동기되어 카운트를 시작한다(43, 44).Subsequently, when the end marker signal is input (42), counting starts in synchronization with the 27 MHz clock and the 90 KHz clock (43, 44).

이어서, 피씨알 보정부로부터 카운트 중지 신호를 입력받으면(45), 카운트 동작을 중지한 후에 중지된 카운트 값을 상기 피씨알 보정부로 출력한다(46). Subsequently, if the count stop signal is input from the PC corrector (45), the count value stopped after the count operation is stopped is output to the PC corrector (46).

도 5는 본 발명에 따른 피씨알 보정 과정의 일실시예 흐름도이다.5 is a flow chart of an embodiment of a process for correcting a plasma according to the present invention.

먼저, 다중화된 트랜스포트 스트림을 입력받고(51), 상기 다중화된 트랜스포트 스트림에 포함된 피씨알 티에스를 추출한다(52).First, the multiplexed transport stream is input (51), and PCS contained in the multiplexed transport stream is extracted (52).

이어서, 추출한 피씨알 티에스에 해당하는 카운트부에 카운트 중지 신호를 출력하여 카운트 동작을 중지시키고(53), 중지된 카운트 값을 획득한다(54).Subsequently, a count stop signal is outputted to the count unit corresponding to the extracted PCS to stop the count operation (53), and the stopped count value is obtained (54).

이어서, 상기 피씨알 티에스에 포함된 피씨알의 "PCR_base"와 "PCR_extention"을 획득한다(55).Subsequently, the “PCR_base” and “PCR_extention” of the PCAL included in the PCS are obtained (55).

이어서, 상기 "PCR_extention"에 27MHz 카운트 값을 합산하는 연산을 하고(56), 상기 합산 연산에서 오버플로우가 발생하였는가를 판단한다(57).Subsequently, an operation of adding 27 MHz count values to the "PCR_extention" is performed (56), and it is determined whether an overflow occurs in the adding operation (57).

상기 판단 결과(57), 오버플로우가 발생한 경우에는 상기 "PCR_base"와 90KHz 카운트 값 합산하고 1을 더하는 연산을 한다(58).As a result of the determination 57, when overflow occurs, the operation adds 1 and adds a count value of 90 KHz and 90 KHz.

상기 판단 결과(57), 오버플로우가 발생하지 않은 경우에는 상기 "PCR_base"와 90KHz 카운트 값을 합산하는 연산을 한다(59).As a result of the determination (57), when no overflow occurs, an operation of adding the "PCR_base" and the 90 KHz count value is performed (59).

상기 "56"과정, 상기 "58"과정과 상기 "59"과정의 연산 결과 값으로 상기 "PCR_base"와 상기 "PCR_extention"을 수정한다(60).The "PCR_base" and the "PCR_extention" are corrected with operation result values of the "56" process, the "58" process, and the "59" process (60).

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

이상에서 살펴본 바와 같이, 본 발명은 트랜스포트 스트림 전송 시스템에서 피씨알에 별도의 데이터를 부가하지 않고 간단한 연산만으로 피씨알을 보정할 수 있는 효과가 있다.As described above, the present invention has the effect of correcting the PCAL by a simple operation without adding additional data to the PC in the transport stream transmission system.

또한, 본 발명은 복잡한 알고리즘 및 복잡한 연산처리 과정이 없어 하드웨어 시스텔을 용이하게 구현할 수 있는 효과가 있다.In addition, the present invention has the effect that it is possible to easily implement a hardware cystel without complex algorithms and complex processing.

Claims (9)

트랜스포트 스트림 전송 시스템에서의 피씨알 보정 장치에 있어서,A device for correcting a PCAL in a transport stream transmission system, 피씨알을 포함하는 트랜스포트 스트림을 상응하여 입력받아 임시 저장하였다가 출력하기 위한 다수의 임시 저장 수단;A plurality of temporary storage means for receiving, temporarily storing, and outputting a transport stream including a PCAL correspondingly; 각각의 상기 임시 저장 수단에서 트랜스포트 스트림을 저장 완료한 후부터의 시간을, 외부로부터 입력받은 제1클럭과 상기 외부로부터 입력받은 제1클럭을 이용하여 생성한 제2클럭을 이용하여, 상기 임시 저장 수단으로부터 출력된 트랜스포트 스트림에 상응하여 카운트하기 위한 다수의 제 1 카운팅 수단;The temporary storage is performed by using the first clock received from the outside and the second clock generated using the first clock received from the outside, after storing the transport stream in each of the temporary storage means. A plurality of first counting means for counting corresponding to the transport stream output from the means; 상기 다수의 임시 저장 수단에 저장되어 있는 트랜스포트 스트림들을 다중화하기 위한 다중화 수단; 및Multiplexing means for multiplexing transport streams stored in said plurality of temporary storage means; And 상기 다중화 수단에서 다중화한 트랜스포트 스트림의 피씨알을 상기 다수의 카운팅 수단에서 카운트한 카운트값을 이용하여 보정하기 위한 피씨알 보정 수단PC correction means for correcting a PC of a transport stream multiplexed by the multiplexing means by using count values counted by the plurality of counting means 을 포함하는 트랜스포트 스트림 전송 시스템에서의 피씨알 보정 장치.Apparatus for correcting a PC in a transport stream transmission system comprising a. 제 1 항에 있어서,The method of claim 1, 상기 제 1 카운팅 수단은,The first counting means, 상기 생성한 제2클럭을 이용한 카운트값이 증가할 때마다 상기 외부로부터 입력받은 제1클럭을 이용한 카운트값을 처음부터 다시 카운트하는 것을 특징으로 하는 트랜스포트 스트림 전송 시스템에서의 피씨알 보정 장치.And a count value using the first clock received from the outside is counted again from the beginning whenever the count value using the generated second clock increases. 제 2 항에 있어서,The method of claim 2, 상기 제 1 카운팅 수단은,The first counting means, 상기 외부로부터 입력받은 제1클럭을 분주하여 다른 주파수를 갖는 상기 제2클럭을 생성하기 위한 분주 수단; 및Dividing means for dividing the first clock input from the outside to generate the second clock having a different frequency; And 상기 외부로부터 입력받은 제1클럭과 상기 분주 수단에서 생성한 제2클럭에 각각 동기되어 카운트하기 위한 제 2 카운팅 수단Second counting means for counting in synchronization with the first clock received from the outside and the second clock generated by the dispensing means; 을 포함하는 트랜스포트 스트림 전송 시스템에서의 피씨알 보정 장치.Apparatus for correcting a PC in a transport stream transmission system comprising a. 제 3 항에 있어서,The method of claim 3, wherein 상기 외부로부터 입력받은 제1클럭은 27MHz의 주파수를 갖고, 상기 생성한 제2클럭은 90KHz의 주파수를 갖는 것을 특징으로 하는 트랜스포트 스트림 전송 시스템에서의 피씨알 보정 장치.The first clock received from the outside has a frequency of 27MHz, the generated second clock has a frequency correction device in the transport stream transmission system, characterized in that the frequency of 90KHz. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 상기 보정 수단은,The correction means, 상기 다중화 수단에서 다중화한 트랜스포트 스트림을 이용하여 상기 제 1 카운팅 수단의 카운트 동작을 중지시키고, 그에 따라 중지된 카운트 값을 이용하여 피씨알을 보정하는 것을 특징으로 하는 트랜스포트 스트림 전송 시스템에서의 피씨알 보정 장치.The counting operation of the first counting means is stopped by using the transport stream multiplexed by the multiplexing means, and the PC is corrected using the stopped count value accordingly. Al correction device. 제 5 항에 있어서,The method of claim 5, wherein 상기 보정 수단은,The correction means, 하기 [수학식]을 이용하여 "PCR_base"와 "PCR_extention"을 수정하여 피씨알을 보정하는 것을 특징으로 하는 트랜스포트 스트림 전송 시스템에서의 피씨알 보정 장치.A device for calibrating a PC in a transport stream transmission system, characterized in that the PCC is corrected by modifying "PCR_base" and "PCR_extention" using the following Equation. [수학식][Equation] New_PCR_base = Old_PCR_base + Cfv + CarryNew_PCR_base = Old_PCR_base + Cfv + Carry New_PCR_extention = Old_PCR_extention + CsvNew_PCR_extention = Old_PCR_extention + Csv (여기서, New_PCR_base는 보정한 "PCR_base" 값, Old_PCR_base은 보정 전의 "PCR_base" 값, Cfv는 상기 생성한 제2클럭에 동기된 카운트 값, Carry는 그 값이 1로서 New_PCR_extention 값에 오버플로우가 발생하면 생성되는 값, New_PCR_extention은 보정 후의 "PCR_extention" 값, Old_PCR_extention은 보정 전의 "PCR_extention" 값이고, Csv는 상기 외부로부터 입력받은 제1클럭에 동기된 카 운트 값임.)(Where New_PCR_base is the corrected "PCR_base" value, Old_PCR_base is the "PCR_base" value before correction, Cfv is the count value synchronized to the generated second clock, Carry is 1, and if the overflow occurs to the New_PCR_extention value, The generated value, New_PCR_extention is a value of "PCR_extention" after correction, Old_PCR_extention is a value of "PCR_extention" before correction, and Csv is a count value synchronized to the first clock inputted from the outside.) 트랜스포트 스트림 전송 시스템에서의 피씨알 보정 방법에 있어서,In the transport correction method in the transport stream transmission system, 피씨알을 포함하는 트랜스포트 스트림들을 임시 저장하고 있는 임시 저장 단계;A temporary storage step of temporarily storing transport streams including PCALs; 상기 임시 저장 단계에서 각 트랜스포트 스트림을 저장 완료한 후부터의 시간을, 외부로부터의 제1클럭과 상기 제1클럭을 이용하여 생성한 제2클럭을 이용하여, 각각 카운트하는 카운팅 단계;A counting step of counting a time from the completion of storing each transport stream in the temporary storage step by using a first clock from the outside and a second clock generated using the first clock; 상기 임시 저장 단계에서 저장한 트랜스포트 스트림들을 다중화하는 다중화 단계; 및A multiplexing step of multiplexing the transport streams stored in the temporary storage step; And 상기 다중화 단계에서 다중화한 트랜스포트 스트림의 피씨알을 상기 카운팅 단계에서 카운트한 카운트값을 이용하여 보정하는 보정 단계A correction step of correcting the plurality of PDs of the transport stream multiplexed in the multiplexing step using the count value counted in the counting step 를 포함하는 트랜스포트 스트림 전송 시스템에서의 피씨알 보정 방법.PCC correction method in a transport stream transmission system comprising a. 제 7 항에 있어서,The method of claim 7, wherein 상기 카운팅 단계는,The counting step, 상기 제2클럭을 이용한 카운트값이 증가할 때마다 상기 제1클럭을 이용한 카운트값을 처음부터 다시 카운트하는 것을 특징으로 하는 트랜스포트 스트림 전송 시스템에서의 피씨알 보정 방법.And counting the count value using the first clock again from the beginning whenever the count value using the second clock increases. 제 7 항 또는 제 8 항에 있어서,The method according to claim 7 or 8, 상기 제1클럭은 27MHz의 주파수를 갖고, 상기 제2클럭은 90KHz의 주파수를 갖는 것을 특징으로 하는 트랜스포트 스트림 전송 시스템에서의 피씨알 보정 방법.And said first clock has a frequency of 27 MHz and said second clock has a frequency of 90 kHz.
KR1020040024924A 2004-04-12 2004-04-12 PCR correction apparatus and method in transport stream transmission system KR100568068B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040024924A KR100568068B1 (en) 2004-04-12 2004-04-12 PCR correction apparatus and method in transport stream transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040024924A KR100568068B1 (en) 2004-04-12 2004-04-12 PCR correction apparatus and method in transport stream transmission system

Publications (2)

Publication Number Publication Date
KR20050099745A KR20050099745A (en) 2005-10-17
KR100568068B1 true KR100568068B1 (en) 2006-04-05

Family

ID=37278745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040024924A KR100568068B1 (en) 2004-04-12 2004-04-12 PCR correction apparatus and method in transport stream transmission system

Country Status (1)

Country Link
KR (1) KR100568068B1 (en)

Also Published As

Publication number Publication date
KR20050099745A (en) 2005-10-17

Similar Documents

Publication Publication Date Title
TWI455573B (en) Method for reconstructing system time clock (stc) without carrying pcr
JP3666625B2 (en) Data recording method and data recording apparatus
US20060007958A1 (en) Multiplexing method and apparatus to generate transport stream
US7706379B2 (en) TS transmission system, transmitting apparatus, receiving apparatus, and TS transmission method
EP1936625A2 (en) Recording device, recording method and reproducing device
KR100448220B1 (en) A null packet insertion method and its apparatus in digital broadcasting transmission system
US8842218B2 (en) Video/audio data output device and method
JP5720051B2 (en) Method and apparatus for measuring delay variation in digital stream
JP2006042340A (en) Data transmission synchronizing scheme
JP4778608B2 (en) Method and apparatus for synchronizing MPEG decoder
JP2012513139A (en) Method for synchronizing transport streams in a multiplexer with an external coprocessor
US10523467B2 (en) Transmission device, transmission method, reception device and reception method
US9250646B2 (en) Clock recovery using remote arrival timestamps
JPH11275524A (en) Data recording method, data reproduction method, data recorder and data reproduction device
JP2018182677A (en) Information processing apparatus, information processing method, program, and recording medium manufacturing method
JP2008034905A (en) Digital transmission device and method
JP6957186B2 (en) Information processing equipment, information processing methods, programs, and recording medium manufacturing methods
JP2008245050A (en) Pcr correction circuit
KR100568068B1 (en) PCR correction apparatus and method in transport stream transmission system
US20070223536A1 (en) Stream reproducing method and device
KR100449183B1 (en) A method for handling errors in isochronous data, and a decoder for receiving and processing the errors
KR101011350B1 (en) Method for creating a system clock in a receiver device and corresponding receiver device
US20090323719A1 (en) Methods and apparatus for transforming first transport stream of first format into second transport stream of second format by emulating arrival time stamp information
US20090210588A1 (en) Output Circuit, Control Program Product, and Control Method
KR100243416B1 (en) Method and apparatus for re-multiplexing in mpeg-2 ts

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130730

Year of fee payment: 19