KR100566279B1

KR100566279B1 - Apparatus for detecting frequency offset by differing synchronous accumulation period and control method thereof

Info

Publication number: KR100566279B1
Application number: KR1020030003513A
Authority: KR
Inventors: 박수진; 임채만
Original assignee: 삼성전자주식회사
Priority date: 2003-01-18
Filing date: 2003-01-18
Publication date: 2006-03-30
Also published as: KR20040066449A

Abstract

본 발명은 동기 누적 구간을 차별화하여 주파수 오프셋을 검출하는 자동 주파수 제어 장치에서, 동기 획득을 위한 기준 채널 신호를 수신하고, 소정 제어에 따라 상기 수신된 기준 채널 신호를 소정 개수의 심벌 구간 동안 누적하고, 상기 소정 개수의 심벌들 동안 누적된 기준 채널 신호를 입력하여 수신 주파수 오프셋을 검출하며, 상기 자동 주파수 제어 장치가 현재 수행하고 있는 동작 모드에 상응하게 상기 누적하는 심벌들 개수를 조절함으로써 동기 획득에 소요되는 시간을 최소화한다.According to the present invention, in an automatic frequency control apparatus for detecting a frequency offset by differentiating a synchronization accumulation period, a reference channel signal for synchronization acquisition is received, and the received reference channel signal is accumulated for a predetermined number of symbol periods according to a predetermined control. And receiving a reference frequency signal accumulated during the predetermined number of symbols to detect a reception frequency offset, and adjusting the cumulative number of symbols corresponding to an operation mode currently performed by the automatic frequency control apparatus to obtain synchronization. Minimize time spent.

주파수 오프셋 검출기, n 심벌 누적기, 포착, 추적, 동기 누적 구간Frequency Offset Detector, n symbol accumulator, acquisition, tracking, sync accumulation interval

Description

Apparatus for detecting frequency offset by differentiating synchronous accumulation intervals and a control method thereof {APPARATUS FOR DETECTING FREQUENCY OFFSET BY DIFFERING SYNCHRONOUS ACCUMULATION PERIOD AND CONTROL METHOD THEREOF}

도 1은 일반적인 UMTS 통신 시스템에서 공통 파일럿 채널에 적용되는 안테나 패턴의 일 예를 도시한 도면1 illustrates an example of an antenna pattern applied to a common pilot channel in a general UMTS communication system.

도 2는 일반적인 사용자 단말기 자동 주파수 제어 장치의 내부 구조를 도시한 블록도2 is a block diagram showing the internal structure of a typical user terminal automatic frequency control device

도 3은 상기 도 2의 주파수 오프셋 검출기(270) 내부 구조를 개략적으로 도시한 도면FIG. 3 schematically illustrates an internal structure of the frequency offset detector 270 of FIG.

도 4는 도 2의 자동 주파수 제어 장치에서 공통 파일럿 채널의 한 심벌이 256chips 길이를 가질 경우 주파수 오프셋 검출기(270)의 출력 특성 곡선을 도시한 그래프4 is a graph illustrating an output characteristic curve of the frequency offset detector 270 when one symbol of the common pilot channel has a length of 256 chips in the automatic frequency control device of FIG. 2.

도 5는 이동 통신 시스템에서 아이디얼한 채널 환경에서 사용자 단말기로 수신되는 공통 파일럿 채널 신호를 1심벌 누적할 경우를 개략적으로 도시한 도면FIG. 5 schematically illustrates a case in which a common pilot channel signal received by a user terminal is accumulated by one symbol in an ideal channel environment in a mobile communication system; FIG.

도 6은 이동 통신 시스템에서 아이디얼한 채널 환경에서 사용자 단말기로 수신되는 공통 파일럿 채널 신호를 4심벌 누적할 경우를 개략적으로 도시한 도면FIG. 6 schematically illustrates a case in which 4 symbols are accumulated in a common pilot channel signal received by a user terminal in an ideal channel environment in a mobile communication system; FIG.

도 7은 본 발명의 실시예에서의 기능을 수행하기 위한 자동 주파수 제어 장치 내부 구조를 도시한 블록도7 is a block diagram showing an internal structure of an automatic frequency control device for performing a function in an embodiment of the present invention.

도 8은 도 7의 주파수 오프셋 검출기(770) 내부 구조를 개략적으로 도시한 도면FIG. 8 schematically illustrates the internal structure of the frequency offset detector 770 of FIG.

도 9는 도 8의 쉬프트 & 가산기들(800),(810) 내부 구조를 개략적으로 도시한 도면9 schematically illustrates the internal structure of the shift & adders 800, 810 of FIG. 8.

도 10은 도 7의 자동 주파수 제어 장치에서 256chips 누적한 심볼값을 이용할 경우의 주파수 오프셋 검출기(770)의 출력 특성 곡선을 도시한 그래프FIG. 10 is a graph showing an output characteristic curve of the frequency offset detector 770 when using the symbol value accumulated in 256 chips in the automatic frequency control device of FIG. 7.

본 발명은 이동 통신 시스템의 자동 주파수 제어 장치 및 방법에 관한 것으로서, 특히 사용자 단말기의 주파수 오차 검출 장치 및 방법에 관한 것이다.The present invention relates to an apparatus and method for automatic frequency control of a mobile communication system, and more particularly, to an apparatus and method for detecting a frequency error of a user terminal.

3세대(3G: 3rd Generation) 이동 통신 시스템인 UMTS(Universal Mobile Telecommunication System) 시스템은 차세대 통신 시스템으로서 기지국(Node B)과 사용자 단말기(UE: User Equipment)간 비동기로 통신을 수행한다. 그리고, 상기 사용자 단말기는 수신되는 신호의 주파수를 획득하기 위해서 자동 주파수 제어(AFC: Automatic Frequency Control) 장치를 구비한다. 상기 자동 주파수 제어 장치는 송신측에서 송신한 송신 신호의 반송파(carrier) 주파수를 정확하게 수신 주파수로 국부 발진하는 장치로서, 상기 반송파 주파수에서 어느 정도의 주파수 오프셋(offset)을 가지는지에 따라 수신 신호 복조의 정확도가 결정된다. The Universal Mobile Telecommunication System (UMTS) system, which is a third generation (3G) mobile communication system, is a next generation communication system that asynchronously communicates between a base station Node B and a user equipment (UE). In addition, the user terminal includes an Automatic Frequency Control (AFC) device to obtain a frequency of the received signal. The automatic frequency control device is a device which locally oscillates a carrier frequency of a transmission signal transmitted from a transmitter side to a reception frequency, and demodulates a received signal according to how much frequency offset the carrier frequency has. The accuracy of is determined.

상기 주파수 오프셋은 반송파 주파수가 온도에 따라 변화하기 때문에 무선 통신 시스템에 있어서 피할 수 없는 성능 저하의 요인으로 작용한다. 만약 반송파 주파수와 수신기의 국부 발진 주파수 사이에 주파수 오프셋이 존재한다면, 수신기에서 수신한 채널(channel) 신호의 전력 스펙트럼 밀도(power spectrum density)는 하기 수학식 1과 같이 표현된다.The frequency offset acts as an inevitable factor of performance degradation in a wireless communication system because the carrier frequency changes with temperature. If there is a frequency offset between the carrier frequency and the local oscillation frequency of the receiver, the power spectrum density of the channel signal received by the receiver is expressed by Equation 1 below.

상기 수학식 1에서, S(f)는 수신 채널 신호에 대한 전력 스펙트럼 밀도를 나타내며, f_d는 도플러 주파수(doppler frequency)이고, f_offset은 주파수 오프셋(frequency offset)을 나타낸다. b₀는 일반 상수이다.In Equation 1, S (f) denotes a power spectral density for a received channel signal, f _d denotes a Doppler frequency, and f _offset denotes a frequency offset. b ₀ is a general constant.

상기 수학식 1에서 나타낸 바와 같이 주파수 오프셋 f_offset을 포함한 전력 스펙트럼 밀도 S(f)는 도플러 주파수 f_d와 주파수 오프셋 f_offset의 합, 즉 (f_d+ f_offset)에 의해 결정된다. 또한, 상기 전력 스펙트럼 밀도 S(f)는 채널 상태의 변화 역시 나타낸다. 만약, 상기 주파수 오프셋 f_offset을 별도의 페이딩(fading) 현상 보상 방법에 의해 보상할 수 있다면 상기 수신기는 상기 주파수 오프셋 f_offset의 영향을 고 려할 필요가 없으므로 그 하드웨어적인 복잡도(hardware complexity)가 감소될 것이다. 그러나, 상기 주파수 오프셋 f_offset의 영향이 전혀 없는 경우는 실제 아이디얼한(ideal) 채널 환경에서만 가능하며, 실제 채널 환경에서는 불가능하다. 그래서 상기 주파수 오프셋 f_offset의 영향을 최소화하기 위해 상기 자동 주파수 제어 장치가 필요하다.Power spectral density S, including the frequency offset f _offset as shown in Equation 1 (f) is determined by the sum of the Doppler frequency f _d and the frequency offset f _offset, i.e. (f _d + f _offset). The power spectral density S (f) also represents a change in channel state. If the frequency offset f _offset can be compensated by a separate fading compensation method, the receiver does not need to consider the influence of the frequency offset f _offset , thereby reducing hardware complexity. will be. However, in the case where there is no influence of the frequency offset f _offset , it is possible only in an actual ideal channel environment, and not in an actual channel environment. Therefore, the automatic frequency control device is necessary to minimize the influence of the frequency offset f _offset .

또한, 상기 UMTS 통신 시스템에서 상기 자동 주파수 제어 장치의 기준 신호(reference signal)가 되는 것은 송신기, 일 예로 기지국의 제1안테나(antenna 1)를 통해 전송되는 공통 파일럿 채널(CPICH: Common PIlot CHannel) 신호와, 제2안테나(antenna 2)를 통해 전송되는 다이버시티(diversity) 공통 파일럿 채널 신호이다. 그러면 여기서 도 1을 참조하여 UMTS 통신 시스템에서 공통 파일럿 채널에 적용되는 안테나 패턴(antenna pattern)을 설명하기로 한다. Also, the reference signal of the automatic frequency control apparatus in the UMTS communication system is a common pilot channel (CPICH: Common PIlot CHannel) signal transmitted through a transmitter, for example, a first antenna (antenna 1) of a base station. And a diversity common pilot channel signal transmitted through the second antenna (antenna 2). Next, an antenna pattern applied to a common pilot channel in a UMTS communication system will be described with reference to FIG. 1.

상기 도 1은 일반적인 UMTS 통신 시스템에서 공통 파일럿 채널에 적용되는 안테나 패턴의 일 예를 도시한 도면이다. 1 illustrates an example of an antenna pattern applied to a common pilot channel in a general UMTS communication system.

상기 도 1을 참조하면, 상기 공통 파일럿 채널은 미리 설정된 심벌 시퀀스(pre-defined symbol sequence), 즉 안테나 패턴을 전달하는 30kbps rate의 순방향 물리 채널(downlink physical channel)이다. 임의의 기지국에서 순방향 채널에 송신 다중화가 사용되는 경우 상기 공통 파일럿 채널은 동일한 채널 구분 코드(channelization code) 및 스크램블링 코드(scrambling code)를 사용하여 두 개의 안테나들, 즉 제1안테나(antenna 1)와 제2안테나(antenna 2)를 통해 전송된다. 이러한 경우에 상기 제1안테나 및 제2안테나 각각에서 전송되는 공통 파일럿 채널에 미리 설정되어 있는 안테나 패턴은 서로 다르게 되는데 상기 두 개의 안테나들 각각에 적용되는 안테나 패턴은 상기 도 1에 도시한 바와 같다. 그리고 상기 기지국의 순방향 채널에 송신 다중화가 사용되지 않는 경우 상기 제1안테나의 안테나 패턴만이 사용된다.Referring to FIG. 1, the common pilot channel is a pre-defined symbol sequence, that is, a downlink physical channel of 30 kbps that carries an antenna pattern. When transmit multiplexing is used for a forward channel at any base station, the common pilot channel uses two identical antennas, that is, the first antenna (antenna 1), using the same channelization code and scrambling code. It is transmitted through the second antenna (antenna 2). In this case, the antenna pattern preset in the common pilot channel transmitted in each of the first antenna and the second antenna is different from each other. An antenna pattern applied to each of the two antennas is shown in FIG. 1. When the transmission multiplexing is not used for the forward channel of the base station, only the antenna pattern of the first antenna is used.

그리고 상기 공통 파일럿 채널은 제1공통 파일럿 채널(primary CPICH)과 제2공통 파일럿 채널(secondary CPICH)의 2개 서브 채널(sub channel)들로 구성된다. 상기 제1공통 파일럿 채널은 0번 채널 구분 코드와 0번 스크램블링 코드로 스크램블링되며 상기 셀마다 한 개씩 존재하여 상기 셀 전체로 방송(broadcasting)된다. 그리고 상기 제2공통 파일럿 채널은 임의의 채널 구분 코드와 제1동기코드 및 제2동기코드로 스크램블링 되며, 셀마다 0/1/다수개 존재하여 셀 전체 또는 셀의 일부로 방송된다. 결국 상기 공통 파일럿 채널은 해당 셀의 나머지 전용 물리 채널(DPCH: Dedicated Physical CHannel)들의 기준 위상(phase reference)이며 사용자 단말기 셀 탐색(cell search)에 사용된다. The common pilot channel is composed of two subchannels of a first common pilot channel (primary CPICH) and a second common pilot channel (secondary CPICH). The first common pilot channel is scrambled with a channel identification code of 0 and a scrambling code of 0, and there is one for each cell and broadcasted to the entire cell. The second common pilot channel is scrambled with a random channel discrimination code, a first sync code, and a second sync code, and is broadcasted as a whole cell or part of a cell because 0/1 / multiple cells exist. As a result, the common pilot channel is a phase reference of the remaining dedicated physical channels (DPCHs) of the corresponding cell and is used for cell search of the user terminal.

한편, 상기 수신기는 상기 공통 파일럿 채널 신호와, 다이버시티 공통 파일럿 채널 신호 모두를 수신하고, 상기 수신한 공통 파일럿 채널 신호와, 다이버시티 공통 파일럿 채널 신호 모두에 주파수 오프셋 성분이 나타난다. 또한, 상기 공통 파일럿 채널 신호의 위상은 일반 트래픽(traffic) 채널의 전송 속도와 무관하게 임의의 시간 구간(Td)을 택하여 평균 위상을 계산할 수 있다. 즉, 수신 신호를 [t-Td/2 , t+Td/2]의 시간 구간에서 적분 & 덤프(integrate & dump)함으로써 수신 신 호의 위상을 얻을 수 있다. 상기 공통 파일럿 채널을 통해서는 변조되지 않은 신호가 전송되기 때문에, 자동 주파수 제어 장치는 연속적으로 수신되는 공통 파일럿 채널 신호에 대해서 cross-product를 취해 상기 공통 파일럿 채널 신호의 위상 변화를 계산할 수 있다. 이렇게 cross-product를 취해 계산한 상기 공통 파일럿 채널 신호의 위상 변화는 나머지 수신 신호들의 위상 변화에 대한 선형(linear) 추정값이 된다. 그리고, 상기 위상 변화는 주파수 오프셋에 비례한다. 즉, 위상 변화가 클수록 주파수 오프셋이 크게 되는 것이다. The receiver receives both the common pilot channel signal and the diversity common pilot channel signal, and a frequency offset component appears in both of the received common pilot channel signal and the diversity common pilot channel signal. In addition, the phase of the common pilot channel signal may be calculated by selecting an arbitrary time period Td irrespective of the transmission speed of the general traffic channel. That is, the phase of the received signal can be obtained by integrating & dumping the received signal in the time interval of [t-Td / 2, t + Td / 2]. Since the unmodulated signal is transmitted through the common pilot channel, the automatic frequency control apparatus can calculate a phase change of the common pilot channel signal by taking a cross-product for the continuously received common pilot channel signal. The phase change of the common pilot channel signal calculated by taking the cross-product is a linear estimate of the phase change of the remaining received signals. The phase change is proportional to the frequency offset. In other words, the larger the phase change, the larger the frequency offset.

상기 공통 파일럿 채널 신호의 위상 변화는 사용자 단말기가 기지국 신호를 수신하는 기준 타이밍(reference timing)이 부정확하기 때문이다. 상기 기준 타이밍이 상기 공통 파일럿 채널 신호의 타이밍과 정확하게 동기할 경우 상기 공통 파일럿 채널 신호의 위상 변화는 발생하지 않는다. 상기 사용자 단말기의 기준 타이밍은 온도 수정 발진기(TCXO: Temperature Crystal Oscillator)에서 발생하는데, 상기 온도 수정 발진기는 미세한 주파수 오프셋에 의해서도 심각한 기준 타이밍 오류를 발생하게 된다. 그래서, 상기 온도 수정 발진기의 발진 주파수를 지속적으로 제어하여 상기 사용자 단말기와 기지국간에 타이밍을 일치시키게 된다. 결과적으로, 상기 공통 파일럿 채널 신호의 위상 변화는 자동 주파수 제어 장치에 누적되고, 상기 자동 주파수 제어 장치에 누적된 상기 공통 파일럿 채널 신호의 위상 변화값의 부호를 가지고 상기 온도 수정 발진기에서 발생하는 기준 타이밍이 기지국 타이밍에 비해 빠른지 혹은 느린지를 결정한다. 이렇게 상기 온도 수정 발진기에서 발생하는 기준 타이밍이 기지국 타이밍에 비해 빠를 경우 상기 온도 수정 발진기는 발생하는 기준 타이밍을 늦추고, 이와는 반대로 상기 온도 수정 발진기에서 발생하는 기준 타이밍이 기지국 타이밍에 비해 느릴 경우 상기 온도 수정 발진기는 발생하는 기준 타이밍을 빠르게 하도록 한다.The phase change of the common pilot channel signal is because the reference timing at which the user terminal receives the base station signal is incorrect. If the reference timing is exactly synchronized with the timing of the common pilot channel signal, no phase change of the common pilot channel signal occurs. The reference timing of the user terminal is generated in a temperature crystal oscillator (TCXO), which causes a serious reference timing error even by a fine frequency offset. Thus, the oscillation frequency of the temperature corrected oscillator is continuously controlled to match the timing between the user terminal and the base station. As a result, the phase change of the common pilot channel signal is accumulated in the automatic frequency control device, and the reference timing occurs in the temperature crystal oscillator with the sign of the phase change value of the common pilot channel signal accumulated in the automatic frequency control device. Determine whether it is fast or slow compared to the base station timing. Thus, when the reference timing generated by the temperature corrected oscillator is faster than the base station timing, the temperature corrected oscillator delays the generated reference timing, and conversely, when the reference timing generated by the temperature corrected oscillator is slower than the base station timing, the temperature corrected. The oscillator speeds up the reference timing that occurs.

그러면 여기서 도 2를 참조하여 상기 자동 주파수 제어 장치의 내부 구조를 설명하기로 한다.Next, an internal structure of the automatic frequency control device will be described with reference to FIG. 2.

상기 도 2는 일반적인 사용자 단말기 자동 주파수 제어 장치의 내부 구조를 도시한 블록도이다.2 is a block diagram showing the internal structure of a general user terminal automatic frequency control device.

상기 도 2를 설명하기에 앞서, 먼저 상기 자동 주파수 제어 장치의 동작은 크게 포착(acquisition) 동작과, 추적(tracking) 동작으로 구분된다. 상기 포착 동작은 사용자 단말기가 파워 온(power on)시 상기 공통 파일럿 채널 신호를 이용하여 사용자 단말기 자신이 속한 기지국의 스크램블링 코드 타이밍을 획득하게 되고, 상기 획득한 스크램블링 코드 타이밍을 획득하여 상기 기지국과 동기를 획득하는 동작이다. 그래서, 상기 포착 동작은 빠른 시간 내에 일정한 주파수 오차 범위 내에서 사용자 단말기와 기지국간에 동기해야하므로 상기 자동 주파수 제어 장치에서 검출할 수 있는 주파수의 대역폭(bandwidth)을 크게 설정한다. 한편, 상기 추적 동작은 상기 일정한 주파수 오차 범위 내에서 동기하고 있는 사용자 단말기와 기지국간의 동기를 정확히 맞추기 위한 동작이다. 즉, 상기 기지국과 사용자 단말기 기준 타이밍을 정확하게 일치시키는 동작이 추적 동작이며, 따라서 상기 추적 동작에서는 잡음(noise)에 의한 영향을 최소화하기 위해 상기 자동 주파수 제어 장치에서 검출할 수 있는 주파수의 대역폭을 상기 포착 동작시보다 작게 설정한다. Before describing FIG. 2, first, an operation of the automatic frequency control apparatus is largely classified into an acquisition operation and a tracking operation. The acquiring operation acquires the scrambling code timing of the base station to which the user terminal belongs by using the common pilot channel signal when the user terminal powers on, and acquires the obtained scrambling code timing to synchronize with the base station. It is an operation to obtain. Therefore, since the acquisition operation must be synchronized between the user terminal and the base station within a certain frequency error range in a short time, the bandwidth of the frequency that can be detected by the automatic frequency control device is set large. On the other hand, the tracking operation is an operation for accurately matching the synchronization between the user terminal and the base station that is synchronized within the constant frequency error range. That is, the operation of accurately matching the base station and the user terminal reference timing is a tracking operation. Accordingly, in the tracking operation, a bandwidth of a frequency that can be detected by the automatic frequency control device is minimized in order to minimize the influence of noise. It is set smaller than during the capture operation.

상기 도 2를 참조하면, 먼저 상기 자동 주파수 제어 장치는 아날로그 파트(analog part)(210)와, 디지털 파트(digital part)(250)로 구분된다. 먼저, 상기 아날로그 파트(210)를 설명하기로 한다. 먼저, 안테나를 통해 공통 파일럿 채널 신호가 수신되고, 상기 수신된 공통 파일럿 채널 신호는 I 채널 신호 Rx_I와 Q 채널 신호 Rx_Q로 분리된다. 상기 I 채널 신호 Rx_I와 Q 채널 신호 Rx_Q는 각각 곱셈기(211)와 곱셈기(221)로 입력된다. 상기 곱셈기(211)는 상기 I 채널 신호 Rx_I와, 전압 제어 발진기(VCO: Voltage Control Oscillator)(231)에서 출력한 신호에

위상을 곱한 신호를 곱해 저역 통과 필터(LPF: Low Pass Filter)(213)로 출력한다. 여기서, 상기 I 채널 신호 Rx_I와, 전압 제어 발진기(231)에서 출력한 신호에

위상을 곱한 신호를 곱하는 이유는 상기 I 채널 신호 Rx_I와 Q 채널 신호 Rx_Q는 상호간에

위상차가 나기 때문이다. 상기 저역 통과 필터(213)는 상기 곱셈기(211)에서 출력한 신호를 입력하여 미리 설정된 대역에 맞게 필터링한 후 아날로그/디지털 변환기(Analog/Digital Convertor)(215)로 출력한다. 상기 아날로그/디지털 변환기(215)는 상기 저역 통과 필터(213)에서 출력한 신호를 디지털 변환한 후 상기 디지털 파트(250)로 출력한다. 한편, 상기 곱셈기(221)는 상기 Q 채널 신호 Rx_Q와 상기 전압 제어 발진기(231)에서 출력한 신호를 곱한 후 저역 통과 필터(223)로 출력한다. 상기 저역 통과 필터(223)는 상기 곱셈기(221)에서 출력한 신호를 입력하여 미리 설정된 대역에 맞게 필터링한 후 아날로그/디지털 변환기(225)로 출력한다. 상기 아날로그/디지털 변환기(225)는 상기 저역 통과 필터(223)에서 출력한 신호를 디지털 변환한 후 상기 디지털 파트(250)로 출력한 다. 또한, 상기 전압 제어 발진기(231)는 전압 제어 온도 수정 발진기(VCTCXO: Voltage Controlled Temperature Crystal Oscillator)로서 하기에서 설명할 디지털 파트(250)의 출력 신호에 상응하게 해당 주파수를 발진한다. Referring to FIG. 2, first, the automatic frequency control apparatus is divided into an analog part 210 and a digital part 250. First, the analog part 210 will be described. First, a common pilot channel signal is received through an antenna, and the received common pilot channel signal is separated into an I channel signal Rx_I and a Q channel signal Rx_Q. The I channel signal Rx_I and the Q channel signal Rx_Q are respectively input to the multiplier 211 and the multiplier 221. The multiplier 211 is connected to the signal output from the I channel signal Rx_I and the voltage control oscillator (VCO) 231.

The signals multiplied by the phases are multiplied and output to a low pass filter (LPF) 213. Here, the I channel signal Rx_I and the signal output from the voltage controlled oscillator 231 are used.

The reason for multiplying the signal multiplied by the phase is that the I channel signal Rx_I and the Q channel signal Rx_Q are mutually

This is because of the phase difference. The low pass filter 213 inputs the signal output from the multiplier 211 and filters the signal according to a preset band and then outputs it to an analog / digital converter 215. The analog / digital converter 215 digitally converts the signal output from the low pass filter 213 and outputs the digital part 250 to the digital part 250. The multiplier 221 multiplies the Q channel signal Rx_Q by the signal output from the voltage controlled oscillator 231 and outputs the multiplier 223 to the low pass filter 223. The low pass filter 223 inputs the signal output from the multiplier 221, filters the signal according to a preset band, and outputs the signal to the analog / digital converter 225. The analog / digital converter 225 digitally converts the signal output from the low pass filter 223 and outputs the digital part 250 to the digital part 250. In addition, the voltage controlled oscillator 231 is a voltage controlled temperature crystal oscillator (VCTCXO) and oscillates a corresponding frequency corresponding to the output signal of the digital part 250 to be described below.

그러면 여기서 상기 디지털 파트(250)의 동작을 설명하기로 한다.The operation of the digital part 250 will now be described.

먼저, 상기 아날로그 파트(210)의 아날로그/디지털 변환기(215)에서 출력된 신호는 상기 디지털 파트(250)의 역확산기(de-spreader)(251)로 입력된다. 상기 역확산기(251)는 상기 아날로그/디지털 변환기(215)에서 출력한 신호를 입력하여 송신기, 즉 기지국에서 적용한 확산 코드(spreading code)와 동일한 확산 코드를 가지고 역확산한 후 적분 & 덤프기(253)로 출력한다. 상기 적분 & 덤프기(253)는 상기 역확산기(251)에서 출력한 신호를 적분 & 덤프한 후 제1안테나 패턴(antenna pattern) 곱셈기(255)로 출력한다. 상기 제1안테나 패턴 곱셈기(255)는 상기 적분 & 덤프기(253)에서 출력한 신호에 상기 송신기에서 적용한 제1안테나 패턴을 곱한 후 2 심벌 누적기(2 symbol accumulator)(257)로 출력한다. 여기서, 상기 제1안테나 패턴은 상기 도 1에서 설명한 바와 같이 제1안테나에 적용되는 패턴이다. 일반적으로, 상기 포착 과정에서는 사용자 단말기가 기지국이 안테나 다이버시티를 적용하여 신호를 전송하는지 여부를 확인할 수가 없다. 그래서, 사용자 단말기는 기지국이 안테나 다이버시티를 적용하여 신호를 전송하고 있다고 가정하고, 제2안테나를 통해 전송되는 다이버시티 공통 파일럿 채널 신호와의 직교성을 유지하면서 포착 동작을 수행해야 한다. 상기 2 심벌 누적기(257)는 상기 제1안테나 패턴 곱셈기(255)에서 출력한 신호를 2 심벌 동안 누적한 후 가산기(259)로 출력한다. 또한, 상기 적분 & 덤프기(253)에서 출력한 신호는 제2안테나 패턴 곱셈기(256)로 입력되고, 상기 제2안테나 패턴 곱셈기(256)는 상기 적분 & 덤프기(253)에서 출력한 신호에 상기 송신기에서 적용한 제2안테나 패턴을 곱한 후 2 심벌 누적기(258)로 출력한다. 여기서, 상기 제2안테나 패턴은 상기 도 1에서 설명한 바와 같이 제2안테나에 적용되는 패턴이다. 상기 2 심벌 누적기(258)는 상기 제2안테나 패턴 곱셈기(256)에서 출력한 신호를 2 심벌 동안 누적한 후 상기 가산기(259)로 출력한다. First, the signal output from the analog / digital converter 215 of the analog part 210 is input to a de-spreader 251 of the digital part 250. The despreader 251 inputs the signal output from the analog-to-digital converter 215 to despread with the same spreading code as the spreading code applied by the transmitter, that is, the base station, and then integrates and dumpers 253. ) The integrator & dumper 253 integrates & dumps the signal output from the despreader 251 and outputs the signal to the first antenna pattern multiplier 255. The first antenna pattern multiplier 255 multiplies the signal output from the integrator & dumper 253 by the first antenna pattern applied by the transmitter and outputs the result to a 2 symbol accumulator 257. Here, the first antenna pattern is a pattern applied to the first antenna as described in FIG. In general, during the acquisition process, the user terminal cannot determine whether the base station transmits a signal by applying antenna diversity. Therefore, the user terminal assumes that the base station is transmitting the signal by applying the antenna diversity, and should perform the acquisition operation while maintaining orthogonality with the diversity common pilot channel signal transmitted through the second antenna. The two-symbol accumulator 257 accumulates the signal output from the first antenna pattern multiplier 255 for two symbols and then outputs it to the adder 259. In addition, the signal output from the integrator & dumper 253 is input to the second antenna pattern multiplier 256, and the second antenna pattern multiplier 256 is connected to the signal output from the integration & dumper 253. The second antenna pattern applied by the transmitter is multiplied and then output to the two symbol accumulator 258. Here, the second antenna pattern is a pattern applied to the second antenna as described with reference to FIG. 1. The two symbol accumulator 258 accumulates the signal output from the second antenna pattern multiplier 256 for two symbols and then outputs the signal to the adder 259.

한편, 상기 아날로그 파트(210)의 아날로그/디지털 변환기(225)에서 출력된 신호는 상기 디지털 파트(250)의 역확산기(261)로 입력된다. 상기 역확산기(261)는 상기 아날로그/디지털 변환기(225)에서 출력한 신호를 입력하여 송신기, 즉 기지국에서 적용한 확산 코드와 동일한 확산 코드를 가지고 역확산한 후 적분 & 덤프기(263)로 출력한다. 상기 적분 & 덤프기(263)는 상기 역확산기(261)에서 출력한 신호를 적분 & 덤프한 후 제1안테나 패턴 곱셈기(265)로 출력한다. 상기 제1안테나 패턴 곱셈기(265)는 상기 적분 & 덤프기(263)에서 출력한 신호에 상기 송신기에서 적용한 제1안테나 패턴을 곱한 후 2 심벌 누적기(267)로 출력한다. 상기 2 심벌 누적기(267)는 상기 제1안테나 패턴 곱셈기(265)에서 출력한 신호를 2 심벌 동안 누적한 후 가산기(269)로 출력한다. 또한, 상기 적분 & 덤프기(263)에서 출력한 신호는 제2안테나 패턴 곱셈기(266)로 입력되고, 상기 제2안테나 패턴 곱셈기(266)는 상기 적분 & 덤프기(263)에서 출력한 신호에 상기 송신기에서 적용한 제2안테나 패턴을 곱한 후 2 심벌 누적기(268)로 출력한다. 상기 2 심벌 누적기(268)는 상기 제2안테나 패턴 곱셈기(266)에서 출력한 신호를 2 심벌 동안 누적한 후 상기 가산기(269)로 출력한다. Meanwhile, the signal output from the analog / digital converter 225 of the analog part 210 is input to the despreader 261 of the digital part 250. The despreader 261 receives the signal output from the analog-to-digital converter 225, despreads the same spreading code as the spreading code applied by the transmitter, that is, the base station, and outputs the despreader to the integrator & dumper 263. . The integrator & dumper 263 integrates & dumps the signal output from the despreader 261 and outputs the signal to the first antenna pattern multiplier 265. The first antenna pattern multiplier 265 multiplies the signal output from the integrator & dumper 263 by the first antenna pattern applied by the transmitter and outputs the result to the 2 symbol accumulator 267. The two-symbol accumulator 267 accumulates the signal output from the first antenna pattern multiplier 265 for two symbols and then outputs it to the adder 269. The signal output from the integrator & dumper 263 is input to the second antenna pattern multiplier 266, and the second antenna pattern multiplier 266 is connected to the signal output from the integration & dumper 263. The second antenna pattern applied by the transmitter is multiplied and then output to the two symbol accumulator 268. The two symbol accumulator 268 accumulates the signal output from the second antenna pattern multiplier 266 for two symbols and then outputs the signal to the adder 269.

상기 가산기(259)는 상기 2 심벌 누적기(257) 및 2 심벌 누적기(259) 각각에서 출력한 신호를 가산한 CPICH_ACC_I 신호를 주파수 오프셋 검출기(270)로 출력한다. 여기서, 상기 가산기(259)에서 출력한 CPICH_ACC_I 신호는 결국 기지국에서 제1안테나와 제2안테나 각각을 통해 전송한 공통 파일럿 채널 신호의 I 채널 성분이 된다. 상기 가산기(269)는 상기 2 심벌 누적기(267) 및 2 심벌 누적기(268) 각각에서 출력한 신호를 가산한 CPICH_ACC_Q 신호를 상기 주파수 오프셋 검출기(270)로 출력한다. 여기서, 상기 가산기(269)에서 출력한 CPICH_ACC_Q 신호는 결국 기지국에서 상기 제1안테나 및 제2안테나를 통해 전송한 공통 파일럿 채널 신호의 Q 채널 성분이 된다. 상기 주파수 오프셋 검출기(270)는 CPFDD(cross-product frequency difference detector)를 사용한다고 가정하기로 한다. 그러면 상기 주파수 오프셋 검출기(270)는 상기 가산기(259)에서 출력한 CPICH_ACC_I 신호와 상기 가산기(269)에서 출력한 CPICH_ACC_Q 신호를 입력하여 두 신호간의 주파수 오프셋 FREQ_ERR_1을 검출하여 주파수 오프셋 결합기(frequency offset combiner)(271)로 출력한다. 상기 주파수 오프셋 FREQ_ERR_1에서 "1"은 핑거(finger) 번호를 나타낸다. 상기 주파수 오프셋 결합기(271)는 상기 주파수 오프셋 검출기(270)에서 출력하는 주파수 오프셋 FREQ_ERR_1뿐만 아니라 나머지 핑거들에서 출력하는 주파수 오프셋 FREQ_ERR_n들 모두를 결합한다. 상기 도 2에 도시되어 있는 바와 같이 상기 수신기는 다수의 핑거들, 즉 제1핑거 내지 제n핑거의 n개의 핑거들을 구비하며, 상 기 제1핑거에 구비되어 있는 주파수 오프셋 검출기(270)에서 출력하는 주파수 오프셋이 FREQ_ERR_1로 표현되고, 상기 제n핑거에 구비되어 있는 주파수 오프셋 검출기(도시하지 않음)에서 출력하는 주파수 오프셋이 FREQ_ERR_n으로 표현된다. The adder 259 outputs a CPICH_ACC_I signal obtained by adding a signal output from each of the two symbol accumulator 257 and the two symbol accumulator 259 to the frequency offset detector 270. Here, the CPICH_ACC_I signal output from the adder 259 becomes an I channel component of the common pilot channel signal transmitted from the base station through the first antenna and the second antenna, respectively. The adder 269 outputs a CPICH_ACC_Q signal obtained by adding signals output from the two symbol accumulators 267 and the two symbol accumulators 268 to the frequency offset detector 270. Here, the CPICH_ACC_Q signal output from the adder 269 becomes a Q channel component of the common pilot channel signal transmitted from the base station through the first antenna and the second antenna. It is assumed that the frequency offset detector 270 uses a cross-product frequency difference detector (CPFDD). Then, the frequency offset detector 270 inputs a CPICH_ACC_I signal output from the adder 259 and a CPICH_ACC_Q signal output from the adder 269 to detect a frequency offset FREQ_ERR_1 between the two signals to generate a frequency offset combiner. Output to (271). "1" in the frequency offset FREQ_ERR_1 represents a finger number. The frequency offset combiner 271 combines not only the frequency offset FREQ_ERR_1 output from the frequency offset detector 270 but also all of the frequency offset FREQ_ERR_n output from the remaining fingers. As shown in FIG. 2, the receiver includes a plurality of fingers, that is, n fingers of first to nth fingers, and is output from the frequency offset detector 270 provided in the first finger. The frequency offset is represented by FREQ_ERR_1, and the frequency offset output by the frequency offset detector (not shown) included in the n-th finger is represented by FREQ_ERR_n.

여기서, 상기 주파수 오프셋 결합기(271)가 다수의 핑거들 각각에서 출력하는 주파수 오프셋들, 즉 FREQ_ERR_1 내지 FREQ_ERR_n 모두를 결합하는 이유는 다음과 같다.Here, the frequency offset combiner 271 combines the frequency offsets output from each of the plurality of fingers, that is, FREQ_ERR_1 to FREQ_ERR_n, for the following reason.

일반적으로, 무선 채널 환경은 아이디얼(ideal)한 환경이 아니라 다중 경로(multi-path) 환경이므로 기지국 송신기에서 전송한 채널 신호는 적어도 1개 이상의 경로들을 통해 사용자 단말기 수신기로 수신된다. 그리고 다중 경로를 통해 수신되는 채널 신호들 각각은 그 경로의 거리에 따라 수신 시간차가 발생하므로, 서로 다른 타이밍에서 상기 임계치(threshold value) 이상의 상관값(correlation value)이 포착된다. 이렇게 다중 경로를 통해 수신되는 채널 신호들 각각을 수신할 수 있도록 상기 사용자 단말기는 레이크 수신기(rake receiver)를 구비하며, 상기 레이크 수신기는 상기 다중 경로를 통해 수신되는 채널 신호들 각각을 복조하기 위한 다수의 핑거들을 구비한다. 상기 핑거들 각각은 도면상에 도시하지는 않았으나 상기 CPICH_ACC_I 신호 및 CPICH_ACC_Q 신호를 생성하고, 주파수 오프셋 FREQ_ERR_n을 검출하는 구성들을 모두 구비하고 있다. 그래서, 상기 핑거들 각각에서 검출한 주파수 오프셋 FREQ_ERR_n들은 상기 주파수 오프셋 결합기(271)로 출력되고, 상기 주파수 오프셋 결합기(271)는 상기 다수의 핑거들 각각에서 검출한 주파수 오프셋 FREQ_ERR_n들을 결합하여 이득 곱셈기(273)로 출력한다. 그래서, 상 기 주파수 오프셋 결합기(271)는 다수의 핑거들에서 출력한 주파수 오프셋 FREQ_ERR_n들을 결합하여 다이버시티(diversity) 효과를 얻는다. 즉, 상기 다중 경로를 통해 수신된 채널 신호들중 특정 경로를 통해 수신된 채널 신호가 열악한 상태일 경우 결과적으로 다른 경로들을 통해 수신된 채널 신호들이 컴바이닝되어 채널 신호 수신 성능이 향상되게 되는 것이다. In general, since the wireless channel environment is not an ideal environment but a multi-path environment, the channel signal transmitted from the base station transmitter is received by the user terminal receiver through at least one or more paths. Each channel signal received through the multipath generates a reception time difference according to the distance of the path, and thus a correlation value equal to or greater than the threshold value is captured at different timings. The user terminal includes a rake receiver to receive each of the channel signals received through the multipath. The rake receiver includes a plurality of demodulators for demodulating each of the channel signals received through the multipath. Fingers. Although not shown in the figure, each of the fingers has all the components for generating the CPICH_ACC_I signal and the CPICH_ACC_Q signal, and detecting the frequency offset FREQ_ERR_n. Thus, the frequency offsets FREQ_ERR_n detected by each of the fingers are output to the frequency offset combiner 271, and the frequency offset combiner 271 combines the frequency offsets FREQ_ERR_n detected by each of the plurality of fingers to obtain a gain multiplier ( 273). Thus, the frequency offset combiner 271 combines the frequency offsets FREQ_ERR_n output from the plurality of fingers to obtain a diversity effect. That is, when a channel signal received through a specific path among the channel signals received through the multipath is in a poor state, channel signals received through other paths are combined to improve channel signal reception performance.

상기 이득 곱셈기(273)는 상기 주파수 오프셋 결합기(271)에서 출력한 신호를 입력하여 미리 설정되어 있는 설정 이득 K와 곱한후 루프 필터(loop filter)(275)로 출력한다. 상기 루프 필터(275)는 무한 누적기(unlimited accumulator) 구조를 가지며, 누적된 주파수 오프셋을 디지털/아날로그 변환기(Digital/Analog Convertor)(277)로 출력한다. 상기 디지털/아날로그 변환기(277)는 상기 루프 필터(275)에서 출력한 누적 주파수 오프셋을 아날로그 변환한 후 상기 전압 제어 발진기(231)로 출력한다. 상기 전압 제어 발진기(231)는 상기 디지털/아날로그 변환기(277)에서 출력한 값을 입력하여 해당하는 주파수로 발진한다.The gain multiplier 273 inputs a signal output from the frequency offset combiner 271, multiplies the preset gain K, and outputs the signal to a loop filter 275. The loop filter 275 has an unlimited accumulator structure, and outputs the accumulated frequency offset to a digital / analog converter 277. The digital-to-analog converter 277 converts the accumulated frequency offset output from the loop filter 275 to the voltage controlled oscillator 231 after analog conversion. The voltage controlled oscillator 231 oscillates at a corresponding frequency by inputting a value output from the digital-to-analog converter 277.

그러면 여기서 도 3을 참조하여 상기 주파수 오프셋 검출기(270) 내부 구조를 설명하기로 한다.Next, an internal structure of the frequency offset detector 270 will be described with reference to FIG. 3.

상기 도 3은 상기 도 2의 주파수 오프셋 검출기(270) 내부 구조를 개략적으로 도시한 도면이다.3 is a diagram schematically illustrating an internal structure of the frequency offset detector 270 of FIG. 2.

상기 도 3을 설명하기에 앞서, 상기 도 2에서 설명한 자동 주파수 제어 장치가 처리하는 공통 파일럿 채널 신호의 한 심벌은 256chips 길이를 가진다고 가정하 기로 한다. 상기 도 3을 참조하면, 먼저 상기 도 2에서 설명한 가산기(259)에서 출력한 CPICH_ACC_I 신호는 상기 주파수 오프셋 검출기(270)의 512 chips 지연기(311)와, 곱셈기(323)로 입력된다. 상기 512 chips 지연기(311)는 상기 CPICH_ACC_I 신호를 입력하여 512chips 동안 지연시킨후 곱셈기(313)로 출력한다. 상기 512 chips 지연기(311)가 상기 CPICH_ACC_I 신호를 512chips 동안 지연시키는 이유는 상기 2심벌 누적기들(257),(258)에서 신호를 2심벌 누적하였기 때문이다. 그리고 상기 도 2의 가산기(269)에서 출력한 CPICH_ACC_Q 신호는 상기 주파수 오프셋 검출기(270)의 512 chips 지연기(321)와, 곱셈기(313)로 입력된다. 상기 512 chips 지연기(321)는 상기 CPICH_ACC_Q 신호를 입력하여 512chips 동안 지연시킨후 상기 곱셈기(323)로 출력한다. 상기 512 chips 지연기(321)가 상기 CPICH_ACC_Q 신호를 512chips 동안 지연시키는 이유 역시 상기 2심벌 누적기들(267),(268)에서 신호를 2심벌 누적하였기 때문이다. Before describing FIG. 3, it is assumed that one symbol of the common pilot channel signal processed by the automatic frequency control apparatus described with reference to FIG. 2 has a length of 256 chips. Referring to FIG. 3, the CPICH_ACC_I signal output from the adder 259 described with reference to FIG. 2 is input to a 512 chips delayer 311 and a multiplier 323 of the frequency offset detector 270. The 512 chips delayer 311 receives the CPICH_ACC_I signal, delays the signal for 512 chips, and outputs the signal to the multiplier 313. The reason why the 512 chips delayer 311 delays the CPICH_ACC_I signal for 512 chips is because the two symbol accumulators 257 and 258 accumulate two symbols. The CPICH_ACC_Q signal output from the adder 269 of FIG. 2 is input to the 512 chips delayer 321 and the multiplier 313 of the frequency offset detector 270. The 512 chips delayer 321 inputs the CPICH_ACC_Q signal, delays the signal for 512 chips, and outputs the signal to the multiplier 323. The reason why the 512 chips delay unit 321 delays the CPICH_ACC_Q signal for 512 chips is because the two symbol accumulators 267 and 268 accumulate two symbols.

상기 곱셈기(313)는 상기 512 chips 지연기(311)에서 출력한 신호와 상기 CPICH_ACC_Q 신호를 곱한 후 가산기(330)로 출력한다. 또한 상기 곱셈기(323)는 상기 512 chips 지연기(321)에서 출력한 신호와 상기 CPICH_ACC_I 신호를 곱한 후 상기 가산기(330)로 출력한다. 상기 가산기(330)는 상기 곱셈기(313)에서 출력한 신호와 상기 곱셈기(323)에서 출력한 신호를 가산하여 주파수 오프셋 FREQ_ERR_1로 출력한다.The multiplier 313 multiplies the signal output from the 512 chips delayer 311 and the CPICH_ACC_Q signal and outputs the multiplier 330 to the adder 330. The multiplier 323 multiplies the signal output from the 512 chips delayer 321 and the CPICH_ACC_I signal and outputs the multiplier 330 to the adder 330. The adder 330 adds the signal output from the multiplier 313 and the signal output from the multiplier 323 to output the frequency offset FREQ_ERR_1.

한편, 상기 주파수 오프셋 검출기(270)가 주파수 오프셋을 검출할 수 있는 범위는 상기 주파수 오프셋 검출기(270) 자신의 출력이 선형성(linearity)을 가지 는 영역에 따라 결정된다. 즉, 상기 주파수 오프셋 검출기(270)의 출력 특성이 선형성을 유지하는 구간에 대해서만 주파수 오프셋을 검출하는 것이 가능하다. 일 예로, 상기 도 2의 자동 주파수 제어 장치에서 설명한 바와 같이 공통 파일럿 채널의 한 심벌이 256chips의 길이를 가지고, 주파수 오프셋 검출을 위해 누적하는 심벌들의 개수가 2개일 때, 상기 주파수 오프셋 검출기(270)는 대략 -1600Hz<Δf<1600Hz 범위 내의 주파수 오프셋을 검출하는 것이 가능하다. 이를 도 4를 참조하여 설명하면 다음과 같다.Meanwhile, the range in which the frequency offset detector 270 can detect the frequency offset is determined according to a region in which the output of the frequency offset detector 270 itself has linearity. That is, it is possible to detect the frequency offset only for a section in which the output characteristic of the frequency offset detector 270 maintains linearity. For example, as described in the automatic frequency control apparatus of FIG. 2, when one symbol of the common pilot channel has a length of 256 chips and the number of symbols accumulated for frequency offset detection is two, the frequency offset detector 270 is used. It is possible to detect a frequency offset in the range of approximately −1600 Hz <Δf <1600 Hz. This will be described with reference to FIG. 4.

상기 도 4는 도 2의 자동 주파수 제어 장치에서 공통 파일럿 채널의 한 심벌이 256chips 길이를 가질 경우 주파수 오프셋 검출기(270)의 출력 특성 곡선을 도시한 그래프이다.4 is a graph illustrating an output characteristic curve of the frequency offset detector 270 when one symbol of the common pilot channel has a length of 256 chips in the automatic frequency control device of FIG. 2.

상기 도 4를 참조하면, 먼저, 상기 도 2에서 설명한 자동 주파수 제어 장치에서 수신 공통 파일럿 채널 신호의 한 심벌이 256chips 길이를 가지고, 2 심벌 누적기들(257),(258),(267),(268)이 누적하는 심벌의 개수가 2개이다. 즉, 상기 도 2에서 설명한 자동 주파수 제어 장치는 512chips 동안 누적하는 형태의 512 덤프 구조를 가지며, 이 경우 상기 도 4에 도시한 바와 같이 상기 주파수 오프셋 검출기(270)의 출력 특성 곡선은 대략 -1600Hz에서 1600Hz 범위내에서 선형성을 유지하고 있다. 이렇게 상기 주파수 오프셋 검출기(270)의 출력이 선형성을 유지하는 -1600Hz에서 1600Hz 범위내에서만 정확한 주파수 오프셋을 측정하는 것이 가능하다. 그 이유는 -1600Hz에서 1600Hz 범위 이외의 주파수 대역에서는 상기 주파수 오프셋 검출기(270)의 출력이 선형성을 유지하지 못하기 때문에 정확한 주파수 오프 셋 검출이 불가능하기 때문이다. Referring to FIG. 4, first, in the automatic frequency control apparatus described with reference to FIG. 2, one symbol of the received common pilot channel signal has a length of 256 chips, and two symbol accumulators 257, 258, 267, The number of symbols accumulated by 268 is two. That is, the automatic frequency control device described in FIG. 2 has a 512 dump structure that accumulates for 512 chips, in which case the output characteristic curve of the frequency offset detector 270 is approximately −1600 Hz as shown in FIG. 4. It maintains linearity in the 1600Hz range. In this way, it is possible to measure the accurate frequency offset only within the range of -1600 Hz to 1600 Hz where the output of the frequency offset detector 270 maintains linearity. This is because accurate frequency offset detection is impossible because the output of the frequency offset detector 270 does not maintain linearity in a frequency band outside the -1600 Hz to 1600 Hz range.

이렇게, 일반적인 UMTS 통신 시스템에서는 상기에서 설명한 바와 같이 공통 파일럿 채널의 한 심벌이 256chips 길이를 가질 경우 상기 자동 주파수 제어 장치는 2심벌씩 누적하여 주파수 오프셋을 검출한다. 이 경우 주파수 오프셋을 검출할 수 있는 범위는 대략 -1600Hz에서 1600Hz 범위로서 비교적 작은 주파수 범위를 가진다. 그런데, 반송파 주파수가 2[GHZ] 대역의 주파수이고, 전압 제어 발진기로 3ppm(parts per million)의 주파수 오차를 가지는 전압 제어 온도 수정 발진기를 사용할 경우 발생할 수 있는 주파수 오프셋들은 대략 6[KHz] 정도의 주파수 범위내에 존재한다. 그런데, 상기 주파수 오프셋 검출기에서 검출 가능한 주파수 대역은 대략 -1600Hz에서 1600Hz 범위로서 상기 6[KHz] 정도의 범위 내에 존재하는 주파수 오프셋을 검출하기 위해서는 주파수 스위핑(frequency sweeping)을 장시간해야만 한다. 상기 장시간의 주파수 스위핑에 오류가 발생할 경우 상기 수신기가 포착 과정에서 추적 과정으로 천이하는데 소요되는 시간이 증가하여 동기를 획득하는 시간이 오래 소요된다는 문제점을 가진다. 이렇게 동기 획득을 장시간 동안 못할 경우 기지국과 사용자 단말기간 신호 송수신에 문제가 발생하며, 따라서 이동 통신 시스템 전체 성능을 저하시킨다는 문제점을 가진다.As described above, in the general UMTS communication system, when one symbol of the common pilot channel has a length of 256 chips, the automatic frequency control device accumulates 2 symbols and detects a frequency offset. In this case, the range in which the frequency offset can be detected is approximately −1600 Hz to 1600 Hz and has a relatively small frequency range. However, when the carrier frequency is a frequency of 2 [GHZ] band and a voltage controlled temperature crystal oscillator having a frequency error of 3 parts per million (3 ppm) is used as the voltage controlled oscillator, frequency offsets that may occur are about 6 [KHz]. It is within the frequency range. However, the frequency band detectable by the frequency offset detector is approximately -1600 Hz to 1600 Hz, and frequency sweeping must be performed for a long time to detect a frequency offset existing within the range of about 6 [KHz]. If an error occurs in the long-term frequency sweeping, the time required for the receiver to transition from the acquisition process to the tracking process increases, so that it takes a long time to acquire synchronization. If the synchronization acquisition is not performed for a long time, a problem occurs in transmitting and receiving a signal between the base station and the user terminal, thus degrading the overall performance of the mobile communication system.

따라서, 본 발명의 목적은 자동 주파수 제어 장치에서 주파수 오프셋을 검출하는 장치 및 방법을 제공함에 있다. Accordingly, an object of the present invention is to provide an apparatus and method for detecting a frequency offset in an automatic frequency control apparatus.

본 발명의 다른 목적은 자동 주파수 제어 장치에서 포착 과정과 추적 과정에서 상이한 동기누적 구간을 사용하는 주파수 오프셋 검출 장치 및 방법을 제공함에 있다.Another object of the present invention is to provide an apparatus and method for detecting a frequency offset using different synchronous accumulation intervals in an acquisition process and a tracking process in an automatic frequency control apparatus.

상기한 목적들을 달성하기 위한 본 발명의 장치는; 동기 누적 구간을 차별화하여 주파수 오프셋을 검출하는 자동 주파수 제어 장치에 있어서, 동기 획득을 위한 기준 채널 신호를 수신하고, 소정 제어에 따라 상기 수신된 기준 채널 신호를 소정 개수의 심벌 구간 동안 누적하는 수신부와, 상기 소정 개수의 심벌들 동안 누적된 기준 채널 신호를 입력하여 수신 주파수 오프셋을 검출하는 주파수 오프셋 검출부와, 상기 자동 주파수 제어 장치가 현재 수행하고 있는 동작 모드에 상응하게 상기 누적하는 심벌들 개수를 조절하는 제어기를 포함함을 특징으로 한다.The apparatus of the present invention for achieving the above objects; An automatic frequency control apparatus for detecting a frequency offset by differentiating a synchronization accumulation period, comprising: a receiver configured to receive a reference channel signal for synchronization acquisition and accumulate the received reference channel signal for a predetermined number of symbol periods according to a predetermined control; A frequency offset detector configured to input a reference channel signal accumulated during the predetermined number of symbols to detect a received frequency offset, and adjust the cumulative number of symbols corresponding to an operation mode currently performed by the automatic frequency control apparatus; It characterized in that it comprises a controller to.

상기한 목적들을 달성하기 위한 본 발명의 방법은; 동기 누적 구간을 차별화하여 주파수 오프셋을 검출하는 자동 주파수 제어 장치 제어 방법에 있어서, 동기 획득을 위한 기준 채널 신호를 수신하고, 소정 제어에 따라 상기 수신된 기준 채널 신호를 소정 개수의 심벌 구간 동안 누적하는 과정과, 상기 소정 개수의 심벌들 동안 누적된 기준 채널 신호를 입력하여 수신 주파수 오프셋을 검출하는 과정과, 상기 자동 주파수 제어 장치가 현재 수행하고 있는 동작 모드에 상응하게 상기 누적하는 심벌들 개수를 조절하는 과정을 포함함을 특징으로 한다.
The method of the present invention for achieving the above objects; A method of controlling an automatic frequency control apparatus for detecting a frequency offset by differentiating a synchronization accumulation period, the method comprising: receiving a reference channel signal for synchronization acquisition and accumulating the received reference channel signal for a predetermined number of symbol periods according to a predetermined control; And a process of detecting a received frequency offset by inputting a reference channel signal accumulated during the predetermined number of symbols, and adjusting the cumulative number of symbols corresponding to an operation mode currently performed by the automatic frequency control apparatus. It is characterized by including the process.

이하, 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설 명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described in detail. It should be noted that in the following description, only parts necessary for understanding the operation according to the present invention will be described, and descriptions of other parts will be omitted so as not to distract from the gist of the present invention.

본 발명은 자동 주파수 제어(AFC: Automatic Frequency Control) 장치에서 주파수 오프셋(frequency offset)을 검출함에 있어 포착(acquisition) 과정과 추적(tracking) 과정에서 서로 다른 동기 누적 구간을 적용하여 빠른 동기 획득을 가능하게 한다. 상기에서 설명한 바와 같이 상기 자동 주파수 제어 장치의 동작은 크게 포착 동작과, 추적 동작으로 구분된다. 상기 포착 동작은 빠른 시간 내에 일정한 주파수 오차 범위 내에서 사용자 단말기와 기지국간에 동기해야하므로 상기 자동 주파수 제어 장치의 제어 주파수 대역폭(bandwidth)을 크게 설정한다. 한편, 상기 추적 동작은 상기 일정한 주파수 오차 범위 내에서 동기하고 있는 사용자 단말기와 기지국간의 동기를 정확히 맞추기 위한 동작으로서, 상기 자동 주파수 제어 장치의 제어 대역폭을 상기 포착 동작시보다 작게 설정한다. The present invention enables fast synchronization acquisition by applying different synchronization accumulation intervals in an acquisition process and a tracking process in detecting a frequency offset in an automatic frequency control (AFC) device. Let's do it. As described above, the operation of the automatic frequency control device is largely divided into a capture operation and a tracking operation. Since the capturing operation must be synchronized between the user terminal and the base station within a certain frequency error range in a short time, the control frequency bandwidth of the automatic frequency control device is set large. On the other hand, the tracking operation is an operation for accurately synchronizing the synchronization between the user terminal and the base station that is synchronized within the constant frequency error range, and sets the control bandwidth of the automatic frequency control device smaller than during the acquisition operation.

그러면 여기서 도 5를 참조하여 아이디얼한(ideal) 채널 환경에서 사용자 단말기(UE: User Equipment)로 수신되는 공통 파일럿 채널(CPICH: Common PIlot CHannel) 신호를 설명하기로 한다. Next, a common pilot channel (CPICH) signal received by a user equipment (UE) in an ideal channel environment will be described with reference to FIG. 5.

상기 도 5는 이동 통신 시스템에서 아이디얼한 채널 환경에서 사용자 단말기로 수신되는 공통 파일럿 채널 신호를 1심벌 누적할 경우를 개략적으로 도시한 도면이다.FIG. 5 schematically illustrates a case in which a common pilot channel signal received by a user terminal is accumulated by one symbol in an ideal channel environment in a mobile communication system.

상기 도 5를 참조하면, 먼저 상기 도 1에서 설명한 바와 같이 상기 공통 파 일럿 채널은 미리 설정된 심벌 시퀀스(pre-defined symbol sequence), 즉 안테나 패턴(antenna pattern)을 전달하는 30kbps rate의 순방향 물리 채널(downlink physical channel)이다. 임의의 기지국(Node B)에서 순방향 채널에 송신 다중화가 사용되는 경우 상기 공통 파일럿 채널은 동일한 채널 구분 코드(channelization code) 및 스크램블링 코드(scrambling code)를 사용하여 두 개의 안테나, 즉 제1안테나(antenna 1)와 제2안테나(antenna 2)를 통해 전송된다. 이러한 경우에 상기 제1안테나 및 제2안테나 각각에서 전송되는 공통 파일럿 채널에 미리 설정되어 있는 안테나 패턴은 서로 다르게 되는데 상기 두 개의 안테나들 각각에 대한 안테나 패턴은 상기 도 1에서 설명한 바와 같다. 그리고 상기 기지국의 순방향 채널에 송신 다중화가 사용되지 않는 경우 상기 제1안테나의 안테나 패턴만이 이용된다. Referring to FIG. 5, first, as described with reference to FIG. 1, the common pilot channel may be a 30 kbps forward physical channel that carries a pre-defined symbol sequence, that is, an antenna pattern. downlink physical channel). When transmit multiplexing is used for a forward channel at any base station (Node B), the common pilot channel uses two antennas, that is, a first antenna, using the same channelization code and a scrambling code. 1) and the second antenna (antenna 2). In this case, the antenna pattern preset to the common pilot channel transmitted in each of the first antenna and the second antenna is different from each other. The antenna pattern for each of the two antennas is as described with reference to FIG. 1. When the transmission multiplexing is not used for the forward channel of the base station, only the antenna pattern of the first antenna is used.

상기 공통 파일럿 채널 신호가 아이디얼한 채널 환경에서 사용자 단말기로 수신되었다고 가정하면, 상기 도 5에 도시되어 있는 바와 같이 공통 파일럿 채널의 심벌 인덱스(index)가 (1, 2), (3, 4), (5, 6), (7, 8), ... 인 경우 동일한 에너지(energy)로 수신되는 것을 알 수 있다. 상기 사용자 단말기의 수신기는 제1안테나 패턴을 적용하여 송신한 신호와 제2안테나 패턴을 적용하여 송신한 신호를 결합(combining)하여 전체 수신 신호로 판단한다. 일 예로, 심벌 인덱스 1의 공통 파일럿 채널 심벌의 경우 제1안테나 패턴을 적용한 수신 신호의 에너지는 A이고, 제2안테나 패턴을 적용한 수신 신호의 에너지는 -A이기 때문에 심벌 인덱스 1의 공통 파일럿 채널 심벌의 전체 에너지는 0이 된다. 마찬가지로 심벌 인덱스 2의 공통 파일럿 채널 심벌의 경우 제1안테나 패턴을 적용한 수신 신호의 에너지는 A이고, 제2안테나 패턴을 적용한 수신 신호의 에너지는 -A이기 때문에 심벌 인덱스 2의 공통 파일럿 채널 심벌의 전체 에너지는 0이 된다. 그래서, 상기 심벌 인덱스 1 및 심벌 인덱스 2는 동일한 에너지로 수신된다고 판단하는 것이다. 물론, 상기 공통 파일럿 채널 신호는 실제 무선 채널 환경에서 송수신되기 때문에 페이딩(fading) 현상과 도플러(doppler) 현상 등으로 인해 해당 심벌의 에너지가 0으로 수신되지는 않을 것이다.Assuming that the common pilot channel signal is received by the user terminal in an ideal channel environment, symbol indexes of the common pilot channel are (1, 2), (3, 4), as shown in FIG. If (5, 6), (7, 8), ... can be seen that the same energy (energy) is received. The receiver of the user terminal combines the signal transmitted by applying the first antenna pattern and the signal transmitted by applying the second antenna pattern and determines the received signal. For example, in the case of the common pilot channel symbol of symbol index 1, the energy of the received signal to which the first antenna pattern is applied is A, and the energy of the received signal to which the second antenna pattern is applied is -A, so that the common pilot channel symbol of symbol index 1 is -A. The total energy of becomes zero. Similarly, in case of the common pilot channel symbol of symbol index 2, the energy of the received signal to which the first antenna pattern is applied is A, and the energy of the received signal to which the second antenna pattern is applied is -A. The energy is zero. Thus, it is determined that the symbol index 1 and the symbol index 2 are received with the same energy. Of course, since the common pilot channel signal is transmitted / received in an actual wireless channel environment, the energy of the corresponding symbol will not be received as 0 due to a fading phenomenon and a doppler phenomenon.

그러면 사용자 단말기는 (1, 2), (3, 4), (5, 6), (7, 8), ...의 공통 파일럿 채널 심벌들 쌍(pair) 각각에 대해서 기지국에서 동일한 신호를 송신했다고 판단하게 되고, 이런 특성을 이용하여 주파수 오프셋을 검출한다. 또한, 상기 공통 파일럿 채널은 150개의 심벌들(심벌 0~심벌 149)이 한 개의 무선 프레임(radio frame)을 구성하는데, 첫 번째 심벌인 심벌 0과 마지막 심벌인 심벌 149는 주파수 오프셋 검출에 사용하지 않는다. 이 경우 주파수 오프셋 검출기(270)는 주파수 오프셋 값 '0'을 출력한다. 이런 공통 파일럿 채널 신호의 동일 에너지 특성은 공통 파일럿 채널을 1심벌씩 누적했을 때 발생한다.The user terminal then transmits the same signal at the base station for each common pilot channel symbol pair of (1, 2), (3, 4), (5, 6), (7, 8), ... The frequency offset is detected using this characteristic. In the common pilot channel, 150 symbols (symbol 0 to symbol 149) constitute one radio frame. The first symbol, symbol 0 and the last symbol, symbol 149, are not used for frequency offset detection. Do not. In this case, the frequency offset detector 270 outputs a frequency offset value '0'. The same energy characteristic of the common pilot channel signal occurs when the common pilot channel is accumulated by one symbol.

상기 도 5에서는 수신되는 공통 파일럿 채널 신호를 1심벌 누적할 경우의 공통 파일럿 채널 신호 에너지 특성을 설명하였으며, 다음으로 수신되는 공통 파일럿 채널 신호를 4심벌 누적할 경우의 공통 파일럿 채널 신호 에너지 특성을 도 6을 참조하여 설명하기로 한다.In FIG. 5, the common pilot channel signal energy characteristic when the received common pilot channel signal is accumulated by one symbol is described. FIG. 5 illustrates the common pilot channel signal energy characteristic when the received common pilot channel signal is accumulated by 4 symbols. This will be described with reference to 6.

상기 도 6은 이동 통신 시스템에서 아이디얼한 채널 환경에서 사용자 단말기로 수신되는 공통 파일럿 채널 신호를 4심벌 누적할 경우를 개략적으로 도시한 도 면이다.FIG. 6 is a diagram schematically illustrating a case in which four symbols are accumulated in a common pilot channel signal received by a user terminal in an ideal channel environment in a mobile communication system.

상기 도 6을 참조하면, 상기 공통 파일럿 채널 신호가 아이디얼한 채널 환경에서 사용자 단말기로 수신되었다고 가정하면, 상기 도 6에 도시되어 있는 바와 같이 공통 파일럿 채널의 심벌 인덱스(index)가 (0, 1, 2, 3), (1, 2, 3, 4), (2, 3, 4, 5), ... 인 경우 동일한 에너지 값으로 수신되는 것을 알 수 있다. 일 예로, 상기 공통 파일럿 채널의 심벌 인덱스 (0, 1, 2, 3)의 심벌들 각각은 제1안테나 패턴이 적용된 신호의 에너지는 A, A, A, A이고, 제2안테나 패턴이 적용된 신호의 에너지는 A, -A, -A, A이기 때문에 상기 심벌 인덱스 (0, 1, 2, 3)의 심벌들의 전체 에너지는 4A가 된다. 이와 마찬가지로, 심벌 인덱스가 (1, 2, 3, 4), (2, 3, 4, 5), ... 인 경우 해당 심벌들의 전체 에너지는 4A가 된다. 즉, 누적하는 심벌들을 한 심벌씩 슬라이딩(sliding)하면서 4심벌들씩 누적하게 되고, 상기 4심벌들을 누적한 평균 에너지는 항상 4A가 된다. 상기 사용자 단말기는 누적한 4심벌들의 평균 에너지가 항상 4A가 된다는 것을 된다는 특성을 가지고 주파수 오프셋을 검출한다. 단, 상기 150개의 심벌들중 마지막 146, 147, 148, 149번째 심벌들중 어느 한 심벌이 상기 4심벌들을 누적하는 시작 심벌이 될 경우 상기 주파수 오프셋 검출기는 주파수 오프셋을 검출하지 않는다.Referring to FIG. 6, assuming that the common pilot channel signal is received by the user terminal in an ideal channel environment, as shown in FIG. 6, the symbol index of the common pilot channel is (0, 1, 2, 3), (1, 2, 3, 4), (2, 3, 4, 5), ... can be seen that the same energy value is received. As an example, each of the symbols of the symbol index (0, 1, 2, 3) of the common pilot channel is the energy of the signal to which the first antenna pattern is applied is A, A, A, A, and the signal to which the second antenna pattern is applied. Since the energy of is A, -A, -A, A, the total energy of the symbols of the symbol index (0, 1, 2, 3) becomes 4A. Similarly, if the symbol index is (1, 2, 3, 4), (2, 3, 4, 5), ... the total energy of the corresponding symbols is 4A. That is, the cumulative symbols are accumulated by 4 symbols while sliding by one symbol, and the average energy accumulated by the 4 symbols is always 4A. The user terminal detects a frequency offset with the characteristic that the average energy of the accumulated four symbols is always 4A. However, the frequency offset detector does not detect the frequency offset when any one of the last 146, 147, 148, 149th symbols of the 150 symbols becomes the start symbol accumulating the four symbols.

그러면 여기서 도 7을 참조하여 본 발명의 자동 주파수 제어 장치 내부 구조를 설명하기로 한다.Next, the internal structure of the automatic frequency control device of the present invention will be described with reference to FIG. 7.

상기 도 7은 본 발명의 실시예에서의 기능을 수행하기 위한 자동 주파수 제어 장치 내부 구조를 도시한 블록도이다.7 is a block diagram showing the internal structure of the automatic frequency control device for performing the function in the embodiment of the present invention.

상기 도 7을 참조하면, 상기 도 2에서 설명한 자동 주파수 제어 장치와 마찬가지로 본 발명의 자동 주파수 제어 장치 역시 아날로그 파트(analog part)(710)와, 디지털 파트(digital part)(750)로 구분된다. 먼저, 아날로그 파트(710)를 설명하면, 상기 도 2에서 설명한 아날로그 파트(210)와 동일한 구조를 가진다. 즉, 곱셈기(711)와, 저역 통과 필터(LPF: Low Pass Filter)(713)와, 아날로그/디지털 변환기(Analog/Digital Convertor)(715)와, 곱셈기(721)와, 저역 통과 필터(723)와, 아날로그/디지털 변환기(725)는 상기 도 2에서 설명한 곱셈기(211)와, 저역 통과 필터(213)와, 아날로그/디지털 변환기(215)와, 곱셈기(221)와, 저역 통과 필터(223)와, 아날로그/디지털 변환기(225)와 참조부호만 상이할 뿐 동일하게 동작하므로 여기서는 그 상세한 설명을 생략하기로 한다. 또한, 상기 디지털 파트(250)의 역확산기(de-spreader)(751)와, 적분 & 덤프기(integrate & dump)(753)와, 제1안테나 패턴 곱셈기(755)와, 제2안테나 패턴 곱셈기(756)와, 역확산기(761)와, 적분 & 덤프기(763)와, 제1안테나 패턴 곱셈기(765)와, 제2안테나 패턴 곱셈기(766)는 상기 도 2에서 설명한 역확산기(251)와, 적분 & 덤프기(253)와, 제1안테나 패턴 곱셈기(255)와, 제2안테나 패턴 곱셈기(256)와, 역확산기(261)와, 적분 & 덤프기(263)와, 제1안테나 패턴 곱셈기(265)와, 제2안테나 패턴 곱셈기(266)와 참조부호만 상이할 뿐 동일하게 동작하므로 여기서는 그 상세한 설명을 생략하기로 한다.Referring to FIG. 7, like the automatic frequency control device described with reference to FIG. 2, the automatic frequency control device of the present invention is also divided into an analog part 710 and a digital part 750. First, the analog part 710 will be described, and has the same structure as the analog part 210 described with reference to FIG. 2. That is, a multiplier 711, a low pass filter (LPF) 713, an analog / digital convertor (715), a multiplier 721, and a low pass filter 723. The analog / digital converter 725 includes the multiplier 211, the low pass filter 213, the analog / digital converter 215, the multiplier 221, and the low pass filter 223 described in FIG. 2. Since only the analog and digital converters 225 and the reference numerals operate the same, detailed description thereof will be omitted herein. In addition, a de-spreader 751, an integral & dump 753, a first antenna pattern multiplier 755, and a second antenna pattern multiplier of the digital part 250 are provided. 756, despreader 761, integrator & dumper 763, first antenna pattern multiplier 765, and second antenna pattern multiplier 766 are despreader 251 described with reference to FIG. 2. And integral & dumper 253, first antenna pattern multiplier 255, second antenna pattern multiplier 256, despreader 261, integral & dumper 263, first antenna Since only the reference sign is different from the pattern multiplier 265 and the second antenna pattern multiplier 266, the detailed description thereof will be omitted.

그래서, 상기 제1안테나 패턴 곱셈기(755)에서 출력된 신호는 2 심벌 누적기(2 symbol accumulator)(757)로 입력되고, 상기 2 심벌 누적기(757)는 상기 제1안테나 패턴 곱셈기(755)에서 출력한 신호를 제어기(700)의 제어에 따라 2 심벌 동안 누적한 후 가산기(759)로 출력한다. 상기에서 설명한 바와 같이 상기 자동 주파수 제어 장치는 크게 포착(acquisition) 동작과, 추적(tracking) 동작으로 구분된다. 상기 포착 동작은 사용자 단말기가 파워 온(power on)시 상기 공통 파일럿 채널 신호를 이용하여 사용자 단말기 자신이 속한 기지국의 스크램블링 코드 타이밍을 획득하게 되고, 상기 획득한 스크램블링 코드 타이밍을 획득하여 상기 기지국과 동기를 획득하는 동작이다. 그래서, 상기 포착 동작은 빠른 시간 내에 일정한 주파수 오차 범위 내에서 사용자 단말기와 기지국간에 동기해야하므로 상기 자동 주파수 제어 장치에서 검출할 수 있는 주파수의 대역폭(bandwidth)을 크게 설정한다. 한편, 상기 추적 동작은 상기 일정한 주파수 오차 범위 내에서 동기하고 있는 사용자 단말기와 기지국간의 동기를 정확히 맞추기 위한 동작이다. 즉, 상기 기지국과 사용자 단말기 기준 타이밍을 정확하게 일치시키는 동작이 추적 동작이며, 따라서 상기 추적 동작에서는 잡음(noise)에 의한 영향을 최소화하기 위해 상기 자동 주파수 제어 장치에서 검출할 수 있는 주파수의 대역폭을 상기 포착 동작시보다 작게 설정한다. Thus, the signal output from the first antenna pattern multiplier 755 is input to a 2 symbol accumulator 757, and the 2 symbol accumulator 757 is the first antenna pattern multiplier 755. Under the control of the controller 700, the signal output from the signal is accumulated for 2 symbols and then output to the adder 759. As described above, the automatic frequency control apparatus is largely classified into an acquisition operation and a tracking operation. The acquiring operation acquires the scrambling code timing of the base station to which the user terminal belongs by using the common pilot channel signal when the user terminal powers on, and acquires the obtained scrambling code timing to synchronize with the base station. It is an operation to obtain. Therefore, since the acquisition operation must be synchronized between the user terminal and the base station within a certain frequency error range in a short time, the bandwidth of the frequency that can be detected by the automatic frequency control device is set large. On the other hand, the tracking operation is an operation for accurately matching the synchronization between the user terminal and the base station that is synchronized within the constant frequency error range. That is, the operation of accurately matching the base station and the user terminal reference timing is a tracking operation. Accordingly, in the tracking operation, a bandwidth of a frequency that can be detected by the automatic frequency control device is minimized in order to minimize the influence of noise. It is set smaller than during the capture operation.

한편, 상기 제2안테나 패턴 곱셈기(756)에서 출력된 신호는 2 심벌 누적기(758)로 출력되고, 상기 2 심벌 누적기(758)는 상기 제2안테나 패턴 곱셈기(756)에서 출력한 신호를 입력하여 n 심벌 동안 누적하고 상기 가산기(759)로 출력한다. 또한, 상기 제1안테나 패턴 곱셈기(765)에서 출력된 신호는 2 심벌 누적기(767)로 출력되고, 상기 2 심벌 누적기(767)는 상기 제1안테나 패턴 곱셈기(765)에서 출력한 신호를 입력하여 2 심벌 동안 누적하고 가산기(769)로 출력한다. 상기 제2안테나 패턴 곱셈기(766)에서 출력된 신호는 2 심벌 누적기(768)로 출력되고, 상기 2 심벌 누적기(768)는 상기 제2안테나 패턴 곱셈기(766)에서 출력한 신호를 입력하여 2 심벌 동안 누적하고 상기 가산기(769)로 출력한다. 상기 가산기(759)는 상기 2 심벌 누적기(757)에서 출력한 신호와 상기 2 심벌 누적기(758)에서 출력한 신호를 가산한 CPICH_ACC1_I 신호를 주파수 오프셋 검출기(770)로 출력한다. 여기서, 상기 가산기(759)에서 출력한 CPICH_ACC1_I 신호는 결국 기지국에서 제1안테나와 제2안테나 각각을 통해 전송한 공통 파일럿 채널 신호의 I 채널 성분이 된다. 상기 가산기(769)는 상기 2 심벌 누적기(767) 및 2 심벌 누적기(768) 각각에서 출력한 신호를 가산한 CPICH_ACC1_Q 신호를 상기 주파수 오프셋 검출기(770)로 출력한다. 여기서, 상기 가산기(769)에서 출력한 CPICH_ACC1_Q 신호는 결국 기지국에서 상기 제1안테나 및 제2안테나를 통해 전송한 공통 파일럿 채널 신호의 Q 채널 성분이 된다. Meanwhile, the signal output from the second antenna pattern multiplier 756 is output to the two symbol accumulator 758, and the two symbol accumulator 758 outputs the signal output from the second antenna pattern multiplier 756. The input is accumulated for n symbols and output to the adder 759. In addition, the signal output from the first antenna pattern multiplier 765 is output to the two symbol accumulator 767, and the two symbol accumulator 767 outputs the signal output from the first antenna pattern multiplier 765. Accumulate for 2 symbols and output to adder 769. The signal output from the second antenna pattern multiplier 766 is output to the two symbol accumulator 768, and the two symbol accumulator 768 inputs the signal output from the second antenna pattern multiplier 766. Accumulate for two symbols and output to adder 769. The adder 759 outputs a CPICH_ACC1_I signal obtained by adding the signal output from the two symbol accumulator 757 and the signal output from the two symbol accumulator 758 to the frequency offset detector 770. Here, the CPICH_ACC1_I signal output from the adder 759 becomes the I channel component of the common pilot channel signal transmitted through the first antenna and the second antenna by the base station. The adder 769 outputs a CPICH_ACC1_Q signal obtained by adding signals output from the two symbol accumulator 767 and the two symbol accumulator 768 to the frequency offset detector 770. Here, the CPICH_ACC1_Q signal output from the adder 769 becomes a Q channel component of the common pilot channel signal transmitted from the base station through the first antenna and the second antenna.

한편으로 도7에서 보여지는 바와 같이 적분&덤프기(753)에서 출력된 신호가 직접 주파수 오프셋 검출기로 바로 입력되는 신호도 존재 한다. 이 신호가 공통파일럿 채널 신호의 I채널 성분 CPICH_ACC2_I 이다. 마찬가지로 적분&덤프기(763)에서 출력된 신호가 직접 주파수 오프셋 검출기로 바로 입력되는 신호도 존재 한다. 이 신호가 공통파일럿 채널 신호의 Q채널 성분 CPICH_ACC2_Q 이다. On the other hand, as shown in Figure 7, there is also a signal that the signal output from the integrator & dumper 753 is directly input to the frequency offset detector. This signal is the I-channel component CPICH_ACC2_I of the common pilot channel signal. Similarly, there is a signal in which the signal output from the integrator & dumper 763 is directly input to the frequency offset detector. This signal is the Q channel component CPICH_ACC2_Q of the common pilot channel signal.

상기 주파수 오프셋 검출기(770)는 CPFDD(cross-product frequency difference detector)를 사용한다고 가정하기로 한다. 그러면 상기 주파수 오프셋 검출기(770)는 상기 가산기(759)에서 출력한 CPICH_ACC1_I 신호와 상기 가산기(769)에서 출력한 CPICH_ACC1_Q 신호 그리고 상기 적분&덤프기(753)에서 출력한 CPICH_ACC2_I 신호와 상기 적분&덤프기(763)에서 출력한 CPICH_ACC2_Q 신호를 입력하여 두 신호간의 주파수 오프셋 FREQ_ERR_1을 검출하여 주파수 오프셋 결합기(frequency offset combiner)(771)로 출력한다. 상기 주파수 오프셋 FREQ_ERR_1에서 "1"은 핑거(finger) 번호를 나타낸다. 상기 주파수 오프셋 검출기(770)의 내부 구조는 하기에서 도 8을 참조하여 설명할 것이므로 여기서는 그 상세한 설명을 생략하기로 한다. 상기 주파수 오프셋 결합기(771)는 상기 주파수 오프셋 검출기(770)에서 출력하는 주파수 오프셋 FREQ_ERR_1뿐만 아니라 나머지 핑거들에서 출력하는 주파수 오프셋 FREQ_ERR_n들 모두를 결합한다. 상기 도 7에 도시되어 있는 바와 같이 상기 수신기는 다수의 핑거들, 즉 제1핑거 내지 제n핑거의 n개의 핑거들을 구비하며, 상기 제1핑거에 구비되어 있는 주파수 오프셋 검출기(770)에서 출력하는 주파수 오프셋이 FREQ_ERR_1로 표현되고, 상기 제n핑거에 구비되어 있는 주파수 오프셋 검출기(도시하지 않음)에서 출력하는 주파수 오프셋이 FREQ_ERR_n으로 표현된다. It is assumed that the frequency offset detector 770 uses a cross-product frequency difference detector (CPFDD). The frequency offset detector 770 then outputs the CPICH_ACC1_I signal output from the adder 759, the CPICH_ACC1_Q signal output from the adder 769, and the CPICH_ACC2_I signal output from the integrator & dumper 753 and the integral & dumper. The CPICH_ACC2_Q signal outputted at 763 is input and the frequency offset FREQ_ERR_1 between the two signals is detected and output to the frequency offset combiner 771. "1" in the frequency offset FREQ_ERR_1 represents a finger number. Since the internal structure of the frequency offset detector 770 will be described with reference to FIG. 8 below, a detailed description thereof will be omitted. The frequency offset combiner 771 combines not only the frequency offset FREQ_ERR_1 output from the frequency offset detector 770 but also all of the frequency offset FREQ_ERR_n output from the remaining fingers. As shown in FIG. 7, the receiver includes a plurality of fingers, that is, n fingers of first to nth fingers, and outputs from the frequency offset detector 770 provided in the first finger. The frequency offset is represented by FREQ_ERR_1, and the frequency offset output by the frequency offset detector (not shown) included in the n-th finger is represented by FREQ_ERR_n.

여기서, 상기 주파수 오프셋 결합기(771)가 다수의 핑거들 각각에서 출력하는 주파수 오프셋들, 즉 FREQ_ERR_1 내지 FREQ_ERR_n 모두를 결합하는 이유는 다음과 같다.Here, the frequency offset combiner 771 combines the frequency offsets output from each of the plurality of fingers, that is, FREQ_ERR_1 to FREQ_ERR_n, for the following reason.

일반적으로, 무선 채널 환경은 아이디얼(ideal)한 환경이 아니라 다중 경로(multi-path) 환경이므로 기지국 송신기에서 전송한 채널 신호는 적어도 1개 이상의 경로들을 통해 사용자 단말기 수신기로 수신된다. 그리고 다중 경로를 통해 수신되는 채널 신호들 각각은 그 경로의 거리에 따라 수신 시간차가 발생하므로, 서로 다른 타이밍에서 상기 임계치(threshold value) 이상의 상관값(correlation value)이 포착된다. 이렇게 다중 경로를 통해 수신되는 채널 신호들 각각을 수신할 수 있도록 상기 사용자 단말기는 레이크 수신기(rake receiver)를 구비하며, 상기 레이크 수신기는 상기 다중 경로를 통해 수신되는 채널 신호들 각각을 복조하기 위한 다수의 핑거들을 구비한다. 상기 핑거들 각각은 도면상에 도시하지는 않았으나 상기 CPICH_ACC1_I 신호 및 CPICH_ACC1_Q 신호 그리고 CPICH_ACC2_I 신호 및 CPICH_ACC2_Q 신호를 생성하고, 주파수 오프셋 FREQ_ERR_n을 검출하는 구성들을 모두 구비하고 있다. 그래서, 상기 핑거들 각각에서 검출한 주파수 오프셋 FREQ_ERR_n들은 상기 주파수 오프셋 결합기(771)로 출력되고, 상기 주파수 오프셋 결합기(771)는 상기 다수의 핑거들 각각에서 검출한 주파수 오프셋 FREQ_ERR_n들을 결합하여 이득 곱셈기(773)로 출력한다. 그래서, 상기 주파수 오프셋 결합기(771)는 다수의 핑거들에서 출력한 주파수 오프셋 FREQ_ERR_n들을 결합하여 다이버시티(diversity) 효과를 얻는다. 즉, 상기 다중 경로를 통해 수신된 채널 신호들중 특정 경로를 통해 수신된 채널 신호가 열악한 상태일 경우 결과적으로 다른 경로들을 통해 수신된 채널 신호들이 컴바이닝되어 채널 신호 수신 성능이 향상되게 되는 것이다. In general, since the wireless channel environment is not an ideal environment but a multi-path environment, the channel signal transmitted from the base station transmitter is received by the user terminal receiver through at least one or more paths. Each channel signal received through the multipath generates a reception time difference according to the distance of the path, and thus a correlation value equal to or greater than the threshold value is captured at different timings. The user terminal includes a rake receiver to receive each of the channel signals received through the multipath. The rake receiver includes a plurality of demodulators for demodulating each of the channel signals received through the multipath. Fingers. Although not shown in the drawing, each of the fingers has all of the components for generating the CPICH_ACC1_I signal, the CPICH_ACC1_Q signal, the CPICH_ACC2_I signal, and the CPICH_ACC2_Q signal, and detecting the frequency offset FREQ_ERR_n. Thus, the frequency offsets FREQ_ERR_n detected by each of the fingers are output to the frequency offset combiner 771, and the frequency offset combiner 771 combines the frequency offsets FREQ_ERR_n detected by each of the plurality of fingers to obtain a gain multiplier ( 773). Thus, the frequency offset combiner 771 combines the frequency offsets FREQ_ERR_n output from the plurality of fingers to obtain a diversity effect. That is, when a channel signal received through a specific path among the channel signals received through the multipath is in a poor state, channel signals received through other paths are combined to improve channel signal reception performance.

상기 이득 곱셈기(773)는 상기 주파수 오프셋 결합기(771)에서 출력한 신호를 입력하여 미리 설정되어 있는 설정 이득 K와 곱한후 루프 필터(loop filter)(775)로 출력한다. 상기 루프 필터(775)는 무한 누적기(unlimited accumulator) 구조를 가지며, 누적된 주파수 오프셋을 디지털/아날로그 변환기(Digital/Analog Convertor)(777)로 출력한다. 상기 디지털/아날로그 변환기(777)는 상기 루프 필터(775)에서 출력한 누적 주파수 오프셋을 아날로그 변환한 후 상기 전압 제어 발진기(731)로 출력한다. 상기 전압 제어 발진기(731)는 상기 디지털/아날로그 변환기(777)에서 출력한 값을 입력하여 해당하는 주파수로 발진한다.The gain multiplier 773 inputs the signal output from the frequency offset combiner 771, multiplies the predetermined gain K, and outputs the signal to a loop filter 775. The loop filter 775 has an unlimited accumulator structure and outputs the accumulated frequency offset to a digital / analog converter 777. The digital-to-analog converter 777 analog converts the cumulative frequency offset output from the loop filter 775 and outputs the analog frequency to the voltage controlled oscillator 731. The voltage controlled oscillator 731 oscillates at a corresponding frequency by inputting a value output from the digital-to-analog converter 777.

다음으로 도 8을 참조하여 상기 주파수 오프셋 검출기(770) 내부 구조를 설명하기로 한다.Next, an internal structure of the frequency offset detector 770 will be described with reference to FIG. 8.

상기 도 8은 도 7의 주파수 오프셋 검출기(770) 내부 구조를 개략적으로 도시한 도면이다.8 is a diagram schematically illustrating an internal structure of the frequency offset detector 770 of FIG. 7.

상기 도 8을 참조하면, 상기 도 7에서 설명한 바와 같이 가산기(759)에서 출력한 CPICH_ACC1_I 신호 및 가산기(769)에서 출력한 CPICH_ACC1_Q 신호 그리고 적분&덤프기(753)에서 출력한 CPICH_ACC2_I 신호 및 적분&덤프기(763)에서 출력한 CPICH_ACC2_Q 신호는 쉬프트(shift) & 가산기(800)와 쉬프트 & 가산기(810) 각각으로 입력된다. 상기 도 8에 도시한 CPICH_ACC1_I와 CPICH_ACC1_Q는 상기 2 심벌 누적기들(757),(758),(767),(768)을 거쳐 상기 가산기(759)와 가산기(769)에서 출력되는 신호를 나타낸다. 상기 CPICH_ACC1_I 신호와 CPICH_ACC1_Q 신호는 적분&덤프기들(753),(763) 각각에서 256chips 누적한 심볼들을 제1안테나 패턴 곱셈기들과 제2안테나 패턴 곱셈기들을 거쳐 2 심볼 누적한 신호이므로 결국 512chips 누적한 신호가 되는 것이다. 또한, CPICH_ACC2_I와 CPICH_ACC2_Q는 상기 적분&덤프기들(753),(763)에서 출력된 신호이다. 기 적분&덤프기들(753),(763)은 256chips 구간동안 누적하기 때문에 CPICH_ACC2_I와 CPICH_ACC2_Q 신호는 256chips 누적한 심볼이다. 상기 제어기(700)는 자동 주파수 제어 장치가 어떤 동작을 수행하는지에 따라, 즉 상기 자동 주파수 제어 장치가 포착 동작을 수행하는지 혹은 추적 동작을 수행하는지에 따라 제어 신호를 발생한다. 여기서 먼저 상기 쉬프트 & 가산기(800) 및 쉬프트 & 가산기(810) 내부 구조 및 그 동작에 대해서 설명하기로 한다. 쉬프트 & 가산기(800),(810)들은 상기 CPICH_ACC1_I 신호와, CPICH_ACC1_Q 신호 및 CPICH_ACC2_I 신호와, CPICH_ACC2_Q 신호를 입력하여 제어신호에 따라 선택기(911)에서 선택하고 이득제어기(913)를 통해 출력된다. 먼저 상기 CPICH_ACC2_I 신호와 CPICH_ACC2_Q 신호가 직접 선택기(911)로 입력되고, 상기 선택기(911)에서 제어신호 '2'가 입력되면 이 신호가 선택되어져서 이득 제어기(913)를 통해 출력된다. 여기서, 상기 제어 신호 '2'가 입력되는 경우는 포착모드일 경우이다. 이 모드를 선택하면 주파수 오차검출 범위가 넓어지므로 초기 포착모드에 매우 적합하다. 상기 CPICH_ACC2_I 신호와 CPICH_ACC2_Q 신호가 쉬프트 레지스터들(901),(902),(903)과 가산기들(904),(905),(906)을 통하고 그 최종 출력이 선택기(911)로 입력되며, 제어신호 '0'이 입력되면 이 신호가 선택되게 된다. 이 신호는 이득 제어기(913)를 통해 출력된다. 이 모드는 256chips 마다 슬라이딩하면서 1024chips 누적된 값을 출력한다. 이 모드는 1024chips을 누적하므로 초기 주파수 오프셋이 크게 존재하는 경우에는 사용할 수 없으므로 초기 포착모드에는 적합하지 않다. 그래서 추적모드에서 사용한다. 추적모드에서 이 방법은 잡음 평균 효과를 가져와서 잔여 주파수 오프셋의 분산 값의 변화가 거의 없어 추적모드에서 자동주파수 제어 루우프가 안정적으로 동작하도록 한다. 마지막으로 CPICH_ACC1_I 신호와 CPICH_ACC1_Q 신호가 선택기(911)로 직접 입력되어 제어신호 '1'이 입력되면 이 신호가 선택되어지고 이득제어기(913)를 통해 출력된다. 이 방법은 512chips 누적된 값을 이용하는 종래 기술이며 추적모드에서 사용될 수 있다. 이와 같이 제어신호를 이용하여 모드에 따라서 다양한 알고리즘을 선택할 수 있다.Referring to FIG. 8, the CPICH_ACC1_I signal output from the adder 759 and the CPICH_ACC1_Q signal output from the adder 769 and the CPICH_ACC2_I signal output from the integrator & dumper 753 and the integral & dump as described with reference to FIG. 7. The CPICH_ACC2_Q signal output from the device 763 is input to the shift & adder 800 and the shift & adder 810, respectively. CPICH_ACC1_I and CPICH_ACC1_Q shown in FIG. 8 represent signals output from the adder 759 and adder 769 through the two symbol accumulators 757, 758, 767, and 768. The CPICH_ACC1_I signal and the CPICH_ACC1_Q signal are signals obtained by accumulating 256 chips in integral & dumpers 753 and 763, respectively, through first antenna pattern multipliers and second antenna pattern multipliers, and thus accumulating 512 chips. It is a signal. CPICH_ACC2_I and CPICH_ACC2_Q are signals output from the integrator & dumpers 753 and 763. The CPICH_ACC2_I and CPICH_ACC2_Q signals are symbols accumulated by 256 chips because the integral & dumpers 753 and 763 accumulate for 256 chips. The controller 700 generates a control signal depending on what operation the automatic frequency control device performs, that is, whether the automatic frequency control device performs a capture operation or a tracking operation. First, the internal structure and operation of the shift & adder 800 and the shift & adder 810 will be described. The shift & adders 800 and 810 are inputted through the CPICH_ACC1_I signal, the CPICH_ACC1_Q signal, the CPICH_ACC2_I signal, and the CPICH_ACC2_Q signal, selected by the selector 911 according to the control signal, and output through the gain controller 913. First, the CPICH_ACC2_I signal and the CPICH_ACC2_Q signal are directly input to the selector 911. When the control signal '2' is input from the selector 911, the signal is selected and output through the gain controller 913. Here, the case where the control signal '2' is input is in the acquisition mode. Selecting this mode widens the frequency error detection range, making it well suited for the initial acquisition mode. The CPICH_ACC2_I signal and the CPICH_ACC2_Q signal are inputted through the shift registers 901, 902, 903 and the adders 904, 905, 906, and their final output is input to the selector 911. When the control signal '0' is input, this signal is selected. This signal is output through the gain controller 913. This mode outputs 1024 chips accumulated while sliding every 256 chips. This mode accumulates 1024 chips, making it unusable when the initial frequency offset is large, making it unsuitable for the initial acquisition mode. So use it in tracking mode. In tracking mode, this method has the effect of noise averaging, so that the automatic frequency control loop operates stably in tracking mode because there is almost no change in the variance of the residual frequency offset. Finally, when the CPICH_ACC1_I signal and the CPICH_ACC1_Q signal are directly input to the selector 911 and the control signal '1' is input, this signal is selected and output through the gain controller 913. This method is a conventional technique using accumulated values of 512 chips and can be used in tracking mode. As such, various algorithms may be selected according to modes using the control signal.

상기에서 설명한 바와 같이 선택 신호들이 쉬프트&가산기(800),(801)를 통해서 출력되고 이 신호들은 다시 256chips마다 출력되는 신호와 512chips마다 출력되는 신호여부에 따라 제어기(700)에 의해 입력되는 제어신호에 따라 선택기(801),(811)에 의해 선택되어 진다. I채널 쪽의 쉬프트&가산기(800)에서 256chips마다 출력되는 신호는 256chips 지연기(803)로 출력되고, Q채널 쪽의 쉬프트&가산기(810)에서 256chips마다 출력되는 신호와 곱셉기(807)에서 곱셈된다. Q채널 쪽의 쉬프트&가산기(810)에서 256chips마다 출력되는 신호는 256chips 지연기(813)로 출력되고 I채널 쪽의 쉬프트&가산기(800)에서 256chips마다 출력되는 신호와 곱셉기(817)에서 곱셈된다. 최종적으로 가산기(820)는 곱셈기(870)의 출력에 곱셈기(817)의 출력을 감산하여 주파수 오차값을 출력한다. 이 가산기(820)의 동작속도는 512chips 마다 동작한다. 상기 도5에서 설명한 바와 같이 CPFDD는 동일 레벨의 신호끼리 수행될 수 있으므로 인덱스(1,2)신호가 CPFDD을 수행하고 인덱스(3,4)신호가 CPFDD을 수행하게 된다. 256chips 누적값을 이용하는 경우에는 상기 도 5에서 설명한 바와 같이 프레임 경계에서는 주파수 오차값을 '0'을 출력하도록 한다. 인덱스 0과 149번째 심볼이 입력될 경우이다. 1024chips 누적값을 이용하는 경우에는 심볼 인덱스와 상관없이 동작하고 가산기 동작도 256chips마다 수행하도록 할 수 있다. 이러한 제어도 제어기(700)에 의해 수행된다. As described above, the selection signals are output through the shift & adders 800 and 801, and these signals are again controlled by the controller 700 according to whether the signals are output every 256 chips and the signals are output every 512 chips. Are selected by the selectors 801 and 811 according to the " The signal output every 256 chips from the shift & adder 800 on the I channel side is output to the 256 chip delay unit 803, and the signal and multiplier 807 from the shift & adder 810 on the Q channel side is output every 256 chips. Is multiplied. The signal output every 256 chips from the shift & adder 810 on the Q channel side is output to the 256 chip delay unit 813 and multiplied by the multiplier 817 from the signal output every 256 chips from the shift & adder 800 on the I channel side. do. Finally, the adder 820 subtracts the output of the multiplier 817 from the output of the multiplier 870 to output a frequency error value. The operating speed of the adder 820 operates every 512 chips. As described above with reference to FIG. 5, the CPFDDs may be performed at the same level, so that the index (1, 2) signals perform the CPFDD and the index (3, 4) signals perform the CPFDD. In the case of using the 256-chip cumulative value, as shown in FIG. 5, the frequency error value is output as '0' at the frame boundary. The index 0 and the 149th symbol are entered. In case of using the accumulated value of 1024 chips, the operation can be performed regardless of the symbol index and the adder operation is performed every 256 chips. This control is also performed by the controller 700.

한편 I채널 쪽의 쉬프트&가산기(800)에서 512chips마다 출력되는 신호는 512chips 지연기(805)로 출력되고, Q채널 쪽의 쉬프트&가산기(810)에서 512chips마다 출력되는 신호와 곱셉기(807)에서 곱셈된다. Q채널 쪽의 쉬프트&가산기(810)에서 512chips마다 출력되는 신호는 512chips 지연기(815)로 출력되고, I채널 쪽의 쉬프트&가산기(800)에서 512chips마다 출력되는 신호와 곱셉기(817)에서 곱셈된다. 최종적으로 가산기(820)는 곱셈기(870)의 출력에 곱셈기(817)의 출력을 감산하여 주파수 오차값을 출력한다. 이 때 가산기(820)의 동작속도는 512chips 마다 동작한다. 512chips마다 입력되는 512chips 누적값을 이용하는 경우는 심볼 인덱스와 상관없이 동작한다.On the other hand, the signal output every 512 chips from the shift & adder 800 on the I channel side is output to the 512 chip delay unit 805, and the signal and multiplier 807 is output every 512 chips from the shift & adder 810 on the Q channel side. Is multiplied by The signal output every 512 chips from the shift & adder 810 on the Q channel side is output to the 512 chip delay unit 815, and the signal and multiplier 817 from the shift & adder 800 on the I channel side is output every 512 chips. Is multiplied. Finally, the adder 820 subtracts the output of the multiplier 817 from the output of the multiplier 870 to output a frequency error value. At this time, the operation speed of the adder 820 operates every 512 chips. When the 512 chips accumulated value is input for every 512 chips, the operation is performed regardless of the symbol index.

다음으로 도 10을 참조하여 256chips 누적한 신호를 입력하여 주파수 오프셋 검출기(770)가 주파수 오프셋을 검출하는 경우의 주파수 오프셋 검출기(770)의 출력 특성을 설명하기로 한다. Next, an output characteristic of the frequency offset detector 770 when the frequency offset detector 770 detects the frequency offset by inputting a 256 chip accumulated signal will be described with reference to FIG. 10.

상기 도 10은 도 7의 자동 주파수 제어 장치에서 256chips 누적한 심볼값을 이용할 경우의 주파수 오프셋 검출기(770)의 출력 특성 곡선을 도시한 그래프이다.10 is a graph illustrating an output characteristic curve of the frequency offset detector 770 when using the symbol value accumulated in 256 chips in the automatic frequency control device of FIG. 7.

상기 도 10을 참조하면, 먼저, 상기 도 7에서 설명한 자동 주파수 제어 장치에서 256chips 누적한 신호를 입력하여 주파수 오프셋 검출기(770)가 주파수 오프 셋을 검출하는 경우를 가정하였다. 이 경우 상기 도 10에 도시한 바와 같이 상기 주파수 오프셋 검출기(770)의 출력 특성 곡선은 대략 -3750Hz에서 2750Hz 범위내에서 선형성을 유지하고 있다. 이렇게 상기 주파수 오프셋 검출기(770)의 출력이 선형성을 유지하는 -3750Hz에서 3750Hz 범위내에서만 정확한 주파수 오프셋을 측정하는 것이 가능하다. 그 이유는 -3750Hz에서 3750Hz 범위 이외의 주파수 대역에서는 상기 주파수 오프셋 검출기(770)의 출력이 선형성을 유지하지 못하기 때문에 정확한 주파수 오프셋 검출이 불가능하기 때문이다. 결국, 상기 자동 주파수 제어 장치에서 포착 혹은 추적을 위해 수신 공통 파일럿 채널 신호의 누적 구간이 작아질수록 더 넓은 주파수 대역에서 주파수 오프셋 검출이 가능하며, 이와는 반대로 수신 공통 파일럿 채널 신호의 구간이 클수록 더 좁은 주파수 대역에서 주파수 오프셋 검출이 가능하다. 그래서, 상기 자동 주파수 제어 장치가 포착 동작을 할경우에는 구간을 최소화하고, 상기 자동 주파수 제어 장치가 추적 동작을 할 경우에는 누적 구간을 증가시킨다.Referring to FIG. 10, first, it is assumed that the frequency offset detector 770 detects a frequency offset by inputting a signal accumulated in 256 chips in the automatic frequency control apparatus described with reference to FIG. 7. In this case, as shown in FIG. 10, the output characteristic curve of the frequency offset detector 770 maintains linearity in the range of approximately −3750 Hz to 2750 Hz. As such, it is possible to measure an accurate frequency offset only within a range of -3750 Hz to 3750 Hz where the output of the frequency offset detector 770 maintains linearity. This is because accurate frequency offset detection is impossible because the output of the frequency offset detector 770 does not maintain linearity in a frequency band outside the range of -3750 Hz to 3750 Hz. As a result, the smaller the cumulative interval of the received common pilot channel signal for capturing or tracking in the automatic frequency control device, the larger the frequency offset detection is possible in the wider frequency band. In contrast, the larger the interval of the received common pilot channel signal is narrower Frequency offset detection in the frequency band is possible. Therefore, the interval is minimized when the automatic frequency control device performs the capture operation, and the cumulative interval is increased when the automatic frequency control device performs the tracking operation.

한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.Meanwhile, in the detailed description of the present invention, specific embodiments have been described, but various modifications are possible without departing from the scope of the present invention. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined not only by the scope of the following claims, but also by the equivalents of the claims.

상술한 바와 같은 본 발명은, 자동 주파수 제어 장치에서 주파수 오프셋을 검출함에 있어 포착 동작을 수행할 때와 추적 동작을 수행할 때 서로 다른 동기 누적 구간을 적용한다. 즉, 자동 주파수 제어 장치가 포착 동작을 수행할 때는 동기 누적 구간을 최소화하여 넓은 주파수 대역에 걸쳐 포착하는 것을 가능하게 하고, 자동 주파수 제어 장치가 추적 동작을 수행할 때는 동기 누적 구간을 상기 포착 구간보다는 크게 하여 잡음 평균 효과를 높여 잔여 주파수 오프셋의 분산을 줄여 줌으로써 자동주파수 제어 장치가 안정적으로 동작하도록 하는 이점이 있다. 특히 추적모드에서는 데이터 복조가 일어나게 됨으로 안정적으로 동작하는 것이 무엇보다 중요하게 된다. 이렇게 포착 동작과 추적 동작의 동기 누적 구간을 상이하게 적용하여 동기를 획득함으로써 빠른 동기 획득이 가능하다는 이점을 가지며, 따라서 기지국과 사용자 단말기간 통신 성능의 향상을 가져온다는 이점을 가진다. As described above, the present invention applies different synchronization accumulation intervals when performing a capture operation and when performing a tracking operation in detecting a frequency offset in an automatic frequency control apparatus. That is, when the automatic frequency control device performs the capturing operation, the capturing operation is minimized so that capturing over a wide frequency band is possible. By increasing the noise averaging effect to reduce the dispersion of the residual frequency offset, there is an advantage to the stable operation of the automatic frequency control device. Especially in tracking mode, data demodulation occurs, so it is important to operate stably. Thus, the synchronization is acquired by applying the synchronization accumulation intervals of the capture operation and the tracking operation differently, so that the fast synchronization can be obtained, and thus, the communication performance between the base station and the user terminal is improved.

Claims

An automatic frequency control apparatus for detecting a frequency offset by differentiating a synchronous accumulation period,

A receiver which receives a reference channel signal for synchronization acquisition and accumulates the received reference channel signal for a predetermined number of symbol periods according to a predetermined control;

A frequency offset detector for inputting a reference channel signal accumulated during the predetermined number of symbols to detect a reception frequency offset;

And a controller for adjusting the cumulative number of symbols corresponding to an operation mode currently performed by the automatic frequency control device.

Wherein the controller adjusts the cumulative number of symbols when the operation mode of the automatic frequency control device is the capture operation mode and less than the cumulative number of symbols when the operation mode is the tracking mode. Device for differentiating and detecting frequency offset.

delete

The method of claim 1,

The receiving unit;

A first symbol accumulator for accumulating an I channel signal among the received reference channel signals during the predetermined number of symbol periods;

And a second symbol accumulator for accumulating a Q channel signal among the received reference channel signals during the predetermined number of symbol intervals.

The method of claim 3,

The frequency offset detector;

A first delay unit inputting the signal output from the first symbol accumulator and delaying the predetermined number of symbol periods;

A second delay unit inputting a signal output from the second symbol accumulator and delaying the predetermined number of symbol periods;

A signal obtained by multiplying a signal output from the first delay unit with a signal output from the second symbol accumulator and a signal multiplied by a signal output from the second delay unit and a signal output from the first symbol accumulator And an adder for outputting a frequency offset to differentiate the synchronous accumulation periods, thereby detecting the frequency offset.

In the automatic frequency control device control method for detecting the frequency offset by differentiating the synchronous accumulation interval,

Receiving a reference channel signal for synchronization acquisition and accumulating the received reference channel signal for a predetermined number of symbol periods according to a predetermined control;

Detecting a reception frequency offset by inputting a reference channel signal accumulated during the predetermined number of symbols;

Adjusting the cumulative number of symbols according to an operation mode currently performed by the automatic frequency control device;

When the operation mode of the automatic frequency control device is a capture operation mode, the cumulative number of symbols is adjusted to be smaller than the cumulative number of symbols when the operation mode is a tracking mode. How to detect the offset.

delete

The method of claim 5,

Accumulating during the predetermined number of symbol periods;

Accumulating an I channel signal among the received reference channel signals during the predetermined number of symbol periods;

And a second process of accumulating a Q channel signal among the received reference channel signals during the predetermined number of symbol periods.

The method of claim 7, wherein

Detecting the frequency offset;

A third process of delaying the predetermined number of symbol periods by inputting the signal generated in the first process;

A fourth process of delaying during the predetermined number of symbol periods by inputting the signal generated in the second process;

Outputting a frequency offset by adding a signal obtained by multiplying a signal generated in the third process by a signal generated by the second process and a signal multiplied by a signal generated by the fourth process by a signal generated by the first process A method of detecting a frequency offset by differentiating a synchronous accumulation period, characterized in that it comprises a process.