KR100557108B1 - Timing Synchronizer of Switching System - Google Patents

Timing Synchronizer of Switching System Download PDF

Info

Publication number
KR100557108B1
KR100557108B1 KR1019980034044A KR19980034044A KR100557108B1 KR 100557108 B1 KR100557108 B1 KR 100557108B1 KR 1019980034044 A KR1019980034044 A KR 1019980034044A KR 19980034044 A KR19980034044 A KR 19980034044A KR 100557108 B1 KR100557108 B1 KR 100557108B1
Authority
KR
South Korea
Prior art keywords
bidirectional
subscriber
unidirectional
buffer
buffers
Prior art date
Application number
KR1019980034044A
Other languages
Korean (ko)
Other versions
KR20000014560A (en
Inventor
김경환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019980034044A priority Critical patent/KR100557108B1/en
Publication of KR20000014560A publication Critical patent/KR20000014560A/en
Application granted granted Critical
Publication of KR100557108B1 publication Critical patent/KR100557108B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M3/00Automatic or semi-automatic exchanges
    • H04M3/005Interface circuits for subscriber lines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M3/00Automatic or semi-automatic exchanges
    • H04M3/22Arrangements for supervision, monitoring or testing
    • H04M3/2272Subscriber line supervision circuits, e.g. call detection circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M3/00Automatic or semi-automatic exchanges
    • H04M3/22Arrangements for supervision, monitoring or testing
    • H04M3/26Arrangements for supervision, monitoring or testing with means for applying test signals or for measuring
    • H04M3/28Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor
    • H04M3/30Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor for subscriber's lines, for the local loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Interface Circuits In Exchanges (AREA)

Abstract

본 발명은 교환시스템을 구성하는 제어보드와 가입자보드간의 인터페이스에 관한 것으로, 특히 가입자 슬롯이 많은 대형 교환시스템에서 제어보드와 가입자보드들의 인터페이스에 있어 슬롯에 실장되는 가입자 보드가 늘어남에 따라 증가하는 양방향 데이터 라인과 단방향 데이터 라인 사이의 타이밍 차이를 없애 실장되는 가입자보드에 관계없이 양방향 데이터 라인과 단방향 데이터 라인간의 타이밍이 일정하게 유지되도록 하는 장치에 관한 것이다.The present invention relates to an interface between a control board and a subscriber board constituting an exchange system, and in particular, in a large exchange system with many subscriber slots, an increase in number of subscriber boards mounted in a slot at an interface between the control board and the subscriber boards increases. The present invention relates to an apparatus for eliminating the timing difference between a data line and a unidirectional data line so that the timing between the bidirectional data line and the unidirectional data line remains constant regardless of the subscriber board mounted thereon.

Description

교환시스템의 타이밍 동기장치Timing Synchronizer of Switching System

본 발명은 교환시스템을 구성하는 제어보드와 가입자보드간의 인터페이스에 관한 것으로, 특히 양방향 데이터와 단방향 데이터의 인터페이스 타이밍을 일치되도록 하는 타이밍 동기장치에 관한 것이다.The present invention relates to an interface between a control board and a subscriber board constituting an exchange system. More particularly, the present invention relates to a timing synchronizer for matching the interface timing of bidirectional data and unidirectional data.

일반적으로 교환시스템은 가입자를 다른 가입자로 연결하거나 가입자를 국선 등 다른 선로를 통해 타 교환시스템으로 연결하는 교환 서비스를 대표적 기능으로 하고 있다. 이에 따라 교환시스템은 가입자와 교환시스템 주장치의 정합을 위한 가입자 인터페이스를 포함하는 가입자보드를 내장하게 된다.In general, the exchange system has a representative function of switching services that connect subscribers to other subscribers or to other exchange systems through other lines such as trunk lines. The exchange system thus incorporates a subscriber board that includes a subscriber interface for matching the subscriber and the exchange system main unit.

상기한 종래 구성을 개념적으로 도시하면 도 1에 도시한 바와 같이 가입자 보드 120과 제어보드 110간의 데이터를 인터페이스 하는 인터페이스부 130으로 이루어진 구성을 가진다. 이때 상기 인터페이스부 130은 다양한 버퍼로 구성되는데, 상기 버퍼로는 양방향으로 데이터의 전송이 가능한 양방향 버퍼 132와 송신 또는 수신을 위한 단방향으로의 데이터 전송이 가능한 단방향 버퍼 134, 136이 있다.Conceptually illustrating the above-described conventional configuration, as illustrated in FIG. 1, the conventional configuration includes an interface unit 130 for interfacing data between the subscriber board 120 and the control board 110. In this case, the interface unit 130 is composed of various buffers, and the buffers include bidirectional buffers 132 capable of transmitting data in both directions and unidirectional buffers 134 and 136 capable of transmitting data in one direction for transmission or reception.

즉, 종래에는 제어보드 110과 가입자보드 120 사이의 인터페이스에 있어서 양방향 데이터 라인(data line), 예를 들어서 데이터 버스에는 "74xxx245"의 칩 넘버를 가지는 양방향 버퍼 132를 사용하고, 단방향 데이터 라인에는 "74xxx541" 또는 "74xxx125"와 같은 단방향 버퍼 134 또는 136을 사용한다.That is, conventionally, the interface between the control board 110 and the subscriber board 120 uses a bidirectional data line, for example, a bidirectional buffer 132 having a chip number of "74xxx245" for the data bus, and a "bidirectional data line" for the unidirectional data line. Use a one-way buffer 134 or 136, such as 74xxx541 "or" 74xxx125 ".

한편 통상적으로 양방향 버퍼와 단방향 버퍼는 서로 상이한 내부 커패시터의 용량을 가지게 된다. 즉, 일반적으로 양방향 버퍼의 부하 커패시터 용량(CL)은 단방향 버퍼의 부하 커패시터 용량의 두 배 정도이며, 상기 부하 커패시터 용량은 데이터 전달을 위한 시간 지연(time delay, 이하 "td"라 칭함)과 비례하게 된다.On the other hand, the bidirectional buffer and the unidirectional buffer generally have different capacities of internal capacitors. That is, in general, the load capacitor capacity C L of the bidirectional buffer is about twice the load capacitor capacity of the unidirectional buffer, and the load capacitor capacity is a time delay (hereinafter, referred to as “t d ”) for data transfer. Will be proportional to

그로 인해 상기한 바와 같이 종래 양방향 버퍼와 단방향 버퍼를 혼용하는 교환시스템의 경우 예기치 못한 여러 가지 문제가 발생할 수 있다. 특히 상기 도 1에는 가입자보드가 하나로 도시되었지만 교환시스템에는 가입자의 수에 의해 가입자보드의 증설이 가능한데, 이러한 경우에는 문제의 요지가 더욱 커질 수 있다.Therefore, as described above, in the case of the exchange system that uses a conventional bidirectional buffer and a unidirectional buffer, various unexpected problems may occur. In particular, although the subscriber board is shown in FIG. 1, it is possible to expand the subscriber board by the number of subscribers in the exchange system. In this case, the gist of the problem may be increased.

다시 말하면 종래 교환시스템에서 가입자보드 수가 늘어감에 따라 단방향 라인과 양방향 데이터 라인간에는 데이터 전달에 따른 시간 지연 차가 점점 커져서 상기 타이밍 차로 인한 교환시스템 내의 문제가 발생할 수 있다.In other words, as the number of subscriber boards increases in the conventional switching system, a difference in time delay between data transmission between the unidirectional line and the bidirectional data line may increase, causing problems in the switching system due to the timing difference.

따라서 본 발명은 상기한 바와 같은 교환시스템 내에서 발생되는 시간 지연 차로 인한 문제를 해결하는 교환시스템의 타이밍 동기장치를 제공함에 있다.Accordingly, an aspect of the present invention is to provide a timing synchronization device of an exchange system that solves a problem caused by a time delay difference occurring in the exchange system as described above.

본 발명의 다른 목적은 가입자보드가 늘어남에 따라 커지는 양방향 데이터와 단방향 데이터의 전달 시간 지연 차를 없애는 교환시스템의 타이밍 동기장치를 제공함에 있다.Another object of the present invention is to provide a timing synchronization device of an exchange system that eliminates a difference in transmission time delay between bidirectional data and unidirectional data, which increases as the subscriber board increases.

상기한 목적을 달성하기 위한 본 발명은 단방향 데이터 라인을 통한 데이터 전달에 따른 단방향 버퍼와, 양방향 데이터 라인을 통한 데이터 전달에 따른 양방향 버퍼를 각각 다수 구비하여 데이터 전달을 위한 교환시스템 내의 전반적인 동작을 제어하는 제어보드와, 상기 제어보드를 구성하는 다수 양방향 버퍼 또는 단방향 버퍼에 대응한 다수 양방향 버퍼들을 구비하고, 상기 단방향 버퍼에 대응하여 구비된 양방향 버퍼를 단방향 버퍼와 동일한 동작을 하도록 하는 가입자보드로 교환시스템의 타이밍 동기장치를 구현하였다.The present invention for achieving the above object is provided with a unidirectional buffer according to the data transfer through the unidirectional data line, and a plurality of bidirectional buffers according to the data transfer through the bidirectional data line, respectively, to control the overall operation in the exchange system for data transfer And a plurality of bidirectional buffers constituting the control board, and a plurality of bidirectional buffers corresponding to the unidirectional buffers, and the bidirectional buffers corresponding to the unidirectional buffers are replaced with subscriber boards to perform the same operation as the unidirectional buffers. The timing synchronizer of the system is implemented.

보다 바람직하기로는 가입자보드에 구비된 양방향 버퍼의 인에이블단으로 인에이블신호, 송/수신 선택신호 입력단으로 수신 선택신호를 인가하여 단방향 버퍼로 동작하도록 교환시스템의 타이밍 동기장치를 구현하였다.More preferably, the timing synchronization device of the switching system is implemented to operate as a one-way buffer by applying an enable signal and a reception / selection signal to the transmit / receive selection signal input terminal as an enable end of the bidirectional buffer provided in the subscriber board.

이하 본 발명의 바람직한 실시 예에 따른 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, described in detail with reference to the drawings in accordance with a preferred embodiment of the present invention.

우선 본 발명의 일 실시 예에 따른 제어보드와 가입자보드간의 인터페이스의 구성을 도시한 도 2를 참조하여 구성을 설명하면 다음과 같다. 상기 도 2에 도시한 바와 같이 본 발명이 적용되는 구성은 제어보드 210과 다수의 가입자보드 220이다. 이하 가입자보드 220은 다수의 가입자보드 220을 지칭하는 용어로 사용할 것이며, 상기 다수 가입자보드 220 각각은 모두 본 발명에 동일하게 적용할 수 있다.First, the configuration will be described with reference to FIG. 2, which shows the configuration of an interface between a control board and a subscriber board according to an embodiment of the present invention. As shown in FIG. 2, the configuration to which the present invention is applied is a control board 210 and a plurality of subscriber boards 220. Hereinafter, the subscriber board 220 will be used as a term referring to a plurality of subscriber boards 220, and each of the plurality of subscriber boards 220 may be equally applicable to the present invention.

상기 제어보드 210은 교환시스템의 전반적인 동작을 제어하는 보드로 사용되나 본 발명에서는 데이터 전달을 위한 동작에 중심으로 하여 설명한다. 상기 제어보드 210은 데이터를 가입자보드를 통한 내선 가입자, 국선을 통한 외부 가입자 등으로 전달하기 위한 일련의 제어를 수행한다. 또한 상기한 측으로 데이터를 전송하기 위한 버퍼를 구비하게 되는데, 상기 버퍼는 사용 목적에 따라 양방향 버퍼 214 및 단방향 버퍼 212로 구분되어 진다. 상기 양방향 버퍼 214는 양방향 데이터 라인을 통해 데이터를 전송 및 수신하는 기능을 모두 가지며, 상기 단방향 버퍼 212는 단방향 데이터 라인을 통해 데이터를 전송 및 수신하는 기능을 선택적으로 가진다. 상기 도 2상에는 제어보드 210 내에 각 하나씩의 단방향 버퍼 212와 양방향 버퍼 214를 도시하였으나 이는 설명에 편의를 위한 것이며, 실제로는 교환시스템을 구성하는 가입자보드의 장착 수에 따라 다수 개로 구성이 가능하다.The control board 210 is used as a board for controlling the overall operation of the exchange system, but the present invention will be described based on the operation for data transfer. The control board 210 performs a series of controls for transferring data to an extension subscriber through a subscriber board, an external subscriber through a trunk line, and the like. In addition, a buffer for transmitting data to the side is provided, which is divided into a bidirectional buffer 214 and a unidirectional buffer 212 according to the purpose of use. The bidirectional buffer 214 has a function of transmitting and receiving data through a bidirectional data line, and the unidirectional buffer 212 has a function of transmitting and receiving data through a unidirectional data line. In FIG. 2, one unidirectional buffer 212 and a bidirectional buffer 214 are illustrated in the control board 210. However, this is for convenience of description, and in practice, a plurality of subscriber boards constituting the switching system may be configured.

한편, 상기 가입자보드 220은 상기 제어보드 210 내에 구비된 단방향 버퍼 212 및 양방향 버퍼 214에 일대일 대응하도록 양방향 버퍼 222, 224를 구비한다. 이때 상기 구비되는 양방향 버퍼 222와 224는 대응되는 상기 제어보드 210의 버퍼 212와 214의 용도에 따라 수행하는 기능이 결정된다. 예를 들어 도 2에 도시한 바와 같이 제어보드 210을 구성하는 212가 단방향 버퍼이고, 214가 양방향 버퍼라고 가정하면, 상기 단방향 버퍼 212에 대응하는 가입자보드 220의 양방향 버퍼 222는 단방향 버퍼로서 동작하게 되며, 상기 양방향 버퍼 214에 대응하는 양방향 버퍼 224는 본래의 기능인 양방향 버퍼로서 동작하게 된다.Meanwhile, the subscriber board 220 includes bidirectional buffers 222 and 224 so as to correspond one-to-one to the unidirectional buffer 212 and the bidirectional buffer 214 provided in the control board 210. In this case, the functions of the bidirectional buffers 222 and 224 provided according to the use of the buffers 212 and 214 of the control board 210 are determined. For example, assuming that 212 constituting the control board 210 is a unidirectional buffer and 214 is a bidirectional buffer, as shown in FIG. 2, the bidirectional buffer 222 of the subscriber board 220 corresponding to the unidirectional buffer 212 operates as a unidirectional buffer. The bidirectional buffer 224 corresponding to the bidirectional buffer 214 operates as a bidirectional buffer which is an original function.

한편 상기 도 2에 도시한 인터페이스를 구성하는 버퍼 구조로 일 예를 들면 도 3에 도시한 바와 같다. 즉, 상기 가입자보드 220의 양방향 버퍼 222가 단방향 버퍼로서 동작할 수 있는 것은 도 3에 도시한 바와 같이 양방향 버퍼를 구성함으로서 가능하다. 이는 양방향 버퍼를 구성하는 외부 단자들 중 인에이블단으로 인에이블신호 , 송/수신 선택신호 입력단으로 수신 선택신호 T/을 인가히도록 구성함으로서 가능하다.On the other hand, as a buffer structure constituting the interface shown in FIG. 2, for example, as shown in FIG. That is, the bidirectional buffer 222 of the subscriber board 220 can operate as a unidirectional buffer by configuring a bidirectional buffer as shown in FIG. 3. This can be done by applying the enable signal and the transmit / receive select signal input terminal to the enable terminal among the external terminals configuring the bidirectional buffer.

이하 상기한 구성을 참조하여 본 발명의 일 실시 예에 따른 동작을 상세히 설명하면 다음과 같다. 우선 앞에서도 언급한 바와 같이 대형 교환시스템의 주장치에 구비된 제어보드로부터 가입자보드로 양방향 또는 단방향 데이터를 보내고 받을 때 가입자보드가 "1,2,3,....,n"과 같이 증가함에 따라 단방향 데이터 라인과 양방향 데이터 라인 사이의 타이밍 차는 커지게 된다. 참고로 양방향 버퍼의 입출력 부하 커패시터의 용량은 단방향 버퍼의 약 2배 정도이고, 시간 지연은 상기 부하 커패시터에 비례하므로, 가입자 슬롯을 보통 10개 이상 가지는 대형 교환시스템에서는 실장된 가입자의 카드 수에 따라서 타이밍 편차가 커쳐서 여러 가지 이상한 증상이 나타날 수 있다.Hereinafter, an operation according to an embodiment of the present invention will be described in detail with reference to the above configuration. First of all, as mentioned earlier, the subscriber board increases as "1,2,3, ...., n" when sending or receiving two-way or one-way data from the control board in the main unit of the large exchange system to the subscriber board. Therefore, the timing difference between the unidirectional data line and the bidirectional data line becomes large. For reference, the capacity of the I / O load capacitor of the bidirectional buffer is about twice that of the unidirectional buffer, and the time delay is proportional to the load capacitor. Therefore, in a large switching system having 10 or more subscriber slots, depending on the number of subscriber cards mounted The timing difference can be large and can cause a variety of strange symptoms.

위와 같은 이유로 인하여 실장된 가입자보드의 카드 수에 따라 제어보드와 가입자보드 사이의 인터페이스에서 타이밍이 영향을 받지 않도록 하여 안정된 시스템이 되도록 하기 위하여 도 2와 도 3에 도시한 바와 같은 교환시스템의 타이밍 동기장치를 구성한다. 즉, 도 2에 도시한 가입자보드 #1에 구비된 양방향 버퍼 222를 도 3에 도시한 바와 같은 구성을 가지도록 구성한다. 상기 도 3을 보면, 인에이블단자 와 송/수신 선택신호 입력단 T/을 접지 시켜 로우(low) 레벨의 신호가 인가되도록 한다. 이로 인하여 상기 양방향 버퍼 222는 가입자보드 222 측으로부터 제어보드 210 측으로의 데이터 전달 경로가 차단됨으로서 구성은 양방향 버퍼이나 실제적인 동작은 단방향 버퍼로 동작하게 된다. 즉, 양방향 버퍼 222가 단방향 버퍼로서 동작을 하지만 내부 커패시터 용량은 다른 양방향 버퍼 224와 동일함에 따라 가입자보드 222를 구성하는 양방향 버퍼들의 지연 시간은 동일하게 된다.Due to the above reasons, the timing synchronization of the switching system as shown in FIGS. 2 and 3 is performed so that the timing is not affected at the interface between the control board and the subscriber board according to the number of cards of the subscriber board mounted. Configure the device. That is, the bidirectional buffer 222 provided in the subscriber board # 1 shown in FIG. 2 is configured to have the configuration as shown in FIG. 3, the enable terminal and the transmit / receive selection signal input terminal T / are grounded so that a low level signal is applied. As a result, the bidirectional buffer 222 blocks the data transfer path from the subscriber board 222 to the control board 210, so that the bidirectional buffer 222 is configured as a bidirectional buffer. That is, since the bidirectional buffer 222 operates as a unidirectional buffer, but the internal capacitor capacity is the same as other bidirectional buffers 224, the delay time of the bidirectional buffers constituting the subscriber board 222 is the same.

상술한 바와 같이 본 발명은 제어보드와 가입자보드 사이의 인터페이스에서 단방향 데이터와 양방향 데이터의 타이밍 차가 없도록 함으로서, 전체 가입자보드들이 실장될 때 특성이 가장 좋도록 타이밍을 맞추어 놓으면 가입자보드가 가장 적게 실장될 때 특성이 나빠지는 문제를 해결할 수 있다. 또한 실장된 가입자보드의 수에 관계없이 언제나 타이밍 특성을 양호하게 유지할 수 있는 장점이 있다.As described above, according to the present invention, there is no timing difference between unidirectional data and bidirectional data at the interface between the control board and the subscriber board. This can solve the problem of deterioration. In addition, regardless of the number of subscriber boards mounted, there is an advantage that it is possible to maintain good timing characteristics at all times.

도 1은 통상적으로 교환시스템을 구성하는 제어보드와 가입자보드간의 인터페이스를 개념적으로 도시한 도면.1 is a view conceptually showing an interface between a control board and a subscriber board constituting a switching system.

도 2는 본 발명의 일 실시 예에 따른 제어보드와 가입자보드간의 인터페이스를 도시한 도면.2 is a diagram illustrating an interface between a control board and a subscriber board according to an embodiment of the present invention.

도 3은 도 2에 도시한 인터페이스를 구성하는 버퍼 구조의 일 예를 도시한 도면.FIG. 3 is a diagram illustrating an example of a buffer structure configuring the interface illustrated in FIG. 2. FIG.

Claims (2)

교환시스템에서 데이터를 전달하는 타이밍을 동기 시키기 위한 장치에 있어서,An apparatus for synchronizing timing of transferring data in an exchange system, 단방향 데이터 라인을 통한 데이터 전달에 따른 단방향 버퍼와, 양방향 데이터 라인을 통한 데이터 전달에 따른 양방향 버퍼를 각각 다수 구비하여 데이터 전달을 위한 상기 교환시스템 내의 전반적인 동작을 제어하는 제어보드와,A control board for controlling the overall operation in the exchange system for data transfer by providing a plurality of unidirectional buffers for data transmission through unidirectional data lines, and bidirectional buffers for data transmission through bidirectional data lines, respectively; 상기 제어보드를 구성하는 다수 양방향 버퍼 또는 단방향 버퍼에 대응한 다수 양방향 버퍼들을 구비하고, 상기 단방향 버퍼에 대응하여 구비된 양방향 버퍼를 단방향 버퍼와 동일한 동작을 하도록 하는 가입자보드로 구성됨을 특징으로 하는 교환시스템의 타이밍 동기장치.And a plurality of bidirectional buffers constituting the control board, or a plurality of bidirectional buffers corresponding to the unidirectional buffers, and a subscriber board configured to perform the same operation as the unidirectional buffers. Timing synchronizer of the system. 제1항에 있어서, 상기 가입자보드에 구비된 양방향 버퍼의 인에이블단으로 인에이블신호, 송/수신 선택신호 입력단으로 수신 선택신호를 인가함으로서 단방향 버퍼로 동작하도록 함을 특징으로 하는 교환시스템의 타이밍 동기장치.2. The switching system as claimed in claim 1, wherein the switching system is operated as a one-way buffer by applying an enable signal and a reception selection signal to a transmission / reception selection signal input terminal to an enable terminal of the bidirectional buffer provided in the subscriber board. Synchronizer.
KR1019980034044A 1998-08-21 1998-08-21 Timing Synchronizer of Switching System KR100557108B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980034044A KR100557108B1 (en) 1998-08-21 1998-08-21 Timing Synchronizer of Switching System

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980034044A KR100557108B1 (en) 1998-08-21 1998-08-21 Timing Synchronizer of Switching System

Publications (2)

Publication Number Publication Date
KR20000014560A KR20000014560A (en) 2000-03-15
KR100557108B1 true KR100557108B1 (en) 2006-05-25

Family

ID=19547918

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980034044A KR100557108B1 (en) 1998-08-21 1998-08-21 Timing Synchronizer of Switching System

Country Status (1)

Country Link
KR (1) KR100557108B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05122750A (en) * 1991-10-26 1993-05-18 Nec Corp Clock supplying device of exchange
KR930022771A (en) * 1992-04-22 1993-11-24 경상현 Speed Matching and Multiple / Demultiplex Controller of Electronic Switch
JPH08125750A (en) * 1994-10-19 1996-05-17 Fujitsu Ltd Method for maintaining and operating exchange
JPH0934583A (en) * 1995-07-17 1997-02-07 Fujitsu Ltd Clock selection control system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05122750A (en) * 1991-10-26 1993-05-18 Nec Corp Clock supplying device of exchange
KR930022771A (en) * 1992-04-22 1993-11-24 경상현 Speed Matching and Multiple / Demultiplex Controller of Electronic Switch
JPH08125750A (en) * 1994-10-19 1996-05-17 Fujitsu Ltd Method for maintaining and operating exchange
JPH0934583A (en) * 1995-07-17 1997-02-07 Fujitsu Ltd Clock selection control system

Also Published As

Publication number Publication date
KR20000014560A (en) 2000-03-15

Similar Documents

Publication Publication Date Title
EP0555869B1 (en) High rate/low rate bidirectional data transmission apparatus
US4535448A (en) Dual bus communication system
KR20010099653A (en) A Routing Arrangement
US4347605A (en) Multiplexed telecommunication systems
JPH06508485A (en) communication switching network
US5349679A (en) Communication control unit for selecting a control mode of data communication and selectively bypassing an interprocessor interface
US4028495A (en) Time division communication system adapted to structural expansion
KR100557108B1 (en) Timing Synchronizer of Switching System
US5612954A (en) Time switch system
US4511759A (en) Apparatus for controlling transfers of files between computers
US6356549B1 (en) Digital switching equipment
US4117269A (en) Time division multiplex telecommunication exchange
KR19980051651A (en) Connection between modem and public telephone line
US6775248B1 (en) Programmable bandwidth allocation between send and receive in a duplex communication path
KR100606715B1 (en) Liquid Crystal Display Interfacing device of telecommunication equipment and the method thereof
EP1445704A1 (en) Synchronization method of data interchange of a communication network and corresponding circuit and architecture
JPS63981B2 (en)
KR950002114Y1 (en) Interface circuit
KR820002217B1 (en) Expandable digital switching network
KR100202993B1 (en) Conjunction apparatus between two connectors
KR100202991B1 (en) Duplication circuit for matching apparatus between device and time slot of switching system
CN118827591A (en) Network switch
JPH04208036A (en) Signal processor
JPS585635B2 (en) Broadcast communication system in time division switch
KR19990003133A (en) Interface device of multi board system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130130

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140128

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee