KR100550629B1 - Direct Digital Frequency Synthesise Apparatus and Method for eliminating spurious signal using feed-forward scheme - Google Patents
Direct Digital Frequency Synthesise Apparatus and Method for eliminating spurious signal using feed-forward scheme Download PDFInfo
- Publication number
- KR100550629B1 KR100550629B1 KR1020030092090A KR20030092090A KR100550629B1 KR 100550629 B1 KR100550629 B1 KR 100550629B1 KR 1020030092090 A KR1020030092090 A KR 1020030092090A KR 20030092090 A KR20030092090 A KR 20030092090A KR 100550629 B1 KR100550629 B1 KR 100550629B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- spurious
- dds
- direct digital
- phase
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 230000002194 synthesizing effect Effects 0.000 claims abstract description 48
- 230000003111 delayed effect Effects 0.000 claims abstract description 7
- 230000008859 change Effects 0.000 claims abstract description 4
- 238000001308 synthesis method Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000003786 synthesis reaction Methods 0.000 claims description 5
- 238000000605 extraction Methods 0.000 claims 2
- 230000010363 phase shift Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 13
- 238000001228 spectrum Methods 0.000 description 6
- 230000006872 improvement Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000010183 spectrum analysis Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
- H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/12—Indirect frequency synthesis using a mixer in the phase-locked loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
1. 청구범위에 기재된 발명이 속하는 기술분야1. TECHNICAL FIELD OF THE INVENTION
본 발명은 피드포워드 방식을 이용하여 스퓨리어스 특성을 개선하기 위한 직접 디지털 주파수 합성 장치 및 그 방법에 관한 것임.The present invention relates to a direct digital frequency synthesizing apparatus and method for improving spurious characteristics using a feedforward scheme.
2. 발명이 해결하려고 하는 기술적 과제2. The technical problem to be solved by the invention
본 발명은, 위상잠금루프(PLL: Phase Locked Loop) 주파수합성기를 구동시키는 직접디지털주파수합성기(DDS: Direct Digital Synthesizer)에서 발생하는 스퓨리어스 신호를, 피드포워드 방식을 이용하여 제거함으로써, 위상잡음 특성, 스퓨리어스 특성, 정착시간(settling time) 및 주파수분해능 등을 향상시킬 수 있게 하는, 피드포워드 방식을 이용하여 스퓨리어스 특성을 개선하기 위한 직접 디지털 주파수 합성 장치 및 그 방법을 제공하는데 그 목적이 있음.According to the present invention, a spurious signal generated by a direct digital synthesizer (DDS) for driving a phase locked loop (PLL) frequency synthesizer is removed using a feedforward method, thereby providing a phase noise characteristic, It is an object of the present invention to provide a direct digital frequency synthesizing apparatus and method for improving spurious characteristics using a feedforward method, which can improve spurious characteristics, settling time and frequency resolution.
3. 발명의 해결 방법의 요지3. Summary of the Solution of the Invention
본 발명은, 위상잠금루프(PLL) 주파수 합성기를 구동시키는 직접 디지털 주파수합성 장치에 있어서, 외부의 기준신호에 따라 소정의 주파수를 갖는 두 개의 신호를 생성하기 위한 직접 디지털 주파수합성 수단(DDS); 상기 직접 디지털 주파수합성 수단(DDS)의 출력신호를 동위상의 두 개의 신호로 분배하기 위한 전력분배 수단; 상기 전력분배 수단에 의하여 분배된 신호 중 어느 하나의 신호를 시간지연시키고, 상기 직접 디지털 주파수합성 수단(DDS)의 출력신호를 위상과 크기를 변화시킨 후, 상기 시간지연된 신호와 상기 위상과 크기가 변환된 신호를 합성하여 상 기 직접 디지털 주파수합성 수단(DDS)의 출력신호에 포함된 스퓨리어스 신호를 추출하기 위한 스퓨리어스신호 추출 수단; 및 상기 스퓨리어스신호 추출 수단에 의하여 추출된 스퓨리어스 신호의 위상을 반전시켜서 상기 전력분배 수단의 다른 한 신호와 합성하여, 상기 직접 디지털 주파수합성 수단(DDS)의 출력신호에 포함된 스퓨리어스 신호를 제거하기 위한 스퓨리어스신호 제거 수단을 포함함.A direct digital frequency synthesizing apparatus for driving a phase locked loop (PLL) frequency synthesizer, comprising: direct digital frequency synthesizing means (DDS) for generating two signals having a predetermined frequency according to an external reference signal; Power distribution means for distributing the output signal of the direct digital frequency synthesizing means (DDS) into two in-phase signals; Time delay one of the signals distributed by the power distribution means, and change the phase and magnitude of the output signal of the direct digital frequency synthesizing means (DDS), and then the time delayed signal and the phase and magnitude A spurious signal extracting means for synthesizing the converted signal and extracting a spurious signal included in the output signal of the direct digital frequency synthesizing means (DDS); And inverting the phase of the spurious signal extracted by the spurious signal extracting means, synthesizing with another signal of the power distribution means, and removing the spurious signal included in the output signal of the direct digital frequency synthesizing means (DDS). Including spurious signal removal means.
4. 발명의 중요한 용도4. Important uses of the invention
본 발명은 스퓨리어스 특성 개선 등에 이용됨.The present invention is used to improve the spurious properties.
스퓨리어스, 수신기, 주파수합성기, DDS, PLL, 피드포워드.Spurious, Receiver, Frequency Synthesizer, DDS, PLL, Feedforward.
Description
도 1a 는 종래의 기준주파수 발생기에 의해서 구동되는 주파수합성장치의 구성도.1A is a block diagram of a frequency synthesizer driven by a conventional reference frequency generator.
도 1b 는 종래의 DDS 구동 PLL주파수합성장치의 구성도.1B is a block diagram of a conventional DDS driving PLL frequency synthesizer.
도 2a 및 도 2b 는 종래의 스퓨리어스 특성 개선을 위한 DDS 구동 PLL주파수합성장치의 구성도.2A and 2B are schematic diagrams of a DDS driving PLL frequency synthesizing apparatus for improving a conventional spurious characteristic.
도 3 은 종래의 DDS스퓨리어스 개선 및 디더(dither) 신호 제거 방법에 대한 설명도.3 is an explanatory diagram of a conventional DDS spurious improvement and dither signal cancellation method.
도 4 는 본 발명에 따른 피드포워드 방식을 이용하여 스퓨리어스 특성을 개선하기 위한 직접 디지털 주파수 합성 장치의 일실시예 구성도.4 is a block diagram of an embodiment of a direct digital frequency synthesizing apparatus for improving spurious characteristics using a feedforward scheme according to the present invention.
도 5a 내지 도 5g 는 본 발명에 따른 피드포워드 방식을 이용하여 스퓨리어스 특성을 개선하기 위한 직접 디지털 주파수 합성 장치의 각 지점에서의 주파수 스펙트럼에 대한 설명도.5A to 5G are explanatory diagrams of the frequency spectrum at each point of the direct digital frequency synthesizing apparatus for improving the spurious characteristics by using the feedforward method according to the present invention.
도 6 은 본 발명에 따른 피드포워드 방식을 이용하여 스퓨리어스 특성을 개 선하기 위한 직접 디지털 주파수 합성 방법의 일실시예 흐름도.6 is a flow diagram of an embodiment of a direct digital frequency synthesis method for improving spurious characteristics using a feedforward scheme according to the present invention.
* 도면의 주요 부분에 대한 부호 설명* Explanation of symbols on the main parts of the drawing
40: 기준신호발생기 41: 직접 디지털 주파수 합성 장치 40: reference signal generator 41: direct digital frequency synthesizer
42: PLL 주파수합성기 401: 직접 디지털 주파수합성기(DDS)42: PLL Frequency Synthesizer 401: Direct Digital Frequency Synthesizer (DDS)
402: 전력분배기 403: 시간지연선로402: power divider 403: time delay line
404, 407: 위상변환기 405: 가변감쇠기404, 407: phase shifter 405: variable attenuator
406, 408: 신호 합성기 410: 스퓨리어스 신호 추출부406 and 408: signal synthesizer 410: spurious signal extractor
411: 스퓨리어스 신호 제거부411: spurious signal canceller
본 발명은 스퓨리어스 특성을 개선하기 위한 직접 디지털 주파수 합성 장치 및 그 방법에 관한 것으로서, 더욱 상세하게는 위상잠금루프(PLL: Phase Locked Loop)주파수합성기를 구동시키는 직접디지털주파수합성기(DDS: Direct Digital Synthesizer)에서 발생하는 스퓨리어스 신호를, 피드포워드 방식을 이용하여 제거하는, 피드포워드 방식을 이용하여 스퓨리어스 특성을 개선하기 위한 직접 디지털 주파수 합성 장치 및 그 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a direct digital frequency synthesizing apparatus and method for improving spurious characteristics, and more particularly, to a direct digital frequency synthesizer (DDS) for driving a phase locked loop (PLL) frequency synthesizer. The present invention relates to a direct digital frequency synthesizing apparatus and a method for improving spurious characteristics by using a feedforward method, which removes a spurious signal generated by a feedforward method.
스펙트럼 분석기와 같이 임의의 신호의 스펙트럼을 분석하는 수신기에 있어 서, 수신기의 잡음지수 외에 국부발진기(LO)의 위상잡음 특성과 스퓨리어스 특성은 스펙트럼 분석 성능에 많은 영향을 준다. In a receiver that analyzes the spectrum of an arbitrary signal, such as a spectrum analyzer, the phase noise and spurious characteristics of the local oscillator (LO) in addition to the noise figure of the receiver have a great influence on the spectrum analysis performance.
따라서, 임의의 주파수 대역에 신호의 스펙트럼 특성을 분석하기 위한 수신기는 위상잡음 특성, 스퓨리어스 특성, 정착시간(settling time) 및 주파수 분해능이 좋은 주파수합성장치를 필요로 한다.Therefore, a receiver for analyzing the spectral characteristics of a signal in an arbitrary frequency band requires a frequency synthesizer having good phase noise characteristics, spurious characteristics, settling time and frequency resolution.
주파수합성장치의 성능 중에서 정착시간(settling time)과 주파수 분해능은 트레이드 오프(trade-off) 특성을 가지며, 주파수 분해능을 높이기 위해서 DDS를 사용한다. 즉, 주파수 분해능과 정착시간(settling time)을 고려하면 주파수합성장치에 DDS의 사용은 필수적이다. Among the performance of the frequency synthesizer, the settling time and frequency resolution have a trade-off characteristic, and DDS is used to increase the frequency resolution. In other words, considering the frequency resolution and the settling time, the use of DDS in a frequency synthesizer is essential.
그러나, DDS(direct digital synthesizer)를 사용하는 경우에는 주파수 분해능과 위상잡음 특성이 좋은 반면에, 자체에서 생성되는 스퓨리어스가 크다는 문제점을 갖고 있다. However, when using a direct digital synthesizer (DDS), the frequency resolution and phase noise characteristics are good, but the spurious generated by itself is large.
따라서 DDS에서 생성되는 스퓨리어스 특성을 개선한다면, 주파수 분해능이 좋고, 정착시간(settling time)이 작고, 위상잡음 특성과 스퓨리어스 특성이 좋은 주파수합성장치를 얻을 수 있다. Therefore, if the spurious characteristics generated in the DDS are improved, a frequency synthesizer with good frequency resolution, small settling time, good phase noise characteristics and spurious characteristics can be obtained.
이하, 스퓨리어스 특성을 개선하기 위한 종래의 기술을 설명하면, 다음과 같다.Hereinafter, a conventional technique for improving the spurious characteristics is as follows.
도 1a 는 종래의 기준주파수 발생기로 구동하는 주파수합성장치의 구성도이고, 도 1b는 종래의 DDS 구동 주파수합성장치의 구성도이다.1A is a configuration diagram of a frequency synthesizer driven by a conventional reference frequency generator, and FIG. 1B is a configuration diagram of a conventional DDS drive frequency synthesizer.
도 1a에 도시된 바와 같은, 기준주파수 발생기(Reference Oscillator)(100) 로 구동하는 주파수합성장치는 PLL(Phase Locked Loop)주파수 합성기(101) 내부의 분주기에 의해서 가변 가능한 주파수 분해능에 한계가 있다는 문제점이 있었다.As shown in FIG. 1A, the sum-of-frequency growth value driven by the
이와 같은 주파수 합성기의 제한적인 주파수 분해능은 도 1b에 도시된 바와 같이 DDS(110)로 구동하는 PLL주파수합성 방식을 사용함으로써 개선 가능하다. The limited frequency resolution of such a frequency synthesizer can be improved by using a PLL frequency synthesis scheme driven by the
그러나, DDS(110)로 구동하는 PLL주파수합성장치(도 1b 참조)도 DDS에서 생성되는 스퓨리어스 특성이 여과되지 않고 최종 주파수합성장치의 출력에 나타나는 문제점이 있었다. However, the PLL frequency synthesizer (see FIG. 1B) driven by the DDS 110 also has a problem in that the spurious characteristics generated in the DDS are not filtered and appear at the output of the final frequency synthesizer.
도 2a 및 도 2b 는 종래의 스퓨리어스 특성 개선을 위한 DDS 구동 PLL주파수합성장치의 구성도이다.2A and 2B are schematic diagrams of a DDS driving PLL frequency synthesizer for improving spurious characteristics of the related art.
도 2a 에 도시된 바와 같은, 스퓨리어스 특성 개선을 위한 DDS 구동 PLL주파수 합성기는 미국특허 제5,028,887호에서 제시된 기술로서, 스퓨리어스 잡음을 줄이기 위하여 일정 진폭 이상의 스퓨리어스 성분들을 억제하는 리미터(Limiter) (202)를 이용한다.As shown in FIG. 2A, a DDS-driven PLL frequency synthesizer for improving spurious characteristics is a technique proposed in US Pat. No. 5,028,887, which includes a
DDS(200)의 출력 신호는 리미터(202)와 대역 통과 여파기(201)에 입력되어 스퓨리어스 잡음 및 하모닉 잡음이 제거된 후, PLL 주파수합성기(203)의 기준 신호로 입력된다.The output signal of the
리미터(202)는 back-to-back으로 연결된 2개의 다이오드 또는 saturating amplifier를 이용하여 구성된다.
그러나, 이러한 DDS 구동 PLL주파수합성장치에서는 삽입된 리미터(202)가 고체전자소자로 구성되므로, 추가적인 스퓨리어스 잡음이 발생할 수 있고 close-in 스퓨리어스 성분을 제거하기 어렵다는 문제점이 있었다However, in the DDS-driven PLL frequency synthesizer, since the inserted
다음은, 도 2b 에 도시된 바와 같은, 스퓨리어스 특성 개선을 위한 DDS 구동 PLL주파수 합성 장치는 미국특허 제5,757,239호에서 제시된 기술로서, 도 1b의 문제점을 개선한 DDS 구동 주파수합성장치에 관한 것이다.Next, as shown in FIG. 2B, the DDS driving PLL frequency synthesizing apparatus for improving spurious characteristics is a technique proposed in US Pat. No. 5,757,239, and relates to a DDS driving frequency synthesizing apparatus which improves the problem of FIG. 1B.
도 2b 에서 clean-up PLL 주파수합성기(211)는 대역통과 여파기(filter)의 기능을 한다. 즉, DDS(210)의 출력 주파수와 clean-up PLL 주파수합성기(211)의 주파수가 거의 동일하기 때문에 clean-up PLL 주파수합성기(211)의 루프 필터(loop filter)의 주파수대역폭을 작게 할 수 있으며, Clean-up PLL 주파수합성기(211)의 루프 필터(loop filter)의 주파수대역폭이 작기 때문에 DDS(210)에서 생성되는 스퓨리어스 특성의 여파가 가능하다. In FIG. 2B, the clean-up
그러나, 루프 필터(loop filter)의 주파수대역폭이 작게 되면, 정착시간 (settling time)이 커지는 문제점이 있다. However, when the frequency bandwidth of the loop filter is small, there is a problem that the settling time is increased.
따라서 도 2b에 도시된 바와 같은 DDS 구동 주파수합성장치는, clean-up PLL 주파수합성기(211)가 정상동작을 하기 이전에는 DDS(210)의 출력을 바로 이용함으로써 이와 같은 문제점을 해결하고 있다.Therefore, the DDS driving frequency sum growth value as shown in FIG. 2B solves this problem by directly using the output of the
즉, clean-up PLL 주파수합성기(211)가 정상 동작하기 이전에는 스퓨리어스 특성이 좋지 않은 DDS(210)의 출력을 직접 이용하며, clean-up PLL 주파수합성기(211)가 정상 동작을 하면 clean-up PLL 주파수합성기(211)의 출력을 최종 주파수합성장치의 입력신호로 이용한다. 따라서, 이와 같은 DDS 구동 PLL주파수 합성 장치는 초기에는 스퓨리어스 특성이 좋지 않을 수 있다는 문제점이 있 다.That is, before the clean-up
도 3 은 종래의 DDS스퓨리어스 개선 및 디더링(dithering) 신호 제거 방법에 대한 설명도로서, DDS 또는 디지털-아날로그(D/A) 변환기와 같이 디지털 신호처리 장치에서 발생하는 스퓨리어스를 개선하는 수단으로 사용하는 일반적인 방법인 디더링(dithering)을 이용한 스퓨리어스 개선 방법을 나타내며, 이는 미국특허 제6,522,176 B1호에서 제시된 기술에 관한 것이다.3 is an explanatory diagram of a conventional DDS spurious improvement and dithering signal cancellation method, which is used as a means for improving spurious generated in a digital signal processing apparatus such as a DDS or a digital-to-analog (D / A) converter. A spurious improvement method using dithering, which is a general method, is shown, which relates to a technique disclosed in US Pat. No. 6,522,176 B1.
위상/크기 변환기(300)는 위상을 그에 대응하는 크기값으로 변환하며, 디더 생성기(Band-shaped dither Generator)(301)는 대역이 제한된 디더(dither) 신호를 생성한다. I 채널의 신호에 디더(dither) 신호를 부가하거나(302) 빼준 후(303) 적당한 디지털값으로 변환하기 위해서 라운드(round)(304, 305)한 후 D/A 변환기(306, 307)의 출력을 서로 빼주게 되면(308), 출력에서는 디더(dither) 신호에 의한 잡음의 증가를 방지할 수 있다. The phase /
Q채널에 대한 신호처리는 I 채널과 동일하다. 이와 같이 디더(dither) 신호를 부가하고 빼줌으로써 디더(dither) 신호에 의한 잡음의 증가를 제거할 수 있다.Signal processing for the Q channel is the same as the I channel. By adding and subtracting a dither signal in this way, an increase in noise caused by the dither signal can be eliminated.
일반적으로 디더링(dithering) 신호를 사용하는 경우 스퓨리어스 신호는 개선이 되지만, 디더링(dithering) 신호에 의해서 위상잡음이 증가하는 문제점이 있다. In general, when the dithering signal is used, the spurious signal is improved, but the phase noise is increased by the dithering signal.
이와 같은 문제점을 해결하기 위하여, 도 3 에서 제시한 방법은 우선 디더링(dithering) 신호를 사용해서 스퓨리어스 특성을 개선한 다음, 부가된 디더링(dithering) 신호를 제거하는 방법을 사용함으로써, 위상잡음의 증가를 개선하였 다.In order to solve this problem, the method shown in FIG. 3 first improves the spurious characteristics by using a dithering signal, and then increases the phase noise by using a method of removing an added dithering signal. Improved.
그러나, 도 3 에서 제시한 종래의 기술은 DDS 자체의 스퓨리어스 특성을 개선하는 방법이나, DDS를 집적화하는 경우에 이용 가능한 선행기술이며, 구조가 복잡하다는 문제점이 있다.However, the conventional technique shown in FIG. 3 is a method for improving the spurious characteristics of the DDS itself, or a prior art that can be used when integrating the DDS, and has a problem in that the structure is complicated.
본 발명은, 상기와 같은 문제점을 해결하기 위하여 제안된 것으로, PLL주파수합성기를 구동시키는 DDS(Direct Digital Synthesizer)에서 발생하는 스퓨리어스 신호를, 피드포워드 방식을 이용하여 제거함으로써, 위상잡음 특성, 스퓨리어스 특성, 정착시간(settling time) 및 주파수분해능 등을 향상시킬 수 있게 하는, 피드포워드 방식을 이용하여 스퓨리어스 특성을 개선하기 위한 직접 디지털 주파수 합성 장치 및 그 방법을 제공하는데 그 목적이 있다.
The present invention has been proposed to solve the above problems, by removing the spurious signal generated in the DDS (Direct Digital Synthesizer) driving the PLL frequency synthesizer by using the feed forward method, phase noise characteristics, spurious characteristics It is an object of the present invention to provide a direct digital frequency synthesizing apparatus and a method for improving spurious characteristics by using a feedforward method, which can improve settling time, frequency resolution, and the like.
상기의 목적을 달성하기 위한 본 발명은, 위상잠금루프(PLL: Phase Locked Loop) 주파수 합성기를 구동시키는 직접 디지털 주파수합성 장치에 있어서, 외부의 기준신호에 따라 소정의 주파수를 갖는 두 개의 신호를 생성하기 위한 직접 디지털 주파수합성 수단(DDS); 상기 직접 디지털 주파수합성 수단(DDS)의 출력신호를 동위상의 두 개의 신호로 분배하기 위한 전력분배 수단; 상기 전력분배 수단에 의하여 분배된 신호 중 어느 하나의 신호를 시간지연시키고, 상기 직접 디지털 주파수합성 수단(DDS)의 출력신호를 위상과 크기를 변화시킨 후, 상기 시간지연된 신호와 상기 위상과 크기가 변환된 신호를 합성하여 상기 직접 디지털 주파수합성 수단(DDS)의 출력신호에 포함된 스퓨리어스 신호를 추출하기 위한 스퓨리어스신호 추출 수단; 및 상기 스퓨리어스신호 추출 수단에 의하여 추출된 스퓨리어스 신호의 위상을 반전시켜서 상기 전력분배 수단의 다른 한 신호와 합성하여, 상기 직접 디지털 주파수합성 수단(DDS)의 출력신호에 포함된 스퓨리어스 신호를 제거하기 위한 스퓨리어스신호 제거 수단을 포함한다.The present invention for achieving the above object, in a direct digital frequency synthesizer for driving a phase locked loop (PLL) frequency synthesizer, generating two signals having a predetermined frequency according to an external reference signal Direct digital frequency synthesizing means (DDS); Power distribution means for distributing the output signal of the direct digital frequency synthesizing means (DDS) into two in-phase signals; Time delay one of the signals distributed by the power distribution means, and change the phase and magnitude of the output signal of the direct digital frequency synthesizing means (DDS), and then the time delayed signal and the phase and magnitude A spurious signal extracting means for synthesizing the converted signal and extracting a spurious signal included in the output signal of the direct digital frequency synthesizing means (DDS); And inverting the phase of the spurious signal extracted by the spurious signal extracting means, synthesizing with another signal of the power distribution means, and removing the spurious signal included in the output signal of the direct digital frequency synthesizing means (DDS). Spurious signal removal means.
한편, 상기 본발명은, 직접 디지털 주파수합성 방법에 있어서, 직접 디지털 주파수합성 수단(DDS)이 외부의 기준신호에 따라 소정의 주파수를 갖는 두 개의 신호(이하, DDS출력신호라 함)를 생성하는 DDS출력신호 생성 단계; 상기 생성된 DDS출력신호를 동위상의 두 개의 신호로 전력분배하는 전력분배단계; 상기 전력분배 단계에서 분배된 신호 중 어느 하나의 신호를 시간지연시키고, 상기 생성된 DDS출력신호를 위상과 크기를 변환시킨 후, 상기 시간지연된 신호와 상기 위상과 크기가 변환된 신호를 합성하여 상기 DDS출력신호에 포함된 스퓨리어스 신호를 추출하는 스퓨리어스 신호 추출 단계; 및 상기 추출된 스퓨리어스 신호의 위상을 반전시킨 후 상기 전력분배 단계에서 분배된 신호 중 다른 한 신호와 결합하여 스퓨리어스 신호를 제거하는 스퓨리어스 신호 제거 단계를 포함한다.On the other hand, the present invention, in the direct digital frequency synthesis method, the direct digital frequency synthesis means (DDS) generates two signals having a predetermined frequency according to the external reference signal (hereinafter referred to as DDS output signal) Generating a DDS output signal; A power distribution step of power distribution of the generated DDS output signal into two signals in phase; Time-delay any one of the signals distributed in the power distribution step, convert phase and magnitude of the generated DDS output signal, synthesize the time-delayed signal and the signal whose phase and magnitude are converted, and A spurious signal extracting step of extracting a spurious signal included in the DDS output signal; And a spurious signal removing step of inverting a phase of the extracted spurious signal and combining the other signal among the signals distributed in the power distribution step to remove the spurious signal.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.The above objects, features and advantages will become more apparent from the following detailed description taken in conjunction with the accompanying drawings. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 4 는 본 발명에 따른 피드포워드 방식을 이용하여 스퓨리어스 특성을 개선하기 위한 직접 디지털 주파수 합성 장치의 일실시예 구성도로서, 스퓨리어스 특성을 개선하기 위한 직접 디지털 주파수 합성 장치(41)는 직접 디지털 주파수 합성부(DDS)(401), 전력분배기(402), 스퓨리어스 신호 추출부(410), 및 스퓨리어스 신호 제거부(411)로 구성된다.4 is a configuration diagram of a direct digital frequency synthesizing apparatus for improving spurious characteristics using a feedforward method according to the present invention, wherein the direct digital frequency synthesizing apparatus 41 for improving spurious characteristics is a direct digital frequency. A combiner (DDS) 401, a power divider 402, a
여기서, 스퓨리어스 신호 추출부(410)는 스퓨리어스 신호가 포함된 DDS(401)의 특정 주파수의 신호에서 스퓨리어스 신호만을 제거하고, 스퓨리어스 신호 제거부(411)는 DDS(401)의 출력신호(즉, 스퓨리어스 신호가 포함된 특정 주파수의 신호)에서 스퓨리어스 신호 추출부(410)에 추출된 스퓨리어스신호를 제거한다.Here, the
먼저, 본 발명의 전반적인 동작 과정을 설명하면, 다음과 같다.First, the overall operating process of the present invention will be described.
직접 디지털 주파수합성기(DDS)(401)는 기준발생기(40)에 의하여 발생된 기준신호에 따라 특정한 주파수를 갖는 두 개의 신호를 생성한다.The direct digital frequency synthesizer (DDS) 401 generates two signals having a specific frequency according to the reference signal generated by the
전력분배기(402)는 직접 디지털 주파수합성기(DDS)(401)의 출력신호를 동위상의 두 개의 신호로 분배한다.The power divider 402 directly distributes the output signal of the digital frequency synthesizer (DDS) 401 into two in-phase signals.
그러면, 스퓨리어스신호 추출부(410)는 전력분배기(402)에 의하여 분배된 신호 중 어느 하나의 신호를 시간지연시키고, 직접 디지털 주파수합성기(DDS)(401)의 출력신호를 위상과 크기를 변화시킨 후, 양 신호를 합성하여 직접 디지털 주파수합성기 (DDS)(401)의 출력신호에 포함된 스퓨리어스 신호를 추출한다.
이를 좀 더 자세히 설명하면, 상기 스퓨리어스신호 추출부(410)의 시간 지연선로(403)는 신호합성기1(406)의 두 입력 신호(시간이 지연된 신호와 위상변환 및 가변 감쇠된 신호)가 동일한 시간에 입력되도록 하기 위하여 사용된다.
다시 말해, 직접디지털 주파수합성기(DDS)(410)의 출력 신호 중 위상변환기1(404) 및 가변감쇠기(405)를 통과하는 신호가 겪는 시간만큼 상기 시간지연선로(403)가 상기 직접디지털 주파수합성기(DDS)(410)의 출력 신호 중 나머지 신호의 시간을 지연시켜 동일한 시간에 신호합성기1(406)에 입력되도록 한다.
여기서, 상기 시간지연선로(403)는 일반적으로 RF 케이블을 연결하여 구현할 수 있다. RF 신호 계측장비(네트워크 분석기)를 이용하여 위상변환기1(404) 및 가변감쇠기 사이의 시간 지연을 측정하고 그에 따라 RF 케이블을 연결하면 신호의 시간을 지연시키는 시간지연선로(403)가 구현되는 것이다. The
In more detail, the time delay line 403 of the
In other words, the time delay line 403 is configured by the time delay line 403 by the time that the signal passing through the phase shifter 1 404 and the variable attenuator 405 of the output signal of the direct digital frequency synthesizer (DDS) 410 undergoes. Delaying the time of the remaining signals of the output signal of the (DDS) 410 to be input to the signal synthesizer 1 (406) at the same time.
In this case, the time delay line 403 may be generally implemented by connecting an RF cable. By measuring the time delay between the phase shifter 1 404 and the variable attenuator using an RF signal measuring device (network analyzer) and connecting the RF cable accordingly, a time delay line 403 for delaying the time of the signal is implemented. .
스퓨리어스신호 제거부(411)는 스퓨리어스신호 추출부(410)에 의하여 추출된 스퓨리어스 신호의 위상을 반전시켜서 전력분배기(402)의 다른 한 신호와 합성하 여, 직접 디지털 주파수합성기(DDS)(401)의 출력신호에 포함된 스퓨리어스 신호를 제거한다.The
이하, 도 4 에 따라 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to FIG. 4.
기준신호 발생기(reference oscillator)(40)는 DDS 구동 주파수 합성장치의 기준신호를 제공하며, 이 신호는 다른 장치들과 연동이 가능하다. A
기준신호 발생기(40)의 신호는 DDS(Direct Digital Synthesizer)(401)의 구동 신호로 입력되며, DDS(401)는 외부에서 인가되는 데이터 정보(즉, 주파수 설정에 대한 정보)에 따라서 주파수 분해능이 좋고 위상특성이 좋지만 스퓨리어스 특성이 좋지 않은 특정한 주파수 신호를 생성한다. The signal of the
DDS(401)에서는 동일 주파수로 2개의 출력을 낼 수 있는데, 이 신호들은 스퓨리어스 잡음 성분을 포함하고 있다. DDS(401)의 2개의 출력 신호 중 하나는 전력 분배기(divider)(402)를 통해서 동위상의 2개 신호로 나누어지고, 그 신호 중에서 하나는 신호합성기2(combiner2)(408)로 인가되며, 나머지 신호는 지연선로(403)를 거쳐 신호합성기1(combiner1)(406)로 인가된다. 여기서, 시간지연선로(403)는 전술한 바와 같이, 가변감쇠 기(405)의 출력신호와 동일한 시간에 신호합성기1(406)에 도달하도록 시간지연시킨다. The
DDS(401)의 출력 중 또 다른 신호는 위상변환기1(Phase shifter1)(404)과 가변감쇠기(Attenuator)(405)를 거쳐 신호합성기1(406)로 인가된다. Another signal of the output of the
전력분배기(402)와 신호합성기1(406)사이의 두 경로를 거치는 동안 신호의 크기 변화는 같고 위상이 정반대가 되면, 신호합성기1(406)의 출력에서는 DDS의 특 정한 주파수 신호는 제거되고 DDS에서 생성된 스퓨리어스 신호만이 존재하게 된다.During the two paths between power divider 402 and signal synthesizer 1 406, if the magnitude of the signal is the same and the phases are reversed, the specific frequency signal of the DDS is removed from the output of signal synthesizer 1 406 and the DDS Only the spurious signal generated by X will be present.
위상변환기2(407)가 이러한 스퓨리어스 신호의 위상을 반대로 하고, 신호합성기2(408)에서 위상변환기2(407)에 의하여 위상이 반대로 변환된 스퓨리어스신호와 전력분배기(402)에서 분배된 DDS의 출력 신호가 합성되면 DDS(401)에서 생성된 스퓨리어스 신호가 제거된다.The phase shifter 2 407 reverses the phase of this spurious signal, and the spurious signal converted by the phase shifter 2 407 out of phase in the signal synthesizer 2 408 and the output of the DDS distributed in the power divider 402. When the signal is synthesized, the spurious signal generated in the
DDS(401)에서 생성된 신호는 피드포워드(feed-forward) 회로를 통과하면서 스퓨리어스 특성이 개선된 후, PLL 주파수합성기(42)의 구동신호로 인가된다. The signal generated by the
PLL 주파수합성기(42)는 외부에서 인가되는 데이터 정보(즉, 주파수 설정에 대한 정보)에 따라서 DDS(401)로부터 인가받은 신호를 특정한 주파수의 신호로 변환한다. PLL 주파수합성기(42)에 인가되는 기준신호의 스퓨리어스 특성이 개선되므로, 당연히 PLL 주파수합성기(42)의 출력에서도 스퓨리어스 특성이 개선된다.The
도 5a 내지 도 5g 는 본 발명에 따른 피드포워드 방식을 이용하여 스퓨리어스 특성을 개선하기 위한 DDS 구동 PLL 주파수합성 장치의 각 지점에서의 주파수 스펙트럼에 대한 설명도이다.5A to 5G are explanatory diagrams of the frequency spectrum at each point of the DDS driven PLL frequency synthesis apparatus for improving the spurious characteristics by using the feedforward method according to the present invention.
도 4 의 A점의 신호인 기준주파수 신호의 스펙트럼은 도 5a에서 Fosc로 나타내었다. 이 기준주파수신호는 DDS(401)로 인가되며, DDS(401)의 출력인 B, C점에서의 스펙트럼은 도 6b에 도시된 바와 같이 특정한 DDS 출력 신호(FDDS)와 그 주변에 에 있는 스퓨리어스 신호로 구성된다. The spectrum of the reference frequency signal, which is the signal of point A of FIG. 4, is represented by F osc in FIG. 5A. This reference frequency signal is applied to the
이와 같은 DDS 출력 신호는 도 4의 시간지연 선로(403)를 갖는 경로와 위상 변환기1(404)와 가변감쇠기(405)로 구성된 경로로 인가된다. 여기서, 시간지연선로 대신에 시간지연기를 사용해도 마찬가지다.The DDS output signal is applied to a path having the time delay line 403 of FIG. 4 and a path composed of the phase shifter 1 404 and the variable attenuator 405. The same applies to the use of a time delay in place of the time delay line.
이 두 경로를 통과하는 동안에 신호의 크기 변화는 같고, 위상이 정반대가 되며(도 5c 참조), 두 경로 사이의 시간 지연차이 때문에, 신호합성기1(406)에서 협대역 신호(즉, DDS의 특정 주파수 신호)가 제거된다(도 5d 참조).During these two paths, the magnitude change of the signal is the same, the phases are reversed (see Fig. 5c), and because of the time delay difference between the two paths, the narrowband signal (i.e., the Frequency signal) is removed (see FIG. 5D).
따라서, 도 4의 F점에서는 도 5d에 도시된 바와 같이 DDS 출력의 스퓨리어스 신호와 위상잡음에 대한 정보만을 얻을 수 있으며, 이 신호의 위상을 위상변환기2 (407)에 의하여 반대로 하여(도 5e 참조) 신호합성기2(408)에 인가함으로써 I점에서는 도 5f에 도시된 바와 같이 DDS의 특정 주파수 신호의 주변에 존재하는 스퓨리어스 신호와 위상잡음 신호가 개선된 FDDS 신호를 얻을 수 있다. Therefore, at the point F of FIG. 4, as shown in FIG. 5D, only information about the spurious signal and the phase noise of the DDS output can be obtained, and the phase of the signal is reversed by the phase shifter 2 (407) (see FIG. 5E). By applying to the signal synthesizer 2 (408), at the point I, an F DDS signal having improved spurious signals and phase noise signals existing around a specific frequency signal of the DDS can be obtained as shown in FIG. 5F.
즉, 신호합성기2(408)에서는 전력분배기(402)의 출력신호(도 5b 참조)와 위상변환기2(407)의 출력신호(도 5e 참조)가 합성되어, 스퓨리어스 신호가 제거된다.That is, in the signal synthesizer 2 408, the output signal of the power divider 402 (see FIG. 5B) and the output signal of the phase shifter 2 407 (see FIG. 5E) are combined to remove the spurious signal.
신호합성기2(408)의 출력신호를 PLL 주파수합성기(42)에 인가함으로써, 도 5g 에 도시된 바와 같은, 원하는 주파수 성분 FPLL을 얻을 수 있다.By applying the output signal of the signal synthesizer 2 408 to the
도 6 은 본 발명에 따른 피드포워드 방식을 이용하여 스퓨리어스 특성을 개선하기 위한 직접 디지털 주파수 합성 방법의 일실시예 흐름도이다.6 is a flowchart illustrating an embodiment of a direct digital frequency synthesis method for improving spurious characteristics by using a feedforward scheme according to the present invention.
먼저, 직접 디지털 주파수합성기(401)(DDS)가 기준신호 발생기(40)에 의하여 방생한 기준신호에 따라 특정한 주파수를 갖는 두 개의 신호(이하, DDS출력신호라 함)를 생성한다(600).First, the direct digital frequency synthesizer 401 (DDS) generates two signals having a specific frequency (hereinafter, referred to as a DDS output signal) according to the reference signal generated by the reference signal generator 40 (600).
전력분배기(402)가 "600"에서 생성된 DDS출력신호를 동위상의 두 개의 신호로 전력분배하면(603), 시간지연선로(403)는 분배된 두개의 신호 중 어느 한 신호를 시간지연시킨다(604).When the power divider 402 power-distributes the DDS output signal generated at " 600 " into two in-phase signals (603), the time delay line 403 time-delays any one of the two divided signals ( 604).
한편, 위상변환기1(404)가 "600"에서 생성된 DDS출력신호에 대하여 위상을 180도 변환시키면, 가변감쇠기(405)는 위상이 반전된 DDS출력신호에 대하여 크기를 조정한다(602).On the other hand, if the phase shifter 1 404 shifts the phase 180 degrees with respect to the DDS output signal generated at " 600 ", the variable attenuator 405 adjusts the magnitude of the phase-inverted DDS output signal (602).
이후, 신호합성기1(406)은 위상변환기1(404)와 가변감쇠기(405)에 의하여 위상과 크기가 변환된 신호와 시간지연선로(403)에 의하여 시간지연된 신호를 합성하여 DDS출력신호에 포함된 스퓨리어스 신호를 추출한다(605).Subsequently, the signal synthesizer 1 406 synthesizes a signal whose phase and magnitude are converted by the phase shifter 1 404 and the variable attenuator 405 and the time delayed signal by the time delay line 403 and includes it in the DDS output signal. The extracted spurious signal is extracted (605).
위상변환기2(407)가 추출된 스퓨리어스 신호의 위상을 180도 반전시키면 (606), 신호합성기2(408)은 "603"에서 분배된 신호 중 다른 한 신호와 결합하여 스퓨리어스 신호를 제거한다(607).When phase shifter 2 407 inverts the phase of the extracted spurious signal by 180 degrees (606), signal synthesizer 2 408 combines with one of the signals distributed at " 603 " to remove the spurious signal (607). ).
상술한 바와 같은 본 발명의 방법은 프로그램으로 구현되어 컴퓨터로 읽을 수 있는 형태로 기록매체(씨디롬, 램, 롬, 플로피 디스크, 하드 디스크, 광자기 디스크 등)에 저장될 수 있다. As described above, the method of the present invention may be implemented as a program and stored in a recording medium (CD-ROM, RAM, ROM, floppy disk, hard disk, magneto-optical disk, etc.) in a computer-readable form.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다. The present invention described above is capable of various substitutions, modifications, and changes without departing from the spirit of the present invention for those skilled in the art to which the present invention pertains, and the above-described embodiments and accompanying It is not limited by the drawings.
상기와 같은 본 발명은, DDS 구동 주파수합성장치의 스퓨리어스 특성을 개선함으로써 전체적으로 위상잡음 특성, 스퓨리어스 특성, 정착시간(settling time) 및 주파수분해능을 향상시킬 수 있는 효과가 있다.The present invention as described above has the effect of improving the overall phase noise characteristics, spurious characteristics, settling time and frequency resolution by improving the spurious characteristics of the DDS driving frequency synthesizer.
또한, 본 발명은, 임의의 대역에서 신호의 스펙트럼 특성을 빠르고 정확하게 측정하는데 효과적으로 이용할 수 있으며, 또한 통신시스템뿐만 아니라 계측 장비에서도 유용하게 이용될 수 있는 효과가 있다.
In addition, the present invention can be effectively used to quickly and accurately measure the spectral characteristics of a signal in any band, and there is an effect that can be usefully used not only in communication systems but also in measurement equipment.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030092090A KR100550629B1 (en) | 2003-12-16 | 2003-12-16 | Direct Digital Frequency Synthesise Apparatus and Method for eliminating spurious signal using feed-forward scheme |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030092090A KR100550629B1 (en) | 2003-12-16 | 2003-12-16 | Direct Digital Frequency Synthesise Apparatus and Method for eliminating spurious signal using feed-forward scheme |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050060463A KR20050060463A (en) | 2005-06-22 |
KR100550629B1 true KR100550629B1 (en) | 2006-02-08 |
Family
ID=37253165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030092090A KR100550629B1 (en) | 2003-12-16 | 2003-12-16 | Direct Digital Frequency Synthesise Apparatus and Method for eliminating spurious signal using feed-forward scheme |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100550629B1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100714454B1 (en) * | 2004-12-13 | 2007-05-04 | 한국전자통신연구원 | Apparatus for eliminating phase noise and spurious of a Frequency Synthesiser using Feedforward |
KR101004792B1 (en) * | 2008-12-24 | 2011-01-04 | 엘아이지넥스원 주식회사 | Apparatus for evasion in band spurious of spectrum analyzer |
KR101258953B1 (en) * | 2012-01-03 | 2013-04-29 | 전남대학교산학협력단 | Pll controller using feed-forward |
-
2003
- 2003-12-16 KR KR1020030092090A patent/KR100550629B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20050060463A (en) | 2005-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5596600A (en) | Standalone canceller of narrow band interference for spread spectrum receivers | |
KR100407338B1 (en) | Receiver | |
US5263191A (en) | Method and circuit for processing and filtering signals | |
KR100463682B1 (en) | Method of transmission and device to carry out said method | |
JP2005348403A (en) | Digital filter and method using frequency conversion therefor | |
KR100429565B1 (en) | Digital down converter | |
JPH01212108A (en) | Ssb signal generator | |
US9590663B2 (en) | Radio apparatus | |
US20020150169A1 (en) | Apparatus and method for measuring propagation delay in an NB-TDD CDMA mobile communication system | |
US5682431A (en) | FM stereo broadcasting apparatus and method | |
US7692507B2 (en) | Apparatus and method of generating a plurality of synchronized radio frequency signals | |
KR100550629B1 (en) | Direct Digital Frequency Synthesise Apparatus and Method for eliminating spurious signal using feed-forward scheme | |
US6064325A (en) | Frequency modulation-based folding optical analog-to-digital converter | |
KR20010015713A (en) | Video signal transmitter | |
US5696795A (en) | Offset quadrature phase shift keyed modulation circuit | |
US7336747B2 (en) | Coding system for minimizing digital data bandwidth | |
EP0498457B1 (en) | Digital type VSB modulation apparatus | |
KR100550630B1 (en) | DDS driven PLL Frequency Synthesise Apparatus and Method for eliminating spurious signal | |
US6850558B1 (en) | Spread spectrum receiver | |
EP1217723A2 (en) | Quadrature modulator using a Phase Locked Loop | |
US6920471B2 (en) | Compensation scheme for reducing delay in a digital impedance matching circuit to improve return loss | |
JP2581985B2 (en) | Interference wave canceller | |
KR0150143B1 (en) | If frequency generating circuit in radio communication system | |
JP2917980B2 (en) | Signal extraction apparatus and method | |
JPH11284536A (en) | Frequency converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130204 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140123 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |