KR100547372B1 - Apparatus for minimizing leakage current - Google Patents

Apparatus for minimizing leakage current Download PDF

Info

Publication number
KR100547372B1
KR100547372B1 KR1020030051320A KR20030051320A KR100547372B1 KR 100547372 B1 KR100547372 B1 KR 100547372B1 KR 1020030051320 A KR1020030051320 A KR 1020030051320A KR 20030051320 A KR20030051320 A KR 20030051320A KR 100547372 B1 KR100547372 B1 KR 100547372B1
Authority
KR
South Korea
Prior art keywords
power
signal
terminal
voltage
leakage current
Prior art date
Application number
KR1020030051320A
Other languages
Korean (ko)
Other versions
KR20050012374A (en
Inventor
신명석
Original Assignee
주식회사 팬택앤큐리텔
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 팬택앤큐리텔 filed Critical 주식회사 팬택앤큐리텔
Priority to KR1020030051320A priority Critical patent/KR100547372B1/en
Publication of KR20050012374A publication Critical patent/KR20050012374A/en
Application granted granted Critical
Publication of KR100547372B1 publication Critical patent/KR100547372B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Power Sources (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명의 누설 전류 최소화 장치는, FET 스위치를 적용하여 슬립 모드처럼 최소 전류 소모가 필요한 상황에서 DC 전압(Vdc)을 전원으로 이용하는 각종 회로를 적절하게 제어함으로써, 누설 전류를 방지할 수 있는 누설 전류 최소화 장치를 제공하는데 그 목적이 있다.Leakage current minimizing apparatus of the present invention, by applying a FET switch to properly control various circuits using the DC voltage (Vdc) as a power source in a situation that requires a minimum current consumption, such as sleep mode, the leakage current can prevent the leakage current The aim is to provide a minimization device.

상기 목적을 달성하기 위하여 본 발명은, DC 전압을 인가하는 전원부; 단말기의 파워온 키가 활성화되면 전원 유지 신호를 활성화하고, 단말기 전원의 비활성화 상태에서는 상기 전원 유지 신호를 비활성화하며, 셧다운 제어 신호를 생성하는 제어부; 및 상기 전원 유지 신호 및 상기 셧다운 제어 신호를 입력받고, 상기 전원 유지 신호 및 상기 셧다운 제어 신호에 따라 상기 DC 전압의 경로를 도통/차단하는 전원 조정부를 포함한다.
The present invention to achieve the above object, the power supply unit for applying a DC voltage; A control unit for activating a power holding signal when the power-on key of the terminal is activated, deactivating the power holding signal in a deactivated state of the terminal power, and generating a shutdown control signal; And a power adjustment unit configured to receive the power maintenance signal and the shutdown control signal and to conduct / block the path of the DC voltage according to the power maintenance signal and the shutdown control signal.

DC 전압, 단말기, 누설 전류DC voltage, terminal, leakage current

Description

누설 전류 최소화 장치{APPARATUS FOR MINIMIZING LEAKAGE CURRENT} Leakage current minimization unit {APPARATUS FOR MINIMIZING LEAKAGE CURRENT}             

도 1은 종래의 단말기의 전원 조정 회로를 나타낸 블록도,1 is a block diagram showing a power supply adjusting circuit of a conventional terminal;

도 2는 본 발명의 일 실시예에 의한 누설 전류 최소화 장치를 나타낸 블록도,2 is a block diagram showing an apparatus for minimizing leakage current according to an embodiment of the present invention;

도 3은 본 발명의 일 실시예에 의한 누설 전류 최소화 장치 내에 장착된 전원 조정부를 나타낸 회로도.3 is a circuit diagram showing a power adjusting unit mounted in the leakage current minimizing apparatus according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

210 : 전원부 220 : 제어부210: power supply unit 220: control unit

230 : 전원 조정부
230: power control unit

본 발명은 누설 전류 최소화 장치에 관한 것으로, 특히, 단말기에 있어서 배터리에서 직접 전원을 공급받는 회로를 사용하지 않는 경우에 전원을 차단하는 누설 전류 최소화 장치에 관한 것이다. The present invention relates to a leakage current minimizing apparatus, and more particularly, to a leakage current minimizing apparatus which cuts off power when a circuit which is directly powered by a battery is not used in a terminal.                         

종래에는, DC 전압(Vdc)을 전원으로 하는 회로가 많지 않았으나, 요즈음에 와서 늘고 있는 추세이다(예를 들면, 오디오 앰프, IrDA, 모터 드라이버).Conventionally, there have not been many circuits using a DC voltage (Vdc) as a power source, but it is increasing in recent years (for example, audio amplifiers, IrDAs, and motor drivers).

도 1은 종래의 단말기의 전원 조정 회로를 나타낸 블록도로서, 이러한 종래의 전원 조정 회로는, 단말기에 전원을 공급하기 위하여 DC 전압을 인가하는 전원부(110); 전원부(110)로부터 입력받은 DC 전압을 단말기에 적합한 조정 전압으로 조정한 후, 제어부(130) 및 메모리(140)로 조정 전압을 공급하는 레귤레이터(120); 레귤레이터(120)로부터 공급받은 조정 전압에 의하여 동작하는 제어부(130); 및 레귤레이터(120)로부터 공급받은 조정 전압에 의하여 데이터를 저장하는 동작을 수행하는 메모리(140)를 포함한다.1 is a block diagram showing a power supply adjustment circuit of a conventional terminal, which includes a power supply unit 110 for applying a DC voltage to supply power to the terminal; A regulator 120 for adjusting the DC voltage received from the power supply unit 110 to an adjustment voltage suitable for the terminal, and then supplying the adjustment voltage to the controller 130 and the memory 140; A controller 130 operating by an adjustment voltage supplied from the regulator 120; And a memory 140 that stores data by the adjustment voltage supplied from the regulator 120.

즉, 상술한 종래의 전원 조정 회로는, 레귤레이터에서 생성된 3V, 3.3V 등의 전압을 전원으로 사용하다가 셧다운(shutdown)이 필요한 경우 전원을 공급해주던 레귤레이터(120) 자체를 디스에이블시키거나 IC 내부의 셧다운(shutdown) 핀을 이용하여 디스에이블시킨다.That is, the above-described conventional power supply adjustment circuit uses a voltage of 3V, 3.3V, etc. generated by the regulator as a power source, and then shuts down the regulator 120 itself, which supplies power when shutdown is required, or internally inside the IC. Disable using the shutdown pin on the

그러나, 대용량의 전류 소모를 필요로 하는 단말기 내부의 회로를 고려하여 레귤레이터(120)를 생략하고 배터리 전원을 그대로 연결해 사용하는 추세에 있다. 이로 인하여, 회로는 전체적으로 단순해졌으나 각각의 회로에서 셧다운을 하더라도 수십㎂~수백㎂까지 누설 전류가 발생하는 문제점이 있다. 또한, 배터리 전원을 사용할 경우 셧다운 핀이 하이 인에이블(High Enable)일 때 전원을 꺼둔다면 DC 전압(Vdc)은 계속 들어오는 상황에서 셧다운을 제2 논리 단계(High)로 제어해줄 수 없어 부하가 없는 상태의 아이들(Idle) 전류가 그대로 소모되는 문제점이 있다.However, in consideration of a circuit inside the terminal requiring a large current consumption, the regulator 120 is omitted and a battery power is connected as it is. Due to this, the circuit is simplified in general, but there is a problem in that leakage currents are generated from several tens of power to several hundreds of power even when the circuits are shut down in each circuit. In addition, if battery power is used and the power is turned off when the shutdown pin is High Enable, the DC voltage (Vdc) can not control the shutdown to the second logic stage (High) in the situation that the input continues, there is no load There is a problem that the idle current in the state is consumed as it is.

상기 문제점을 해결하기 위하여 안출된 본 발명은, FET 스위치를 적용하여 슬립 모드처럼 최소 전류 소모가 필요한 상황에서 DC 전압(Vdc)을 전원으로 이용하는 각종 회로를 레귤레이터를 사용하지 않고 적절하게 제어함으로써, 누설 전류를 방지할 수 있는 누설 전류 최소화 장치를 제공하는데 그 목적이 있다.The present invention devised to solve the above problems, by applying a FET switch in a situation that requires a minimum current consumption, such as sleep mode, by appropriately controlling various circuits using the DC voltage (Vdc) as a power source without using a regulator, It is an object of the present invention to provide an apparatus for minimizing leakage current that can prevent current.

상기 목적을 달성하기 위하여 본 발명의 누설 전류 최소화 장치는, DC 전압을 인가하는 전원부; 단말기의 파워온 키가 활성화되면 전원 유지 신호를 활성화하고, 단말기 전원의 비활성화 상태에서는 상기 전원 유지 신호를 비활성화하며, 셧다운 제어 신호를 생성하는 제어부; 및 상기 전원 유지 신호 및 상기 셧다운 제어 신호를 입력받고, 상기 전원 유지 신호 및 상기 셧다운 제어 신호에 따라 상기 DC 전압의 경로를 도통/차단하는 전원 조정부를 포함한다.
In order to achieve the above object, the leakage current minimizing apparatus of the present invention includes a power supply unit for applying a DC voltage; A control unit for activating a power holding signal when the power-on key of the terminal is activated, deactivating the power holding signal in a deactivated state of the terminal power, and generating a shutdown control signal; And a power adjustment unit configured to receive the power maintenance signal and the shutdown control signal and to conduct / block the path of the DC voltage according to the power maintenance signal and the shutdown control signal.

또한, 상기 목적을 달성하기 위하여 본 발명의 누설 전류 최소화 장치는, DC 전압을 인가하는 전원부; 단말기의 파워온 키가 활성화되면 전원 유지 신호를 활성화하고, 단말기 전원의 비활성화 상태에서는 상기 전원 유지 신호를 비활성화하는 제어부; 및 상기 전원 유지 신호를 입력받고, 상기 전원 유지 신호에 따라 상기 DC 전압의 경로를 도통/차단하는 전원 조정부를 포함한다.
In addition, the leakage current minimizing apparatus of the present invention to achieve the above object, the power supply unit for applying a DC voltage; A controller for activating a power maintenance signal when the power-on key of the terminal is activated, and deactivating the power maintenance signal when the terminal power is inactive; And a power adjusting unit receiving the power holding signal and conducting / blocking a path of the DC voltage according to the power holding signal.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 본 발명의 가장 바람직한 실시예들을 첨부된 도면을 참조하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention. .

도 2는 본 발명의 일 실시예에 의한 누설 전류 최소화 장치를 나타낸 블록도로서, 이러한 본 발명의 누설 전류 최소화 장치는, 전원부(210), 제어부(220) 및 전원 조정부(230)를 포함한다.2 is a block diagram showing a leakage current minimizing apparatus according to an embodiment of the present invention, the leakage current minimizing apparatus of the present invention includes a power supply unit 210, a control unit 220 and a power control unit 230.

전원부(210)는, 단말기에 전원을 공급하기 위하여 DC 전압을 후술하는 전원 조정부(230)로 인가하는 역할을 한다.The power supply unit 210 serves to apply a DC voltage to the power adjuster 230 described later in order to supply power to the terminal.

또한, 제어부(220)는, 단말기의 파워온 키가 활성화되면 전원 유지 신호(PS_HOLD)를 제2 논리 단계(High)로 활성화하고, 단말기 전원의 비활성화 상태에서는 상기 전원 유지 신호(PS_HOLD)를 제1 논리 단계(Low)로 비활성화하며, 셧다운 제어 신호를 생성하고, 상기 전원 유지 신호(PS_HOLD)를 후술하는 전원 조정부(230)로 출력하며, GPIO 단자로 상기 셧다운 제어 신호를 후술하는 전원 조정부(230)로 출력하는 역할을 한다.In addition, when the power-on key of the terminal is activated, the controller 220 activates the power holding signal PS_HOLD as a second logic step High, and when the terminal power is inactivated, the control unit 220 activates the first power holding signal PS_HOLD. The power regulator 230 deactivates the logic step Low, generates a shutdown control signal, outputs the power maintenance signal PS_HOLD to a power regulator 230 to be described later, and describes the shutdown control signal to a GPIO terminal. It plays a role as output.

한편, 전원 조정부(230)는, 상기 제어부(220)로부터 상기 전원 유지 신호(PS_HOLD) 및 상기 셧다운 제어 신호를 입력받고, 상기 전원 유지 신호(PS_HOLD)에 따라 상기 전원부(210)에서 오디오 앰프, 모터 드라이버 등으로 인가되는 상기 DC 전압의 경로를 도통/차단하는 역할을 한다. 또한, 상기 전원 유지 신호(PS_HOLD) 및 상기 셧다운 제어 신호의 동시제어에 따라 상기 전원부(210)에서 인가되는 상기 DC 전압의 경로를 도통/차단할 수도 있다. On the other hand, the power adjusting unit 230 receives the power holding signal PS_HOLD and the shutdown control signal from the control unit 220, and according to the power holding signal PS_HOLD, the power amplifier 210 outputs an audio amplifier and a motor. It conducts / blocks the path of the DC voltage applied to the driver. In addition, the path of the DC voltage applied from the power supply unit 210 may be turned on / off according to simultaneous control of the power sustain signal PS_HOLD and the shutdown control signal.                     

도 3은 본 발명의 일 실시예에 의한 누설 전류 최소화 장치 내에 장착된 전원 조정부(230)를 나타낸 회로도로서, 이에 관하여 설명하면 다음과 같다.3 is a circuit diagram illustrating a power adjusting unit 230 mounted in a leakage current minimizing apparatus according to an embodiment of the present invention.

AND 게이트(331)는, 상기 제어부(220)로부터 상기 전원 유지 신호(PS_HOLD) 및 상기 셧다운 제어 신호를 입력받아 AND 연산을 수행한 후, 그 결과 신호를 출력하는 역할을 한다.The AND gate 331 receives the power maintenance signal PS_HOLD and the shutdown control signal from the controller 220 and performs an AND operation, and then outputs the result signal.

또한, FET 스위치(332)는, 게이트 단자로 상기 AND 게이트(331)의 출력 신호를 입력받고, 소스 단자는 상기 전원부(210)의 출력단에 연결되며, 드레인 단자는 오디오 앰프, 모터 드라이버 등에 연결되어, 상기 AND 게이트(331)의 출력 신호의 논리 단계에 따라 소스-드레인 간 경로를 도통/차단시키는 역할을 한다. 여기서, 상기 FET 스위치(332)의 게이트 단자에 상기 전원 유지 신호(PS_HOLD)가 직접 입력될 수도 있다.
In addition, the FET switch 332 receives the output signal of the AND gate 331 as a gate terminal, the source terminal is connected to the output terminal of the power supply unit 210, the drain terminal is connected to an audio amplifier, a motor driver, etc. According to the logic stage of the output signal of the AND gate 331, the path between the source and the drain is conducted / blocked. The power sustain signal PS_HOLD may be directly input to the gate terminal of the FET switch 332.

상술한 본 발명의 누설 전류 최소화 장치의 동작에 관하여 설명하면 다음과 같다.Referring to the operation of the leakage current minimizing apparatus of the present invention described above is as follows.

먼저, 전원부(210)에서 DC 전압이 인가되면 이러한 DC 전압이 FET 스위치(332)의 소스 단자로 입력된다. 입력된 DC 전압의 드레인 단자로의 연결은 게이트 단자로 입력된 신호에 의해 제어되는데, 이러한 게이트 단자에 제어부(220)의 전원 유지 신호(PS_HOLD) 출력 단자가 직접 연결되거나 AND 게이트(331)의 출력 단자가 연결된다. 이 때, 휴대용 단말기의 파워온 키를 누르면 제어부(220)에 전원이 공급되고, 이후에, 제어부(220)는 활성화된 전원 유지 신호(PS_HOLD)를 출력한 다. 즉, 휴대용 단말기가 켜져있으면 전원 유지 신호(PS_HOLD)는 항상 제2 논리 단계(High)로 활성화되고, 꺼져있으면 전원 유지 신호(PS_HOLD)는 제1 논리 단계(Low)로 비활성화된다. FET 스위치(332)의 게이트 단자로 활성화된 전원 유지 신호(PS_HOLD)가 입력되면 FET 스위치(332)가 턴온되어 전원을 필요로 하는 회로에 DC 전압이 연결되고, FET 스위치(332)의 게이트 단자로 비활성화된 전원 유지 신호(PS_HOLD)가 입력되면 FET 스위치(332)가 턴오프되어 DC 전압이 차단된다.First, when a DC voltage is applied from the power supply unit 210, this DC voltage is input to the source terminal of the FET switch 332. The connection of the input DC voltage to the drain terminal is controlled by a signal input to the gate terminal, and the power sustain signal PS_HOLD output terminal of the controller 220 is directly connected to the gate terminal or the output of the AND gate 331. The terminals are connected. At this time, when the power-on key of the portable terminal is pressed, power is supplied to the controller 220, and then, the controller 220 outputs the activated power maintenance signal PS_HOLD. That is, when the portable terminal is turned on, the power holding signal PS_HOLD is always activated to the second logic level High, and when turned off, the power holding signal PS_HOLD is deactivated to the first logic step Low. When an active power sustain signal PS_HOLD is input to the gate terminal of the FET switch 332, the FET switch 332 is turned on to connect a DC voltage to a circuit requiring power, and to the gate terminal of the FET switch 332. When the deactivated power maintenance signal PS_HOLD is input, the FET switch 332 is turned off to cut off the DC voltage.

또한, AND 게이트(331)가 장착된 경우에, AND 게이트(331)가 제어부(220)로부터 전원 유지 신호(PS_HOLD) 및 셧다운 제어 신호를 입력받아 AND 연산을 수행한 후, 그 결과 신호를 FET 스위치(332)의 게이트 단자로 출력하므로, GPIO 핀의 셧다운 제어 신호에 의하여 셧다운을 제어할 수 있게 된다. 즉, 단말기가 파워온된 상황에서 누설 전류를 최소로 하고 싶은 상황이나 슬립 모드의 경우 AND 게이트(331)의 입력 중 하나만 제1 논리 단계(Low)로 떨어져도 AND 게이트(331)가 제1 논리 단계(Low)가 되고, 이에 따라 FET 스위치(332)도 턴오프되어 연결이 차단되므로, 누설 전류를 최소로 할 수 있게 된다.
In addition, when the AND gate 331 is mounted, the AND gate 331 receives the power holding signal PS_HOLD and the shutdown control signal from the controller 220 to perform an AND operation, and then outputs the result signal to the FET switch. Output to the gate terminal 332, the shutdown can be controlled by the shutdown control signal of the GPIO pin. That is, in a situation where the terminal wants to minimize the leakage current in the power-on state or in the sleep mode, even if only one of the inputs of the AND gate 331 falls to the first logic step (Low), the AND gate 331 is the first logic step. (Low), and thus the FET switch 332 is also turned off to disconnect the connection, thereby minimizing the leakage current.

이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지로 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니다.
The present invention described above is capable of various substitutions, modifications, and changes without departing from the technical spirit of the present invention for those skilled in the art to which the present invention pertains. It is not limited to the drawings shown.

본 발명은, GPIO 단자를 이용하여 개별 회로의 셧다운을 제어함으로 인하여 누설 전류를 방지하지 못하는 문제점을 극복하기 위하여, FET 스위치 또는 FET 스위치/AND 게이트를 적용하여 슬립 모드처럼 최소 전류 소모가 필요한 상황에서 DC 전압(Vdc)을 전원으로 이용하는 각종 회로를 적절하게 제어함으로써, 누설 전류를 방지할 수 있는 장점이 있다.In order to overcome the problem of preventing leakage current by controlling the shutdown of individual circuits using the GPIO terminal, the present invention applies a FET switch or a FET switch / AND gate in a situation where a minimum current consumption is required, such as a sleep mode. By appropriately controlling the various circuits using the DC voltage (Vdc) as a power source, there is an advantage that can prevent the leakage current.

Claims (4)

레귤레이터를 사용하지 않고, DC 전압을 전원으로 사용하는 회로의 누설 전류를 방지하기 위한 장치로서,A device for preventing leakage current in a circuit using a DC voltage as a power source without using a regulator, DC 전압을 인가하는 전원부;A power supply unit applying a DC voltage; 단말기의 파워온 키가 활성화되면 전원 유지 신호를 활성화하고, 단말기 전원의 비활성화 상태에서는 상기 전원 유지 신호를 비활성화하며, 셧다운 제어 신호를 생성하는 제어부; 및A control unit for activating a power holding signal when the power-on key of the terminal is activated, deactivating the power holding signal in a deactivated state of the terminal power, and generating a shutdown control signal; And 상기 전원 유지 신호 및 상기 셧다운 제어 신호를 입력받고, 상기 전원 유지 신호 및 상기 셧다운 제어 신호에 따라 상기 DC 전압을 전원으로 사용하는 회로로 출력되는 DC 전압의 경로를 도통/차단하는 전원 조정부A power adjusting unit configured to receive the power holding signal and the shutdown control signal and to conduct / block a path of a DC voltage output to a circuit using the DC voltage as a power source according to the power holding signal and the shutdown control signal; 를 포함하는 것을 특징으로 하는 누설 전류 최소화 장치.Leakage current minimizing device comprising a. 제1항에 있어서, 상기 전원 조정부는,The method of claim 1, wherein the power adjustment unit, 상기 전원 유지 신호 및 상기 셧다운 제어 신호를 입력받아 AND 연산을 수행하는 AND 게이트; 및An AND gate receiving the power supply signal and the shutdown control signal and performing an AND operation; And 게이트 단자로 상기 AND 게이트의 출력 신호를 입력받고, 소스 단자는 상기 전원부의 출력단에 연결되며, 상기 AND 게이트의 출력 신호의 논리 단계에 따라 소스-드레인 간 경로를 도통/차단시키는 FET 스위치A FET switch receiving an output signal of the AND gate through a gate terminal, a source terminal connected to an output terminal of the power supply unit, and conducting / blocking a path between source and drain according to a logic stage of an output signal of the AND gate. 를 포함하는 것을 특징으로 하는 누설 전류 최소화 장치.Leakage current minimizing device comprising a. 레귤레이터를 사용하지 않고, DC 전압을 전원으로 사용하는 회로의 누설 전류를 방지하기 위한 장치로서,A device for preventing leakage current in a circuit using a DC voltage as a power source without using a regulator, DC 전압을 인가하는 전원부;A power supply unit applying a DC voltage; 단말기의 파워온 키가 활성화되면 전원 유지 신호를 활성화하고, 단말기 전원의 비활성화 상태에서는 상기 전원 유지 신호를 비활성화하는 제어부; 및A controller for activating a power maintenance signal when the power-on key of the terminal is activated, and deactivating the power maintenance signal when the terminal power is inactive; And 상기 전원 유지 신호를 입력받고, 상기 전원 유지 신호에 따라 상기 DC 전압의 경로를 도통/차단하는 전원 조정부A power adjusting unit receiving the power holding signal and conducting / blocking a path of the DC voltage according to the power holding signal; 를 포함하는 것을 특징으로 하는 누설 전류 최소화 장치.Leakage current minimizing device comprising a. 제3항에 있어서, 상기 전원 조정부는,The power supply control unit of claim 3, 게이트 단자로 상기 전원 유지 신호를 입력받고, 소스 단자는 상기 전원부의 출력단에 연결되며, 상기 전원 유지 신호의 논리 단계에 따라 소스-드레인 간 경로를 도통/차단시키는 FET 스위치The FET switch receives a power supply signal through a gate terminal, and a source terminal is connected to an output terminal of the power supply unit, and conducts / blocks a path between a source and a drain according to a logic stage of the power supply signal. 를 포함하는 것을 특징으로 하는 누설 전류 최소화 장치.Leakage current minimizing device comprising a.
KR1020030051320A 2003-07-25 2003-07-25 Apparatus for minimizing leakage current KR100547372B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030051320A KR100547372B1 (en) 2003-07-25 2003-07-25 Apparatus for minimizing leakage current

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030051320A KR100547372B1 (en) 2003-07-25 2003-07-25 Apparatus for minimizing leakage current

Publications (2)

Publication Number Publication Date
KR20050012374A KR20050012374A (en) 2005-02-02
KR100547372B1 true KR100547372B1 (en) 2006-01-26

Family

ID=37224338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030051320A KR100547372B1 (en) 2003-07-25 2003-07-25 Apparatus for minimizing leakage current

Country Status (1)

Country Link
KR (1) KR100547372B1 (en)

Also Published As

Publication number Publication date
KR20050012374A (en) 2005-02-02

Similar Documents

Publication Publication Date Title
EP1713176A4 (en) Power amplifier unit, communication terminal and control method of power amplifier unit
KR100631953B1 (en) Memory device
US8386821B2 (en) Apparatus for providing appropriate level of power to a CPU driving power generator based on the mode of the CPU
US5153855A (en) Semiconductor nonvolatile memory device integrated with booster
CN110649902B (en) Power supply time sequence control circuit and method of GaN power amplifier
KR100812936B1 (en) Internal power supply voltage generating circuit having reduced leakage current in standby mode
KR940026951A (en) Semiconductor integrated circuit with current consumption reduction
TWI449286B (en) Methods and circuits for power switching
KR100547372B1 (en) Apparatus for minimizing leakage current
JP2004114319A (en) Power supply device
JP3061943B2 (en) Power control circuit
US20050088222A1 (en) Chip enabled voltage regulator
KR20040001727A (en) Computer system
KR101025905B1 (en) Power saving circuit having soft switch
KR20070010564A (en) Mobile communication terminal with the improved power circuit
KR100968441B1 (en) An internal voltage generator for semiconductor device
KR20060003652A (en) Internal power voltage generator
KR100399921B1 (en) Charge pump circuit
KR100776002B1 (en) Computer system and method of controlling the same
KR100786077B1 (en) The display device for reducing the consumed wattage of Display Power Manegement mode and method for controlling the same
KR20120041407A (en) Apparatus for controlling power
KR20050002133A (en) Method for reducing consumption electric power in stand by
KR20050002134A (en) Apparatus for controlling electric power having consumption power reducing function
JP2001242966A (en) Information processing device abd method of power source control on information processing device
KR20070069120A (en) Computer and control method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130104

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131231

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 11