KR100541516B1 - Method of forming quantum dot - Google Patents

Method of forming quantum dot Download PDF

Info

Publication number
KR100541516B1
KR100541516B1 KR1020040011065A KR20040011065A KR100541516B1 KR 100541516 B1 KR100541516 B1 KR 100541516B1 KR 1020040011065 A KR1020040011065 A KR 1020040011065A KR 20040011065 A KR20040011065 A KR 20040011065A KR 100541516 B1 KR100541516 B1 KR 100541516B1
Authority
KR
South Korea
Prior art keywords
oxide film
quantum dot
silicon
substrate
chemical vapor
Prior art date
Application number
KR1020040011065A
Other languages
Korean (ko)
Other versions
KR20050082581A (en
Inventor
이승환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040011065A priority Critical patent/KR100541516B1/en
Publication of KR20050082581A publication Critical patent/KR20050082581A/en
Application granted granted Critical
Publication of KR100541516B1 publication Critical patent/KR100541516B1/en

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
    • E01F—ADDITIONAL WORK, SUCH AS EQUIPPING ROADS OR THE CONSTRUCTION OF PLATFORMS, HELICOPTER LANDING STAGES, SIGNS, SNOW FENCES, OR THE LIKE
    • E01F13/00—Arrangements for obstructing or restricting traffic, e.g. gates, barricades ; Preventing passage of vehicles of selected category or dimensions
    • E01F13/02—Arrangements for obstructing or restricting traffic, e.g. gates, barricades ; Preventing passage of vehicles of selected category or dimensions free-standing; portable, e.g. for guarding open manholes ; Portable signs or signals specially adapted for fitting to portable barriers
    • E01F13/024—Removable barriers with permanently installed base members, e.g. to provide occasional passage
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G21/00—Preparing, conveying, or working-up building materials or building elements in situ; Other devices or measures for constructional work
    • E04G21/32—Safety or protective measures for persons during the construction of buildings

Abstract

나노 미터 단위의 크기를 갖는 단결정급 결정 특성을 갖는 반도체 물질의 양자점 형성 방법이 개시되어 있다. 반도체 기판 상에 산화막을 형성한다. 상기 기판에 수소를 유입하면서 상기 기판을 열처리시켜 산화막 일부를 제거한다. 상기 산화막이 제거된 부위에 선택적으로 반도체 결정을 성장시킨다. 상기 방법에 의하면, 원하는 크기 및 밀도를 갖는 양자점을 용이하게 형성할 수 있다. A method of forming a quantum dot of a semiconductor material having a single crystal class crystal characteristic having a size in nanometer units is disclosed. An oxide film is formed on a semiconductor substrate. A portion of the oxide film is removed by heat treating the substrate while introducing hydrogen into the substrate. A semiconductor crystal is selectively grown on a portion where the oxide film is removed. According to the above method, a quantum dot having a desired size and density can be easily formed.

Description

양자점 형성 방법{Method of forming quantum dot} Method of forming quantum dot

도 1a 내지 도 1c는 본 발명의 일실시예에 따른 양자점 형성 방법을 설명하기 위한 단면도들이다. 1A to 1C are cross-sectional views illustrating a quantum dot forming method according to an embodiment of the present invention.

도 2는 양자점 형성 공정 단계 중에서 열처리 공정 및 선택적 에피 성장 공정을 인시튜로 진행할 시의 시간대별 온도 그래프이다.2 is a time-phase temperature graph when the heat treatment process and the selective epitaxial growth process are performed in situ in the quantum dot forming process step.

도 3은 본 발명의 일실시예에 의하여 형성된 양자점의 단면을 나타내는 TEM 사진이다.3 is a TEM photograph showing a cross section of a quantum dot formed by an embodiment of the present invention.

도 4는 본 발명의 일실시예에 의하여 형성된 양자점들을 나타내는 TEM사진이다. 4 is a TEM photograph showing quantum dots formed by an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>

10 : 실리콘 기판 12 : 실리콘 산화막 10 silicon substrate 12 silicon oxide film

14 : 실리콘 양자점 14 silicon quantum dots

본 발명은 양자점 형성 방법에 관한 것이다. 보다 상세하게는 나노 미터 단위의 크기를 갖는 단결정급 결정 특성을 갖는 반도체 물질의 양자점 형성 방법에 관한 것이다.The present invention relates to a method of forming a quantum dot. More particularly, the present invention relates to a method of forming a quantum dot of a semiconductor material having a single crystal class crystal characteristic having a size in nanometers.

컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 그 기능 면에 있어서, 상기 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응하여, 상기 반도체 장치는 집적도, 신뢰도 및 응답 속도 등을 향상시키는 방향으로 제조 기술이 발전되고 있다.BACKGROUND With the rapid spread of information media such as computers, semiconductor devices are also rapidly developing. In terms of its function, the semiconductor device is required to operate at a high speed and to have a large storage capacity. In response to these demands, manufacturing techniques have been developed in the direction of improving the degree of integration, reliability, response speed, and the like of the semiconductor device.

70nm 이하의 차세대 미세 반도체 소자를 형성하는 경우, 전자 숫자의 불균일에 따른 오동작, RC지연, 게이트 절연막의 터널링에 의한 허용치 이상의 누설전류, 열적 진동과 양자 역학적 진동에 의한 오작동 등과 같은 현재의 기술로는 극복할 수 없는 물리적 한계를 맞게 된다. In the case of forming next-generation fine semiconductor devices of 70 nm or less, current technologies such as malfunction due to non-uniform number of electrons, RC delay, leakage current beyond the allowable value due to tunneling of the gate insulating film, malfunction due to thermal vibration and quantum mechanical vibration, etc. The physical limits that cannot be overcome are met.

이를 극복하기 위해 현존하는 기술과 전혀 다른 현상과 원리에 기초한 새로운 공정에 의한 트랜지스터 개발이 요구되어 나노 기술에 근간한 나노 소자의 개발이 진행되고 있다. 이러한 나노 소자의 기본적인 작동 원리는 입자의 크기가 나노미터 단위의 크기가 되면 그 입자의 물리적 성질이 고전역학이 아닌 양자역학을 따르게 되어 양자우물에서 전자 관통, 저차원에서 구속되는 전자의 특성, 전자의 파동성등을 나타내는 데 이러한 성질을 응용한 것이다. 결국 이러한 나노 소자의 개발을 위해서는 수 내지 수십㎚이하의 미세한 크기를 갖고 고밀도를 갖는 나노 결정(즉, 양자점, Quantum dot)을 형성하는 기술이 필수적으로 요구된다. To overcome this problem, the development of transistors by a new process based on phenomena and principles completely different from existing technologies is required. Therefore, the development of nano devices based on nanotechnology is in progress. The basic principle of operation of these nano-devices is that when the particle size is nanometer, the physical properties of the particle follow quantum mechanics rather than classical mechanics. This property is applied to represent the vibrationality of. As a result, for the development of such nano-devices, a technology for forming nanocrystals (ie, quantum dots) having a fine size of several to several tens of nm or less and having high density is required.

종래의 양자점을 형성하는 기술을 소개하면 다음과 같다. A technique for forming a conventional quantum dot is as follows.

에프아이비(FIB : focused ion beam) 또는 일렉트론 빔 등을 이용하는 방법 이 있다. 구체적으로, 상기 에프아이비 또는 일렉트론 빔 등을 이용하여 이온 또는 원자를 원하는 부위에 박아 넣어 양자점을 형성하는 방법이다. 상기 방법은 양자점의 크기, 형성 위치 등의 제어가 양호하다. 그러나, 상기 방법은 각각의 양자점에 빔을 주사하여 형성하여야 하므로 생산성에 문제가 있기 때문에 상업적으로 이용하기에는 한계가 있다.There is a method using a focused ion beam (FIB) or an electron beam. Specifically, the quantum dot is formed by injecting ions or atoms into a desired portion using the F-ivy or the electron beam. The method has good control of the size of the quantum dots, the formation position, and the like. However, since the method has to be formed by scanning a beam on each quantum dot, there is a limit in commercial use because there is a problem in productivity.

그리고, 기판 상에 실리콘이 다량 함유된 실리콘 산화막을 형성한 뒤에 후속의 열처리에 의해 실리콘만 결합하여 양자점을 형성한다. 상기 열처리에 의해 양자점을 형성하는 방법은 생산성 관점에서는 유리하다. 그러나, 상기 양자점이 형성되는 밀도를 제어하기가 어려우며, 상기 양자점의 크기도 서로 다르게 성장되는 문제점이 있다. After forming a silicon oxide film containing a large amount of silicon on the substrate, only silicon is bonded by a subsequent heat treatment to form quantum dots. The method of forming the quantum dots by the heat treatment is advantageous in terms of productivity. However, it is difficult to control the density at which the quantum dots are formed, and the size of the quantum dots also grows differently.

따라서, 상기 양자점의 크기, 밀도 등의 제어가 용이하고, 상업적으로 이용한 가능한 양자점을 형성하기 위한 새로운 방법이 요구되고 있다.Therefore, there is a need for a new method for easily controlling the size, density, and the like of the quantum dots and forming a commercially available quantum dot.

따라서, 본 발명의 목적은 양자점의 크기, 밀도 등의 제어가 용이한 양자점 형성 방법을 제공하는데 있다. Accordingly, an object of the present invention is to provide a method for forming a quantum dot, which is easy to control the size, density and the like of the quantum dot.

상기한 목적을 달성하기 위하여 본 발명은, 반도체 기판 상에 산화막을 형성한다. 상기 기판에 수소를 유입하면서 상기 기판을 열처리시켜 산화막 일부를 제거한다. 상기 산화막이 제거된 부위에 선택적으로 반도체 결정을 성장시킨다. In order to achieve the above object, the present invention forms an oxide film on a semiconductor substrate. A portion of the oxide film is removed by heat treating the substrate while introducing hydrogen into the substrate. A semiconductor crystal is selectively grown on a portion where the oxide film is removed.

상기 방법에 의하면, 원하는 크기 및 밀도를 갖는 양자점을 용이하게 형성할 수 있다. 또한, 상업적으로 이용이 가능한 생산성을 확보할 수 있다. According to the above method, a quantum dot having a desired size and density can be easily formed. In addition, it is possible to ensure commercially available productivity.

이하에서, 본 발명에 대해 좀 더 상세하게 설명한다. Hereinafter, the present invention will be described in more detail.

반도체 기판 상에 산화막을 형성한다. 구체적으로 상기 반도체 기판은 실리콘으로 이루어진 기판이고, 상기 산화막은 실리콘 산화막이다. 상기 실리콘 산화막은 상기 실리콘 기판 상에 형성되는 자연 산화막, 상기 실리콘 기판과 산소와의 반응에 의해 형성되는 열산화막 또는 화학 기상 증착법 또는 원자층 적층법에 의해 증착된 산화막을 포함한다. An oxide film is formed on a semiconductor substrate. Specifically, the semiconductor substrate is a substrate made of silicon, and the oxide film is a silicon oxide film. The silicon oxide film includes a natural oxide film formed on the silicon substrate, a thermal oxide film formed by a reaction between the silicon substrate and oxygen, or an oxide film deposited by a chemical vapor deposition method or an atomic layer deposition method.

상기 형성되는 실리콘 산화막의 표면은 미세한 모폴로지(morphology)가 발생되어있다. 즉, 매우 미세한 차이를 갖기는 하지만, 실리콘 산화막 두께가 상대적으로 두꺼운 부위 및 얇은 부위가 발생되어 있다. 상기 실리콘 산화막의 모폴로지는 후속 공정을 통해 형성되는 양자점의 크기와 밀도를 결정하는 하나의 요소가 된다. 상기 실리콘 산화막의 모폴로지가 기판 전 영역에서 균일한 정도로 발생하는 것이 균일한 크기 및 고밀도를 갖는 양자점을 형성하는데 유리하다. The surface of the formed silicon oxide film has a fine morphology. That is, although there is a very fine difference, relatively thick portions and thin portions of the silicon oxide film thickness are generated. The morphology of the silicon oxide film is one factor that determines the size and density of the quantum dots formed through subsequent processes. It is advantageous to form a quantum dot having a uniform size and a high density that the morphology of the silicon oxide film is generated to a uniform degree in the entire region of the substrate.

또한, 상기 실리콘 산화막의 두께는 후속 공정을 통해 형성되는 양자점의 크기와 밀도를 결정하는 하나의 요소이다. 여기서의 두께는 상기 실리콘 산화막의 미세 모폴로지를 무시한 평균적인 두께를 의미한다. 민일, 상기 실리콘 산화막의 두께가 너무 두꺼울 경우 상기 양자점이 전혀 형성되지 않을 수 있으며, 상기 실리콘 산화막의 두께가 너무 얇을 경우에는 상기 양자점의 크기는 증가되고 밀도가 감소된다. 때문에, 원하는 크기 및 밀도를 갖는 양자점을 형성하기 위해서는 상기 실리콘 산화막의 두께를 적절하게 조절하여야 한다. 구체적으로, 상기 실리콘 산화막은 15Å이내의 두께를 가지는 것이 가장 바람직하다. 그리고, 상기 15Å이내의 두께 범위에서, 상기 실리콘 산화막의 두께가 감소될수록 양자점의 크기는 증가되고 밀도는 감소된다.In addition, the thickness of the silicon oxide film is one factor that determines the size and density of the quantum dots formed through a subsequent process. The thickness here means an average thickness ignoring the fine morphology of the silicon oxide film. Minil, if the thickness of the silicon oxide film is too thick, the quantum dot may not be formed at all, if the thickness of the silicon oxide film is too thin, the size of the quantum dot is increased and the density is reduced. Therefore, in order to form a quantum dot having a desired size and density, it is necessary to appropriately adjust the thickness of the silicon oxide film. Specifically, it is most preferable that the silicon oxide film has a thickness of 15 kPa or less. In addition, within the thickness range of 15 占 퐉, as the thickness of the silicon oxide film decreases, the size of the quantum dot increases and the density decreases.

이어서, 상기 실리콘 산화막 표면에 부착되어 있는 각종 파티클들을 제거하기 위한 전세정 공정을 수행한다. 상기 전세정 공정은 세정액을 이용하는 습식 방법으소 수행한다. 상기 전세정 공정은 공정 단순화를 위해 생략할 수도 있다. Subsequently, a pre-cleaning process for removing various particles adhering to the silicon oxide film surface is performed. The pre-cleaning step is carried out by a wet method using a cleaning solution. The preclean process may be omitted to simplify the process.

상기 전세정 공정이 수행된 반도체 기판을 증착 챔버 내에 인입하고, 상기 증착 챔버로 수소를 유입하면서 상기 기판을 열처리시킨다. 상기 수소 가스는 상기 반도체 기판 상에 형성되어 있는 산화막을 일부 식각한다. 즉, 상기 수소 가스를 유입하면, 상기 산화막이 상대적으로 두껍게 형성되어 있는 부위에서는 상기 산화막이 레지듀와 같은 형태로 남게되고, 상기 산화막이 상대적으로 얇게 형성되어 있는 부위에서는 상기 산화막이 완전히 제거된다. A semiconductor substrate subjected to the pre-cleaning process is introduced into a deposition chamber, and the substrate is heat-treated while introducing hydrogen into the deposition chamber. The hydrogen gas partially etches the oxide film formed on the semiconductor substrate. That is, when the hydrogen gas flows in, the oxide film remains in the form of a residue at the portion where the oxide film is formed relatively thick, and the oxide film is completely removed at the portion where the oxide film is formed relatively thin.

이 때, 상기 열처리 공정의 온도가 증가되는 경우 및 상기 열처리 시간이 증가되는 경우 상기 산화막이 더욱 많이 제거된다. 그런데, 상기 산화막이 제거된 부위의 면적에 따라 양자점의 크기가 결정되고, 상기 산화막이 제거된 부위와 남아있는 부위간의 간격에 따라 양자점의 밀도가 결정된다. 때문에, 상기 열처리 온도 및 시간에 따라 상기 산화막의 제거 정도를 조절하여 상기 양자점의 크기 및 밀도를 조절할 수 있다. 구체적으로, 상기 열처리 온도는 800 내지 900℃정도로하고, 상기 열처리 시간은 수십초 내지 수 분정도로 한다. At this time, when the temperature of the heat treatment process is increased and the heat treatment time is increased, the oxide film is more removed. However, the size of the quantum dot is determined according to the area of the portion from which the oxide film is removed, and the density of the quantum dot is determined according to the distance between the portion from which the oxide film is removed and the remaining portion. Therefore, the size and density of the quantum dots can be controlled by controlling the degree of removal of the oxide film according to the heat treatment temperature and time. Specifically, the heat treatment temperature is about 800 to 900 ℃, the heat treatment time is from several tens of seconds to about a few minutes.

이어서, 상기 산화막이 부분적으로 제거되어 있는 기판 상에 선택적 에피 성 장법(Selective Epitaxial Growth, 이하 SEG)에 의해 반도체 물질을 성장시킨다. 상기 반도체 물질은 실리콘 또는 게르마늄을 예로 들 수 있다. 상기 열처리 공정 및 SEG공정은 인시튜로 수행하는 것이 바람직하다. Next, the semiconductor material is grown by selective epitaxial growth (SEG) on the substrate from which the oxide film is partially removed. The semiconductor material may be silicon or germanium. The heat treatment process and the SEG process is preferably carried out in situ.

상기 SEG공정에 대해 간단히 설명하면, 상기 SEG공정은 산화막 또는 질화막이 국부적으로 형성되어 있는 반도체 기판에서 기판 표면이 노출되어 있는 부위에만 에피 박막을 성장시키는 기술이다. 상기 SEG공정은 상압 화학 기상 증착법(AP CVD), 저압 화학 기상 증착법(LPCVD), 분자선 증착법(Molecular Beam Epitaxy, MBE) 또는 초고진공 화학 기상 증착법(UHV CVD)에 의해 수행할 수 있다. 상기 각 증착법에 따라, 공정 온도 및 압력 조건이 달라진다. Briefly describing the SEG process, the SEG process is a technique of growing an epi thin film only in a portion where a surface of a substrate is exposed in a semiconductor substrate in which an oxide film or a nitride film is locally formed. The SEG process may be performed by atmospheric chemical vapor deposition (AP CVD), low pressure chemical vapor deposition (LPCVD), molecular beam deposition (MBE) or ultra-high vacuum chemical vapor deposition (UHV CVD). Depending on the above deposition methods, process temperature and pressure conditions vary.

상기 SEG공정을 수행하기 위해 반도체 물질이 함유된 소오스 기체와, 상기 산화막상에 에피 박막이 형성되지 않도록 반응하는 반응 기체를 챔버 내에 유입한다. 상기 소오스 기체 및 반응 기체는 동시에 유입할 수도 있고, 순차적으로 일정 시간동안 유입할 수도 있다. In order to perform the SEG process, a source gas containing a semiconductor material and a reaction gas reacting to prevent an epi thin film from being formed on the oxide film are introduced into the chamber. The source gas and the reaction gas may be introduced at the same time, or may be sequentially introduced for a predetermined time.

구체적으로, 실리콘을 성장시키는 경우, 상기 소오스 기체는 실란(SiH4), 디실란(Si2H6), 트리 실란(Si3H8), 모노클로로실란(SiH3 Cl) 및 디클로로실란(Si2H2Cl2)로 이루어진 군에서 선택된 적어도 어느 하나를 이용할 수 있다. 또한, 게르마늄을 성장시키는 경우, 상기 소오스 기체는 저메인(GeH4), 디저메인(Ge2H4), 모노클로로저메인(GeH3Cl), 디클로로저메인(Ge2H2Cl) 및 트리클로로저메인(Ge3 HCl3)으로 이루어진 군에서 선택된 적어도 어느 하나를 이용할 수 있다. Specifically, when growing silicon, the source gas is silane (SiH 4 ), disilane (Si 2 H 6 ), trisilane (Si 3 H 8 ), monochlorosilane (SiH 3 Cl) and dichlorosilane (Si At least one selected from the group consisting of 2 H 2 Cl 2 ). In addition, in the case of growing germanium, the source gas may be germane (GeH 4 ), dimeric (Ge 2 H 4 ), monochlorogermain (GeH 3 Cl), dichlorogermain (Ge 2 H 2 Cl) and trichlorogermain ( At least one selected from the group consisting of Ge 3 HCl 3 ).

상기 반응 기체는 염산(HCl) 또는 염소(Cl)로 이용할 수 있다.The reaction gas may be used as hydrochloric acid (HCl) or chlorine (Cl).

상기 SEG공정에 의해 상기 반도체 기판 상에는 각각의 실리콘 또는 게르마늄양자점이 성장된다. 이 때, 상기 SEG공정 시간이 증가되면, 상기 실리콘 또는 게르마늄의 성장이 증가되어 양자점의 크기가 증가된다. 그러나, 상기 양자점의 밀도는 상기 산화막의 노출된 영역의 분포에 따라 달라지는 것이므로, 상기 SEG공정 시간과의 관련성은 없다. 따라서, 상기 SEG공정 시간을 변경함으로서 상기 양자점의 사이즈를 조절할 수 있다. 상기 SEG 공정은 30내지 90초 정도 수행된다. The silicon or germanium quantum dots are grown on the semiconductor substrate by the SEG process. At this time, if the SEG process time is increased, the growth of the silicon or germanium is increased to increase the size of the quantum dot. However, since the density of the quantum dot is dependent on the distribution of the exposed region of the oxide film, there is no relationship with the SEG process time. Therefore, the size of the quantum dot can be adjusted by changing the SEG process time. The SEG process is performed for about 30 to 90 seconds.

상기와 같이, 성장 공정을 진행하는 시간이 비교적 짧기 때문에, 양자점 형성시 쓰루풋이 향상되어 양산에 적합하다. As described above, since the time for performing the growth process is relatively short, the throughput is improved when the quantum dot is formed, which is suitable for mass production.

또한, 상기 SEG공정을 이용하는 경우, 상기 실리콘 또는 게르마늄이 전면에 균일하게 성장되므로, 종래에 비해 균일한 크기를 갖는 양자점을 형성할 수 있다. In addition, when using the SEG process, since the silicon or germanium is uniformly grown on the entire surface, it is possible to form a quantum dot having a uniform size compared to the conventional.

이하, 본 발명에 따른 양자점 형성 방법을 첨부한 도면에 따라서 더욱 상세히 설명하기로 한다. Hereinafter, the quantum dot forming method according to the present invention will be described in more detail with reference to the accompanying drawings.

도 1a 내지 도 1c는 본 발명의 일실시예에 따른 양자점 형성 방법을 설명하기 위한 단면도들이다. 1A to 1C are cross-sectional views illustrating a quantum dot forming method according to an embodiment of the present invention.

도 1a를 참조하면, 실리콘 기판(10) 상에 10Å정도의 두께로 실리콘 산화막(12)을 형성한다. 상기 실리콘 산화막(12)은 자연 산화막으로 형성될 수 있다. 또는, 상기 실리콘 산화막(12)은 열산화막, CVD 또는 ALD방식으로 증착된 산화막을 포함한다. 상기 실리콘 산화막(12)은 표면이 미세한 모폴로지가 발생되어 있다.  Referring to FIG. 1A, a silicon oxide film 12 is formed on the silicon substrate 10 to a thickness of about 10 μs. The silicon oxide film 12 may be formed of a natural oxide film. Alternatively, the silicon oxide film 12 may include an oxide film deposited by a thermal oxide film, a CVD, or an ALD method. The silicon oxide film 12 has a morphology having a fine surface.

이어서, 상기 실리콘 산화막(12) 상에 부착된 파티클 및 불순물을 제거하기 위한 전세정 공정을 수행한다. Subsequently, a pre-cleaning process for removing particles and impurities attached to the silicon oxide film 12 is performed.

도 1b를 참조하면, 상기 실리콘 산화막(12)이 형성되어 있는 실리콘 기판(10)을 증착 챔버 내에 인입하고, 수소 가스를 유입하면서 열처리한다. 구체적으로, 상기 수소 가스는 약 20slm 정도 유입하며, 열처리 온도는 약 800 내지 900℃정도로 한다. 또한, 상기 열처리 시간은 30 내지 90초 정도 수행한다. Referring to FIG. 1B, the silicon substrate 10 on which the silicon oxide film 12 is formed is introduced into a deposition chamber and heat treated while introducing hydrogen gas. Specifically, the hydrogen gas is introduced into about 20 slm, the heat treatment temperature is about 800 to 900 ℃. In addition, the heat treatment time is performed about 30 to 90 seconds.

상기 공정을 수행하면, 상기 수소 가스에 의해 상기 실리콘 산화막(12)이 일부 식각되어, 국부적으로 실리콘 산화막이 남아있는 부분(12a)과 실리콘이 완전히 제거된 부분이 함께 존재하게 된다. When the process is performed, the silicon oxide film 12 is partially etched by the hydrogen gas, so that a portion 12a in which the silicon oxide film remains and a portion in which silicon is completely removed exist together.

도 1c를 참조하면, 상기 열처리 공정이 수행된 기판에 실리콘을 선택적 에피 성장법에 의해 성장시킨다. 예컨대, 초고진공 화학 기상 증착법으로, 디클로로실란(Si2H2Cl2) 및 HCl 가스를 사용하여 실리콘을 선택적으로 성장시킨다. 상기 성장 공정은 30 내지 90초 정도 수행한다. Referring to FIG. 1C, silicon is grown on a substrate on which the heat treatment process is performed by selective epitaxial growth. For example, by ultra high vacuum chemical vapor deposition, silicon is selectively grown using dichlorosilane (Si 2 H 2 Cl 2 ) and HCl gas. The growth process is performed for about 30 to 90 seconds.

이 때, 상기 실리콘 산화막이 제거된 부위에만 실리콘이 성장되며, 상기 실리콘은 수십㎚정도를 갖게되어 실리콘 양자점(14)으로 형성된다. 이 때, 상기 챔버내의 온도는 750 내지 800℃ 정도로 상기 열처리 공정에 비해 온도가 낮게 한다. 상기 열처리 공정 및 선택적 에피 성장법은 동일 챔버에서 인시튜로 수행할 수 있다. At this time, silicon is grown only at the portion from which the silicon oxide film is removed, and the silicon has tens of nm or so and is formed of silicon quantum dots 14. At this time, the temperature in the chamber is lower than the heat treatment process to about 750 to 800 ℃. The heat treatment process and the selective epitaxial growth method may be performed in situ in the same chamber.

도 2는 상기 열처리 공정 및 선택적 에피 성장 공정을 인시튜로 진행할 시의 시간대별 온도 그래프이다. 도시된 바와 같이, 공정이 변경될 시에 챔버내 온도 변화에 따른 안정화시간이 요구된다. 2 is a time-phase temperature graph when the heat treatment process and the selective epitaxial growth process are carried out in situ. As shown, a stabilization time is required as the temperature changes in the chamber as the process changes.

도 3 및 도 4는 상기 실시예에 의하여 형성된 양자점을 나타내는 TEM관측 사진이다. 3 and 4 are TEM observation photographs showing quantum dots formed by the above embodiment.

도 3은 하나의 양자점의 단면을 확대 관측한 사진으로, 양자점은 약 25nm 정도의 직경을 갖는 것을 확인할 수 있었다. 3 is an enlarged photograph of a cross section of one quantum dot, and it was confirmed that the quantum dot has a diameter of about 25 nm.

도 4는 양자점의 밀도를 확인하기 위한 평면도로서, 밀도 측정 결로 1 내지 2×1012㎝-2로 종래에 비해 높은 것을 알 수 있었다.4 is a plan view for confirming the density of the quantum dots, it was found that the density measurement condensation is 1 to 2 × 10 12 cm -2 , which is higher than the conventional one.

상술한 바와 같이 본 발명에 의하면, 각 단계별로 공정 조건을 변경함으로서, 양자점의 크기 및 밀도를 조절할 수 있다. 또한, 공정 쓰루풋이 증가되어 양산성을 확보할 수 있다. 또한, 공정이 단순하여 공정 재현성을 증가시킬 수 있다. As described above, according to the present invention, the size and density of the quantum dots can be adjusted by changing the process conditions in each step. In addition, process throughput can be increased to ensure mass productivity. In addition, the process is simple and can increase process reproducibility.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. As described above, although described with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified without departing from the spirit and scope of the invention described in the claims below. And can be changed.

Claims (6)

반도체 기판 상에 산화막을 형성하는 단계; Forming an oxide film on the semiconductor substrate; 상기 기판에 수소를 유입하면서 상기 기판을 열처리시켜 산화막 일부를 제거하는 단계; 및Heat-treating the substrate while introducing hydrogen into the substrate to remove a portion of an oxide film; And 선택적 에피 성장 공정을 수행하여, 상기 산화막이 제거된 부위에 선택적으로 반도체 결정을 성장시킴으로서 반도체 물질로 이루어지는 양자점을 형성하는 단계를 수행하는 것을 특징으로 하는 양자점 형성 방법. Performing a selective epitaxial growth process to selectively grow a semiconductor crystal on a portion from which the oxide film has been removed to form a quantum dot made of a semiconductor material. 제1항에 있어서, 상기 산화막은 자연 산화막, 열산화막 또는 화학 기상 증착법 또는 원자층 적층에 의하여 형성된 산화막인 것을 특징으로 하는 양자점 형성 방법.2. The method of claim 1, wherein the oxide film is a natural oxide film, a thermal oxide film, or an oxide film formed by chemical vapor deposition or atomic layer deposition. 제1항에 있어서, 상기 산화막은 15Å이내의 두께로 형성하는 것을 특징으로 하는 양자점 형성 방법. The method of claim 1, wherein the oxide film is formed to a thickness of less than 15 kW. 제1항에 있어서, 상기 실리콘은 상압 화학 기상 증착법(AP CVD), 저압 화학 기상 증착법(LPCVD), 분자선 증착법(Molecular Beam Epitaxy, MBE) 또는 초고진공 화학 기상 증착법(UHV CVD)에 의해 성장시키는 것을 특징으로 하는 양자점 형성 방법. The method of claim 1, wherein the silicon is grown by atmospheric chemical vapor deposition (AP CVD), low pressure chemical vapor deposition (LPCVD), molecular beam deposition (MBE), or ultra-high vacuum chemical vapor deposition (UHV CVD). A quantum dot forming method characterized by the above. 제1항에 있어서, 상기 결정 성장 단계에서 HCl 가스를 유입하는 것을 특징으로 하는 양자점 형성 방법. The method of claim 1, wherein HCl gas is introduced in the crystal growth step. 제1항에 있어서, 상기 성장되는 결정은 실리콘 또는 게르마늄인 것을 특징으로 하는 양자점 형성 방법. The method of claim 1, wherein the grown crystal is silicon or germanium.
KR1020040011065A 2004-02-19 2004-02-19 Method of forming quantum dot KR100541516B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040011065A KR100541516B1 (en) 2004-02-19 2004-02-19 Method of forming quantum dot

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040011065A KR100541516B1 (en) 2004-02-19 2004-02-19 Method of forming quantum dot

Publications (2)

Publication Number Publication Date
KR20050082581A KR20050082581A (en) 2005-08-24
KR100541516B1 true KR100541516B1 (en) 2006-01-11

Family

ID=37268969

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040011065A KR100541516B1 (en) 2004-02-19 2004-02-19 Method of forming quantum dot

Country Status (1)

Country Link
KR (1) KR100541516B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100745167B1 (en) * 2006-02-13 2007-08-01 한국표준과학연구원 A substrate manufacturing method using nano patterns
KR100755746B1 (en) 2006-05-22 2007-09-06 한국과학기술원 Method for preparing quantum dot using metal binding protein and recombinant microorganisms therefor

Also Published As

Publication number Publication date
KR20050082581A (en) 2005-08-24

Similar Documents

Publication Publication Date Title
KR101138865B1 (en) Nano wire and manufacturing method for the same
JP5571679B2 (en) Method for improving the quality of structures containing semiconductor materials
JP3854731B2 (en) Microstructure manufacturing method
KR101374090B1 (en) Epitaxial methods and templates grown by the methods
JP4945725B2 (en) Method for producing an improved epitaxial material
Kondo et al. Initial growth process of carbon nanowalls synthesized by radical injection plasma-enhanced chemical vapor deposition
JP2950272B2 (en) Semiconductor thin film manufacturing method
JP2005534182A (en) Process for making gallium nitride films with low defect density by vapor phase epitaxy
JP2003277195A (en) Group iii-v nitride-based semiconductor substrate and method for producing the same
JP2006032655A (en) Manufacturing method of silicon carbide substrate
KR100769521B1 (en) Poly silicon film producting method
JP2007182349A (en) Method for producing nanotube and quantum dot
KR100541516B1 (en) Method of forming quantum dot
US9761669B1 (en) Seed-mediated growth of patterned graphene nanoribbon arrays
WO2004105111A1 (en) Electron beam microprocessing method
Omi et al. Wafer-scale strain engineering on silicon for fabrication of ultimately controlled nanostructures
TW202325648A (en) Nanostructure formed by a method for selective etching of nanostructure
JPH0715888B2 (en) Method and apparatus for selective growth of silicon epitaxial film
JP4803513B2 (en) Ion beam micromachining method
JP2912214B2 (en) Surface treatment method for semiconductor substrate, surface treatment apparatus, and method for manufacturing semiconductor device
JP2004087888A (en) Method for forming hemispherical silicon microcrystal
JP2007517136A (en) Organized growth of nanostructures
JPH0513339A (en) Selective growth method for silicon epitaxial film and its manufacture
KR100736401B1 (en) Method for preparing of nanowire and quantum dots
JPH1083962A (en) Formation of sos substrate and semiconductor device using substrate thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee