KR100537622B1 - 어드레스-표시 혼합에 의한 방전 표시 패널의 구동 방법 - Google Patents

어드레스-표시 혼합에 의한 방전 표시 패널의 구동 방법 Download PDF

Info

Publication number
KR100537622B1
KR100537622B1 KR1020040050496A KR20040050496A KR100537622B1 KR 100537622 B1 KR100537622 B1 KR 100537622B1 KR 1020040050496 A KR1020040050496 A KR 1020040050496A KR 20040050496 A KR20040050496 A KR 20040050496A KR 100537622 B1 KR100537622 B1 KR 100537622B1
Authority
KR
South Korea
Prior art keywords
display
electrode
line pair
display electrode
pair group
Prior art date
Application number
KR1020040050496A
Other languages
English (en)
Inventor
김기정
강태경
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040050496A priority Critical patent/KR100537622B1/ko
Application granted granted Critical
Publication of KR100537622B1 publication Critical patent/KR100537622B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은, X 전극 라인과 Y 전극 라인의 쌍들인 표시 전극 라인쌍들이 나란하게 형성되고, 어드레스 전극 라인들이 표시 전극 라인쌍들과 이격 및 교차되도록 형성되는 방전 표시 패널에 대하여, 복수의 서브-필드들을 단위 프레임에 포함시켜서 시분할 구동에 의하여 계조 표시를 수행하되, 적어도 한 표시 전극 라인쌍이 한 표시 전극-라인쌍 그룹에 포함되도록 표시 전극 라인쌍들을 적어도 제1 및 제2 표시 전극-라인쌍 그룹들로 그룹화하여 구동하는 방전 표시 패널의 구동 방법이다. 각각의 서브-필드는 제1 표시 전극-라인쌍 그룹에 대한 어드레싱 주기, 제1 표시 전극-라인쌍 그룹에 대한 표시-유지 주기, 제2 표시 전극-라인쌍 그룹에 대한 어드레싱 주기, 및 제2 표시 전극-라인쌍 그룹들에 대한 표시-유지 주기를 순차적으로 포함한다. 또한, X 전극 라인들에 기준 전위가 고정적으로 인가된 상태에서 Y 전극 라인들과 상기 어드레스 전극 라인들에 구동 신호들이 인가된다.

Description

어드레스-표시 혼합에 의한 방전 표시 패널의 구동 방법{Method for driving discharge display panel by address-display mixing}
본 발명은, 방전 표시 패널의 구동 방법에 관한 것으로서, 보다 상세하게는, 표시 전극 라인쌍들이 나란하게 형성되고 어드레스 전극 라인들이 표시 전극 라인쌍들과 이격 및 교차되도록 형성되는 방전 표시 패널에 대하여, 복수의 서브-필드들을 단위 프레임에 포함시켜서 시분할 구동에 의하여 계조 표시를 수행하는 방전 표시 패널의 구동 방법에 관한 것이다.
방전 표시 패널 예를 들어, 플라즈마 표시 패널의 통상적인 구동 방법은, 복수의 서브-필드들을 단위 프레임(frame)에 포함시켜서 시분할 구동에 의하여 계조 표시를 수행하되, 상기 각각의 서브-필드가 리셋팅(resetting), 어드레싱(addressing), 및 표시-유지(display-sustaining) 시간들을 포함한다. 리셋팅 시간에서는 모든 방전 셀들의 전하 상태들이 균일해진다. 어드레싱 주기에서는, 선택된 방전 셀들에 설정된 벽전위가 생성된다. 표시-유지 주기에서는, 모든 XY 전극 라인쌍들에 설정된 교류 전압이 인가됨으로써 어드레싱 단계에서 상기 벽전위가 형성된 방전 셀들이 표시-유지 방전을 일으킨다. 이 표시-유지 단계에 있어서, 표시-유지 방전을 일으키는 선택된 방전 셀들의 방전 공간 즉, 가스층에서 플라즈마가 형성되고, 그 자외선 방사에 의하여 형광층이 여기되어 빛이 발생된다.
상기와 같은 방전 표시 패널의 통상적인 구동 방법에 있어서, 단위 프레임에 포함된 각 서브-필드(sub-field)에서 어드레싱 주기와 표시-유지 시간이 서로 분리되어 있다(미국 특허 제5,541,618호 참조). 따라서, 어드레싱 주기에서 각 XY 전극 라인쌍이 자신의 어드레싱이 수행된 후에 다른 XY 전극 라인쌍들이 모두 어드레싱될 때까지 기다려야 한다. 이와 같이 어드레싱이 수행된 후의 대기 시간의 존재로 인하여 각 방전 셀의 벽전하 상태가 흐트러져, 어드레싱 주기의 종료 시점에서 시작되는 표시-유지 주기에서 표시-유지 방전의 정확도가 떨어지는 문제점이 있다.
본 발명의 목적은, 방전 셀들이 어드레싱된 후에 다른 XY 전극 라인쌍들이 모두 어드레싱될 때까지 기다리는 대기 시간을 줄임에 따라, 표시-유지 방전의 정확도를 높일 수 있는 방전 표시 패널의 구동 방법을 제공하는 것이다.
본 발명의 또다른 목적은, 방전 표시 패널의 구동 회로를 간소화하게 하는 방전 표시 패널의 구동 방법을 제공하는 것이다.
상기 목적을 이루기 위한 본 발명은, X 전극 라인과 Y 전극 라인의 쌍들인 표시 전극 라인쌍들이 나란하게 형성되고, 어드레스 전극 라인들이 상기 표시 전극 라인쌍들과 이격 및 교차되도록 형성되는 방전 표시 패널에 대하여, 복수의 서브-필드들을 단위 프레임에 포함시켜서 시분할 구동에 의하여 계조 표시를 수행하되, 적어도 한 표시 전극 라인쌍이 한 표시 전극-라인쌍 그룹에 포함되도록 상기 표시 전극 라인쌍들을 적어도 제1 및 제2 표시 전극-라인쌍 그룹들로 그룹화하여 구동하는 방전 표시 패널의 구동 방법이다. 상기 각각의 서브-필드는 상기 제1 표시 전극-라인쌍 그룹에 대한 어드레싱 주기, 상기 제1 표시 전극-라인쌍 그룹에 대한 표시-유지 주기, 상기 제2 표시 전극-라인쌍 그룹에 대한 어드레싱 주기, 및 상기 제2 표시 전극-라인쌍 그룹들에 대한 표시-유지 주기를 순차적으로 포함한다. 또한, 상기 X 전극 라인들에 기준 전위가 고정적으로 인가된 상태에서 상기 Y 전극 라인들과 상기 어드레스 전극 라인들에 구동 신호들이 인가된다.
상기 본 발명의 방전 표시 패널의 구동 방법에 의하면, 상기 각각의 서브-필드에서, 상기 제1 표시 전극-라인쌍 그룹에 대한 어드레싱의 수행이 완료된 후에 상기 제2 표시 전극-라인쌍 그룹에 대한 어드레싱보다 상기 제1 표시 전극-라인쌍 그룹에 대한 표시-유지 방전이 먼저 수행된다. 이에 따라, 방전 셀들이 어드레싱된 후에 다른 표시 전극 라인쌍들이 모두 어드레싱될 때까지 기다리는 대기 시간이 짧아지므로, 표시-유지 주기에서 표시-유지 방전의 정확도가 높아질 수 있다.
그리고, 상기 X 전극 라인들에 기준 전위가 고정적으로 인가되므로, 상기 X 전극 라인들의 구동 회로가 필요하지 않는다. 이에 따라, 상기 방전 표시 패널의 구동 회로가 간소화될 수 있다.
이하, 본 발명에 따른 바람직한 실시예가 상세히 설명된다.
도 1은 본 발명에 따른 방전 표시 패널로서의 3-전극 면방전 방식의 플라즈마 표시 패널(1)의 구조를 보여준다. 도 2는 도 1의 플라즈마 표시 패널(1)의 한 방전 셀의 예를 보여준다. 도 1 및 2를 참조하면, 통상적인 면방전 플라즈마 표시 패널(1)의 앞쪽 및 뒤쪽 글라스 기판들(10, 13) 사이에는, 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm), 유전층(11, 15), Y 전극 라인들(Y1, ..., Yn), X 전극 라인들(X1, ..., Xn), 형광층(16), 격벽(17) 및 보호층으로서의 일산화마그네슘(MgO)층(12)이 마련되어 있다.
어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)은 뒤쪽 글라스 기판(13)의 앞쪽에 일정한 패턴으로 형성된다. 아래쪽 유전층(15)은 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)의 앞쪽에서 전면(全面) 도포된다. 아래쪽 유전층(15)의 앞쪽에는 격벽(17)들이 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm )과 평행한 방향으로 형성된다. 이 격벽(17)들은 각 방전 셀의 방전 영역을 구획하고 각 방전 셀 사이의 광학적 간섭(cross talk)을 방지하는 기능을 한다. 형광층(16)은, 격벽(17)들 사이에서 형성된다.
표시 전극 라인쌍들을 이루는 X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)은 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)과 직교되도록 앞쪽 글라스 기판(10)의 뒤쪽에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 방전 셀을 설정한다. 각 X 전극 라인(X1, ..., Xn)과 각 Y 전극 라인(Y1 , ..., Yn)은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극 라인(도 2의 Xna, Yna)과 전도도를 높이기 위한 금속 전극 라인(도 2의 Xnb, Y nb)이 결합되어 형성된다. 앞쪽 유전층(11)은 X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1 , ..., Yn)의 뒤쪽에 전면(全面) 도포되어 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 보호층(12) 예를 들어, 일산화마그네슘(MgO)층은 앞쪽 유전층(11)의 뒤쪽에 전면 도포되어 형성된다. 방전 공간(14)에는 플라즈마 형성용 가스가 밀봉된다.
이와 같은 방전 표시 패널의 통상적인 구동 방법은, 복수의 서브-필드들을 단위 프레임에 포함시켜서 시분할 구동에 의하여 계조 표시를 수행하되, 상기 각각의 서브-필드가 리셋팅(resetting), 어드레싱(addressing), 및 표시-유지(display-sustaining) 시간들을 포함한다. 리셋팅 시간에서는 모든 방전 셀들의 전하 상태들이 균일해진다. 어드레싱 주기에서는, 선택된 방전 셀들에 설정된 벽전위가 생성된다. 표시-유지 주기에서는, 모든 XY 전극 라인쌍들에 설정된 교류 전압이 인가됨으로써 어드레싱 단계에서 상기 벽전위가 형성된 방전 셀들이 표시-유지 방전을 일으킨다. 이 표시-유지 단계에 있어서, 표시-유지 방전을 일으키는 선택된 방전 셀들의 방전 공간(14) 즉, 가스층에서 플라즈마가 형성되고, 그 자외선 방사에 의하여 형광층(도 1의 16)이 여기되어 빛이 발생된다.
도 1 및 3을 참조하면, 도 1의 플라즈마 표시 패널(1)의 본 발명에 따른 구동 장치는 영상 처리부(66), 제어부(62), 어드레스 구동부(63), 및 Y 구동부(65)를 포함한다. 영상 처리부(66)는 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호 예를 들어, 각각 8 비트의 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 발생시킨다. 제어부(62)는 영상 처리부(66)로부터의 내부 영상 신호에 따라 구동 제어 신호들(SA, SY)을 발생시킨다. 어드레스 구동부(63)는, 제어부(62)로부터의 구동 제어 신호들(SA, SY)중에서 어드레스 신호(SA)를 처리하여 표시 데이터 신호를 발생시키고, 발생된 표시 데이터 신호를 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)에 인가한다. Y 구동부(65)는 제어부(62)로부터의 구동 제어 신호들(SA, SY, SX)중에서 Y 구동 제어 신호(S Y)를 처리하여 Y 전극 라인들(Y1, ..., Yn)에 인가한다.
X 전극 라인들(X1, ..., Xn)에는 기준 전위로서의 접지 전위가 고정적으로 인가되므로, X 전극 라인들(X1, ..., Xn)의 구동 회로가 필요하지 않는다. 이에 따라, 방전 표시 패널(1)의 구동 회로가 간소화될 수 있다.
도 4는 본 발명의 일 실시예에 의한 어드레스-표시 혼합(Address-Display Mixing) 구동 방법을 보여준다. 도 4에서 참조 부호들 SF1 내지 SF5는 단위 프레임 안에서 각각 할당된 서브-필드들을, Y1 내지 Yn은 구동 대상들의 기준이 되는 Y 전극 라인들을, R1 내지 R5는 리셋 시간들을, M1 내지 M5는 각각의 어드레싱 주기 사이에 표시-유지 주기가 존재하는 혼합 구동 시간들을, CS1 내지 CS5는 공통 표시-유지 주기들을, 그리고 AS1 내지 AS5는 보정 표시-유지 주기들을 각각 가리킨다. 도 4의 실시예의 경우, 표시 전극-라인쌍 그룹들 각각에 단일 표시 전극-라인쌍만이 포함된다. 다시 말하여, 표시 전극-라인쌍 그룹들 각각은 XY 전극 라인쌍들(X1Y1 내지 XnYn) 각각과 같다.
도 1 및 4를 참조하면, 서브-필드의 계조 가중값이 점점 커지도록 단위 프레임에서 제1 내지 제5 서브-필드들이 설정된다. 각 서브-필드의 계조 가중값은 모든 표시 전극-라인쌍 그룹들에 대한 공통 표시-유지 주기들(CS2 내지 CS5)에 의하여 나타난다.
가장 낮은 계조 가중값을 가진 제1 서브-필드(SF1)는 리셋 시간(R1), 혼합 구동 시간(M1), 및 보정 표시-유지 주기(AS1)을 포함하고, 별도의 공통 표시-유지 주기를 포함하지 않는다. 제2 내지 제5 서브-필드들(SF2 내지 SF5) 각각은 리셋 시간(R2 내지 R5), 혼합 구동 시간(M2 내지 M5), 보정 표시-유지 주기(AS2 내지 AS5), 및 공통 표시-유지 주기(CS2 내지 CS5)을 포함한다.
리셋 시간(R1 내지 R5)에서는 모든 방전 셀들의 전하 상태들이 균일해진다. 혼합 구동 시간(M1 내지 M5)에 포함된 어드레싱 주기에서는, 선택된 방전 셀들에 소정의 벽전위가 생성된다. 혼합 구동 시간(M1 내지 M5)에 포함된 표시-유지 주기에서는, 어드레싱이 완료된 XY 전극 라인쌍들에 소정의 교류 전압이 인가됨으로써 어드레싱 주기에서 선택되어 소정의 벽전위가 형성된 방전 셀들이 표시-유지 방전을 일으킨다.
혼합 구동 시간(M1 내지 M5)에 있어서, 어드레싱과 표시-유지 동작은 교호하게 이루어진다. 예를 들어, 제1 단위 시간에서 제1 Y 전극 라인(Y1)의 방전 셀들에 어드레싱이 수행되고, 제2 단위 시간에서 제1 표시 전극-라인쌍 그룹으로서의 제1 표시 전극 라인쌍 즉, XY 전극 라인쌍(X1Y1)에 교류 전압이 인가되며, 제3 단위 시간에서 제2 Y 전극 라인(Y2)의 방전 셀들에 어드레싱이 수행되고, 제4 단위 시간에서 제1 및 제2 표시 전극-라인쌍 그룹들로서의 제1 및 제2 XY 전극 라인쌍들(X1Y1, X2Y2)에 교류 전압이 인가되며, 제5 단위 시간에서 제3 Y 전극 라인(Y3 )의 방전 셀들에 어드레싱이 수행되고, 제6 단위 시간에서 제1 내지 제3 표시 전극-라인쌍 그룹들로서의 제1 내지 제3 XY 전극 라인쌍들(X1Y1 내지 X3Y3 )에 교류 전압이 인가된다. 이와 같은 과정을 일반화하여 보면, 각각의 혼합 구동 시간(M1 내지 M5)의 홀수번째 단위 시간마다 각각의 Y 전극 라인(Y1 내지 Yn)에 대하여 어드레싱 동작이 수행되고, 어드레싱 동작이 완료된 Y 전극 라인 또는 라인들에 대하여 짝수번째 단위 시간마다 표시-유지 동작이 수행된다.
이에 따라, 방전 셀들이 어드레싱된 후에 다른 XY 전극 라인쌍들이 모두 어드레싱될 때까지 기다리는 대기 시간이 짧아지므로, 표시-유지 방전의 정확도가 높아질 수 있다.
보정 표시-유지 주기(AS1 내지 AS5)에서는, 혼합 구동 시간(M1 내지 M5)에서 필요 표시-유지 주기를 충족하지 못한 XY 전극 라인쌍들(X2Y2 내지 XnY n) 각각에 대하여 서로 다르게 설정된 시간 동안에 교류 전압이 인가됨으로써, 모든 XY 전극 라인쌍들(X1Y1 내지 XnYn)에 대하여 필요 표시-유지 주기가 채워진다.
각 서브-필드의 계조 가중값에 비례하여 설정된 제2 내지 제5 서브-필드들(SF2 내지 SF5) 각각의 공통 표시-유지 주기(CS2 내지 CS5)에서는, 모든 XY 전극 라인쌍들(X2Y2 내지 XnYn)에 교류 전압이 인가된다. 공통 표시-유지 주기(CS2 내지 CS5)는, 가장 낮은 계조 가중값을 가진 제1 서브-필드(SF1)에 존재하지 않고, 각 서브-필드의 계조 가중값에 따라 제2 내지 제5 서브-필드들(SF2 내지 SF5)에 존재한다.
도 5는 본 발명의 또다른 실시예에 의한 어드레스-표시 혼합 구동 방법을 보여준다. 도 5에서 도 4와 동일한 참조 부호는 동일한 기능의 대상을 가리킨다. 도 5에서 참조 부호 YG1 내지 YG8은 Y 전극 라인들(Y1 내지 Yn )이 소속된 표시 전극-라인쌍 그룹들을 가리킨다. 예를 들어, Y 전극 라인들(Y1 내지 Yn)이 480 개인 경우, 제1 내지 제60 Y 전극 라인들(Y1 내지 Y60)이 제1 표시 전극-라인쌍 그룹(Y G1)에, 제61 내지 제120 Y 전극 라인들(Y61 내지 Y120)이 제2 표시 전극-라인쌍 그룹(YG2)에, 제121 내지 제180 Y 전극 라인들(Y121 내지 Y180)이 제3 표시 전극-라인쌍 그룹(YG3)에, 제181 내지 제240 Y 전극 라인들(Y181 내지 Y240)이 제4 표시 전극-라인쌍 그룹(YG4)에, 제241 내지 제300 Y 전극 라인들(Y241 내지 Y300)이 제5 표시 전극-라인쌍 그룹(YG5)에, 제301 내지 제360 Y 전극 라인들(Y301 내지 Y360 )이 제6 표시 전극-라인쌍 그룹(YG6)에, 제361 내지 제420 Y 전극 라인들(Y361 내지 Y420 )이 제7 표시 전극-라인쌍 그룹(YG7)에, 그리고 제421 내지 제480 Y 전극 라인들(Y421 내지 Y480)이 제8 표시 전극-라인쌍 그룹(YG1)에 각각 소속된다.
도 1 및 5를 참조하면, 제1 및 제2 서브-필드들(SF1, SF2) 각각은 리셋 시간(R1, R2), 혼합 구동 시간(M1, M2), 및 보정 표시-유지 주기(AS1, AS2)을 포함한다. 한편, 제3 내지 제5 서브-필드들(SF3 내지 SF5) 각각은 리셋 시간(R3 내지 R5), 혼합 구동 시간(M3 내지 M5), 보정 표시-유지 주기(AS3 내지 AS5), 및 공통 표시-유지 주기(CS3 내지 CS5)을 포함한다. 도 4를 참조하여 설명되었던 바와 같이, 제1 및 제2 서브-필드들(SF1, SF2) 각각은 다른 서브-필드들(SF3 내지 SF5) 각각에 비하여 낮은 계조 가중값들을 가지므로, 공통 표시-유지 주기가 추가되지 않는다. 그밖에 도 4의 구동 방법과의 차이점은, 도 4의 구동 방법에서 표시 전극-라인쌍 그룹 각각이 한 표시 전극 라인쌍만을 포함함에 반하여, 도 5의 구동 방법에서 표시 전극-라인쌍 그룹 각각이 복수의 표시 전극 라인쌍만을 포함한다는 것이다.
도 6을 참조하여 도 5의 어드레스-표시 혼합 구동 방법에서 제1 서브-필드(SF1)의 구동 과정을 예를 들어 상세히 설명하면 다음과 같다.
리셋 시간(R1)에서는 모든 방전 셀들의 전하 상태들이 균일해진다.
혼합 구동 시간(M1)에 있어서, 어드레싱과 표시-유지 동작은 교호하게 이루어진다. 예를 들어, 제1 어드레싱 주기(TA1)에서는 제1 표시 전극-라인쌍 그룹(YG1 )에 대한 어드레싱 단계(AG1)가 진행된다. 제1 표시-유지 주기(TS1)에서는 어드레싱이 완료된 제1 표시 전극-라인쌍 그룹(YG1)에 대한 표시-유지 단계(S11)가 진행된다. 제2 어드레싱 주기(TA2)에서는 제2 표시 전극-라인쌍 그룹(YG2)에 대한 어드레싱 단계(AG2)가 진행된다. 제2 표시-유지 주기(TS2)에서는 어드레싱이 완료된 제1 및 제2 표시 전극-라인쌍 그룹들(YG1, YG2)에 대한 표시-유지 단계들(S12, S 21)이 동시에 진행된다. 제3 어드레싱 주기(TA3)에서는 제3 표시 전극-라인쌍 그룹(YG3)에 대한 어드레싱 단계(AG3)가 진행된다. 제3 표시-유지 주기(TS3)에서는 어드레싱이 완료된 제2 및 제3 표시 전극-라인쌍 그룹들(YG2, YG3)에 대한 표시-유지 단계들(S22 , S31)이 동시에 진행된다.
상기와 같은 동작에 의하면, 각각의 표시 전극-라인쌍 그룹이 어드레싱된 후에 나머지 표시 전극-라인쌍 그룹들이 모두 어드레싱될 때까지 기다리는 대기 시간이 짧아지므로, 표시-유지 방전의 정확도가 높아질 수 있다.
보정 표시-유지 주기(AS1)에서는, 혼합 구동 시간(M1)에서 필요 표시-유지 주기를 충족하지 못한 표시 전극-라인쌍 그룹들(YG7 및 YG8) 각각에 대하여 서로 다르게 설정된 시간 동안에 교류 전압이 인가됨으로써, 모든 표시 전극-라인쌍 그룹들(YG1 내지 YG8)에 대하여 필요 표시-유지 주기가 채워진다.
여기에서, 공통 표시-유지 주기는, 낮은 계조 가중값을 가진 제1 서브-필드(SF1)에 존재하지 않고, 각 서브-필드의 계조 가중값에 따라 제2 내지 제5 서브-필드들(SF2 내지 SF5)에 존재한다.
도 7을 참조하여 도 5의 어드레스-표시 혼합 구동 방법에서 제4 서브-필드(SF4)의 구동 과정을 예를 들어 상세히 설명하면 다음과 같다.
참고로, 도 7의 제4 서브-필드(SF4)의 경우, 모든 표시 전극-라인쌍 그룹들에 대한 필요 표시-유지 주기는 공통 표시-유지 주기(CS4)에 7 개의 단위 시간들이 합쳐진 시간이다.
리셋 시간(R4)에서는 모든 방전 셀들의 전하 상태들이 균일해진다.
혼합 구동 시간(M4)에 있어서, 어드레싱과 표시-유지 동작은 교호하게 이루어진다. 예를 들어, 제1 어드레싱 주기(TA1)에서는 제1 표시 전극-라인쌍 그룹(YG1 )에 대한 어드레싱 단계(AG1)가 진행된다. 제1 표시-유지 주기(TS1)에서는 어드레싱이 완료된 제1 표시 전극-라인쌍 그룹(YG1)에 대한 표시-유지 단계(S11)가 진행된다. 제2 어드레싱 주기(TA2)에서는 제2 표시 전극-라인쌍 그룹(YG2)에 대한 어드레싱 단계(AG2)가 진행된다. 제2 표시-유지 주기(TS2)에서는 어드레싱이 완료된 제1 및 제2 표시 전극-라인쌍 그룹들(YG1, YG2)에 대한 표시-유지 단계들(S12, S 21)이 동시에 진행된다. 제3 어드레싱 주기(TA3)에서는 제3 표시 전극-라인쌍 그룹(YG3)에 대한 어드레싱 단계(AG3)가 진행된다. 제3 표시-유지 주기(TS3)에서는 어드레싱이 완료된 제1 내지 제3 표시 전극-라인쌍 그룹들(YG1 내지 YG3)에 대한 표시-유지 단계들(S 13, S22, S31)이 동시에 진행된다. 이와 같은 과정을 일반화하여 보면, 혼합 구동 시간(M4)에 있어서, 홀수번째 단위 시간마다 각각의 표시 전극-라인쌍 그룹(YG1 내지 YG8)에 대하여 어드레싱 동작이 수행되고, 어드레싱 동작이 완료된 표시 전극-라인쌍 그룹 또는 그룹들에 대하여 짝수번째 단위 시간마다 표시-유지 동작이 수행된다.
이에 따라, 각각의 표시 전극-라인쌍 그룹이 어드레싱된 후에 나머지 표시 전극-라인쌍 그룹들이 모두 어드레싱될 때까지 기다리는 대기 시간이 짧아지므로, 표시-유지 방전의 정확도가 높아질 수 있다.
보정 표시-유지 주기(AS4)에서는, 혼합 구동 시간(M4)에서 필요 표시-유지 주기를 충족하지 못한 표시 전극-라인쌍 그룹들(YG2 내지 YG8) 각각에 대하여 서로 다르게 설정된 시간 동안에 교류 전압이 인가됨으로써, 모든 표시 전극-라인쌍 그룹들(YG1 내지 YG8)에 대하여 필요 표시-유지 주기가 채워진다. 보다 상세하게는, 보정 표시-유지 주기(AS4)의 제1 단위 시간(TAS1)에서는 제2 내지 제8 표시 전극-라인쌍 그룹들(YG2 내지 YG8)에 대한 표시-유지 단계들이 동시에 진행된다. 제2 단위 시간(TAS2)에서는 제3 내지 제8 표시 전극-라인쌍 그룹들(YG3 내지 YG8 )에 대한 표시-유지 단계들이 동시에 진행된다. 제3 단위 시간에서는 제4 내지 제8 표시 전극-라인쌍 그룹들(YG4 내지 YG8)에 대한 표시-유지 단계들이 동시에 진행된다. 제4 단위 시간에서는 제5 내지 제8 표시 전극-라인쌍 그룹들(YG5 내지 YG8)에 대한 표시-유지 단계들이 동시에 진행된다. 제5 단위 시간에서는 제6 내지 제8 표시 전극-라인쌍 그룹들(YG6 내지 YG8)에 대한 표시-유지 단계들이 동시에 진행된다. 제6 단위 시간에서는 제7 및 제8 표시 전극-라인쌍 그룹들(YG7 및 YG8)에 대한 표시-유지 단계들이 동시에 진행된다. 마지막으로 제7 단위 시간에서는 제8 표시 전극-라인쌍 그룹(YG8)에 대한 표시-유지 단계가 진행된다.
제4 서브-필드(SF4)의 계조 가중값에 비례하도록 설정된 공통 표시-유지 주기(CS4)에서는, 모든 표시 전극-라인쌍 그룹들(YG1 내지 YG8)에 대하여 표시-유지 동작이 수행된다. 즉, 모든 XY 전극 라인쌍들(X1Y1 내지 XnYn )에 교류 전압이 인가된다.
도 8은 표시 전극 라인쌍들이 제1 및 제2 표시 전극-라인쌍 그룹들로만 그룹화되는 경우에 도 7의 제4 서브-필드(SF4)에서 각 전극 라인들에 인가되는 구동 신호들의 제1 예를 보여준다. 도 9는 도 8의 t2 시점에서의 어느 한 방전 셀의 벽전하 분포를 보여준다. 도 10은 도 8의 t3 시점에서의 어느 한 방전 셀의 벽전하 분포를 보여준다. 도 9 및 10에서 도 2와 동일한 참조 부호는 동일한 기능의 대상을 가리킨다.
도 8에서 참조 부호 SAR1..ABm은 어드레스 구동부(도 3의 63)로부터 어드레스 전극 라인들(도 1의 AR1 내지 ABm)에 인가되는 표시 데이터 신호들을, SX1..Xn 은 모든 X 전극 라인들(도 1의 X1, ..., Xn)에 고정적으로 인가되는 접지 전위를, SYG1 은 Y 구동부(도 3의 65)로부터 제1 표시 전극-라인쌍 그룹의 Y 전극 라인들(도 1의 Y1, ..., Yn/2)에 인가되는 구동 신호를, SYG2는 Y 구동부(65)로부터 제2 표시 전극-라인쌍 그룹의 Y 전극 라인들(도 1의 Y(n/2)+1, ..., Yn)에 인가되는 구동 신호를, R4는 리셋 시간을, M4는 혼합 구동 시간을, AS4는 보정 표시-유지 주기를, 그리고 CS4는 공통 표시-유지 주기를 각각 가리킨다. 도 1 및 도 8 내지 10을 참조하여, 도 7의 제4 서브-필드(SF4)의 동작 과정을 보다 상세히 살펴보면 다음과 같다.
먼저 리셋 시간(R4)의 동작 과정을 상세히 살펴보기로 한다.
리셋 시간(R1)의 벽전하 축적 시간(t1~t2)에서는, Y 전극 라인들(Y1, ..., Yn)에 인가되는 전위가 제2 전위(VS)로부터 제2 전위(VS)보다 제6 전위(V SET)만큼 더 높은 제1 전위(VSET+VS)까지 지속적으로 상승된다. 여기에서, X 전극 라인들(X 1, ..., Xn)과 어드레스 전극 라인들(AR1, ..., ABm)에는 접지 전위(V G)가 인가된다. 이에 따라, Y 전극 라인들(Y1, ..., Yn)과 X 전극 라인들(X1, ..., X n) 사이에 방전이 일어나는 한편, Y 전극 라인들(Y1, ..., Yn)과 어드레스 전극 라인들(AR1 , ..., ABm) 사이에 방전이 일어난다. 이에 따라, Y 전극 라인들(Y1, ..., Yn) 주위에는 부극성 벽전하들이 많이 형성되고, X 전극 라인들(X1, ..., Xn) 주위에는 정극성의 벽전하들이 형성되며, 어드레스 전극 라인들(AR1, ..., ABm) 주위에도 정극성의 벽전하들이 형성된다(도 9 참조).
리셋 시간(R4)의 벽전하 배분 시간(t2~t3)에서는, 모든 Y 전극 라인들(Y1, ..., Yn)에 인가되는 전위가 제2 전위(VS)로부터 부극성 전위(VNF)까지 지속적으로 하강된다. 여기에서, X 전극 라인들(X1, ..., Xn)과 어드레스 전극 라인들(A R1, ..., ABm)에는 접지 전위(VG)가 인가된다. 이에 따라, X 전극 라인들(X1 , ..., Xn)과 Y 전극 라인들(Y1, ..., Yn) 사이의 방전으로 인하여, Y 전극 라인들(Y1 , ..., Yn) 주위의 부극성의 벽전하들의 일부가 X 전극 라인들(X1, ..., Xn) 주위로 이동한다(도 10 참조).
이에 따라, X 전극 라인들(X1, ..., Xn)의 벽전위(wall electric-potential)가 어드레스 전극 라인들(AR1, ..., ABm)의 벽전위보다 낮고 Y 전극 라인들(Y 1, ..., Yn)의 벽전위보다 높아진다. 이에 따라, 이어지는 혼합 구동 시간(M4)에 포함된 어드레싱 주기에서 선택된 어드레스 전극 라인들과 Y 전극 라인 사이의 대향 방전에 요구되는 어드레싱 전압이 낮아질 수 있다.
혼합 구동 시간(M4)의 제1 어드레싱 주기(t3~t4)에서는 제1 표시 전극-라인쌍 그룹에 대한 어드레싱 단계가 진행된다. 즉, 제1 표시 전극-라인쌍 그룹의 방전 셀들중에서 선택된 방전 셀들에 설정된 벽전위가 생성된다. 이를 위하여, 모든 X 전극 라인들(X1, ..., Xn)에 인가되는 전위가 접지 전위(VG)로 유지된 상태에서, 부극성의 주사 전위(VSC_L)가 제1 표시 전극-라인쌍 그룹의 Y 전극 라인들(YG1)에 순차적으로 인가됨과 동시에, 어드레스 전극 라인들(AR1, ..., ABm)에 표시 데이터 신호들이 인가된다. 이에 따라, 제1 표시 전극-라인쌍 그룹의 선택된 방전 셀들에 소정의 벽전위가 생성된다. 보다 상세하게는, 선택된 방전 셀들의 Y 전극 주위에 정극성 벽전위가 생성되고, 어드레스 전극 주위에 부극성 벽전위가 생성된다. 주사 전위가 인가되지 않는 동안에는 모든 Y 전극 라인들(Y1, ..., Yn)에 부극성의 바이어스 전위(VSC_H)가 인가된다.
혼합 구동 시간(M4)의 표시-유지 주기(t4~t5)에서는 어드레싱이 완료된 제1 표시 전극-라인쌍 그룹에 대한 표시-유지 단계가 진행된다. 이를 위하여, 제1 표시 전극-라인쌍 그룹의 Y 전극 라인들에 제1 정극성 전위(VSP)와 제1 부극성 전위(VSN)가 교호하게 인가되어, 제1 표시 전극-라인쌍 그룹의 선택 셀들에서 표시-유지 방전이 일어난다. 여기에서, 구동의 편의를 위하여 제2 표시 전극-라인쌍 그룹의 Y 전극 라인들에도 상기 제1 정극성 전위(VSP)와 제1 부극성 전위(VSN)가 교호하게 인가되지만, 제2 표시 전극-라인쌍 그룹이 어드레싱되지 않은 상태이므로 표시-유지 방전이 일어나지 않는다.
혼합 구동 시간(M4)의 제2 어드레싱 주기(t5~t6)에서는 제2 표시 전극-라인쌍 그룹에 대한 어드레싱 단계가 진행된다. 즉, 제2 표시 전극-라인쌍 그룹의 방전 셀들중에서 선택된 방전 셀들에 설정된 벽전위가 생성된다. 이를 위하여, 모든 X 전극 라인들(X1, ..., Xn)에 인가되는 전위가 접지 전위(VG)로 유지된 상태에서, 부극성의 주사 전위(VSC_L)가 제2 표시 전극-라인쌍 그룹의 Y 전극 라인들(YG2)에 순차적으로 인가됨과 동시에, 어드레스 전극 라인들(AR1, ..., ABm)에 표시 데이터 신호들이 인가된다. 이에 따라, 제2 표시 전극-라인쌍 그룹의 선택된 방전 셀들에 소정의 벽전위가 생성된다. 보다 상세하게는, 선택된 방전 셀들의 Y 전극 주위에 정극성 벽전위가 생성되고, 어드레스 전극 주위에 부극성 벽전위가 생성된다. 주사 전위가 인가되지 않는 동안에는 모든 Y 전극 라인들(Y1, ..., Yn)에 부극성의 바이어스 전위(VSC_H)가 인가된다.
보정 표시-유지 주기(AS4, t6~t7)에서는, 혼합 구동 시간(M4)에서 표시-유지 동작을 수행하지 못한 제2 표시 전극-라인쌍 그룹에 교류 전압이 인가된다. 이에 따라, 모든 표시 전극-라인쌍 그룹들에 대하여 필요 표시-유지 주기가 채워진다. 이를 위하여, 제2 표시 전극-라인쌍 그룹의 Y 전극 라인들에 제1 정극성 전위(VSP)와 제1 부극성 전위(VSN)가 교호하게 인가되어, 상기 제2 표시 전극-라인쌍 그룹의 선택 셀들에서 표시-유지 방전이 일어난다. 하지만, 제1 정극성 전위(VSP)보다 낮은 제2 정극성 전위(VFP)와 접지 전위(VG)가 제1 표시 전극-라인쌍 그룹의 Y 전극 라인들에 교호하게 인가되므로, 제1 표시 전극-라인쌍 그룹의 선택 셀들에서 표시-유지 방전이 일어나지 않는다. 여기에서, 제1 정극성 전위(VSP)보다 낮은 제2 정극성 전위(VFP)가 제1 표시 전극-라인쌍 그룹의 Y 전극 라인들에 교호하게 인가됨으로써, 공통 표시-유지 주기(CS4)에서 제1 표시 전극-라인쌍 그룹의 방전이 강화될 수 있다.
서브필드의 설정 가중값에 비례한 시간의 공통 표시-유지 주기(CS4, t7~t8)에서는, 제1 및 제2 표시 전극-라인쌍 그룹들의 모든 Y 전극 라인들(도 1의 Y1, ..., Yn)에 제1 정극성 전위(VSP)와 제1 부극성 전위(VSN)가 교호하게 인가되어, 제1 및 제2 표시 전극-라인쌍 그룹의 모든 선택 셀들에서 표시-유지 방전이 일어난다.
도 11은 표시 전극 라인쌍들이 제1 및 제2 표시 전극-라인쌍 그룹들로만 그룹화되는 경우에 도 7의 제4 서브-필드(SF4)에서 각 전극 라인들에 인가되는 구동 신호들의 제2 예를 보여준다. 도 11에서 도 8과 동일한 참조 부호는 동일한 기능의 대상을 가리킨다. 도 8의 제1 예에 대한 도 11의 제2 예의 차이점만을 설명하면 다음과 같다.
혼합 구동 시간(M4)에서 표시-유지 동작을 수행하지 못한 제2 표시 전극-라인쌍 그룹에 교류 전압이 인가되는 보정 표시-유지 주기(AS4, t6~t7)에 있어서, 제2 표시 전극-라인쌍 그룹의 Y 전극 라인들에 제1 정극성 전위(VSP)와 제1 부극성 전위(VSN)가 교호하게 인가되어, 상기 제2 표시 전극-라인쌍 그룹의 선택 셀들에서 표시-유지 방전이 일어난다. 하지만, 접지 전위(VG)가 제1 표시 전극-라인쌍 그룹의 상기 Y 전극 라인들에 인가되어, 상기 제1 표시 전극-라인쌍 그룹의 선택 셀들에서 표시-유지 방전이 일어나지 않는다.
도 12는 표시 전극 라인쌍들이 제1 및 제2 표시 전극-라인쌍 그룹들로만 그룹화되는 경우에 도 7의 제4 서브-필드(SF4)에서 각 전극 라인들에 인가되는 구동 신호들의 제3 예를 보여준다. 도 12에서 도 8과 동일한 참조 부호는 동일한 기능의 대상을 가리킨다. 도 8의 제1 예에 대한 도 12의 제3 예의 차이점만을 설명하면 다음과 같다.
혼합 구동 시간(M4)에서 표시-유지 동작을 수행하지 못한 제2 표시 전극-라인쌍 그룹에 교류 전압이 인가되는 보정 표시-유지 주기(AS4, t6~t7)에 있어서, 제2 표시 전극-라인쌍 그룹의 Y 전극 라인들에 제1 정극성 전위(VSP)와 제1 부극성 전위(VSN)가 교호하게 인가되어, 상기 제2 표시 전극-라인쌍 그룹의 선택 셀들에서 표시-유지 방전이 일어난다. 하지만, 제1 정극성 전위(VSP)보다 낮은 제2 정극성 전위(VFP)와 제1 부극성 전위(VSN)보다 낮은 절대 전위의 제2 부극성 전위(V FN)가 제1 표시 전극-라인쌍 그룹의 Y 전극 라인들에 교호하게 인가되므로, 제1 표시 전극-라인쌍 그룹의 선택 셀들에서 표시-유지 방전이 일어나지 않는다. 여기에서, 제1 정극성 전위(VSP)보다 낮은 제2 정극성 전위(VFP)와 제1 부극성 전위(VSN )보다 낮은 절대 전위의 제2 부극성 전위(VFN)가 제1 표시 전극-라인쌍 그룹의 Y 전극 라인들에 교호하게 인가됨으로써, 공통 표시-유지 주기(CS4)에서 제1 표시 전극-라인쌍 그룹의 방전이 강화될 수 있다.
이상 설명된 바와 같이, 본 발명에 따른 방전 표시 패널의 구동 방법에 의하면, 각각의 서브-필드에서, 제1 표시 전극-라인쌍 그룹에 대한 어드레싱의 수행이 완료된 후에 제2 표시 전극-라인쌍 그룹에 대한 어드레싱보다 제1 표시 전극-라인쌍 그룹에 대한 표시-유지 방전이 먼저 수행된다. 이에 따라, 방전 셀들이 어드레싱된 후에 다른 XY 전극 라인쌍들이 모두 어드레싱될 때까지 기다리는 대기 시간이 짧아지므로, 어드레싱 주기의 종료 시점에서 시작되는 표시-유지 주기에서 표시-유지 방전의 정확도가 높아질 수 있다.
또한, X 전극 라인들에 기준 전위가 고정적으로 인가되므로, X 전극 라인들의 구동 회로가 필요하지 않는다. 이에 따라, 방전 표시 패널의 구동 회로가 간소화될 수 있다.
본 발명은, 상기 실시예들에 한정되지 않고, 청구범위에서 정의된 발명의 사상 및 범위 내에서 당업자에 의하여 변형 및 개량될 수 있다.
도 1은 본 발명에 따른 방전 표시 패널로서의 3-전극 면방전 방식의 플라즈마 표시 패널의 구조를 보여주는 내부 사시도이다.
도 2는 도 1의 플라즈마 표시 패널의 한 방전 셀의 예를 보여주는 단면도이다.
도 3은 도 1의 플라즈마 표시 패널의 본 발명에 따른 구동 장치를 보여주는 블록도이다.
도 4는 본 발명의 일 실시예에 의한 어드레스-표시 혼합(Address-Display Mixing) 구동 방법을 보여주는 타이밍도이다.
도 5는 본 발명의 또다른 실시예에 의한 어드레스-표시 혼합 구동 방법을 보여주는 타이밍도이다.
도 6은 도 5의 어드레스-표시 혼합 구동 방법에 있어서 제1 서브-필드를 보다 상세히 보여주는 타이밍도이다.
도 7은 도 5의 어드레스-표시 혼합 구동 방법에 있어서 제4 서브-필드를 보다 상세히 보여주는 타이밍도이다.
도 8은 표시 전극 라인쌍들이 제1 및 제2 표시 전극-라인쌍 그룹들로만 그룹화되는 경우에 도 7의 제4 서브-필드에서 각 전극 라인들에 인가되는 구동 신호들의 제1 예를 보여주는 타이밍도이다.
도 9는 도 8의 t2 시점에서의 어느 한 방전 셀의 벽전하 분포를 보여주는 단면도이다.
도 10은 도 8의 t3 시점에서의 어느 한 방전 셀의 벽전하 분포를 보여주는 단면도이다.
도 11은 표시 전극 라인쌍들이 제1 및 제2 표시 전극-라인쌍 그룹들로만 그룹화되는 경우에 도 7의 제4 서브-필드에서 각 전극 라인들에 인가되는 구동 신호들의 제2 예를 보여주는 타이밍도이다.
도 12는 표시 전극 라인쌍들이 제1 및 제2 표시 전극-라인쌍 그룹들로만 그룹화되는 경우에 도 7의 제4 서브-필드에서 각 전극 라인들에 인가되는 구동 신호들의 제3 예를 보여주는 타이밍도이다.
<도면의 주요 부분에 대한 부호의 설명>
1...플라즈마 표시 패널, 10...앞쪽 글라스 기판,
11, 15...유전층, 12...보호층,
13...뒤쪽 글라스 기판, 14...방전 공간,
16...형광층, 17...격벽,
X1, ..., Xn...X 전극 라인들, Y1, ..., Yn...Y 전극 라인들,
AR1, ..., ABm...어드레스 전극 라인들, Xna, Yna...투명 전극 라인들,
Xnb, Ynb...금속 전극 라인들, SF1, ...SF5...서브-필드,
SY1, ..., SY123...Y 전극 구동 신호들, 62...논리 제어부,
SX1, ..., SXn...X 전극 구동 신호들, 63..어드레스 구동부,
SAR1..ABm...표시 데이터 신호들, 65...Y 구동부, 66...영상 처리부.

Claims (10)

  1. X 전극 라인과 Y 전극 라인의 쌍들인 표시 전극 라인쌍들이 나란하게 형성되고, 어드레스 전극 라인들이 상기 표시 전극 라인쌍들과 이격 및 교차되도록 형성되는 방전 표시 패널에 대하여, 복수의 서브-필드들을 단위 프레임에 포함시켜서 시분할 구동에 의하여 계조 표시를 수행하되, 적어도 한 표시 전극 라인쌍이 한 표시 전극-라인쌍 그룹에 포함되도록 상기 표시 전극 라인쌍들을 적어도 제1 및 제2 표시 전극-라인쌍 그룹들로 그룹화하여 구동하는 방전 표시 패널의 구동 방법에 있어서,
    상기 각각의 서브-필드가,
    상기 제1 표시 전극-라인쌍 그룹에 대한 어드레싱 주기,
    상기 제1 표시 전극-라인쌍 그룹에 대한 표시-유지 주기,
    상기 제2 표시 전극-라인쌍 그룹에 대한 어드레싱 주기, 및
    상기 제2 표시 전극-라인쌍 그룹들에 대한 표시-유지 주기를 순차적으로 포함하고,
    상기 X 전극 라인들에 기준 전위가 고정적으로 인가된 상태에서 상기 Y 전극 라인들과 상기 어드레스 전극 라인들에 구동 신호들이 인가되는 방전 표시 패널의 구동 방법.
  2. 제1항에 있어서, 상기 X 전극 라인들에 고정적으로 인가되는 기준 전위가 접지 전위(VG)인 방전 표시 패널의 구동 방법.
  3. 제2항에 있어서, 상기 제1 표시 전극-라인쌍 그룹에 대한 어드레싱 주기에서,
    상기 제1 표시 전극-라인쌍 그룹의 방전 셀들중에서 선택된 방전 셀들에 설정된 벽전위가 생성되는 방전 표시 패널의 구동 방법.
  4. 제2항에 있어서, 상기 제1 표시 전극-라인쌍 그룹에 대한 표시-유지 주기에서,
    상기 제1 표시 전극-라인쌍 그룹의 상기 Y 전극 라인들에 제1 정극성 전위(VSP)와 제1 부극성 전위(VSN)가 교호하게 인가되어, 상기 제1 표시 전극-라인쌍 그룹의 선택 셀들에서 표시-유지 방전이 일어나는 방전 표시 패널의 구동 방법.
  5. 제2항에 있어서, 상기 제2 표시 전극-라인쌍 그룹에 대한 어드레싱 주기에서,
    상기 제2 표시 전극-라인쌍 그룹의 방전 셀들중에서 선택된 방전 셀들에 설정된 벽전위가 생성되는 방전 표시 패널의 구동 방법.
  6. 제2항에 있어서, 상기 제2 표시 전극-라인쌍 그룹들에 대한 표시-유지 주기에서,
    상기 제2 표시 전극-라인쌍 그룹의 상기 Y 전극 라인들에 제1 정극성 전위(VSP)와 제1 부극성 전위(VSN)가 교호하게 인가되어, 상기 제2 표시 전극-라인쌍 그룹의 선택 셀들에서 표시-유지 방전이 일어나고,
    상기 제1 정극성 전위(VSP)보다 낮은 제2 정극성 전위(VFP)와 상기 접지 전위(VG)가 상기 제1 표시 전극-라인쌍 그룹의 상기 Y 전극 라인들에 교호하게 인가되어, 상기 제1 표시 전극-라인쌍 그룹의 선택 셀들에서 표시-유지 방전이 일어나지 않는 방전 표시 패널의 구동 방법.
  7. 제2항에 있어서, 상기 제2 표시 전극-라인쌍 그룹들에 대한 표시-유지 주기에서,
    상기 제2 표시 전극-라인쌍 그룹의 상기 Y 전극 라인들에 제1 정극성 전위(VSP)와 제1 부극성 전위(VSN)가 교호하게 인가되어, 상기 제2 표시 전극-라인쌍 그룹의 선택 셀들에서 표시-유지 방전이 일어나고,
    상기 접지 전위(VG)가 상기 제1 표시 전극-라인쌍 그룹의 상기 Y 전극 라인들에 인가되어, 상기 제1 표시 전극-라인쌍 그룹의 선택 셀들에서 표시-유지 방전이 일어나지 않는 방전 표시 패널의 구동 방법.
  8. 제2항에 있어서, 상기 제2 표시 전극-라인쌍 그룹들에 대한 표시-유지 주기에서,
    상기 제2 표시 전극-라인쌍 그룹의 상기 Y 전극 라인들에 제1 정극성 전위(VSP)와 제1 부극성 전위(VSN)가 교호하게 인가되어, 상기 제2 표시 전극-라인쌍 그룹의 선택 셀들에서 표시-유지 방전이 일어나고,
    상기 제1 정극성 전위(VSP)보다 낮은 제2 정극성 전위(VFP)와 상기 제1 부극성 전위(VSN)보다 낮은 절대 전위의 제2 부극성 전위(VFN)가 상기 제1 표시 전극-라인쌍 그룹의 상기 Y 전극 라인들에 교호하게 인가되어, 상기 제1 표시 전극-라인쌍 그룹의 선택 셀들에서 표시-유지 방전이 일어나지 않는 방전 표시 패널의 구동 방법.
  9. 제2항에 있어서,
    상기 제1 및 제2 표시 전극-라인쌍 그룹들에 대한 공통 표시-유지 주기가 상기 각각의 서브-필드의 계조 가중값에 따라 선택적으로 포함되는 방전 표시 패널의 구동 방법.
  10. 제9항에 있어서, 상기 공통 표시-유지 주기에서,
    상기 제1 및 제2 표시 전극-라인쌍 그룹들의 상기 Y 전극 라인들에 제1 정극성 전위(VSP)와 제1 부극성 전위(VSN)가 교호하게 인가되어, 상기 제1 및 제2 표시 전극-라인쌍 그룹들의 선택 셀들에서 표시-유지 방전이 일어나는 방전 표시 패널의 구동 방법.
KR1020040050496A 2004-06-30 2004-06-30 어드레스-표시 혼합에 의한 방전 표시 패널의 구동 방법 KR100537622B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040050496A KR100537622B1 (ko) 2004-06-30 2004-06-30 어드레스-표시 혼합에 의한 방전 표시 패널의 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040050496A KR100537622B1 (ko) 2004-06-30 2004-06-30 어드레스-표시 혼합에 의한 방전 표시 패널의 구동 방법

Publications (1)

Publication Number Publication Date
KR100537622B1 true KR100537622B1 (ko) 2005-12-19

Family

ID=37306786

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040050496A KR100537622B1 (ko) 2004-06-30 2004-06-30 어드레스-표시 혼합에 의한 방전 표시 패널의 구동 방법

Country Status (1)

Country Link
KR (1) KR100537622B1 (ko)

Similar Documents

Publication Publication Date Title
US7339556B2 (en) Method for driving discharge display panel based on address-display mixed scheme
KR20030082731A (ko) 디스플레이 유지 펄스의 폭이 변하는 플라즈마 디스플레이패널의 구동 방법
KR100502358B1 (ko) 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법
KR100581873B1 (ko) 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법
KR100603316B1 (ko) 어드레스-표시 혼합에 의한 방전 표시 패널의 구동 방법
KR100537622B1 (ko) 어드레스-표시 혼합에 의한 방전 표시 패널의 구동 방법
KR100581876B1 (ko) 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법
KR100603309B1 (ko) 효율적 어드레싱을 위한 방전 표시 패널의 구동 방법
KR100581887B1 (ko) 어드레스-표시 혼합에 의한 방전 표시 패널의 구동 방법
KR100509608B1 (ko) 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동방법
KR100490557B1 (ko) 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법
KR100509607B1 (ko) 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법
KR20050007903A (ko) 어드레스 전극 라인들이 전기적으로 플로팅되는 플라즈마디스플레이 패널의 리셋팅 방법, 및 이 리셋팅 방법을사용한 플라즈마 디스플레이 패널의 구동 방법
KR100829749B1 (ko) 효과적인 어드레싱을 위한 방전 디스플레이 패널의 구동방법
US20050083264A1 (en) Method of driving flat-panel display (FPD) on which gray-scale data are efficiently displayed
US7372431B2 (en) Method for driving discharge display panel by address-display mixing
KR100502359B1 (ko) 어드레스-표시 혼합에 의한 방전 표시 패널의 구동 방법및 그 장치
KR100581877B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR100502356B1 (ko) 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법
KR100719565B1 (ko) 저계조 디스플레이의 선형성이 증진되는 방전 디스플레이패널의 구동 방법
US20050093778A1 (en) Panel driving method and apparatus
KR20070094093A (ko) 유지 펄스가 전기적인 플로팅의 영역을 포함하는 방전디스플레이 패널의 구동 방법
KR20050106550A (ko) 효율적인 리셋팅이 수행되는 방전 디스플레이 패널의 구동방법
KR20050111909A (ko) 효율적인 리셋팅이 수행되는 방전 디스플레이 패널의 구동방법
KR20080006887A (ko) 디스플레이-데이터 펄스들의 전위가 변하는 방전디스플레이 패널의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081127

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee