KR100536710B1 - Noise prevention apparatus of high digital signal - Google Patents
Noise prevention apparatus of high digital signal Download PDFInfo
- Publication number
- KR100536710B1 KR100536710B1 KR10-2003-0035085A KR20030035085A KR100536710B1 KR 100536710 B1 KR100536710 B1 KR 100536710B1 KR 20030035085 A KR20030035085 A KR 20030035085A KR 100536710 B1 KR100536710 B1 KR 100536710B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- horizontal
- synchronous
- sync
- vertical
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/015—High-definition television systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/44—Colour synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
- H04N9/78—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter
Abstract
본 발명은 에이치(High Definition, 이하 HD라함) 신호 왜곡 방지 장치에 관한 것으로, 외부 주변 기기로부터 480i/480p/720p/1080i의 디지털 신호 중 CVBS/480i/480p와, 수평/수직(H/V)-동기 신호를 분리하며, 분리된 수평(H)-동기 신호 중에서 720p : 44.96khz, 1080i : 33.72khz 만을 빨강(R)/녹색(G)/파랑(B) 메트릭스 & 검출부에 출력하는 동기 분리기 & 수평(H)-동기 검출부와, 동기 분리기 & 수평(H)-동기 검출부에 의해 분리된 720p/1080i 만을 출력하도록 제어함과 동시에 수평/수직(H/V)-동기 신호 스위칭을 제어하는 마이크로 컨트롤러와, 마이크로 컨트롤러의 스위칭 제어에 따라 동기 분리기 & 수평(H)-동기 검출부에 의해 분리된 수평/수직(H/V)-동기 신호와 스케일러 & 디-인터레이스로부터 제공된 수평/수직(H/V)-동기 신호를 스위칭하는 동기 스위치를 포함한다. 따라서, 소비자가 입력 잭에 어떤 신호를 입력하여도 화면이 출력되며, 또한 입력된 신호 중 HD 신호인 720p/1080i 신호에 대하여 화질이 떨어지는 것을 방지할 수 있는 효과가 있다.The present invention relates to a high definition (HD) signal distortion prevention device, CVBS / 480i / 480p of the 480i / 480p / 720p / 1080i digital signal from the external peripheral, and horizontal / vertical (H / V) -Separating synchronous signal, and outputting 720p: 44.96khz, 1080i: 33.72khz out of red (R) / green (G) / blue (B) matrix & detection unit among the separated horizontal (H)-synchronous signals Microcontroller controlling horizontal / vertical (H / V) -synchronous signal switching while controlling to output only 720p / 1080i separated by the horizontal (H) -sync detector, sync separator & horizontal (H) -sync detector And the horizontal / vertical (H / V) provided from the horizontal / vertical (H / V) -sync signal and the scaler & de-interlace separated by the synchronous separator & horizontal (H) -sync detector according to the microcontroller switching control. A synchronous switch for switching the synchronous signal. Therefore, the screen is output even when a consumer inputs any signal to the input jack, and the image quality can be prevented from being degraded with respect to the 720p / 1080i signal, which is an HD signal, among the input signals.
Description
본 발명은 에이치(High Definition, 이하 HD라함) 신호 왜곡 방지 장치에 관한 것으로, 특히 HD 신호, 즉 휘도(Luma 혹은 Brightness, 이하 Y라함), 휘도와 파랑간의 신호 차(Pb), 휘도와 빨강간의 신호차(Pr) 신호 중 휘도(Y) 신호에서 수평(Horizontality, 이하 H라함)-동기(sync)를 분리하여 곧바로 빨강(Red, 이하 R이라함)/녹색(Green, 이하 G라함)/파랑(Blue, 이하 B라함) 메트릭스 프로세싱을 거쳐 화질의 왜곡을 방지할 수 있도록 하는 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device for preventing H. signal distortion, and in particular, an HD signal, that is, luminance (Luma or Brightness, hereinafter referred to as Y), signal difference Pb between luminance and blue, and luminance and red. Among the signal difference (Pr) signals, horizontal (Horizontality, hereinafter referred to as H) and synchronous (sync) are separated from the luminance (Y) signal and immediately red (called Red, hereinafter referred to as R), green (called hereinafter called G), and blue (Blue, hereinafter referred to as B) The present invention relates to a device capable of preventing distortion of an image quality through matrix processing.
통상적으로, 도 1은 아날로그 신호가 포함된 디지털 신호 처리 기술 블록 다이어그램에 대하여 도시한 도면이다.1 is a block diagram of a digital signal processing technology block diagram including an analog signal.
즉, 도 1a를 참조하면, 아날로그 신호를 포함하여 480i/480p/720p/1080i의 디지털 신호를 크로마 디코더(S1)를 통해 스케일러 & 디-인터레이스(Scaler & De-interlace)(S2) 프로세싱을 거쳐 HD 신호, 즉 720p/1080i 신호를 다운 변환을 수행한 후, 다시 업 변환하여 최종 프로세싱인 R/G/B 메트릭스 & 검출부(S3)로 입력되는 것이다.That is, referring to FIG. 1A, a digital signal of 480i / 480p / 720p / 1080i including an analog signal is subjected to Scale & De-interlace (S2) processing through a chroma decoder S1. After down-converting the signal, that is, 720p / 1080i signal, it is up-converted again and input to the final processing R / G / B matrix & detector S3.
이러한 경우, 다운 변환과 업 변환을 거치면서 화질의 왜곡이 발생하여 원래 신호가 최종인 R/G/B 메트릭스 & 검출부(S3) 프로세싱에 도달할 때는 화질에 관계되는 피킹과 칼러 등이 손상되는 경우의 프로세싱을 거치게 되는 문제점이 있다.In this case, image quality distortion occurs during down-conversion and up-conversion, and when the original signal reaches the final R / G / B matrix & detection unit (S3) processing, the peaking and color related to the image quality are damaged. There is a problem going through the processing.
또한, 도 1b를 참조하면, 480p/720p/1080i 신호는 크로마 디코더(chroma decoder)(S1)로 입력되는 것이 아니라, 바로 R/G/B 메트릭스 & 검출부(S3) 프로세싱으로 입력되는 경우로서, 이 경우에는 외부 입력 잭(jack)에 480i 입력과 480p/720p/1080i 입력을 분리해야 하는 문제점이 있다.In addition, referring to FIG. 1B, the 480p / 720p / 1080i signal is not input to the chroma decoder S1 but is directly input to the R / G / B matrix & detection unit S3 processing. In this case, there is a problem in that the 480i input and the 480p / 720p / 1080i input must be separated from the external input jack.
따라서, 본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로, 그 목적은 HD 신호, 즉 휘도(Y), Pb, Pr 신호 중 Y 신호에서 H-도이(sync)를 분리하여 스케일러 & 디-인터레이스(Scaler & De-interlace) 프로세싱을 거치지 않고, 곧바로 R/G/B 메트릭스 프로세싱을 거쳐 화질의 왜곡을 방지할 수 있도록 하는 HD 신호 왜곡 방지 장치를 제공함에 있다.Accordingly, the present invention has been made to solve the above-described problem, and its object is to scale and de-interlace HD signals, i.e., separate H-degrees (sync) from Y signals among luminance (Y), Pb, and Pr signals. (Scaler & De-interlace) Rather than going through processing, R / G / B metrics processing provides HD signal distortion prevention device that can prevent distortion of image quality.
상술한 목적을 달성하기 위한 본 발명에서 HD 신호 왜곡 방지 장치는 외부 주변 기기로부터 480i/480p/720p/1080i의 디지털 신호 중 CVBS/480i/480p와, 수평/수직(H/V)-동기 신호를 분리하며, 분리된 수평(H)-동기 신호 중에서 720p : 44.96khz, 1080i : 33.72khz 만을 빨강(R)/녹색(G)/파랑(B) 메트릭스 & 검출부에 출력하는 동기 분리기 & 수평(H)-동기 검출부와, 동기 분리기 & 수평(H)-동기 검출부에 의해 분리된 720p/1080i 만을 출력하도록 제어함과 동시에 수평/수직(H/V)-동기 신호 스위칭을 제어하는 마이크로 컨트롤러와, 마이크로 컨트롤러의 스위칭 제어에 따라 동기 분리기 & 수평(H)-동기 검출부에 의해 분리된 수평/수직(H/V)-동기 신호와 스케일러 & 디-인터레이스로부터 제공된 수평/수직(H/V)-동기 신호를 스위칭하는 동기 스위치를 포함하는 것을 특징으로 한다.In the present invention for achieving the above object, the HD signal distortion prevention device is a horizontal / vertical (H / V) -synchronous signal and the CVBS / 480i / 480p of the 480i / 480p / 720p / 1080i digital signal from an external peripheral device Synchro & H which outputs only 720p: 44.96khz and 1080i: 33.72khz out of the red (R) / green (G) / blue (B) matrix & detection unit. A microcontroller for controlling horizontal / vertical (H / V) -synchronous signal switching while controlling to output only 720p / 1080i separated by a synchronous detector, a synchronous separator & a horizontal (H) -synchronous detector The horizontal / vertical (H / V) -synchronous signal separated by the synchronous separator & the horizontal (H) -sync detector and the horizontal / vertical (H / V) -synchronous signal provided from the scaler & de-interlace according to the switching control of the It characterized in that it comprises a synchronous switch for switching.
이하, 첨부된 도면을 참조하여 본 발명에 따른 일 실시 예를 상세하게 설명하기로 한다.Hereinafter, an embodiment according to the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명에 따른 HD 신호 왜곡 방지 장치에 대한 블록 구성도로서, 동기 분리기 & H-동기 검출부(10)와, 크로마 디코더(15)와, 스케일러 & 디-인터레이스(17)와, 마이크로 컨트롤러(20)와, 동기 스위칭(30)과, R/G/B 메트릭스 & 검출부(40)를 포함한다.2 is a block diagram of an apparatus for preventing HD signal distortion according to the present invention, which includes a synchronous separator & H-sync detector 10, a chroma decoder 15, a scaler & de-interlace 17, and a microcontroller. 20, synchronous switching 30, and R / G / B matrix & detector 40.
동기 분리기 & H-동기 검출부(10)는 외부 주변 기기(예로, 셋탑 박스(set top box)로부터 디지털 신호 규격인 480i/480p/720p/1080i의 디지털 신호 중 휘도(Y) 신호 및 CVBS/480i/480p를 분리하여 크로마 디코더(15)에 제공하며, 분리하고 남은 수평/수직(Horizontality/Verticality, 이하, H/V라함)-동기 신호를 동기 스위칭(30)에 제공한다.The sync separator & H-sync detector 10 is a luminance (Y) signal and a CVBS / 480i / among digital signals of the digital signal standard 480i / 480p / 720p / 1080i from an external peripheral device (for example, a set top box). The 480p is separated and provided to the chroma decoder 15, and the remaining horizontal / vertical (HorV) (hereinafter referred to as H / V) -synchronous signal is provided to the synchronous switching 30.
크로마 디코더(15)는 동기 분리기 & H-동기 검출부(10)로부터 제공된 휘도(Y) 신호 및 CVBS/480i/480p중 Y 및 색(Color, 이하 C라함)를 스케일러 & 디-인터레이스(17)에 제공한다.The chroma decoder 15 transmits the Y signal and the color of the CVBS / 480i / 480p from the sync separator & H-sync detector 10 to the scaler & de-interlace 17. to provide.
스케일러 & 디-인터레이스(17)는 크로마 디코더(15)로부터 제공된 휘도(Y) 및 색(C) 신호에서 H/V-동기 신호만을 동기 스위칭(30)에 제공하며, 제공하고 남은 Y, Pb, Pr 신호를 R/G/B 메트릭스 & 검출부(40)에 제공한다.The scaler & de-interlace 17 provides only the H / V-sync signal to the synchronous switching 30 in the luminance (Y) and color (C) signals provided from the chroma decoder 15, and provides the remaining Y, Pb, The Pr signal is provided to the R / G / B matrix & detector 40.
마이크로 컨트롤러(20)는 동기 분리기 & H-동기 검출부(10)에 의해 분리된 H-동기 신호에서 각각의 주파수, 즉 H-동기 주파수(CVBS : 15.734khz, 480i : 15.734khz, 480p : 31.46khz, 720p : 44.96khz, 1080i : 33.72khz) 중에서 720p : 44.96khz, 1080i : 33.72khz 만을 출력하도록 제어함과 동시에 동기 스위칭(30)으로 H/V-동기 신호 스위칭 제어를 수행한다. 또한, 마이크로 컨트롤러(20)는 입력된 신호와 동기를 맞추기 위해 입력된 신호에 맞게 스위칭 로직(switching logic)을 R/G/B 메트릭스 & 검출부(40)로 출력하여 동기를 맞춘다.The microcontroller 20 performs each frequency, i.e., H-sync frequency (CVBS: 15.734khz, 480i: 15.734khz, 480p: 31.46khz, in the H-sync signal separated by the sync separator & H-sync detector 10). 720p: 44.96khz, 1080i: 33.72khz) controls to output only 720p: 44.96khz, 1080i: 33.72khz, and performs H / V-synchronous signal switching control with synchronous switching 30. In addition, the microcontroller 20 outputs switching logic to the R / G / B matrix & detection unit 40 to synchronize the input signal in order to synchronize the input signal.
여기서, 480i : L/L, 480p : L/H, 720p : H/L, 1080i : H/H 이 스위칭 로직과 입력된 신호의 동기가 맞을 때, 정상적으로 화면이 출력되는 것이다. Here, 480i: L / L, 480p: L / H, 720p: H / L, 1080i: H / H are normally displayed when the switching logic is synchronized with the input signal.
동기 스위칭(30)은 마이크로 컨트롤러(20)의 스위칭 제어에 따라 동기분리기 & H-동기 검출부(10)에 의해 분리된 H/V-동기 신호와 스케일러 & 디-인터레이스(17)로부터 제공된 H/V-동기 신호를 스위칭하여 R/G/B 메트릭스 & 검출부(40)로 입력한다.The synchronous switching 30 is the H / V-sync signal separated by the synchronous separator & H-sync detector 10 and the H / V provided from the scaler & de-interlace 17 according to the switching control of the microcontroller 20. -Synchronize the synchronous signal and input it to the R / G / B matrix & detector 40.
상기에서 설명한 바와 같이, 본 발명은 HD 신호, 즉 휘도(Y), Pb, Pr 신호 중 Y 신호에서 H-동기(sync)를 분리하여 스케일러 & 디-인터레이스(Scaler & De-interlace) 프로세싱을 거치지 않고, 곧바로 R/G/B 메트릭스 프로세싱을 거침으로써, 소비자가 입력 잭에 어떤 신호를 입력하여도 화면이 출력되며, 또한 입력된 신호 중 HD 신호인 720p/1080i 신호에 대하여 화질이 떨어지는 것을 방지할 수 있는 효과가 있다.As described above, the present invention separates the H-sync from the HD signal, that is, the Y signal among the luminance (Y), Pb, and Pr signals, and undergoes scaler & de-interlace processing. By immediately performing R / G / B matrix processing, the screen is displayed no matter what signal is input by the consumer to the input jack, and also the image quality of the 720p / 1080i signal, which is an HD signal, is prevented from being degraded. It can be effective.
도 1은 종래 아날로그 신호가 포함된 디지털 신호 처리 기술 블록 다이어그램에 대하여 도시한 도면이며,1 is a block diagram of a digital signal processing technology block diagram including a conventional analog signal,
도 2는 본 발명에 따른 HD 신호 왜곡 방지 장치에 대한 블록 구성도이다. 2 is a block diagram of an HD signal distortion prevention apparatus according to the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
10 : 동기 분리기 & H-동기 검출부 15 : 크로마 디코더10: synchronous separator & H-sync detector 15: chroma decoder
17 : 스케일러 & 디-인터레이스 20 : 마이크로 컨트롤러17 Scaler & De-Interlace 20 Microcontroller
30 : 동기 스위칭 40 : R/G/B 메트릭스 & 검출부30: synchronous switching 40: R / G / B matrix & detector
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0035085A KR100536710B1 (en) | 2003-05-31 | 2003-05-31 | Noise prevention apparatus of high digital signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0035085A KR100536710B1 (en) | 2003-05-31 | 2003-05-31 | Noise prevention apparatus of high digital signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040103157A KR20040103157A (en) | 2004-12-08 |
| KR100536710B1 true KR100536710B1 (en) | 2005-12-14 |
Family
ID=37379312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0035085A KR100536710B1 (en) | 2003-05-31 | 2003-05-31 | Noise prevention apparatus of high digital signal |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100536710B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05300405A (en) * | 1992-04-21 | 1993-11-12 | Matsushita Electric Ind Co Ltd | Luminance modulation circuit |
| JPH08111822A (en) * | 1994-10-13 | 1996-04-30 | Toshiba Corp | Television receiver |
| KR20040059521A (en) * | 2002-12-27 | 2004-07-06 | 삼익전자공업 주식회사 | Electric bulletin board for processing image with variety characteristic and scaling |
| KR20040084390A (en) * | 2003-03-28 | 2004-10-06 | 주식회사 네오텍 | Scan converter of video signal |
-
2003
- 2003-05-31 KR KR10-2003-0035085A patent/KR100536710B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05300405A (en) * | 1992-04-21 | 1993-11-12 | Matsushita Electric Ind Co Ltd | Luminance modulation circuit |
| JPH08111822A (en) * | 1994-10-13 | 1996-04-30 | Toshiba Corp | Television receiver |
| KR20040059521A (en) * | 2002-12-27 | 2004-07-06 | 삼익전자공업 주식회사 | Electric bulletin board for processing image with variety characteristic and scaling |
| KR20040084390A (en) * | 2003-03-28 | 2004-10-06 | 주식회사 네오텍 | Scan converter of video signal |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040103157A (en) | 2004-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100351816B1 (en) | Apparatus for conversing format | |
| US6262772B1 (en) | Method and apparatus for preventing display screen burn-in | |
| US7982810B2 (en) | Panel-type image display device and liquid crystal television | |
| US20050168483A1 (en) | Device and method for processing video signal | |
| KR20050000956A (en) | Apparatus for converting video format | |
| KR20050001057A (en) | Apparatus and method for displaying double picture at the same time | |
| US8358379B1 (en) | Post processing displays with on-screen displays | |
| KR100536710B1 (en) | Noise prevention apparatus of high digital signal | |
| EP1492335B1 (en) | Video signal processing apparatus | |
| US7023494B2 (en) | Image signal recovering apparatus for converting composite signal and component signal of main picture and sub picture into digital signals | |
| JP2003323168A (en) | Projector | |
| JP2006227442A (en) | Video signal processor and video display device equipped therewith | |
| KR20040084390A (en) | Scan converter of video signal | |
| KR200318449Y1 (en) | Scan converter of video signal | |
| KR20090085177A (en) | Display apparatus comprising scart terminal for both analog rgb and yuv format video signal | |
| KR100710255B1 (en) | Image format converting method | |
| KR100767861B1 (en) | Apparatus and method for processing input video data in display device | |
| KR20000046152A (en) | Apparatus for converting image signal | |
| JP5630843B2 (en) | Video signal monitoring device and video display device | |
| KR100220698B1 (en) | Apparatus for automatically converting video modes | |
| KR20000034341A (en) | Apparatus of hd and ntsc video signals for hdtv | |
| KR100254408B1 (en) | Video processing circuit for hdtv | |
| JP2014103602A (en) | Video display device | |
| JPH089284A (en) | Television display method | |
| JPH07264507A (en) | Wide aspect television display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081201 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |