KR100532750B1 - Threshold voltage simulation method for semiconductor - Google Patents
Threshold voltage simulation method for semiconductor Download PDFInfo
- Publication number
- KR100532750B1 KR100532750B1 KR10-2003-0006850A KR20030006850A KR100532750B1 KR 100532750 B1 KR100532750 B1 KR 100532750B1 KR 20030006850 A KR20030006850 A KR 20030006850A KR 100532750 B1 KR100532750 B1 KR 100532750B1
- Authority
- KR
- South Korea
- Prior art keywords
- threshold voltage
- trap
- equation
- program
- oxide film
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
Abstract
본 발명은 반도체의 문턱 전압 예측방법에 관한 것으로, 양자 트랩 디바이스인 SONOS 소자의 프로그램 시 문턱 전압을 예측하는 모델을 구현하여 실리콘 웨이퍼상에서 시뮬레이션을 통해 터널 산화막, 트랩 질화막, 블록 산화막, 프로그램전 문턱 전압, 온도, 질화막 트랩 에너지 준위, 질화막 트랩 밀도 등의 변화에 따른 문턱 전압의 변화를 정확하게 예측한다. 따라서, SONOS 소자 개발 기간을 획기적으로 단축시킬 수 있으며, 또한 SONOS 소자 개발에 소요되는 단가를 획기적으로 감소시킬 수 있는 효과가 있다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for predicting the threshold voltage of a semiconductor. A tunnel oxide film, a trap nitride film, a block oxide film, and a pre-programmable threshold voltage are implemented through simulation on a silicon wafer by implementing a model for predicting a threshold voltage during programming of a SONOS device, which is a quantum trap device. The change in the threshold voltage according to the change of the temperature, the nitride trap energy level, and the nitride trap density is accurately predicted. Therefore, the development period of the SONOS device can be significantly shortened, and the cost of developing the SONOS device can be drastically reduced.
Description
본 발명은 반도체의 문턱 전압(threshold voltage) 예측방법에 관한 것으로, 특히 양자 트랩 디바이스인 에스오엔오에스(poly Silicon Oxide Nitride Oxide Silicon, SONOS) 소자의 프로그램 시 문턱 전압을 정확하게 예측할 수 있도록 하는 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for predicting a threshold voltage of a semiconductor, and more particularly, to a method for accurately predicting a threshold voltage during programming of a quantum trap device, polysilicon oxide nitride oxide silicon (SONOS). will be.
통상적으로, 양자 트랩 디바이스는 nvSRAM 또는 차세대 플래쉬 메모리 소자로 주목을 받고 있는 에스오엔오에스(poly Silicon Oxide Nitride Oxide Silicon, SONOS) 구조를 많이 사용하고 있다.Typically, quantum trap devices use a lot of polysilicon oxide Nitride Oxide Silicon (SONOS) structures that are attracting attention as nvSRAM or next-generation flash memory devices.
즉, SONOS 소자의 프로그램 시 문턱 전압 변화를 수학적으로 모델링하기 위해 게이트 쪽에 높은 양 전압을 인가해주면 실리콘 기판 표면의 전자들이 터널 산화막을 터널링하여 트랩 질화막의 전도대(conduction band)를 따라 이동하면서 질화막내에 존재하는 트랩 사이트에 전자들이 트랩되고, 이런 트랩된 전자들이 SONOS 소자의 플랫 밴드 전압(flat-band voltage)을 변화시켜 문턱전압을 증가시키게 되는 것이다. That is, when a positive voltage is applied to the gate side to mathematically model the threshold voltage change during programming of the SONOS device, electrons on the surface of the silicon substrate tunnel in the tunnel oxide layer and move along the conduction band of the trap nitride layer, thereby being present in the nitride layer. The electrons are trapped at the trap site, and the trapped electrons change the flat-band voltage of the SONOS device to increase the threshold voltage.
현재까지 SONOS 소자의 프로그램 문턱 전압을 시뮬레이션 하는 모델로 "scaling of multidielectric nonvolatile sonos memory structrues(margaret l.french and marvin h.white, 이하, white 모델이라 함)" 라는 논문에서 제안된 수학적 모델이 많이 받아들여지고 있다. To date, a model that simulates the program threshold voltage of a SONOS device has received a number of mathematical models proposed in the paper "scaling of multidielectric nonvolatile sonos memory structrues" (margaret l.french and marvin h.white). It is getting in.
수학식 1은 white 모델(S1)의 수학적 모델링을 나타낸 것으로, 일정 시간(t) 후에 SONOS 소자의 프로그램 문턱 전압의 증가량을 구할 수 있다.Equation 1 shows mathematical modeling of the white model S1. After a predetermined time t, an increase in the program threshold voltage of the SONOS device may be obtained.
여기서, 수학식 1의 약어 풀이는 다음과 같다.Here, the abbreviation of Equation 1 is as follows.
-다음--next-
그리고, 수학식 2에 의해 일정시간(t) 후에 SONOS 소자의 프로그램 문턱 전압을 구할 수 있다.The program threshold voltage of the SONOS device can be obtained after a predetermined time t by Equation 2.
다시 말해서, white 모델(S1)의 경우, 첫 번째로 프로그램 시 인가된 전압에 의해 터널 산화막을 터널링한 전자들이 질화막의 전도대를 따라 이동하면서 질화막 내의 트랩 사이트에 모두 트랩되지만, 실제 SONOS 소자를 측정해보면 프로그램시 게이트에 터널링 전류가 흐르므로 터널링한 전자들이 모두 질화막의 트랩 사이트에 모두 트랩되지 않고 터널링된 전자들 중 일부만 트랩되는 단점이 있다. In other words, in the case of the white model (S1), electrons tunneling the tunnel oxide film by the first voltage applied during programming are all trapped at the trap site in the nitride film while moving along the conduction band of the nitride film. Since the tunneling current flows through the gate during programming, not all the tunneled electrons are trapped at the trap site of the nitride layer, but only some of the tunneled electrons are trapped.
그리고, 두 번째로, 프로그램 시 SONOS 소자의 문턱 전압을 변화시키는 요소로 오직 실리콘 기판에서 질화막으로 주입되는 변경된 F/N 터널링 전류만 고려되는 단점이 있다. And secondly, only the modified F / N tunneling current injected into the nitride film from the silicon substrate is considered as an element that changes the threshold voltage of the SONOS device during programming.
다음으로, 도 1은 white 모델식을 이용하여 SONOS 프로그램 문턱 전압을 시뮬레이션한 도면으로, 실제 측정값(S2)과 상당히 많은 차이가 남아 있어 현재의 white 모델(S1)을 가지고는 신뢰성 있는 결과를 얻을 수밖에 없는 문제점이 있다.Next, FIG. 1 is a diagram simulating a SONOS program threshold voltage using a white model equation, and since there is a considerable difference from the actual measured value S2, a reliable result is obtained with the current white model S1. There is only a problem.
따라서, 본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로, 그 목적은 양자 트랩 디바이스인 SONOS 소자의 프로그램 시 문턱 전압을 예측하는 모델을 구현하여 실리콘 웨이퍼상에서 시뮬레이션을 통해 터널 산화막, 트랩 질화막, 블록 산화막, 프로그램전 문턱 전압, 온도, 질화막 트랩 에너지 준위, 질화막 트랩 밀도 등의 변화에 따른 문턱 전압의 변화를 정확하게 예측할 수 있도록 하는 반도체의 문턱 전압 예측방법을 제공함에 있다. Accordingly, the present invention has been made to solve the above-described problems, the object of which is to implement a model for predicting the threshold voltage when programming a SONOS device, which is a quantum trap device through the simulation on the silicon wafer tunnel oxide film, trap nitride film, block The present invention provides a method of predicting a threshold voltage of a semiconductor device for accurately predicting a change in a threshold voltage according to a change in an oxide film, a pre-programmable threshold voltage, a temperature, a nitride trap energy level, and a nitride trap density.
이러한 목적을 달성하기 위한 본 발명에서 반도체의 문턱 전압 예측방법은 In the present invention for achieving the above object, the threshold voltage prediction method of a semiconductor
시간에 따른 터널 산화막내의 전계를 수학식 8The electric field in the tunnel oxide film with time
을 통해 계산하며, Is calculated through
수학식 9 Equation 9
를 통해 시간에 따른 SONOS 소자의 프로그램 문턱 전압의 변화량을 구하며,Obtain the amount of change in the program threshold voltage of the SONOS device over time through
수학식 10Equation 10
을 통해 시간에 따른 SONOS 소자의 프로그램 문턱 전압을 구하는 것을 특징으로 한다. It is characterized by obtaining the program threshold voltage of the SONOS device over time.
이하, 첨부된 도면을 참조하여 본 발명의 구성 및 동작에 대하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the configuration and operation of the present invention.
도 2는 본 발명에 따른 SONOS 프로그램 문턱 전압 시뮬레이션 모델 수식을 이용하여 수치해석으로 시뮬레이션한 결과(S3) 도면으로, 시뮬레이션된 결과와 실제 측정된 결과가 거의 동일함을 확인할 수 있다. 2 is a simulation result (S3) of the numerical simulation using the SONOS program threshold voltage simulation model equation according to the present invention. It can be seen that the simulated results and the actual measured results are almost the same.
즉, 본 발명에 따른 SONOS 프로그램 문턱 전압 시뮬레이션 모델을 수학식으로 표현한 것이다.That is, the SONOS program threshold voltage simulation model according to the present invention is represented by the equation.
보다 상세하게 설명하면, 수학식 3은 가장 기본이 되는 것으로, 시간에 따른 터널 산화막내의 전계 변화는 질화막 내에 존재하는 트랩 사이트에 트랩되는 전하의 시간에 따른 변화량과 동일하다.In more detail, Equation 3 is the most basic, and the electric field change in the tunnel oxide film with time is equal to the amount of change in the charge trapped at the trap site existing in the nitride film.
그리고, 수학식 4는 질화막내에 존재하는 트랩 사이트에 트랩될 수 있는 모든 요소를 나타낸 것으로, 크게 두개 항으로 분류할 수 있다. Equation 4 shows all elements that can be trapped in the trap site existing in the nitride film, and can be largely classified into two terms.
먼저, 실리콘 기판에서 전자들이 인가된 전계에 의해 변경된 F/N 터널링하는 것과 트랩 보조 터널링(trap-assisted tunneling)하는 것을 합한 수학식 6에 터널링한 전자들이 질화막 트랩 사이트에 트랩될 확률 수학식 5를 곱한 항과 프로그램전 질화막에 트랩되어 있던 정공들이 인가된 전계에 의해 풀레 프랭클 에미션(poole frenkel emission)되어 터널링되어 질화막의 전도대에 들어온 전자와 재결합(recombination) 하거나 실리콘 기판으로 역터널링(back tunneling)하는 항을 수학식 7로 이루어져 있다.First, Equation 6, which combines F / N tunneling and trap-assisted tunneling modified by an applied electric field in a silicon substrate, is expressed by Equation 5, in which probability tunneled electrons are trapped at the nitride trap site. The multiplication term and the holes trapped in the nitride film are pooled frenkel emission by an applied electric field, tunneled and recombined with electrons entering the conduction band of the nitride film, or back tunneling to the silicon substrate. The term consists of (7).
여기서, 터널링된 전자들이 질화막 트랩 사이트에 트랩될 확률은 질화막내의 트랩 사이트 밀도와 트랩 사이트에 전자들이 얼마나 트랩되었는지에 따른 함수로 이루어져 있는 것으로, 수학식 5를 참조한다. Here, the probability that the tunneled electrons are trapped in the nitride trap site is a function of the trap site density in the nitride film and how much electrons are trapped in the trap site.
다시 말해서, 수학식 3에 수학식 4,5,6,7을 대입하면, 최종적으로 수학식 8이 얻어진다.In other words, when Equations 4, 5, 6, and 7 are substituted into Equation 3, Equation 8 is finally obtained.
수학식 8의 미분방정식을 풀어 시간에 따른 터널 산화막내의 전계를 구하면, 수학식 9에 의해 시간에 따른 SONOS 소자의 프로그램 문턱 전압의 변화량을 구할 수 있다.By solving the differential equation of Equation 8 to obtain the electric field in the tunnel oxide film with time, the amount of change in the program threshold voltage of the SONOS device with time can be obtained by Equation 9.
수학식 10에 의해 시간에 따른 SONOS 소자의 프로그램 문턱 전압을 구할 수 있다.Using Equation 10, the program threshold voltage of the SONOS device over time can be obtained.
따라서, 수학식 8의 미분 방정식만 풀기만 하면, 프로그램 시간에 따른 SONOS 소자의 프로그램 문턱 전압을 쉽게 구할 수 있는데, 수학식 8의 미분 방정식은 아날라이지컬(analytical)한 식이 아니기 때문에 수치해석으로만 풀 수 있는 것이다. Therefore, simply solving the differential equation of Equation 8, the program threshold voltage of the SONOS device according to the program time can be easily obtained. The differential equation of Equation 8 is not an analytical equation, It can only be solved.
여기서, 수학식 3 내지 수학식 10의 약어 풀이는 다음과 같다.Here, the abbreviations of Equations 3 to 10 are as follows.
-다음--next-
상기와 같이 설명한 본 발명은 양자 트랩 디바이스인 SONOS 소자의 프로그램 시 문턱 전압을 예측하는 모델을 구현하여 실제 실리콘 웨이퍼상에서 시뮬레이션을 통해 터널 산화막, 트랩 질화막, 블록 산화막, 프로그램전 문턱 전압, 온도, 질화막 트랩 에너지 준위, 질화막 트랩 밀도 등의 변화에 따른 문턱 전압의 변화를 정확하게 예측할 수 있어 SONOS 소자 개발 기간을 획기적으로 단축시킬 수 있으며, 또한 SONOS 소자 개발에 소요되는 단가를 획기적으로 감소시킬 수 있는 효과가 있다. As described above, the present invention implements a model for predicting a threshold voltage when programming a SONOS device, which is a quantum trap device, and simulates a tunnel oxide film, a trap nitride film, a block oxide film, a pre-programmable threshold voltage, a temperature, and a nitride film trap through simulation on an actual silicon wafer. It is possible to accurately predict the change of the threshold voltage according to the change of the energy level, the nitride trap density, etc., which can significantly shorten the development period of the SONOS device and significantly reduce the unit cost required for the development of the SONOS device. .
도 1은 종래 white 모델식을 이용하여 SONOS 프로그램 문턱 전압을 시뮬레이션한 도면이며,1 is a diagram simulating a SONOS program threshold voltage using a conventional white model,
도 2는 본 발명에 따른 SONOS 프로그램 문턱 전압 시뮬레이션 모델 수식을 이용하여 수치해석으로 시뮬레이션한 결과 도면이다.2 is a result of simulation by numerical analysis using the SONOS program threshold voltage simulation model equation according to the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of Symbols for Main Parts of Drawings>
S1 : white 모델 S2 : real measurementS1: white model S2: real measurement
S3 : SONOS 프로그램 Vt 시뮬레이션 결과S3: SONOS program Vt simulation results
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0006850A KR100532750B1 (en) | 2003-02-04 | 2003-02-04 | Threshold voltage simulation method for semiconductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0006850A KR100532750B1 (en) | 2003-02-04 | 2003-02-04 | Threshold voltage simulation method for semiconductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040070671A KR20040070671A (en) | 2004-08-11 |
| KR100532750B1 true KR100532750B1 (en) | 2005-11-30 |
Family
ID=37358899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0006850A KR100532750B1 (en) | 2003-02-04 | 2003-02-04 | Threshold voltage simulation method for semiconductor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100532750B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100672719B1 (en) * | 2005-12-29 | 2007-01-24 | 동부일렉트로닉스 주식회사 | Threshold voltage simulation method for semiconductor device |
-
2003
- 2003-02-04 KR KR10-2003-0006850A patent/KR100532750B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040070671A (en) | 2004-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Velamala et al. | Compact modeling of statistical BTI under trapping/detrapping | |
| KR0162540B1 (en) | Method of simulating hot carrier deterioration of a p-mos transistor | |
| KR101356425B1 (en) | Method for predicting degradation degree of MOS transistor and circuit character | |
| KR100532750B1 (en) | Threshold voltage simulation method for semiconductor | |
| Lanzoni et al. | Advanced electrical-level modeling of EEPROM cells | |
| Shappir et al. | Spatial characterization of localized charge trapping and charge redistribution in the NROM device | |
| KR100532751B1 (en) | Threshold voltage simulation method for sonos erase in semiconductor | |
| Leblebici et al. | A one-dimensional MOSFET model for simulation of hot-carrier induced device and circuit degradation | |
| KR100532752B1 (en) | Threshold voltage numerical analysis method for sonos erase in semiconductor | |
| San et al. | A new technique for determining the capacitive coupling coefficients in flash EPROMs | |
| Kumar et al. | Lateral profiling of trapped charge in SONOS flash EEPROMs programmed using CHE injection | |
| Furnémont et al. | Physical understanding and modeling of SANOS retention in programmed state | |
| JP2720860B2 (en) | Method for setting operating conditions of nonvolatile semiconductor memory device | |
| Liu et al. | A radiation-hardened Sense-Switch pFLASH cell for FPGA | |
| Furnemont et al. | A consistent model for the SANOS programming operation | |
| Chung et al. | A Spice-compatible Flash EEPROM model feasible for transient and program/erase cycling endurance simulation | |
| Fayrushin et al. | Unified endurance degradation model of floating gate NAND flash memory | |
| Kalyan et al. | Design and simulation equivalent model of floating gate transistor | |
| Schanovsky et al. | A TCAD compatible SONOS trapping layer model for accurate programming dynamics | |
| US8963647B2 (en) | Self-powered timer apparatus | |
| Arreghini et al. | Experimental extraction of the charge centroid and of the charge type in the P/E operation of SONOS memory cells | |
| Lee et al. | An efficient method for characterizing time-evolutional interface state and its correlation with the device degradation in LDD n-MOSFETs | |
| JP2001352059A (en) | Simulation method of characteristics degradation for pmos transistor | |
| KR100672719B1 (en) | Threshold voltage simulation method for semiconductor device | |
| Tselios et al. | Distribution of step heights of electron and hole traps in SiON nMOS transistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101026 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |