KR100531769B1 - Fingerprint device of SoC type - Google Patents
Fingerprint device of SoC type Download PDFInfo
- Publication number
- KR100531769B1 KR100531769B1 KR10-2003-0052453A KR20030052453A KR100531769B1 KR 100531769 B1 KR100531769 B1 KR 100531769B1 KR 20030052453 A KR20030052453 A KR 20030052453A KR 100531769 B1 KR100531769 B1 KR 100531769B1
- Authority
- KR
- South Korea
- Prior art keywords
- sensing
- transistors
- terminal
- sensor plate
- reference voltage
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
- G01B7/004—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring coordinates of points
Landscapes
- Image Input (AREA)
- Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
Abstract
본 발명은 센서플레이트에 발생하는 기생 캐패시턴스를 효율적으로 제거하여 센싱 감도를 한층 더 향상시키고 제조공정 편차나 센서의 노화와 같은 외부 환경 변화에 관계없이 안정적인 동작을 할 수 있는 시스템 온 칩(System On Chip; SOC) 타입의 반도체방식 지문 인식 장치에 관한 것이다.The present invention further improves the sensing sensitivity by efficiently eliminating parasitic capacitance generated in the sensor plate and enables a stable operation regardless of the manufacturing process variation or external environmental changes such as aging of the sensor. It relates to a semiconductor fingerprint recognition device of the SOC) type.
본 발명은 지문의 유선과 고랑과의 접촉거리 차에 따른 캐패시턴스값의 차이에 의해 지문 이미지를 검출하는 지문인식 장치에 있어서, 센서 플레이트의 하부에 발생하는 기생캐패시턴스를 효율적으로 제거하고, 유선과 고랑 간의 센싱전압차를 크게 하여, 감도를 증가시키고, 유선과 고랑을 판단하기 위한 기준전압을 적응적으로 가변시킴으로써, 공정변화나 센서의 노화와 같은 외부 환경 변화에 관계없이 안정적인 동작을 가능하게 한 것이다.The present invention provides a fingerprint recognition device that detects a fingerprint image by a difference in capacitance value according to a difference in contact distance between a wire and a furrow of a fingerprint, and efficiently removes parasitic capacitance occurring at the bottom of the sensor plate, By increasing the difference in sensing voltage between them, the sensitivity is increased, and the reference voltage for judging wires and furrows is adaptively changed to enable stable operation regardless of external environment changes such as process changes or sensor aging. .
Description
본 발명은 본인 인증 분야에서 주로 사용되는 지문 인식 장치에 관한 것으로서, 더욱 상세하게는 센서플레이트의 하부에 발생하는 기생 캐패시턴스를 효율적으로 제거하여 센싱 감도를 한층 더 향상시키고 제조공정의 편차나 센서의 노화를 포함한 외부 환경의 변화에 관계없이 안정적인 동작을 할 수 있는 시스템온칩(SoC; System On Chip) 타입의 반도체방식 지문 인식 장치에 관한 것이다.The present invention relates to a fingerprint recognition device mainly used in the field of identity authentication, and more particularly, to effectively remove the parasitic capacitance occurring in the lower portion of the sensor plate to further improve the sensing sensitivity and to deviate from the manufacturing process or aging of the sensor. The present invention relates to a system-on-chip (SoC) type fingerprint recognition device capable of stable operation regardless of a change in external environment, including.
지문이란 손가락 끝 마디의 바닥면에 있는 융선(隆線)이 만드는 무늬를 가리키는 것으로서, 지두(指頭)를 물체 상에 눌러 찍음으로써 물체 표면에 남는 이 무늬에 의한 영상을 말하기도 한다. 상기에서 융선이라는 것은 땀샘의 출구(땀구멍) 부분이 주위보다 융기하고, 또한 이것이 서로 연락하여 밭고랑 모양으로 되어 있는 부분을 말한다. Fingerprint refers to the pattern created by the ridges on the bottom of the fingertips, and sometimes refers to the image of this pattern remaining on the surface of the object by pressing the finger on the object. In the above, the ridge refers to a portion where the outlet (sweat hole) portion of the sweat glands is raised than the surroundings, and this is in contact with each other to form a furrow shape.
이러한 지문의 무늬는 평생 불변이며 또한 사람마다 다르다는 것이 알려진 이후, 개인 식별 수단으로 많이 이용되고 있으며, 특히 강력한 개인 인증 수단으로서 급여, 인사, 금융, 범죄수사 및 보안 등의 분야에서 널리 사용되고 있다.Since it is known that the pattern of the fingerprint is lifeless and different from person to person, it is widely used as a personal identification means, and in particular, it is widely used in the fields of salary, personnel, finance, criminal investigation and security as a powerful personal authentication means.
상기 지문에는 정확한 방향성을 갖는 지문 유선(ridge)으로 이루어진 정상영역과 그 이외의 다수의 특징영역이 존재한다. 특징영역중에서 융선이 진행하다가 끊어지는 점을 단점(ending point), 융선이 갈라지는 점을 분기점(bifuration)이라 지칭하며, 이들을 통칭하여 지문의 특징점(minutiae)이라고 한다. 일반적으로, 한 손가락에는 100 ~ 150개 정도의 특징점이 분포하며, 사람마다 그 종류와 위치 및 방향이 다르다. 따라서, 이러한 특징점의 위치와 방향은 각 지문의 판별수단으로 사용될 수 있고, 일반적으로 50-60% 이상 특징점이 일치하면 동일한 지문으로 판단하나, 실제에 있어서는 이보다 낮은 경우에도 중요한 특징점이 일치하면 동일한 지문으로 처리하는 것이 가능하다.The fingerprint has a normal region consisting of a fingerprint ridge with an accurate direction and a number of other characteristic regions. The point where the ridge proceeds and breaks in the feature area is called a ending point, and the point where the ridge splits is called a bifuration, and these are collectively referred to as a feature point of a fingerprint. In general, about 100 to 150 feature points are distributed on one finger, and each person has a different kind, position, and direction. Therefore, the location and direction of the feature points can be used as a means of discriminating each fingerprint, and generally, if the feature points match 50-60% or more, the same fingerprint is judged. It is possible to deal with.
도 1은 종래의 반도체식 지문 인식 장치를 도시한 것이다.1 illustrates a conventional semiconductor fingerprint recognition device.
도시된 바와 같이, 반도체식 지문 인식 장치는 지문의 돌출부와 오목부 사이의 캐패시턴스 차이를 전압으로 변환하고 기준전압과의 비교를 통하여 이진화된 이미지신호를 출력하는 다수의 아날로그 신호처리부(11)와, 상기 아날로그 신호처리부(11)로부터 출력된 지문 이미지를 디지털 영상 처리 기법에 따라 처리하여 저장하는 디지털 신호 처리부(12)로 구성된다.As shown, the semiconductor fingerprint recognition device includes a plurality of analog signal processing units 11 for converting a capacitance difference between a protrusion and a recess of a fingerprint into a voltage and outputting a binary image signal through comparison with a reference voltage; The digital signal processor 12 is configured to process and store the fingerprint image output from the analog signal processor 11 according to a digital image processing technique.
상기에서, 아날로그 신호처리부(11)는 지문의 유선(ridge)과 고랑(valley) 사이의 간격 차에 따른 캐패시턴스의 차이를 전압으로 변환하는 센서플레이트(111)와, 상기 센서플레이트(111)에 발생하는 기생캐패시턴스를 제거하고 감지전압만을 출력하는 기생캐패시턴스 제거회로(112)와, 상기 기생캐패시턴스 제거회로(112)로부터 출력된 센싱 신호를 기 설정된 기준전압(Vref)과 비교하여, 기준전압(Vref)보다 큰지 작은지에 따라서 하이 레벨 신호(논리 '1'에 해당함) 또는 로우 레벨 신호(논리 '0'에 해당함)을 출력하는 비교기(113)로 이루어진다. 상기 비교기(113)로부터 출력되는 신호는 0 또는 1 두 값만을 갖는 것으로서, 2진 데이타에 해당한다.In the above, the analog signal processor 11 is generated in the sensor plate 111 and the sensor plate 111 for converting the difference in capacitance according to the difference in the distance between the ridge and the valley of the fingerprint into voltage. The parasitic capacitance removing circuit 112 which removes the parasitic capacitance and outputs only the sensing voltage and the sensing signal output from the parasitic capacitance removing circuit 112 are compared with the preset reference voltage Vref, and thus the reference voltage Vref. The comparator 113 outputs a high level signal (corresponding to logic '1') or a low level signal (corresponding to logic '0') depending on whether it is larger or smaller. The signal output from the comparator 113 has only two values of 0 or 1, and corresponds to binary data.
그리고 디지털 신호처리부(12)는 상기 다수의 아날로그 신호처리부(11)로부터 출력되는 신호를 소정 순서로 출력하는 멀티플렉서(121)와, 상기 멀티플렉서(121)로부터 출력된 신호를 저장하는 메모리(122)로 이루어진다.The digital signal processor 12 is a multiplexer 121 for outputting signals output from the plurality of analog signal processors 11 in a predetermined order, and a memory 122 for storing signals output from the multiplexer 121. Is done.
이러한 종래의 지문 인식 장치는 단지 지문의 이미지를 캐패시턴스값의 차이를 이용하여 검출한 후 저장하는 것이다. 따라서, 상기 설명한 1 대 다수 식별이나, 1 대 1대 판별 장치를 구현하기 위해서는 기준 이미지를 저장하는 수단이나, 별도로 검출된 지문 이미지와 기준이미지를 비교하여 식별하는 별도의 수단이 필요하다.The conventional fingerprint recognition apparatus merely detects and stores an image of a fingerprint by using a difference in capacitance value. Therefore, in order to implement the one-to-many identification or the one-to-one discrimination apparatus described above, a means for storing a reference image or a separate means for comparing and identifying a separately detected fingerprint image and a reference image are required.
보통 제조공정상의 편차 때문에, 상기 센싱신호는 이론적인 설계 값과는 차이가 있을 수 있으며, 또한 동일한 제조공정에서 만들어진 것이라도 발생되는 센싱 신호에 편차가 발생할 수 있다. 그런데 종래의 지문인식장치는 비교기(113)에 있어서 기준전압이 고정되어 있기 때문에, 상술한 제조공정상의 편차에 의해 지문인식 장치간에 센싱감도가 다를 수 있으며, 그 결과 안정된 결과를 제공할 수 없다는 문제점이 있다.Usually, due to the deviation in the manufacturing process, the sensing signal may be different from the theoretical design value, and the deviation may occur in the sensing signal generated even in the same manufacturing process. However, in the conventional fingerprint reader, since the reference voltage is fixed in the comparator 113, the sensing sensitivity may be different between the fingerprint readers due to the above-described deviations in the manufacturing process, and as a result, it may not provide a stable result. There is this.
본 발명은 상술한 종래의 문제점을 해결하기 위해서 제안된 것으로서, 그 목적은 센서플레이트에 발생하는 기생 캐패시턴스를 효율적으로 제거하여 센싱 감도를 한층 더 향상시키고 제조공정 편차나 외부 환경 변화에 관계없이 안정적인 동작을 할 수 있는 반도체방식의 지문 인식 장치를 제공하는 것이다.The present invention has been proposed to solve the above-mentioned conventional problems, and its object is to efficiently eliminate parasitic capacitance generated in the sensor plate to further improve the sensing sensitivity and stable operation regardless of manufacturing process variation or external environment change. It is to provide a semiconductor fingerprint recognition device capable of.
본 발명은 상술한 목적들을 달성하기 위한 구성수단으로서, 본 발명은 각각 지문과 접촉되는 센서 플레이트를 구비하고, 상기 센서 플레이트의 하부에 발생하는 기생캐패시턴스는 제거하고 해당 센서 플레이트와 접촉된 지문과의 사이에 발생되는 캐패시턴스에 대응하는 센싱 전압을 생성하고, 상기 생성된 센싱전압이 설정된 기준 전압보다 큰지 작은지에 따라서 하이레벨신호 또는 로우레벨신호를 출력하는 다수의 아날로그 신호 처리기;The present invention is a constituent means for achieving the above objects, the present invention comprises a sensor plate which is in contact with the fingerprint, respectively, the parasitic capacitance generated in the lower portion of the sensor plate is removed and the contact with the fingerprint in contact with the sensor plate A plurality of analog signal processors which generate a sensing voltage corresponding to the capacitance generated between the output circuits and output a high level signal or a low level signal depending on whether the generated sensing voltage is greater than or less than a predetermined reference voltage;
상기 다수의 아날로그 신호 처리기로부터 출력된 센싱신호를 순차적으로 수집하여 한 프레임의 지문 이미지 데이터로 출력하는 멀티플렉서;A multiplexer which sequentially collects sensing signals output from the plurality of analog signal processors and outputs one frame of fingerprint image data;
상기 멀티플렉서로부터 출력된 지문 이미지 데이터를 저장하는 메모리;A memory for storing fingerprint image data output from the multiplexer;
초기동작시 상기 아날로그 신호 처리기의 기준전압을 변화시키면서 메모리에 저장되는 데이터의 변화를 검사하여, 상기 변화가 임계범위내에서 나타나도록 기준전압을 설정하고, 기준전압 설정 후 메모리에 저장되는 데이타를 기 저장된 기준이미지와 비교하여 본인 인증 여부를 판단하는 마이크로프로세서; 및During the initial operation, by changing the reference voltage of the analog signal processor, the change of the data stored in the memory is examined, the reference voltage is set so that the change appears within a threshold range, and the data stored in the memory is set after the reference voltage is set. A microprocessor for determining whether the user is authenticated by comparing with the stored reference image; And
상기 마이크로프로세서로부터 설정된 기준전압을 아날로그신호로 변환하여 상기 아날로그신호처리기에 인가하는 디지털 아날로그변환기로 이루어지는 것을 특징으로 한다.And a digital analog converter converting the reference voltage set by the microprocessor into an analog signal and applying the same to the analog signal processor.
이하, 첨부한 도면을 참조하여 본 발명에 의한 지문 인식 장치의 구성 및 작용에 대하여 설명한다.Hereinafter, the configuration and operation of the fingerprint recognition apparatus according to the present invention will be described with reference to the accompanying drawings.
도 2는 본 발명에 의한 지문 인식 장치를 도시한 블록구성도로서, 상기 지문인식 장치는 크게 지문의 유선 및 고랑 과의 사이에 나타나는 캐패시턴스를 전압형태의 센싱신호로 검출하고, 상기 센싱신호를 기준전압과 비교하여 감지부위가 유선인지 고랑인지를 판단한 후, 상기 판단결과에 따라서 유선 또는 고랑을 나타내는 디지털 신호(논리 '1' 또는 논리'0')를 출력하는 다수의 아날로그 신호 처리부(21)와, 다수의 아날로그 신호 처리부(21)로부터 출력된 신호를 순차적으로 수집하여 하나의 지문 이미지 신호로 만들어, 기 설정된 사용자 지문과의 일치 여부를 판단하면서, 초기 동작시 상기 다수의 아날로그 신호 처리부(21)의 기준 전압을 가변시키면서 그에 따른 출력신호의 변화를 검사하여, 적절한 기준전압을 설정하는 디지털 신호 처리부(22)로 이루어진다.2 is a block diagram illustrating a fingerprint recognition device according to an embodiment of the present invention, wherein the fingerprint recognition device detects a capacitance appearing between a wire and a furrow of a fingerprint as a sensing signal in the form of a voltage, based on the sensing signal. A plurality of analog signal processing units 21 for determining whether the sensing part is wired or furrows in comparison with the voltage, and then outputs a digital signal (logical '1' or logic '0') representing the wired or furrows according to the determination result; By sequentially collecting signals output from the plurality of analog signal processing units 21 to form a single fingerprint image signal, and determining whether or not to match a predetermined user fingerprint, the plurality of analog signal processing units 21 during initial operation. The digital signal processor 22 is configured to check a change in the output signal according to the variable reference voltage and set an appropriate reference voltage. It is broken.
상기 아날로그 신호 처리부(21)는 접촉된 지문의 유선(ridge) 또는 고랑(valley) 간에 발생하는 캐패시턴스를 전압신호로 출력하는 센서플레이트(211)와, 상기 센서플레이트(211)의 출력신호에서 기생캐패시턴스 성분을 제거하고 센싱 전압만을 출력하는 기생캐패시턴스 제거회로(212)와, 상기 기생캐패시턴스 제거회로(212)로부터 출력된 센싱 전압을 기준전압과 비교하여, 센싱전압이 기준전압보다 큰지 작은지에 따라서 하이레벨신호(논리 '1' 신호에 해당함) 또는 로우레벨 신호(논리 '0'에 해당함)를 출력하는 비교기(213)로 이루어지고, 디지털 신호 처리부(22)는 상기 다수의 아날로그신호 처리부(21)로부터 출력되는 신호를 일정 순서로 결합하여 한 프레임의 지문 이미지 데이타로 출력하는 멀티플렉서(221)와, 상기 멀티플렉서(221)로부터 출력되는 지문 이미지 데이터를 저장하는 메모리(222)와, 상기 메모리(222)에 저장된 지문 이미지를 미리 설정된 사용자의 지문이미지와 비교하여 일치 여부를 판정하며, 초기동작시에는 상기 아날로그신호 처리부(21)의 기준전압을 가변시키면서 상기 메모리(222)에 저장되는 픽셀 데이터의 변화율을 비교하여, 적정한 임계값을 넘는 기준전압의 범위를 조사하고, 상기 범위 내에서 기준전압을 설정하는 마이크로프로세서(223)와, 상기 마이크로프로세서(223)에서 설정된 기준전압을 아날로전압신호로 변환하여 상기 아날로그 신호처리부(21)의 비교기(213)에 기준전압으로 인가하는 디지털 아날로그 변환기(224)로 구성된다.The analog signal processor 21 may include a sensor plate 211 that outputs a capacitance generated between a wired or ridge of a contacted fingerprint as a voltage signal, and a parasitic capacitance in an output signal of the sensor plate 211. The parasitic capacitance removing circuit 212 that removes the component and outputs only the sensing voltage and the sensing voltage output from the parasitic capacitance removing circuit 212 are compared with the reference voltage to determine whether the sensing voltage is higher or lower than the reference voltage. And a comparator 213 for outputting a signal (corresponding to a logic '1' signal) or a low level signal (corresponding to a logic '0'), and the digital signal processor 22 is provided from the plurality of analog signal processors 21. A multiplexer 221 for combining the output signals in a predetermined order and outputting the fingerprint image data in one frame, and a fingerprint image output from the multiplexer 221. The memory 222 for storing data and the fingerprint image stored in the memory 222 are compared with a fingerprint image of a user who is set in advance to determine whether the memory 222 is matched. In an initial operation, the reference voltage of the analog signal processor 21 is determined. A microprocessor 223 for varying the rate of change of pixel data stored in the memory 222 while examining a range of reference voltages exceeding an appropriate threshold value, and setting a reference voltage within the range, and the microprocessor A digital analog converter 224 converts the reference voltage set in step 223 into an analog voltage signal and applies the reference voltage to the comparator 213 of the analog signal processor 21 as a reference voltage.
상기와 같이 구성된 지문 인식 장치는 기본적으로, 센싱플레이트(211)에 지문이 접촉되면, 지문과 센싱플레이트(211)의 사이에 캐패시턴스가 발생되는데, 이때 지문의 유선과 고랑의 깊이 차이에 의하여 발생되는 캐패시턴스가 달라진다. 예를 들어, 유선보다 고랑이 더 깊기 때문에, 접촉된 부분이 유선인 경우보다 고랑인 경우 상기 센싱플레이트(211)에 발생하는 캐패시턴스가 더 작아진다. 상기와 같이 접촉된 지문과 센싱플레이트(211)와의 사이에 발생하는 캐패시턴스에 대응하는 센싱 전압이 상기 센싱플레이트(211)로부터 출력된다. 비교기(213)는 상기 센싱플레이트(211)에 접촉된 부위가 유선인지 고랑인지를 판별하기 위한 것으로서, 상기 센싱플레이트(211)의 센싱전압과 설정된 기준 전압을 비교하여, 센싱 전압이 기준전압보다 높으면 하이 레벨 신호(논리 1 신호)를 출력하고, 센싱전압이 기준전압보다 낮으면 로우 레벨 신호(논리 0 신호)를 출력한다. 이렇게 각 아날로그 신호 처리부(21)로부터 출력된 다수의 신호를 디지털 신호 처리부(22)의 멀티플렉서(221)에서 일정 순서로 연결하여 지문 이미지 데이터로 출력하고, 상기 멀티플렉서(221)로부터 출력된 지문 이미지 신호는 메모리(222)에 저장된다. 그리고, 마이크로프로세서(223)에 의해 불러 들여져 미리 기억된 사용자의 지문 이미지와 비교된다. 상기 마이크로프로세서(223)는 검출된 지문이미지와 미리 설정된 이미지가 일치하는 지를 판단하여, 지문의 주인이 지정된 사용자인지를 확인한다.In the fingerprint recognition device configured as described above, when a fingerprint is in contact with the sensing plate 211, a capacitance is generated between the fingerprint and the sensing plate 211, and is generated by a difference in depth between the wire and the furrow of the fingerprint. The capacitance is different. For example, since the furrows are deeper than the wires, the capacitance generated in the sensing plate 211 is smaller when the contacted portions are furrows than the wires. The sensing voltage corresponding to the capacitance generated between the fingerprint contacted and the sensing plate 211 as described above is output from the sensing plate 211. The comparator 213 is used to determine whether a part contacting the sensing plate 211 is a wire or furrow, and compares the sensing voltage of the sensing plate 211 with a set reference voltage, and when the sensing voltage is higher than the reference voltage. A high level signal (logic 1 signal) is output, and when the sensing voltage is lower than the reference voltage, a low level signal (logic 0 signal) is output. Thus, a plurality of signals output from each analog signal processor 21 are connected in a predetermined order by the multiplexer 221 of the digital signal processor 22 and output as fingerprint image data, and the fingerprint image signals output from the multiplexer 221. Is stored in memory 222. Then, it is compared with the fingerprint image of the user which is loaded by the microprocessor 223 and stored in advance. The microprocessor 223 determines whether the detected fingerprint image and the preset image match each other to determine whether the owner of the fingerprint is a designated user.
또한, 상기 마이크로프로세서(223)는 지문 인식 장치가 초기 동작할 때, 상기 아날로그 신호 처리부(21)의 비교기(213)로 제공되는 기준전압을 변화시키면서, 상기 기준전압 변화에 따라서 메모리(222)에 저장되는 각 픽셀데이터의 변화량을 체크하여, 상기 픽셀 데이터의 변화범위가 적정 임계값을 넘지 않도록 기준전압을 설정하여 세팅한다.In addition, the microprocessor 223 changes the reference voltage provided to the comparator 213 of the analog signal processor 21 when the fingerprint recognition device initially operates, and changes the reference voltage to the memory 222 according to the change of the reference voltage. The change amount of each pixel data to be stored is checked, and a reference voltage is set and set so that the change range of the pixel data does not exceed an appropriate threshold value.
상기와 같이, 마이크로프로세서(223)에서 초기 동작시마다 적정한 기준전압을 설정함으로서, 공정 편차가 발생하더라도 안정된 결과를 얻을 수 있게 된다.As described above, by setting an appropriate reference voltage at each initial operation of the microprocessor 223, a stable result can be obtained even if a process deviation occurs.
도 7은 상기 도 2에 도시한 지문 인식 장치의 실제 구현예를 나타낸 것으로서, 64 ×64 개의 아날로그 신호 처리부(21)와, 상기 아날로그 신호 처리부(21)로부터 출력된 센싱신호를 수집하여 지문이미지 데이터를 출력하는 멀티플렉서(221)와, 상기 아날로그신호처리부(21)로 기준전압을 출력하는 디지털 아날로그 변환기(224)가 도시되어 있다.FIG. 7 illustrates an actual implementation of the fingerprint recognition device illustrated in FIG. 2. The fingerprint image data is collected by collecting 64 × 64 analog signal processing units 21 and sensing signals output from the analog signal processing unit 21. The multiplexer 221 for outputting a digital analog converter 224 for outputting a reference voltage to the analog signal processor 21 is shown.
도 8은 상기 도 7에 도시한 회로의 동작타이밍도로서, 이를 참조하여 지문 인식 과정을 설명하면, 하나의 지문이미지를 나타내는 한 프레임 주기마다 펄스신호로 나타나는 제어신호(PCH)가 인가되면, 상기 다수의 아날로그 신호 처리부(21)가 동시에 동작하여 각각 접촉된 부위에 해당하는 센싱신호를 출력한다. 이후, 멀티플렉서(221)에서 m행 n열(여기에서, m, n은 1 이상의 자연수이다)로 배열된 다수의 아날로그신호 처리부(21)의 신호를 동일한 행 순으로 센싱신호를 출력하여 한 프레임의 지문 이미지를 출력한다.FIG. 8 is an operation timing diagram of the circuit shown in FIG. 7. Referring to the fingerprint recognition process, the control signal PCH, which is represented as a pulse signal every frame period representing one fingerprint image, is applied. A plurality of analog signal processor 21 operates simultaneously to output sensing signals corresponding to the contacted portions. Thereafter, the multiplexer 221 outputs the sensing signals in the same row order from the signals of the plurality of analog signal processing units 21 arranged in m rows and n columns (where m and n are natural numbers of 1 or more). Print a fingerprint image.
도 3은 본 발명에 의한 지문 인식 장치에 있어서, 기생캐패시턴스 제거 회로(212)의 상세 회로도로서, 제1,2센싱플레이트(211a, 211b)의 하부에 구비되어 접지와 연결되는 쉴드용 제3센싱플레이트(211c)를 구비하고, 게이트단으로 제어신호(pch)가 입력되고 소스단이 접지된 제1트랜지스터(M1)의 드레인단을 게이트단으로 제어신호(pch)가 입력되는 제2트랜지스터(M2)의 일단에 연결하고, 상기 제2트랜지스터(M2)의 타단은 게이트단으로 제어신호(pchb)가 입력되는 제3트랜지스터(M3)에 연결됨과 동시에, 아날로그버퍼(212a)의 +입력단에 연결되며, 상기 아날로그버퍼(212a)의 +입력단은 또한 상기 제1센싱플레이트(211a)에 연결되고, 상기 아날로그버퍼(212a)의 출력단은 제2센싱플레이트(211b)에 연결함과 동시에 게이트단이 출력단에 연결된 제4트랜지스터(M4)의 일단에 연결하여 구성한다.3 is a detailed circuit diagram of the parasitic capacitance removing circuit 212 in the fingerprint recognition device according to the present invention, which is provided under the first and second sensing plates 211a and 211b and is connected to ground for third shielding. A second transistor M2 having a plate 211c and having a control signal pch inputted to the gate terminal and a control signal pch inputted to the drain terminal of the first transistor M1 having the source terminal grounded; The other end of the second transistor M2 is connected to the third transistor M3 to which the control signal pchb is input to the gate terminal, and is connected to the + input terminal of the analog buffer 212a. The + input terminal of the analog buffer 212a is also connected to the first sensing plate 211a, and the output terminal of the analog buffer 212a is connected to the second sensing plate 211b and the gate terminal is connected to the output terminal. Connect to one end of the connected fourth transistor (M4) Configuration.
상기 기생캐패시턴스 제거회로(212)는 제어신호(pch, pchb)가 인가될 때, 활성화되어, 제1 센싱플레이트(211a)와 지문 사이에 형성되는 캐패시턴스(Cf)에 걸린 전압이 아날로그버퍼(212a)로 입력된다.The parasitic capacitance removing circuit 212 is activated when the control signals pch and pchb are applied so that a voltage applied to the capacitance Cf formed between the first sensing plate 211a and the fingerprint is applied to the analog buffer 212a. Is entered.
이때, 상기 아날로그버퍼(212a)는 상기 제1센싱플레이트(211a)와 제2센싱플레이트(211b)의 전압이 같아지도록 동작하고, 이에 제1 센싱플레이트(211a)와 제2 센싱플레이트(211b) 간의 전위차가 0으로 되어, 기생캐패시턴스(Cp3)가 제거된다.At this time, the analog buffer 212a is operated so that the voltages of the first sensing plate 211a and the second sensing plate 211b are equal, and thus, between the first sensing plate 211a and the second sensing plate 211b. The potential difference becomes zero, and the parasitic capacitance Cp3 is removed.
앞서 설명한 바와 같이, 지문의 유선과 고랑 간에는 깊이 차이가 있으므로, 센서플레이트(211a)와 유선 또는 고랑간에 거리 차가 있으며, 이에 따라 센서플레이트(211a)와의 사이에 형성되는 캐패시턴스값이 달라지며, 결과적으로, 아날로그 버퍼(212a)로부터 출력되는 센싱전압의 레벨이 유선과 고랑간에 다르게 된다. 이때, 상기 기생캐패시턴스 제거회로(212)는 지문의 유선(ridge)과 고랑(valley) 간의 센싱 전압 차이를 향상시킬 수 있다. 왜냐하면, 일반적으로, 유선에 대한 센싱전압과 고랑에 대한 센싱전압의 차이는 센싱플레이트(211)에 걸리는 모든 기생캐패시턴스의 합에 반비례하는 것으로, 상기 기생캐패시턴스 제거회로(212)에 의하여, 센싱플레이트(211)의 기생캐패시턴스가 감소하므로, 그에 따라서, 센싱플레이트(211)의 센싱 전압 차는 커진다. 따라서, 유선과 고랑에 대한 센싱 감도가 향상될 수 있다.As described above, since there is a depth difference between the streamline and the furrow of the fingerprint, there is a distance difference between the sensor plate 211a and the streamline or the furrow, and accordingly, the capacitance value formed between the sensor plate 211a and the result is changed. The level of the sensing voltage output from the analog buffer 212a is different between the wire and the furrow. In this case, the parasitic capacitance removing circuit 212 may improve the difference in sensing voltage between the wire and the valley of the fingerprint. Because, in general, the difference between the sensing voltage for the wire and the sensing voltage for the furrow is inversely proportional to the sum of all parasitic capacitances applied to the sensing plate 211, and the sensing plate (212) Since the parasitic capacitance of 211 is reduced, the sensing voltage difference of the sensing plate 211 becomes large accordingly. Therefore, the sensing sensitivity of the wires and furrows can be improved.
더하여, 상기 기생캐패시턴스 제거회로(212)에 구비된 아날로그 버퍼(212a)를 5개의 트랜지스터로 구현하면서도 센싱 전압 차를 종래에 비하여 20% 향상시킬 수 있다. In addition, the analog buffer 212a included in the parasitic capacitance removing circuit 212 may be implemented with five transistors, but the sensing voltage difference may be improved by 20% compared to the conventional art.
도 5는 상기 기생캐패시턴스 제거회로(212)에 구비된 아날로그버퍼(212a)의 구성을 상세하게 나타낸 회로도로서, 본 발명의 아날로그버퍼(212a)는 전원단(VDD)에 드레인단이 연결되고 각각의 게이트단이 서로 연결된 제1,2 PMOS 트랜지스터(M51, M52)와, 상기 제1 PMOS 트랜지스터(M51)의 소스 및 게이트단에 드레인단이 연결되고 게이트단으로 센싱신호(IN)가 입력되는 제1 NMOS 트랜지스터(M53)와, 드레인단이 상기 제2 PMOS 트랜지스터(M52)의 소스단 및 자신의 게이트단에 연결되며 상기 게이트단으로 센싱신호(OUT)가 출력되는 제2 NMOS 트랜지스터(M54)와, 상기 제1,2 NMOS 트랜지스터(M53,M54)의 소스단이 공통으로 그 드레인단에 연결되고 소스단은 접지되며 게이트단으로 제어신호(pchb)가 입력되고 제3 NMOS트랜지스터(M55)로 구성된다.FIG. 5 is a circuit diagram showing in detail the configuration of the analog buffer 212a provided in the parasitic capacitance removing circuit 212. In the analog buffer 212a of the present invention, a drain terminal is connected to a power supply terminal VDD, First and second PMOS transistors M51 and M52 having gate ends connected to each other, a first drain terminal connected to a source and a gate terminal of the first PMOS transistor M51, and a sensing signal IN being input to the gate terminal. A second NMOS transistor M54 having a NMOS transistor M53 and a drain terminal connected to a source terminal of the second PMOS transistor M52 and its gate terminal, and outputting a sensing signal OUT to the gate terminal; Source terminals of the first and second NMOS transistors M53 and M54 are commonly connected to drain terminals thereof, the source terminal is grounded, a control signal pchb is input to the gate terminal, and is configured as a third NMOS transistor M55. .
상기와 같이 구성된 아날로그버퍼(212a)는 센싱플레이트(211)에서 감지된 센싱신호를 출력단으로 전달하면서, 센싱플레이트(211)에 발생할 수 있는 기생캐패시턴스를 제거하는 것으로, 도 4에 도시된 종래의 아날로그 버퍼에 비하여, 사용되는 소자(트랜지스터)의 수를 감소시키면서, 지문의 유선이 접촉된 경우의 센싱전압과 고랑이 접촉된 경우의 센싱전압의 차이를 더욱 크게 할 수 있다.The analog buffer 212a configured as described above removes parasitic capacitance that may occur in the sensing plate 211 while transmitting the sensing signal sensed by the sensing plate 211 to the output terminal, and the conventional analog shown in FIG. Compared with the buffer, it is possible to further increase the difference between the sensing voltage when the wire of the fingerprint is in contact with the sensing voltage when the furrow is in contact with the number of elements (transistors) used.
상기와 같이 구성된 기생캐패시턴스 제거회로(212)로부터 출력된 센싱전압은 비교기(213)로 입력되는데, 비교기(213)는 입력된 센싱전압을 기준전압과 비교하여, 기준전압보다 크면 하이레벨신호('1')을 기준전압보다 작으면 로우레벨신호('0')을 출력한다. 즉, 상기 비교기(213)로부터 출력되는 신호는 0 또는 1을 나타내는 디지털 신호가 된다.The sensing voltage output from the parasitic capacitance removing circuit 212 configured as described above is input to the comparator 213. The comparator 213 compares the input sensing voltage with a reference voltage, and if the sensing voltage is greater than the reference voltage, the high level signal (' If 1 ') is less than the reference voltage, the low level signal' 0 'is output. That is, the signal output from the comparator 213 becomes a digital signal representing 0 or 1.
도 6은 상기 비교기(213)의 상세 구성을 보인 회로도로서, 전원단(VDD)에 PMOS 트랜지스터(M61 ~ M64)의 드레인단을 연결하고, 상기중에서 두 PMOS 트랜지스터(M62,M63)의 소스단에 각각 NMOS 트랜지스터M65,M66)의 드레인단을 연결하고, 상기 PMOS 트랜지스터(M62)와 NMOS 트랜지스터(M65)의 게이트단을 PMOS 트랜지스터(M64)의 소스단에 동시에 연결하고, 상기 PMOS 트랜지스터(M63)와 NMOS 트랜지스터(M66)의 게이트단을 다른 PMOS 트랜지스터(M61)의 소스단에 동시에 연결하고, 상기 NMOS 트랜지스터(M65,M66)의 소스단은 다른 NMOS 트랜지스터(M67, 68)의 드레인단에 연결하고, 상기 두 NMOS 트랜지스터(M67,M68)의 소스단은 다른 NMOS 트랜지스터(M69)를 통해 접지에 연결하며, 상기 PMOS 트랜지스터(M61,M64)의 소스단을 각각 제1,2낸드게이트(N1, N2)의 한 입력단에 연결하고, 상기 제1,2낸드게이트(N1,N2)의 다른 입력단은 서로의 출력단에 교차로 연결한 후, 상기 트랜지스터(M61,M64,M69)의 게이트로 pchb신호를 인가하고, 상기 NMOS 트랜지스터(M67)의 게이트단으로 센싱신호를, NMOS 트랜지스터(M68)의 게이트단으로 기준전압이 입력되도록 하고, 상기 제1,2낸드게이트(N1, N2)의 출력을 출력단(OUT)에 연결하여 구성한다.FIG. 6 is a circuit diagram showing the detailed configuration of the comparator 213. The drain terminal of the PMOS transistors M61 to M64 is connected to the power supply terminal VDD, and the source terminals of the two PMOS transistors M62 and M63 are connected. The drain terminals of the NMOS transistors M65 and M66 are respectively connected, and the gate terminals of the PMOS transistor M62 and the NMOS transistor M65 are simultaneously connected to the source terminals of the PMOS transistor M64, and the PMOS transistor M63 The gate terminal of the NMOS transistor M66 is simultaneously connected to the source terminal of the other PMOS transistor M61, and the source terminal of the NMOS transistors M65 and M66 is connected to the drain terminal of the other NMOS transistors M67 and 68, The source terminal of the two NMOS transistors M67 and M68 is connected to the ground through another NMOS transistor M69, and the source terminals of the PMOS transistors M61 and M64 are respectively connected to the first and second NAND gates N1 and N2. Is connected to one input terminal of the first and second NAND gates (N1, N2) The other input terminals of the transistors are connected to the output terminals of each other, and then the pchb signal is applied to the gates of the transistors M61, M64, and M69, and the sensing signal is transferred to the gate terminal of the NMOS transistor M67. The reference voltage is input to the gate terminal of the circuit, and the outputs of the first and second NAND gates N1 and N2 are connected to the output terminal OUT.
상기 비교기(213)는 제어신호(pch)가 인가될 때 활성화되어, 입력된 센싱신호와 기준전압의 차를 비교하여, 상기 센싱신호가 기준전압보다 크면 하이레벨신호("1")를, 센싱신호가 기준전압보다 작으면 로우레벨신호("0")를 출력단(out)으로 출력한다. 즉, 센싱플레이트(211)에 접촉된 지문의 부분이 유선(ridge)인지 고랑(valley)인지에 따라서, 기생캐패시턴스제거회로(112)로부터 출력되는 센싱전압의 레벨에 차이가 발생하고, 두 전압 사이의 중간값으로 설정된 기준전압보다 큰지 작은지에 따라서, 유선과 고랑을 나타내는 1 또는 0의 디지털 신호를 출력된다.The comparator 213 is activated when a control signal pch is applied, and compares the difference between the input sensing signal and the reference voltage. When the sensing signal is larger than the reference voltage, the comparator 213 senses a high level signal "1". If the signal is smaller than the reference voltage, the low level signal "0" is output to the output terminal (out). That is, depending on whether the portion of the fingerprint in contact with the sensing plate 211 is a wired or valley, a difference occurs in the level of the sensing voltage output from the parasitic capacitance removing circuit 112 and between the two voltages. A digital signal of 1 or 0 representing the wire and furrows is output depending on whether the reference voltage is set higher or lower than the reference voltage set at the intermediate value of.
상기 구성된 비교기(213)는 능동 아날로그 비교기(Dynamic Analog Comparator)로서, 오프-셋 전압(off-set voltage)이 0이며, 수 mV의 전위차를 감지할 수 있는 높은 민감도를 갖으며, 고속 동작 및 낮은 공정 편차를 제공한다.The configured comparator 213 is an active analog comparator, has an off-set voltage of 0, has a high sensitivity capable of detecting a potential difference of several mV, high speed operation and low Provide process deviations.
상기와 같이 구성된 아날로그신호처리부(21)는 다수 개 구비되며, 도 8에 도시한 바와 같이, m행×n열로 배열되어 지문의 이미지를 검출하게 된다.A plurality of analog signal processing units 21 configured as described above are provided, and as shown in FIG. 8, arranged in m rows x n columns to detect an image of a fingerprint.
상기와 같은 아날로그 신호처리부(21)로부터 센싱신호가 출력되면, 그 다음 디지털 신호처리부(22)에 의한 데이터 처리가 이루어지는데 그 과정은 다음과 같다.When the sensing signal is output from the analog signal processor 21 as described above, data processing is performed by the digital signal processor 22. The process is as follows.
즉, 아날로그 신호처리부(21)에서 기준전압(Vref)을 기준으로 센싱플레이트(211)의 센싱 전압을 1 또는 0 (즉, 유선 또는 고랑)의 2진 신호로 변환출력한다. 그리고 이러한 2진 신호는 디지털 신호 처리부(22)에서 지문 이미지데이터로 처리되어 저장된다.That is, the analog signal processor 21 converts the sensing voltage of the sensing plate 211 into a binary signal of 1 or 0 (ie, wired or furrow) based on the reference voltage Vref. The binary signal is processed by the digital signal processor 22 as fingerprint image data and stored.
공정편차등에 의해서 상기 센싱플레이트(211)별로 서로 다른 센싱 전압이 발생하더라도, 각 아날로그 신호처리부(21)의 기준 전압을 유선에 해당하는 센싱전압과 고랑 부분에 해당하는 센싱전압의 중간레벨로 가변 설정함으로써, 항상 안정된 검출 결과를 얻을 수 있게 된다.Even if different sensing voltages are generated for each of the sensing plates 211 due to process deviations, the reference voltage of each analog signal processor 21 is variably set to an intermediate level between the sensing voltage corresponding to the wire and the sensing voltage corresponding to the furrow. This makes it possible to always obtain a stable detection result.
그리고 상기 마이크로프로세서(223)에 내장되는 1 대 1 판별이나 1 대 다 지문 인식 프로그램은 기존의 어떤 것이라도 사용될 수 있다.In addition, any one-to-one identification or one-to-many fingerprint recognition program built into the microprocessor 223 may be used.
도 9의 (a)와 (b)는 본 발명에 의한 지문 센싱 장치에 있어서, 센서플레이트(11)가 지문의 유선(ridge)과 고랑(valley) 사이의 4곳에 위치하고 있을 때, 비교기(213)로 입력되는 센싱전압과, 해당 비교기(213)로부터 출력되는 신호를 나타낸 HSPICE simulation 결과로서, 0.35마이크로 반도체 공정파라미터를 적용한 것이다.9A and 9B illustrate a comparator 213 when the sensor plate 11 is located at four locations between a ridge and a valley of a fingerprint in the fingerprint sensing device according to the present invention. As a result of HSPICE simulation showing the sensing voltage input to the signal and the signal output from the comparator 213, 0.35 micron semiconductor process parameters are applied.
상기 도 9의 (a)에서 노란색 선은 비교기(213)의 기준전압이다.In FIG. 9A, the yellow line is the reference voltage of the comparator 213.
상기 도 9의 (a)를 보면, 유선(ridge)에 해당하는 위치 1과, 고랑(ridge)에 해당하는 위치 4에서의 센싱전압이 대략 580 mV 차이가 나는 것을 알 수 있으며, 이는 종래의 지문센서에 있어서의 유선과 고랑 간의 센싱전압차인 500mV에 비하여 약 20% 향상되었다.Referring to FIG. 9A, it can be seen that the sensing voltages of the position 1 corresponding to the ridge and the position 4 corresponding to the ridge are approximately 580 mV, which is a conventional fingerprint. It is improved by about 20% compared to 500mV, the sensing voltage difference between the wire and the furrow in the sensor.
본 발명은 센서 플레이트의 하부에 발생하는 기생캐패시턴스를 효율적으로 제거하고, 유선과 고랑 간의 센싱전압의 차이를 크게 함으로서, 감도를 증가시키고, 유선과 고랑을 판단하기 위한 기준전압을 적절하게 가변할 수 있어, 공정변화나 외부 환경 변화에 관계없이 안정적인 검출 결과를 얻을 수 있는 우수한 효과가 있다.According to the present invention, the parasitic capacitance generated in the lower part of the sensor plate is efficiently removed, and the difference in sensing voltage between the wire and the furrow is increased, so that the sensitivity can be increased and the reference voltage for judging the wire and furrow can be appropriately changed. Therefore, there is an excellent effect of obtaining a stable detection result regardless of process changes or external environmental changes.
도 1은 종래 지문 인식 장치를 보인 블록구성도이다.1 is a block diagram showing a conventional fingerprint recognition device.
도 2는 본 발명에 의한 지문 인식 장치의 전체 블록구성도이다.2 is an overall block diagram of a fingerprint recognition device according to the present invention.
도 3은 본 발명에 의한 지문 인식 장치의 기생 캐패시턴스 제거회로의 구성을 보인 회로도이다.3 is a circuit diagram showing the configuration of the parasitic capacitance removing circuit of the fingerprint recognition device according to the present invention.
도 4는 종래의 아날로그 버퍼 회로를 도시한 회로도이다.4 is a circuit diagram showing a conventional analog buffer circuit.
도 5는 본 발명에 의한 지문 인식 장치에서 사용되는 아날로그 버퍼 회로를 도시한 회로도이다.5 is a circuit diagram showing an analog buffer circuit used in the fingerprint recognition device according to the present invention.
도 6은 본 발명에 의한 지문 인식 장치에서 사용되는 비교기의 구성을 보인 회로도이다.6 is a circuit diagram showing the configuration of a comparator used in the fingerprint recognition device according to the present invention.
도 7은 본 발명에 의한 지문 인식 장치의 구현 예를 보인 회로도이다.7 is a circuit diagram illustrating an embodiment of a fingerprint recognition device according to the present invention.
도 8은 본 발명에 의한 지문 인식 장치의 동작 타이밍도이다.도 9의 (a)와 (b)는 본 발명에 의한 지문 센싱 장치에 대한 시뮬레이션 그래프이다.8 is an operation timing diagram of the fingerprint recognition device according to the present invention. FIGS. 9A and 9B are simulation graphs of the fingerprint sensing device according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
21: 아날로그 신호 처리부 22: 디지털 신호 처리부21: analog signal processor 22: digital signal processor
211: 센서플레이트 212: 기생캐패시턴스 제거회로211: sensor plate 212: parasitic capacitance cancellation circuit
213: 비교기 221: 멀티플렉서213: comparator 221: multiplexer
222: 메모리 223: 마이크로프로세서222: memory 223: microprocessor
224: 디지털 아날로그 변환기224: digital to analog converter
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0052453A KR100531769B1 (en) | 2003-07-29 | 2003-07-29 | Fingerprint device of SoC type |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0052453A KR100531769B1 (en) | 2003-07-29 | 2003-07-29 | Fingerprint device of SoC type |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050013869A KR20050013869A (en) | 2005-02-05 |
| KR100531769B1 true KR100531769B1 (en) | 2005-11-29 |
Family
ID=37225166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0052453A KR100531769B1 (en) | 2003-07-29 | 2003-07-29 | Fingerprint device of SoC type |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100531769B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10410032B2 (en) | 2016-03-02 | 2019-09-10 | Samsung Electronics Co., Ltd. | Fingerprint sensor, electronic device having the same, and method of operating the fingerprint sensor |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100773269B1 (en) * | 2006-05-30 | 2007-11-09 | 주식회사 하이온콥 | Reader of rfid system for advancing receive sensitivety |
| KR101502911B1 (en) * | 2013-11-01 | 2015-03-16 | 크루셜텍 (주) | Fingerprint detecting apparatus and driving method thereof |
| KR101987526B1 (en) * | 2016-03-07 | 2019-09-30 | 전용원 | Fingerprint sensing system with effectively reducing common voltage |
| WO2018169107A1 (en) * | 2017-03-17 | 2018-09-20 | 전용원 | Fingerprint recognition sensor and system for improving sensing offset |
-
2003
- 2003-07-29 KR KR10-2003-0052453A patent/KR100531769B1/en active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10410032B2 (en) | 2016-03-02 | 2019-09-10 | Samsung Electronics Co., Ltd. | Fingerprint sensor, electronic device having the same, and method of operating the fingerprint sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050013869A (en) | 2005-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3741282B2 (en) | INPUT DEVICE, ELECTRONIC DEVICE, AND DRIVE METHOD FOR INPUT DEVICE | |
| US7272247B2 (en) | Method and system for fingerprint authentication | |
| US6441482B1 (en) | Biometric device with integrated CMOS image sensor | |
| CN111201537B (en) | Differentiating live fingers from spoof fingers by machine learning in fingerprint analysis | |
| EP1435586B1 (en) | Fingerprint verification method and fingerprint verification device | |
| US9501094B2 (en) | Combinational sensing type fingerprint identification device and method | |
| US7375714B2 (en) | Active-matrix driving device, electrostatic capacitance detection device, and electronic equipment | |
| EP3447683A1 (en) | Method of processing biometric image and apparatus including the same | |
| KR100531769B1 (en) | Fingerprint device of SoC type | |
| JP2005233688A (en) | Capacitance detection device, fingerprint sensor, biometrics authentication device, and search method for capacitance detection condition | |
| Cao et al. | A real-time spike classification method based on dynamic time warping for extracellular enteric neural recording with large waveform variability | |
| Hashem et al. | Human identification using foot features | |
| KR100401904B1 (en) | Imaging device | |
| US11869271B2 (en) | Electronic apparatus and method of processing fingerprint image | |
| Bhargava et al. | Fingerprint matching of normalized image based on Euclidean distance | |
| CN110688894B (en) | Palm key point extraction method and device | |
| US20060193503A1 (en) | Method and apparatus for enhanced security in biometric systems | |
| US20210081641A1 (en) | Fingerprint authentication method and system for rejecting spoofing attempts | |
| US20080240522A1 (en) | Fingerprint Authentication Method Involving Movement of Control Points | |
| Saleh et al. | A modified thinning algorithm for fingerprint identification systems | |
| US20230267186A1 (en) | Authentication system using neural network architecture | |
| KR100603975B1 (en) | Finger print sensing device of Single On Chip | |
| Luhadiya et al. | Iris detection for person identification using multiclass SVM | |
| Gayathri et al. | Implementation of Fingerprint Recognition System on FPGA | |
| Nam et al. | Design and implementation of 160× 192 pixel array capacitive-type fingerprint sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121112 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20131105 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20141103 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20151106 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20161010 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20170907 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190909 Year of fee payment: 15 |