KR100529115B1 - 플라즈마 표시 패널 및 그의 구동 방법 - Google Patents

Abstract

플라즈마 표시 패널에서, 복수의 서브필드 중 최소 계조를 표현하는 서브필드에서 단위광을 저감시키고 계조 선형성을 확보하기 위해, 유지 기간에서 제1 기간 동안 상기 제1 전극에 제1 전압을 인가한 상태에서 상기 제2 전극의 전압을 상기 제1 전압에서 제2 전압까지 완만하게 증가시키고, 제2 기간 동안 상기 제1 전극에 제1 전압을 인가한 상태에서 상기 제2 전극에 상기 제2 전압보다 높은 제3 전압을 인가한다. 이렇게 하면, 단위광을 줄일 수 있는 동시에 계조 선형성을 확보할 수도 있다.

Description

플라즈마 표시 패널 및 그의 구동 방법{PLASMA DISPLAY PANEL AND DRIVING METHOD THEREOF}

본 발명은 플라즈마 표시 패널(plasma display panel, PDP)에 관한 것으로서, 특히, 플라즈마 표시 패널의 구동 방법에 관한 것이다.

플라즈마 표시 패널은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소가 매트릭스 형태로 배열되어 있다. 먼저 도1 및 도2를 참조하여 일반적인 플라즈마 표시 패널의 구조에 대하여 설명한다.

도1은 플라즈마 표시 패널의 일부 사시도이며, 도 2는 플라즈마 표시 패널의 전극 배열도를 나타낸다.

도1에 나타낸 바와 같이, 플라즈마 표시 패널은 서로 마주보며 떨어져 있는 두 개의 유리 기판(1, 6)을 포함한다. 유리 기판(1) 위에는 주사 전극(4)과 유지 전극(5)이 쌍을 이루어 평행하게 형성되어 있으며, 주사 전극(4)과 유지 전극(5)은 유전체층(2) 및 보호막(3)으로 덮여 있다. 유리 기판(6) 위에는 복수의 어드레스 전극(8)이 형성되어 있으며, 어드레스 전극(8)은 절연체층(7)으로 덮여 있다. 어드레스 전극(8) 사이에 있는 절연체층(7) 위에는 어드레스 전극(8)과 격벽(9)이 형성되어 있다. 또한 절연체층(7)의 표면 및 격벽(9)의 양측면에 형광체(10)가 형성되어 있다. 유리 기판(1, 6)은 주사 전극(4)과 어드레스 전극(8) 및 유지 전극(5)과 어드레스 전극(8)이 직교하도록 방전 공간(11)을 사이에 두고 대향하여 배치되어 있다. 어드레스 전극(8)과, 쌍을 이루는 주사 전극(4)과 유지 전극(5)과의 교차부에 있는 방전 공간(11)이 방전 셀(12)을 형성한다.

여기서, 벽 전하란 각 전극에 가깝게 방전 셀의 벽(예를 들어, 유전체층)에 형성되어 전극에 축적되는 전하를 말한다. 이러한 벽 전하는 실제로 전극 자체에 접촉되지는 않지만, 여기서는 벽 전하가 전극에 "형성됨", "축적됨" 또는 "쌓임"과 같이 설명된다. 또한, 벽 전압은 벽 전하에 의해서 방전 셀의 벽에 형성되는 전위차를 말한다.

격벽은 방전공간을 형성하는 기능과 함께 방전 시 발생한 광을 차단하여 인근 화소의 오동작(cross talk)을 방지하는 역할을 한다. 이러한 단위구조를 하나의 기판 위에 매트릭스(matrix) 형상으로 복수개 형성하고, 각 단위구조에 형광물질을 도포하여 하나의 화소를 구성하고 이 화소들이 모여서 하나의 플라즈마 표시 패널이 된다. 현재 상용화되고 있는 플라즈마 표시 패널은 각 화소 안에서 방전을 일으키고 방전에 의해 발생한 자외선이 화소 내벽에 도포되어 있는 형광물질을 여기시켜 원하는 색을 구현하게 된다.

그리고 도 2에 나타낸 바와 같이, 플라즈마 표시 패널의 전극은 n×m의 매트릭스 구조를 가지고 있다. 열 방향으로는 어드레스 전극(A₁-A_m)이 배열되어 있고 행 방향으로는 n행의 주사 전극(Y₁-Y_n) 및 유지 전극(X₁-X_n )이 쌍으로 배열되어 있다.

플라즈마 표시 패널이 컬러 디스플레이(color display)로서의 성능을 내기 위해서는 중간 계조를 구현해야 하는 데 현재 이의 구현방법으로 1 TV 필드(field) 를 복수개의 서브 필드로 나누어 이를 시분할 제어하는 중간 계조 구현 방법이 사용되고 있다.

도3은 일반적으로 적용되고 있는 AC형 플라즈마 디스플레이 패널의 중간 계조 구현방법이다.

도3은 6bit 계조 구현 방법으로서, 하나의 TV 필드를 6개의 서브 필드로 나누고 있으며 하나의 서브 필드마다 어드레스 기간과 표시 방전 유지기간으로 분리되어 구성되어 있다.

이러한 플라즈마 표시 패널에서 최소 단위광은 최소 계조를 표현하는 서브필드(예를 들면, 계조 1)에서 미약한 리셋 방전, 어드레스(Address)방전 및 유지방전의 합으로 표현된다. 여기서, 리셋 방전은 미약하므로 주로 어드레스 방전과 유지방전의 합으로 표현된다고 할 수 있다.

도4는 기존의 펄스파를 이용하여 강방전을 일으키는 것을 나타낸 도면이고,

도4를 참조하면, 펄스파 인가로 인한 강방전이 서스테인 구간에서 일어나며, 이에 대한 계조에 따른 휘도를 측정하고, 그래프로 나타내면 도5에 도시된 바와 같다.

도6은 서스테인 구간에서 펄스파 대신 램프파형으로 약방전을 일으키는 것을 나타낸 도면이고, 도7은 이 방법에 의한 각 계조에서의 휘도를 측정한 값을 그래프로 나타내었다.

도6 또는 도7을 참조하면, 이 방법은 계조 선형성은 기존 펄스파형을 인가한 것보다 개선되었지만 최소 단위광인 계조1에서의 휘도가 좀더 증가하였다면 더 개선된 계조 선형성을 확보 할 수가 있을 것이다.

이와 같이, 기존의 펄스파 인가로 인한 강방전 대신 도6의 램프 파형으로 인가를 하여 약방전을 일으키면 기존 대비 더 적은 빛을 낼 수가 있어 최소 단위광을 저감할 수가 있게 된다.

하지만 램프파형에 의한 약방전은 일정한 빛만을 표현할 수 있으므로 휘도의 세밀한 조절은 램프파형에서는 힘들게 된다.

또한, 향후 플라즈마 패널의 고효율화가 되어가면서 기존 대비 휘도는 증가되었으나 반면에 단위광도 증가되어 저계조 표현 및 계조 선형성에 악영향을 줄 수가 있다.

그러므로 이러한 경우 정확한 계조 선형성을 확보하기 위해서는 기존 램프를 이용한 최소단위광 휘도 보다 더 높은 휘도가 필요하게 된다. 이러한 경우 기존 램프만을 이용한 파형에서는 휘도의 증가에 한계가 있다.

본 발명이 이루고자 하는 기술적 과제는 상기한 종래 기술의 문제점을 해결하기 위한 것으로서, 플라즈마 표시 패널에서 최소단위광을 램프 및 펄스파의 조합으로 구현하여 계조 선형성을 기존 램프파형만을 인가한 것 보다 더욱 더 향상시키는 것이다.

이러한 과제를 해결하기 위한 본 발명의 하나의 특징에 따른 플라즈마 표시 패널은,

제1 기판, 상기 제1 기판 위에 각각 나란히 형성되는 복수의 제1 전극 및 제2 전극, 상기 제1 기판과 마주보며 떨어져 있는 제2 기판, 상기 제1 및 제2 전극에 교차하는 방향으로 제2 기판 위에 형성되는 복수의 제3 전극, 그리고 복수의 서브필드 중 최소 계조를 표현하는 서브필드의 유지 기간에서, 상기 제1 전극에 제1 전압을 인가한 상태에서 제1 기간 동안 상기 제2 전극의 전압을 제1 전압에서 제2 전압까지 완만하게 증가시킨 후, 제2 기간 동안 상기 제2 전극에 상기 제2 전압보다 높은 제3 전압을 인가하는 구동 회로를 포함한다.

삭제

삭제

삭제

삭제

삭제

삭제

삭제

이러한 기술적 과제를 해결하기 위한 본 발명의 다른 특징에 따른 플라즈마 표시 패널의 구동 방법은,

복수의 제1 전극과 복수의 제2 전극, 상기 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하는 플라즈마 표시 패널에서 하나의 프레임을 복수의 서브필드로 나누어 구동하는 방법으로서,상기 복수의 서브필드 중 최소 계조를 표현하는 서브필드의 유지 기간에서, 제1 기간 동안 상기 제1 전극에 제1 전압을 인가한 상태에서 상기 제2 전극의 전압을 상기 제1 전압에서 제2 전압까지 완만하게 증가시키는 단계, 그리고 제2 기간 동안 상기 제1 전극에 제1 전압을 인가한 상태에서 상기 제2 전극에 상기 제2 전압보다 높은 제3 전압을 인가하는 단계를 포함한다.

삭제

삭제

삭제

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.

도8은 이 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구성도이다.

도8을 참조하면, 이 발명의 실시예에 따른 플라즈마 표시 패널은, 플라즈마 패널(100), 제어부(200), 어드레스 전극 구동부(300), 주사 전극 구동부(이하 'Y 전극 구동부'라 함)(400) 및 유지 전극 구동부(이하 'X 전극 구동부'라 함)(500)를 포함한다.

플라즈마 패널(100)은 열 방향으로 배열되어 있는 복수의 어드레스 전극(A1-Am), 그리고 행 방향으로 배열되어 있는 복수의 유지 전극(이하 'X 전극'이라 함)(X1-Xn) 및 주사 전극(이하 'Y 전극'이라 함)(Y1-Yn)을 포함한다. X 전극(X1-Xn)은 각 Y 전극(Y1-Yn)에 대응해서 형성되며, 일반적으로 그 일단이 서로 공통으로 연결되어 있다. 그리고 플라즈마 패널(100)은 X 및 Y 전극(X1-Xn, Y1-Yn)이 배열된 유리 기판(도시하지 않음)과 어드레스 전극(A1-Am)이 배열된 유리 기판(도시하지 않음)으로 이루어진다. 두 유리 기판은 Y 전극(Y1-Yn)과 어드레스 전극(A1-Am) 및 X 전극(X1-Xn)과 어드레스 전극(A1-Am)이 각각 직교하도록 방전 공간을 사이에 두고 대향하여 배치된다. 이때, 어드레스 전극(A1-Am)과 X 및 Y 전극(X1-Xn, Y1-Yn)의 교차부에 있는 방전 공간이 방전 셀을 형성한다. 제어부(200)는 외부로부터 영상 신호를 수신하여 어드레스 구동신호, X 전극 구동신호 및 Y 전극 구동신호를 출력한다. 그리고 제어부(200)는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 각 서브필드는 시간적인 동작 변화로 표현하면 리셋 구간, 어드레스 구간, 서스테인 구간으로 이루어진다. 특히, 제어부(200)는 복수의 서브필드 중 최소 계조를 표현하는 서브필드의 서스테인 구간에서 상기 Y 전극에 인가되는 구동 전압을 제1 전압에서 제2 전압으로 증가하는 램프 파형으로 완만하게 증가시켜 약방전을 일으키고 나서, 펄스 파형으로 제3 전압을 인가하여 강방전을 일으키도록 한다. 어드레스 전극 구동부(300)는 제어부(200)로부터 어드레스 전극 구동신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극(A1-Am)에 인가한다. X 전극 구동부(500)는 제어부(200)로부터 X 전극 구동신호를 수신하여 X 전극(X1-Xn)에 구동 전압을 인가한다. Y 전극 구동부(400)는 제어부(200)로부터 Y 전극 구동신호를 수신하여 Y 전극(Y1-Yn)에 구동 전압을 인가한다.

그러면, 이러한 구성을 가진 이 발명의 실시예에 따른 플라즈마 표시 패널의 동작에 대해 상세히 설명한다.

먼저, 제어부(200)는 외부에서 입력되는 영상신호를 입력받아 플라즈마 표시 패널의 특성에 맞게 감마값을 보정하고, 보정된 영상신호를 N개의 서브필드로 생성하고, 각 서브필드별로 어드레스 전극 구동신호를 출력한다.

그리고, 제어부(200)는 감마 보정된 영상 신호의 부하율을 연산하여 현재의 부하율에 해당하는 서스테인수로 X전극 구동신호 및 Y전극 구동신호를 생성하여 출력한다.

여기서 제어부(22)는 Y전극 구동신호 생성시에 도9와 같은 파형으로 서스테인 구간을 생성한다.

도9를 참조하면, 서스테인 구간에서 Y 전극에 일정한 기울기를 갖는 램프파형을 인가하여 약방전을 일으킨 후 펄스파를 인가하여 강방전을 일으키게 된다.

이러한 경우 기존 램프파형만으로 인가된 경우보다 더 높은 휘도를 얻을 수가 있다. 또한, 도9에서 보는 바와 같이 ΔV의 폭의 증감 여부에 따라 강방전의 량을 조절할 수가 있어 휘도를 가변할 수가 있다.

그러므로 상위 계조의 휘도량에 따라 최소단위광을 조절할 수가 있어 더욱더 정밀한 계조 선형성을 확보할 수가 있게 된다.

도10은 램프파형을 Y전극에 인가하여 약방전을 일으킨 후 펄스 파형을 인가하여 강방전을 일으키는 구동파형에 의해 최소 단위광이 1.8cd/m2 정도의 휘도를 얻었을 시 계조 선형성을 나타낸 것이다. 도10을 참조하면, 램프파형만으로 최소단위광을 구현한 계조 선형성과 비교하여 보면 선형성이 개선된 것을 알 수가 있다.

여기서 X전극 구동신호 및 어드레스 전극 구동신호는 종래와 같은 파형으로 인가되며, 서스테인 펄스가 여러개 있는 경우 각 펄스마다 도9의 파형을 적용하기 위해서는 X전극에 도9의 파형을 인가하고, Y전극에는 그라운드 레벨의 전위 또는 상대적으로 낮은 전위를 인가하면 된다. 이러한 사항은 당업자에게 이상의 설명으로부터 용이하게 실시 가능하므로 상세한 설명은 생략한다.

특히, 본원 발명의 파형은 최소단위광 생성시에 유용하며, 필요에 따라서는 모든 서스테인 펄스에 적용될 수 있다.

이후, 어드레스 전극 구동부(300)는 어드레스 전극 구동신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극(A1-Am)에 인가한다.

그리고, X 전극 구동부(500)는 X전극 구동신호를 수신하여 X 전극(X1-Xn)에 구동 전압을 인가하고, Y 전극 구동부(400)는 Y 전극 구동신호를 수신하여 Y 전극(Y1-Yn)에 구동 전압을 인가한다.

그러면, 플라즈마 패널(100)에는 데이터가 표시된다.

상기한 본 발명의 실시예에서는 램프파형과 펄스 파형으로 약방전과 강방전을 일으켰지만 이는 필요에 따라 변형이 가능하며, 서서히 전압을 증가하여 약방전을 일으키고, 급격히 전압을 증가시켜 강방전을 일으키도록 다양하게 변형할 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

이상에서 설명한 바와 같이, 본 발명의 실시예에 따르면 플라즈마 표시 패널에서 최소단위광을 램프 및 펄스파의 조합으로 구현하여 계조 선형성을 기존 램프파형만을 인가한 것 보다 더욱 더 향상시킬 수 있다.

도 1은 일반적인 플라즈마 표시 패널의 개략적인 일부 사시도이다.

도 2는 일반적인 플라즈마 표시 패널의 전극 배열도이다.

도3은 일반적으로 적용되고 있는 AC형 플라즈마 디스플레이 패널의 중간 계조 구현방법이다.

도4는 서스테인 구간을 펄스파형으로 인가하는 것을 나타낸 도면이다.

도5는 도4의 펄스파형 인가시 계조 증가에 따른 휘도를 나타낸 도면이다.

도6은 서스테인 구간을 램프파형으로 인가하는 것을 나타낸 도면이다.

도7은 도6의 램프파형 인가시 계조 증가에 따른 휘도를 나타낸 도면이다.

도8은 이 발명의 실시예에 따른 플라즈마 표시 패널의 구성도이다.

도9는 이 발명의 실시예에 따른 플라즈마 표시 패널에서 서스테인 구간에 램프파형 인가후 펄스파형을 인가하는 것을 나타낸 도면이다.

도10은 도9의 램프 파형 인가후 펄스파형 인가시 계조 증가에 따른 휘도를 나타낸 도면이다.

Claims (10)

1. 제1 기판,

   상기 제1 기판 위에 각각 나란히 형성되는 복수의 제1 전극 및 제2 전극,

   상기 제1 기판과 마주보며 떨어져 있는 제2 기판,

   상기 제1 및 제2 전극에 교차하는 방향으로 제2 기판 위에 형성되는 복수의 제3 전극, 그리고

   복수의 서브필드 중 최소 계조를 표현하는 서브필드의 서스테인 구간에서, 상기 제1 전극에 제1 전압을 인가한 상태에서 제1 기간 동안 상기 제2 전극의 전압을 제1 전압에서 제2 전압까지 완만하게 증가시킨 후, 제2 기간 동안 상기 제2 전극에 상기 제2 전압보다 높은 제3 전압을 인가하는 구동 회로를 포함하는 플라즈마 표시 패널.
2. 삭제
3. 삭제
4. 삭제
5. 제1항에 있어서,

   상기 구동회로는 상기 제1 기간의 길이를 조절하여 상기 서브필드의 전체광의 크기를 조절하는 것을 특징으로 하는 플라즈마 표시 패널.
6. 복수의 제1 전극과 복수의 제2 전극, 상기 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하는 플라즈마 표시 패널에서 하나의 필드를 복수의 서브필드로 나누어 구동하는 방법에 있어서,

   상기 복수의 서브필드 중 최소 계조를 표현하는 서브필드의 서스테인 구간에서,

   제1 기간 동안 상기 제1 전극에 제1 전압을 인가한 상태에서 상기 제2 전극의 전압을 상기 제1 전압에서 제2 전압까지 완만하게 증가시키는 단계, 그리고

   제2 기간 동안 상기 제1 전극에 제1 전압을 인가한 상태에서 상기 제2 전극에 상기 제2 전압보다 높은 제3 전압을 인가하는 단계를 포함하는 플라즈마 표시 패널의 구동 방법.
7. 삭제
8. 제6항에 있어서,

   상기 제1 기간의 길이를 조절하여 상기 서브필드의 전체광의 크기를 조절하는 것을 특징으로 하는 플라즈마 표시 패널의 구동 방법.
9. 삭제
10. 삭제