KR100528581B1 - Apparatus for compensating clock of digital wireless repeater and method of the same - Google Patents

Apparatus for compensating clock of digital wireless repeater and method of the same Download PDF

Info

Publication number
KR100528581B1
KR100528581B1 KR10-2003-0007110A KR20030007110A KR100528581B1 KR 100528581 B1 KR100528581 B1 KR 100528581B1 KR 20030007110 A KR20030007110 A KR 20030007110A KR 100528581 B1 KR100528581 B1 KR 100528581B1
Authority
KR
South Korea
Prior art keywords
clock
generated
reference signal
generator
signal
Prior art date
Application number
KR10-2003-0007110A
Other languages
Korean (ko)
Other versions
KR20040070885A (en
Inventor
이헌
오문욱
Original Assignee
주식회사 매커스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 매커스 filed Critical 주식회사 매커스
Priority to KR10-2003-0007110A priority Critical patent/KR100528581B1/en
Publication of KR20040070885A publication Critical patent/KR20040070885A/en
Application granted granted Critical
Publication of KR100528581B1 publication Critical patent/KR100528581B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/155—Ground-based stations

Abstract

디지털 무선 중계기의 클럭보정 장치 및 방법이 개시된다. 기준신호생성부는 수신신호로부터 추출한 클럭신호를 기초로 소정의 주파수를 갖는 기준신호를 생성한다. 송신클럭계수부는 클럭발생장치에서 발생된 클럭을 계수하고 기준신호의 주기에 의해 계수값을 출력한다. 보정부는 송신클럭계수부로부터 입력된 계수값을 소정 기간동안 누적한 누적값에서 오차가 없는 경우에 소정 기간동안 클럭발생장치에서 발생될 클럭수인 기준클럭수를 감산한 차이값을 산출하고, 차이값이 소정의 임계값보다 크면 클럭발생장치의 제어전압을 변경하여 클럭발생장치에서 발생된 클럭의 오차를 보정한다. 본 발명에 따르면, 중계기에 고가의 GPS 수신기를 장착하거나 클럭생성장치를 주기적으로 튜닝하는 불편함 없이 송신단의 클럭의 정확성을 보장할 수 있다. Disclosed are a clock correction apparatus and a method of a digital wireless repeater. The reference signal generator generates a reference signal having a predetermined frequency based on the clock signal extracted from the received signal. The transmission clock coefficient unit counts the clock generated by the clock generator and outputs the count value by the period of the reference signal. The correction unit calculates a difference value obtained by subtracting the reference clock number, which is the number of clocks to be generated by the clock generator for a predetermined period, when there is no error in the accumulated value accumulated in the count value input from the transmission clock coefficient unit for a predetermined period. If the value is larger than a predetermined threshold value, the control voltage of the clock generator is changed to correct an error of the clock generated by the clock generator. According to the present invention, it is possible to guarantee the accuracy of the clock of the transmitter without the inconvenience of mounting an expensive GPS receiver in the repeater or periodically tuning the clock generator.

Description

디지털 무선 중계기의 클럭보정 장치 및 방법{Apparatus for compensating clock of digital wireless repeater and method of the same}Apparatus for compensating clock of digital wireless repeater and method of the same}

본 발명은 디지털 위성방송용 중계기의 클럭신호 보정장치 및 방법에 관한 것으로, 보다 상세하게는, 디지털 위성방송용 중계기의 송신클럭의 오차를 보정하기 위한 장치 및 방법에 관한 것이다.The present invention relates to an apparatus and method for correcting a clock signal of a digital satellite broadcasting repeater, and more particularly, to an apparatus and method for correcting an error of a transmission clock of a digital satellite broadcasting repeater.

디지털 방송의 표준은 크게 유럽의 DVB(Digital Video Broadcasting)방식과 미국의 VSB(Vestigial Sideband Broadcasting)방식으로 구분된다. 이중에서 한국은 VSB방식을 디지털 TV의 표준으로 채택하고 있다. 그러나, DAB(Digital Audio Broadcasting)의 경우에는 DVB방식을 표준으로 채택하고 있으며, DAB는 초기에는 위성을 이용한 라디오 방송에만 국한된 개념이었으나 점차로 동영상의 서비스가 가능한 DMB(Digital Multimedia Broadcasting)로 진화하였다. Digital broadcasting standards are largely divided into European DVB (Digital Video Broadcasting) method and American VSB (Vestigial Sideband Broadcasting) method. Among them, Korea adopts VSB as a standard for digital TV. However, in the case of DAB (Digital Audio Broadcasting), the DVB method is adopted as a standard, and DAB was initially limited to radio broadcasting using satellites, but gradually evolved into DMB (Digital Multimedia Broadcasting) capable of providing video services.

DVB방식은 케이블TV, 위성, 지상파 및 공시청 안테나(SMATV) 등 여러 매체의 공유성을 높인 것이 특징으로 신호의 부호 및 압축은 MPEG2를 기본으로 하고 있다. 또한, 가입자 관리기능(Conditional Access)을 위해서는 공동의 스크램블링 알고리즘을 바탕으로 이루어지도록 규정하고 있다. DVB방식은 위성 디지털 TV 방송인 DVB-S(Satellite), 디지털 케이블 TV 방송인 DVB-C(Cable), 지상파 디지털방송인 DVB-T 등의 하위 규격을 갖는다. The DVB method improves the commonality of various media such as cable TV, satellite, terrestrial antenna, and public antenna (SMATV). The encoding and compression of signals is based on MPEG2. In addition, the subscriber management function (Conditional Access) is prescribed to be based on a common scrambling algorithm. The DVB system has substandards such as satellite digital TV broadcasting DVB-S (Satellite), digital cable TV broadcasting DVB-C (Cable), and terrestrial digital broadcasting DVB-T.

위성방송 수신에는 일반가정에서 소형의 안테나를 이용하여 직접 수신하는 개별수신과 대형의 안테나를 갖춘 대규모 수신설비를 이용해 수신하여 케이블 등의 유선망을 이용해 가정까지 전송하는 공동수신이 있다. 또한, 지상파에서는 중계가 곤란한 난시청지역에서 사용되는 방송위성의 방송파를 수신하여 일반적인 주파수대의 신호(VHF, UHF)로 변환하여 송신하고 수신자는 이 지상파의 방송파를 수신하는 재전송 수신방법도 존재한다. DMB 서비스를 위한 시스템 중에서 ITU-R BO.1130-4 RECOMMENDATION에 명시된 디지털 시스템 E는 DVB-S 방식으로 송출되는 위성신호를 단말기가 수신할 수 있는 CDM(Code Division Multiplexing)신호로 변환하여 송신하는 디지털 중계기를 사용한다. 이러한 역할을 수행하는 중계기를 통상적으로 갭 필러(gap filler)라 한다. 갭 필러는 고층빌딩이 밀집한 지역, 터널 등과 같이 전파가 차폐되는 지역에서 방송을 수신할 수 있도록 송신소로부터 발사된 전파를 수신하여 재송신하는 소출력 재송신소이다.There are two types of satellite broadcasting reception: individual reception using a small antenna in a home, and reception using a large reception facility equipped with a large antenna and transmission to a home using a wired network such as a cable. In addition, there is also a retransmission reception method in which terrestrial waves receive broadcast satellite broadcast waves used in difficult-to-review areas, which are difficult to relay, convert them into signals (VHF, UHF) of general frequency bands, and receive the terrestrial broadcast waves. . Digital system E specified in ITU-R BO.1130-4 RECOMMENDATION among the systems for DMB service converts satellite signals transmitted by DVB-S method into CDM (Code Division Multiplexing) signals that the terminal can receive and transmits them. Use a repeater. Repeaters that play this role are commonly referred to as gap fillers. The gap filler is a low power retransmission station that receives and retransmits radio waves emitted from a transmission station so that broadcasts can be received in an area where radio waves are shielded, such as a high density building and a tunnel.

이러한 중계기에는 수신된 위성신호를 지상파 신호로 변환하여 송신하기 위한 변조용 발진기가 구비된다. 일반적으로 중계기에 구비되는 변조용 발진기는 오븐제어 수정발진기(Oven Controlled Crystal Oscillator : OCXO)가 사용된다. OCXO는 단기적인 지터(jitter)의 영향은 미미하나 에이징(Aging)에 의한 성능감소(degradation) 등에 의한 장기적인 주파수의 변동이 존재할 수 있다. 이러한 장기적인 주파수의 변동은 신호의 변조를 위한 클럭신호의 불안정을 야기하여 신호품질의 저하를 가져온다. 그러나, 정확한 클럭발생을 위해 중계기에 GPS 수신기를 장착하거나 장기적인 주파수의 변동을 보정하기 위해 OCXO를 주기적으로 튜닝하는 것은 비용이 많이 소요되고 효율적이지 못하다는 문제가 있다. The repeater is provided with a modulator oscillator for converting the received satellite signal into a terrestrial signal for transmission. In general, an oscillator for modulation provided in a repeater is an oven controlled crystal oscillator (OCXO). OCXO has a short-term jitter effect but there may be a long-term frequency fluctuation due to degradation due to aging. This long-term frequency fluctuation causes instability of the clock signal for modulation of the signal, resulting in deterioration of signal quality. However, there is a problem that it is costly and inefficient to mount the GPS receiver in the repeater for accurate clock generation or periodically tune the OCXO to correct long-term frequency fluctuations.

본 발명이 이루고자 하는 기술적 과제는 저비용으로 변조주파수의 변동을 보정할 수 있는 디지털 무선 중계기의 클럭보정 장치 및 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a clock correction apparatus and method for a digital wireless repeater capable of correcting a change in modulation frequency at low cost.

상기의 기술적 과제를 달성하기 위한, 본 발명에 따른 디지털 무선 중계기의 클럭보정 장치는, 수신신호로부터 추출한 클럭신호를 기초로 소정의 주파수를 갖는 기준신호를 생성하는 기준신호생성부; 클럭발생장치에서 발생된 클럭을 계수하고 상기 기준신호의 주기에 의해 계수값을 출력하는 송신클럭계수부; 및 상기 송신클럭계수부로부터 입력된 상기 계수값을 소정 기간동안 누적한 누적값에서 오차가 없는 경우에 상기 소정 기간동안 상기 클럭발생장치에서 발생될 클럭수인 기준클럭수를 감산한 차이값을 산출하고, 상기 차이값이 소정의 임계값보다 크면 상기 클럭발생장치의 제어전압을 변경하여 상기 클럭발생장치에서 발생된 클럭의 오차를 보정하는 보정부;를 구비한다.In accordance with another aspect of the present invention, there is provided a clock correction apparatus for a digital wireless repeater, comprising: a reference signal generator configured to generate a reference signal having a predetermined frequency based on a clock signal extracted from a received signal; A transmission clock coefficient unit for counting a clock generated by a clock generator and outputting a count value by a period of the reference signal; And a difference value obtained by subtracting the reference clock number, which is the number of clocks to be generated by the clock generator during the predetermined period, when there is no error in the accumulated value accumulated in the count value input from the transmission clock coefficient unit for a predetermined period. And a correction unit configured to correct an error of a clock generated by the clock generator by changing a control voltage of the clock generator when the difference is greater than a predetermined threshold.

상기의 다른 기술적 과제를 달성하기 위한, 본 발명에 따른 디지털 무선 중계기의 클럭보정 방법은, 수신신호로부터 추출한 클럭신호를 기초로 소정의 주파수를 갖는 기준신호를 생성하는 단계; 클럭발생장치에서 발생된 클럭을 계수하고 상기 기준신호의 주기에 의해 계수값을 출력하는 단계; 상기 계수값을 소정 기간동안 누적한 누적값에서 오차가 없는 경우에 상기 소정 기간동안 상기 클럭발생장치에서 발생될 클럭수인 기준클럭수를 감산한 차이값을 산출하는 단계; 및 상기 차이값이 소정의 임계값보다 크면 상기 클럭발생장치의 제어전압을 변경하여 상기 클럭발생장치에서 발생된 클럭의 오차를 보정하는 단계;를 포함한다.According to another aspect of the present invention, there is provided a clock correction method of a digital wireless repeater, the method comprising: generating a reference signal having a predetermined frequency based on a clock signal extracted from a received signal; Counting a clock generated by a clock generator and outputting a count value by a period of the reference signal; Calculating a difference value obtained by subtracting the reference clock number, which is the number of clocks to be generated by the clock generator during the predetermined period, when there is no error in the accumulated value in which the count value is accumulated for a predetermined period; And correcting an error of a clock generated by the clock generator by changing a control voltage of the clock generator when the difference is greater than a predetermined threshold.

이에 의해, 중계기에 고가의 GPS 수신기를 장착하거나 클럭생성장치를 주기적으로 튜닝하는 불편함 없이 송신단의 클럭의 정확성을 보장할 수 있다. As a result, the accuracy of the clock of the transmitter can be guaranteed without the inconvenience of mounting an expensive GPS receiver in the repeater or periodically tuning the clock generator.

이하에서, 첨부된 도면들을 참조하여 본 발명에 따른 디지털 무선 중계기의 클럭보정 장치 및 방법의 바람직한 실시예에 대해 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the clock correction apparatus and method of the digital wireless repeater according to the present invention.

도 1은 본 발명에 따른 디지털 무선 중계기의 클럭보정 장치에 대한 일 실시예의 구성을 도시한 블록도이다.1 is a block diagram showing the configuration of an embodiment of a clock correction apparatus for a digital wireless repeater according to the present invention.

도 1을 참조하면, 본 발명에 따른 클럭보정 장치는, 기준신호생성부(110), 송신클럭계수부(120), 및 보정부(130)를 구비한다.Referring to FIG. 1, a clock correction apparatus according to the present invention includes a reference signal generation unit 110, a transmission clock coefficient unit 120, and a correction unit 130.

기준신호생성부(110)는 클럭추출부(112) 및 신호생성부(114)로 구성된다. The reference signal generator 110 includes a clock extractor 112 and a signal generator 114.

클럭추출부(112)는 수신된 위성신호로부터 클럭정보를 추출한다. ITU-R BO.1130-4 RECOMMENDATION의 디지털 시스템 E용 갭 필러의 경우에, 수신된 신호로부터 추출할 수 있는 클럭정보의 예로는 39.2Hz의 슈퍼프레임(CDM신호의 12.75msec 길이의 프레임 두개에 해당), 2.304MHz의 바이트 클럭, 및 18.432MHz의 비트 클럭 등이 있다. 이 때, 클럭추출부(112)는 프레임, 심볼 동기를 획득하며 트래킹을 수행하여 해당 클럭을 추출한다. 한편, 클럭추출부(112)의 기능은 중계기에 구비된 디지털 기저대역 수신기에서 수행할 수 있다. 추출된 클럭은 에어 링크 간섭(air link interference) 및 수신기의 처리방식의 특성 등에 기인한 단기적인 지터가 존재하지만 장기적인 주파수 변동은 거의 존재하지 않는 특성을 보인다. The clock extracting unit 112 extracts clock information from the received satellite signal. In the case of the gap filler for digital system E of ITU-R BO.1130-4 RECOMMENDATION, an example of the clock information that can be extracted from the received signal is a superframe of 39.2 Hz (corresponding to two 12.75 msec frames of the CDM signal). ), A byte clock of 2.304 MHz, a bit clock of 18.432 MHz, and the like. At this time, the clock extracting unit 112 obtains frame and symbol synchronization and performs tracking to extract the corresponding clock. Meanwhile, the function of the clock extracting unit 112 may be performed by the digital baseband receiver provided in the repeater. The extracted clock has short-term jitter due to air link interference and characteristics of the receiver's processing method, but shows long-term frequency fluctuation.

신호생성부(114)는 클럭추출부(112)에서 추출된 동기정보를 기초로 일정한 주기의 기준신호를 생성한다. 신호생성부(114)에서 생성된 기준신호의 주기는 송신신호의 클럭주기의 정수배인 것이 바람직하다. 또한, 기준신호의 주기에 의해 송신클럭계수부(120)가 OCXO에서 생성된 클럭의 계수값을 인터럽트의 형태로 보정부(130)로 출력하므로, 기준신호의 주기는 보정부(130)가 구현되어 있는 컨트롤러가 처리할 수 있는 인터럽트 주기보다 크게 설정되는 것이 바람직하다. The signal generator 114 generates a reference signal of a predetermined period based on the synchronization information extracted by the clock extractor 112. The period of the reference signal generated by the signal generation unit 114 is preferably an integer multiple of the clock period of the transmission signal. In addition, since the transmission clock coefficient unit 120 outputs the count value of the clock generated by the OCXO to the correction unit 130 in the form of an interrupt by the period of the reference signal, the correction unit 130 implements the period of the reference signal. It is desirable that the controller is set to be larger than the interrupt period that can be handled.

송신클럭계수부(120)는 OCXO에서 생성된 클럭을 계수하고 기준신호생성부(110)에서 입력된 기준신호의 주기에 의해 계수값을 보정부(130)로 출력한다. 송신클럭계수부(120)는 계수값을 보정부(130)로 출력함과 동시에 클럭의 계수값을 0으로 초기화한다. 이러한 동작은 동기적으로 기준신호의 주기마다 이루어진다. 기준신호의 주기와 OCXO에서 생성된 클럭의 주기의 동기가 일치하지 않으면 송신클럭계수부(120)는 OCXO에서 생성된 클럭의 에지를 검출하는 에지검출기 또는 OCXO에서 생성된 클럭과 기준신호의 동기를 일치시키기 위한 동기회로에 의해 두 신호의 동기를 일치시킨 후 OCXO에서 생성된 클럭을 계수하는 것이 바람직하다. The transmission clock coefficient unit 120 counts the clock generated by the OCXO and outputs the count value to the correction unit 130 by the period of the reference signal input from the reference signal generator 110. The transmission clock coefficient unit 120 outputs the count value to the correction unit 130 and initializes the count value of the clock to zero. This operation is performed synchronously every cycle of the reference signal. If the period of the reference signal does not coincide with the period of the clock generated by the OCXO, the transmission clock coefficient unit 120 may synchronize the reference signal with the edge detector that detects the edge of the clock generated by the OCXO or the clock generated by the OCXO. It is desirable to count the clocks generated by the OCXO after matching the synchronization of the two signals by the synchronization circuit for matching.

송신클럭 계수부(120)를 구현함에 있어서, 계수값을 계속 증가시키는 대신에 2n값에 대한 모듈러값을 취하면 회로의 복잡도를 감소시킬 수 있다. 일 예로, 기준신호 주기동안 계수값이 0에서 489599까지 증가한다고 할 때, 이를 모두 반영하려면 19비트 카운터가 필요하지만 256(=28)에 대한 모듈러값을 취하면 8비트 카운터로도 충분하다. 일반적으로 기준신호 주기동안 계수값의 편차가 ±128을 넘지 않는다고 가정하면 보정부(130)는 8비트 카운터의 값만으로 충분히 원래의 계수값을 추정할 수 있다.In implementing the transmission clock coefficient unit 120, taking the modular value for the value 2 n instead of continuously increasing the coefficient value, the complexity of the circuit can be reduced. For example, when the count value increases from 0 to 489599 during the reference signal period, a 19-bit counter is required to reflect all of them, but an 8-bit counter is sufficient if a modular value of 256 (= 2 8 ) is taken. In general, assuming that the deviation of the count value does not exceed ± 128 during the reference signal period, the correction unit 130 may sufficiently estimate the original count value using only an 8-bit counter value.

보정부(130)는 송신클럭계수부(120)로부터 입력받은 계수값을 일정 기간동안(예를 들면, 1개월 또는 1년)누적한 누적값에서 해당 기간동안 송신클럭계수부(120)로부터 계수값을 입력받은 횟수에 의해 계산되는 기준 클럭수를 감산하여 차이값을 계산한다. 일 예로, 기준신호생성부(110)가 슈퍼프레임의 주기인 25.5msec마다 기준신호를 생성하는 경우에, 보정부(130)는 송신클럭계수부(120)로부터 계수값을 입력받은 횟수에 489600을 곱하여 산출된 기준값을 감산하여 차이값을 계산한다. 계수값을 입력받은 횟수에 489600을 곱하는 이유는 OCXO에서 생성된 클럭의 주파수가 19.2MHz인 경우(일반적으로 OCXO의 클럭은 19.2MHz 또는 10MHz 등이 주로 사용된다), 25.5ms동안 489600개의 클럭이 발생하기 때문이다. 보정부(130)는 산출된 차이값이 소정의 임계값보다 크면 장기적 주파수 에러가 발생한 것으로 판단하여 경고신호를 출력하는 한편 OCXO의 제어전압을 변경하여 에러를 보정한다. 임계값은 중계기의 시스템 특성에 따라 상이하게 설정된다. 또한, OCXO의 제어전압의 변경정도는 산출된 차이값과 임계값의 차이에 따라 상이하게 설정되며, 이는 실험적으로 결정된다.The correction unit 130 counts the coefficient value received from the transmission clock coefficient unit 120 from the transmission clock coefficient unit 120 during the corresponding period from the accumulated value accumulated for a predetermined period (for example, one month or one year). The difference value is calculated by subtracting the reference clock number calculated by the number of times the value is input. For example, when the reference signal generator 110 generates a reference signal every 25.5 msec, which is a period of a super frame, the correction unit 130 sets 489600 to the number of times the coefficient value is input from the transmission clock coefficient unit 120. The difference value is calculated by subtracting the reference value calculated by multiplication. The reason for multiplying the count value by 489600 is that when the frequency of the clock generated by the OCXO is 19.2MHz (generally, the clock of the OCXO is mainly 19.2MHz or 10MHz, etc.), 489600 clocks occur in 25.5ms. Because. The correction unit 130 determines that a long-term frequency error has occurred when the calculated difference value is larger than a predetermined threshold value, outputs a warning signal, and corrects the error by changing a control voltage of the OCXO. The threshold value is set differently according to the system characteristics of the repeater. In addition, the degree of change of the control voltage of the OCXO is set differently according to the difference between the calculated difference value and the threshold value, which is determined experimentally.

도 2는 본 발명에 따른 디지털 무선 중계기의 클럭보정 방법에 대한 일 실시예의 수행과정을 도시한 흐름도이다.2 is a flowchart illustrating a process of performing an embodiment of a clock correction method of a digital wireless repeater according to the present invention.

도 2를 참조하면, 기준신호생성부(110)는 위성으로부터 수신된 신호로부터 추출한 클럭신호를 기초로 소정의 주파수를 갖는 기준신호를 생성한다(S200). 송신클럭계수부(120)는 OCXO에서 생성된 클럭을 계수하고 기준신호의 주기마다 인터럽트의 형태로 계수값을 보정부(130)로 출력한다(S210). 보정부(130)는 일정기간동 송신클럭계수부(120)로부터 입력된 계수값을 누적한 누적값과 해당 기간동안 발생되어야할 클럭수인 기준값의 차이값을 산출한다(S220). 다음으로, 보정부(130)는 차이값과 소정의 임계값을 비교하여(S230), 차이값이 임계값보다 크면 OCXO의 제어전압을 변경하여 송신클럭을 보정한다(S240).Referring to FIG. 2, the reference signal generator 110 generates a reference signal having a predetermined frequency based on a clock signal extracted from a signal received from a satellite (S200). The transmission clock coefficient unit 120 counts the clock generated by the OCXO and outputs the count value to the correction unit 130 in the form of an interrupt for each cycle of the reference signal (S210). The correction unit 130 calculates a difference value between a cumulative value accumulated by the count value input from the transmission clock coefficient unit 120 for a predetermined period and a reference value which is the number of clocks to be generated during the period (S220). Next, the correction unit 130 compares the difference value with a predetermined threshold value (S230), and if the difference value is greater than the threshold value, corrects the transmission clock by changing the control voltage of the OCXO (S240).

도 3은 본 발명에 따른 클럭보정 장치가 구비된 디지털 무선 중계기의 구성을 도시한 블록도이다.3 is a block diagram showing the configuration of a digital wireless repeater equipped with a clock correction device according to the present invention.

도 3을 참조하면, 디지털 무선 중계기는 수신부(310), 송신부(320), 및 클럭보정부(330)로 구성된다.Referring to FIG. 3, the digital wireless repeater includes a receiver 310, a transmitter 320, and a clock compensator 330.

수신부(310)는 중계하고자 하는 신호를 수신한다. ITU-R BO.1130-4 RECOMMENDATION의 디지털 시스템 E용 갭 필러의 경우에 수신부(130)는 위성으로부터 DVB-S방식의 방송신호를 수신한다. 수신부(310)에서 수신된 신호는 프레임, 심볼 등의 클럭정보를 포함한다. 수신부(310)에는 디지털 기저대역 수신기가 구비되며, 디지털 기저대역 수신기는 프레임, 심볼동기 획득 및 트래킹을 수행하여 클럭을 추출한다. The receiver 310 receives a signal to be relayed. In the case of a gap filler for digital system E of ITU-R BO.1130-4 RECOMMENDATION, the receiver 130 receives a DVB-S broadcast signal from a satellite. The signal received by the receiver 310 includes clock information such as a frame and a symbol. The receiver 310 includes a digital baseband receiver, and the digital baseband receiver extracts a clock by performing frame and symbol synchronization acquisition and tracking.

송신부(320)는 수신된 방송신호를 CDM(Code Division Multiplexing)방식의 지상파신호로 변환하여 송출한다. 송신부(320)에는 방송신호의 변환동작과 송출동작을 수행하기 위한 클럭을 발생하는 OCXO가 구비된다. The transmitter 320 converts the received broadcast signal into a terrestrial signal of Code Division Multiplexing (CDM) method and transmits the received broadcast signal. The transmitter 320 is provided with an OCXO for generating a clock for converting and transmitting a broadcast signal.

클럭보정부(320)는 수신부(310)에서 추출된 클럭을 기초로 OCXO에서 발생된 클럭을 계수하여 오차를 확인한 후 오차가 일정한 임계값보다 크면 OCXO의 제어 전압을 변경하여 송신클럭을 보정한다. 클럭보정부(320)의 구성은 도 1을 참조하여 설명한 바와 동일하므로 상세한 설명은 생략한다.The clock correction unit 320 counts a clock generated by the OCXO based on the clock extracted from the receiver 310 to check the error, and if the error is greater than a predetermined threshold value, the clock correction unit 320 corrects the transmission clock by changing the control voltage of the OCXO. Since the configuration of the clock correction unit 320 is the same as that described with reference to FIG. 1, a detailed description thereof will be omitted.

이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.Although the preferred embodiments of the present invention have been shown and described above, the present invention is not limited to the specific preferred embodiments described above, and the present invention belongs to the present invention without departing from the gist of the present invention as claimed in the claims. Various modifications can be made by those skilled in the art, and such changes are within the scope of the claims.

본 발명에 따른 디지털 무선 중계기의 클럭보정 장치 및 방법에 의하면, 위성으로부터 수신된 신호로부터 추출된 클럭신호를 기초로 송신단의 클럭을 보정함으로써, 중계기에 고가의 GPS 수신기를 장착하거나 클럭생성장치를 주기적으로 튜닝하는 불편함 없이 송신단의 클럭의 정확성을 보장할 수 있다. According to the clock correction apparatus and method of the digital wireless repeater according to the present invention, by repeating the clock of the transmitter based on the clock signal extracted from the signal received from the satellite, the repeater is equipped with an expensive GPS receiver or the clock generator periodically The accuracy of the clock of the transmitter can be guaranteed without the inconvenience of tuning.

도 1은 본 발명에 따른 디지털 무선 중계기의 클럭보정 장치에 대한 일 실시예의 구성을 도시한 블록도,1 is a block diagram showing the configuration of an embodiment of a clock correction apparatus for a digital wireless repeater according to the present invention;

도 2는 본 발명에 따른 디지털 무선 중계기의 클럭보정 방법에 대한 일 실시예의 수행과정을 도시한 흐름도, 그리고,2 is a flowchart illustrating a process of performing an embodiment of a clock correction method of a digital wireless repeater according to the present invention;

도 3은 본 발명에 따른 클럭보정 장치가 구비된 디지털 무선 중계기의 구성을 도시한 블록도이다.3 is a block diagram showing the configuration of a digital wireless repeater equipped with a clock correction device according to the present invention.

Claims (12)

수신신호로부터 추출한 클럭신호를 기초로 소정의 주파수를 갖는 기준신호를 생성하는 기준신호생성부;A reference signal generator configured to generate a reference signal having a predetermined frequency based on the clock signal extracted from the received signal; 클럭발생장치에서 발생된 클럭을 계수하고 상기 기준신호의 주기에 의해 계수값을 출력하는 송신클럭계수부; 및A transmission clock coefficient unit for counting a clock generated by a clock generator and outputting a count value by a period of the reference signal; And 상기 송신클럭계수부로부터 입력된 상기 계수값을 소정 기간동안 누적한 누적값에서 오차가 없는 경우에 상기 소정 기간동안 상기 클럭발생장치에서 발생될 클럭수인 기준클럭수를 감산한 차이값을 산출하고, 상기 차이값이 소정의 임계값보다 크면 상기 클럭발생장치의 제어전압을 변경하여 상기 클럭발생장치에서 발생된 클럭의 오차를 보정하는 보정부;를 포함하며,If there is no error in the accumulated value accumulated in the count value input from the transmission clock coefficient unit for a predetermined period, a difference value obtained by subtracting the reference clock number, which is the number of clocks to be generated in the clock generator for the predetermined period, is calculated; And a corrector configured to correct an error of a clock generated by the clock generator by changing a control voltage of the clock generator when the difference is greater than a predetermined threshold. 상기 송신클럭계수부는 상기 클럭발생장치에서 발생된 클럭신호의 에지를 검출하는 에지검출기 또는 상기 클럭발생장치에서 생성된 클럭신호와 상기 기준신호의 동기를 일치시키는 동기회로를 선택적으로 구비하여 상기 클럭발생장치에서 발생된 클럭신호와 상기 기준신호의 동기를 일치시키는 것을 특징으로 하는 디지털 무선 중계기의 클럭보정 장치.The transmission clock coefficient unit may include an edge detector for detecting an edge of a clock signal generated by the clock generator or a synchronization circuit for synchronizing the clock signal generated by the clock generator with the reference signal. And a clock signal generated by the device coinciding with the reference signal. 제 1항에 있어서,The method of claim 1, 상기 기준신호의 주기는 상기 클럭발생장치에서 생성된 클럭신호의 주기의 정수배인 것을 특징으로 디지털 무선 중계기의 클럭보정 장치.And the period of the reference signal is an integer multiple of the period of the clock signal generated by the clock generator. 수신신호로부터 추출한 클럭신호를 기초로 소정의 주파수를 갖는 기준신호를 생성하는 기준신호생성부;A reference signal generator configured to generate a reference signal having a predetermined frequency based on the clock signal extracted from the received signal; 클럭발생장치에서 발생된 클럭을 계수하고 상기 기준신호의 주기에 의해 계수값을 출력하는 송신클럭계수부; 및A transmission clock coefficient unit for counting a clock generated by a clock generator and outputting a count value by a period of the reference signal; And 상기 송신클럭계수부로부터 입력된 상기 계수값을 소정 기간동안 누적한 누적값에서 오차가 없는 경우에 상기 소정 기간동안 상기 클럭발생장치에서 발생될 클럭수인 기준클럭수를 감산한 차이값을 산출하고, 상기 차이값이 소정의 임계값보다 크면 상기 클럭발생장치의 제어전압을 변경하여 상기 클럭발생장치에서 발생된 클럭의 오차를 보정하는 보정부;를 포함하고,If there is no error in the accumulated value accumulated in the count value input from the transmission clock coefficient unit for a predetermined period, a difference value obtained by subtracting the reference clock number, which is the number of clocks to be generated in the clock generator for the predetermined period, is calculated; And a corrector configured to correct an error of a clock generated by the clock generator by changing a control voltage of the clock generator when the difference is greater than a predetermined threshold. 상기 송신틀럭계수부는 상기 클럭발생장치에서 발생된 클럭의 계수값을 인터럽트의 형태로 상기 보정부로 출력하며,The transmission block coefficient unit outputs the count value of the clock generated by the clock generator in the form of an interrupt to the correction unit, 상기 기준신호의 주기는 상기 보정부가 구현되어 있는 컨트롤러가 수용가능한 인터럽트신호의 최소 주기보다 큰 것을 특징으로 하는 디지털 무선 중계기의 클럭보정 장치.And a period of the reference signal is greater than a minimum period of an interrupt signal acceptable to a controller in which the correction unit is implemented. 수신신호로부터 추출한 클럭신호를 기초로 소정의 주파수를 갖는 기준신호를 생성하는 기준신호생성부;A reference signal generator configured to generate a reference signal having a predetermined frequency based on the clock signal extracted from the received signal; 클럭발생장치에서 발생된 클럭을 계수하고 상기 기준신호의 주기에 의해 계수값을 출력하는 송신클럭계수부; 및A transmission clock coefficient unit for counting a clock generated by a clock generator and outputting a count value by a period of the reference signal; And 상기 송신클럭계수부로부터 입력된 상기 계수값을 소정 기간동안 누적한 누적값에서 오차가 없는 경우에 상기 소정 기간동안 상기 클럭발생장치에서 발생될 클럭수인 기준클럭수를 감산한 차이값을 산출하고, 상기 차이값이 소정의 임계값보다 크면 상기 클럭발생장치의 제어전압을 변경하여 상기 클럭발생장치에서 발생된 클럭의 오차를 보정하는 보정부;를 포함하고,If there is no error in the accumulated value accumulated in the count value input from the transmission clock coefficient unit for a predetermined period, a difference value obtained by subtracting the reference clock number, which is the number of clocks to be generated in the clock generator for the predetermined period, is calculated; And a corrector configured to correct an error of a clock generated by the clock generator by changing a control voltage of the clock generator when the difference is greater than a predetermined threshold. 상기 송신클럭계수부는 상기 계수값을 상기 보정부로 출력함과 동시에 상기 계수값을 0으로 초기화하는 것을 특징으로 하는 디지털 무선 중계기의 클럭보정 장치.And the transmission clock coefficient unit outputs the count value to the correction unit and initializes the count value to zero. 수신신호로부터 추출한 클럭신호를 기초로 소정의 주파수를 갖는 기준신호를 생성하는 기준신호생성부;A reference signal generator configured to generate a reference signal having a predetermined frequency based on the clock signal extracted from the received signal; 클럭발생장치에서 발생된 클럭을 계수하고 상기 기준신호의 주기에 의해 계수값을 출력하는 송신클럭계수부; 및A transmission clock coefficient unit for counting a clock generated by a clock generator and outputting a count value by a period of the reference signal; And 상기 송신클럭계수부로부터 입력된 상기 계수값을 소정 기간동안 누적한 누적값에서 오차가 없는 경우에 상기 소정 기간동안 상기 클럭발생장치에서 발생될 클럭수인 기준클럭수를 감산한 차이값을 산출하고, 상기 차이값이 소정의 임계값보다 크면 상기 클럭발생장치의 제어전압을 변경하여 상기 클럭발생장치에서 발생된 클럭의 오차를 보정하는 보정부;를 포함하고,If there is no error in the accumulated value accumulated in the count value input from the transmission clock coefficient unit for a predetermined period, a difference value obtained by subtracting the reference clock number, which is the number of clocks to be generated in the clock generator for the predetermined period, is calculated; And a corrector configured to correct an error of a clock generated by the clock generator by changing a control voltage of the clock generator when the difference is greater than a predetermined threshold. 상기 송신클럭계수부는 상기 계수값을 2n 모듈러연산하여 모듈러값을 산출하며, 상기 보정부는 상기 송신클럭계수부로부터 입력된 산출된 모듈러값에 기초하여 상기 계수값을 추정하는 것을 특징으로 하는 디지털 무선 중계기의 클럭보정 장치.The transmission clock coefficient unit calculates a modulus value by performing a modulo operation of the coefficient value 2 n , and the correction unit estimates the coefficient value based on the calculated modular value input from the transmission clock coefficient unit. Repeater clock correction device. 삭제delete 수신신호로부터 추출한 클럭신호를 기초로 소정의 주파수를 갖는 기준신호를 생성하는 기준신호생성부;A reference signal generator configured to generate a reference signal having a predetermined frequency based on the clock signal extracted from the received signal; 클럭발생장치에서 발생된 클럭을 계수하고 상기 기준신호의 주기에 의해 계수값을 출력하는 송신클럭계수부; 및A transmission clock coefficient unit for counting a clock generated by a clock generator and outputting a count value by a period of the reference signal; And 상기 송신클럭계수부로부터 입력된 상기 계수값을 소정 기간동안 누적한 누적값에서 오차가 없는 경우에 상기 소정 기간동안 상기 클럭발생장치에서 발생될 클럭수인 기준클럭수를 감산한 차이값을 산출하고, 상기 차이값이 소정의 임계값보다 크면 상기 클럭발생장치의 제어전압을 변경하여 상기 클럭발생장치에서 발생된 클럭의 오차를 보정하는 보정부;를 포함하고,If there is no error in the accumulated value accumulated in the count value input from the transmission clock coefficient unit for a predetermined period, a difference value obtained by subtracting the reference clock number, which is the number of clocks to be generated in the clock generator for the predetermined period, is calculated; And a corrector configured to correct an error of a clock generated by the clock generator by changing a control voltage of the clock generator when the difference is greater than a predetermined threshold. 상기 기준클럭수는 상기 소정 기간동안 상기 보정부로 계수값이 입력된 횟수와 오차가 없는 경우에 상기 기준신호의 한주기동안 상기 클럭발생장치에서 발생될 클럭수를 곱하여 산출되는 것을 특징으로 하는 디지털 무선 중계기의 클럭보정 장치.The reference clock number is calculated by multiplying the number of clocks to be generated in the clock generator for one period of the reference signal when there is no error between the number of inputs to the correction unit during the predetermined period. Clock correction device for wireless repeater. 수신신호로부터 추출한 클럭신호를 기초로 소정의 주파수를 갖는 기준신호를 생성하는 기준신호생성부;A reference signal generator configured to generate a reference signal having a predetermined frequency based on the clock signal extracted from the received signal; 클럭발생장치에서 발생된 클럭을 계수하고 상기 기준신호의 주기에 의해 계수값을 출력하는 송신클럭계수부; 및A transmission clock coefficient unit for counting a clock generated by a clock generator and outputting a count value by a period of the reference signal; And 상기 송신클럭계수부로부터 입력된 상기 계수값을 소정 기간동안 누적한 누적값에서 오차가 없는 경우에 상기 소정 기간동안 상기 클럭발생장치에서 발생될 클럭수인 기준클럭수를 감산한 차이값을 산출하고, 상기 차이값이 소정의 임계값보다 크면 상기 클럭발생장치의 제어전압을 변경하여 상기 클럭발생장치에서 발생된 클럭의 오차를 보정하는 보정부;를 포함하고,If there is no error in the accumulated value accumulated in the count value input from the transmission clock coefficient unit for a predetermined period, a difference value obtained by subtracting the reference clock number, which is the number of clocks to be generated in the clock generator for the predetermined period, is calculated; And a corrector configured to correct an error of a clock generated by the clock generator by changing a control voltage of the clock generator when the difference is greater than a predetermined threshold. 상기 보정부는 상기 산출된 차이값이 상기 임계값보다 크면 장기적 주파수 에러가 발생한 것으로 판단하여 경고신호를 출력하는 것을 특징으로 하는 디지털 무선 중계기의 클럭보정 장치.And the correction unit determines that a long-term frequency error has occurred if the calculated difference value is greater than the threshold value, and outputs a warning signal. 수신신호로부터 추출한 클럭신호를 기초로 소정의 주파수를 갖는 기준신호를 생성하는 단계;Generating a reference signal having a predetermined frequency based on the clock signal extracted from the received signal; 클럭발생장치에서 발생된 클럭을 계수하고 상기 기준신호의 주기에 의해 계수값을 출력하는 단계; Counting a clock generated by a clock generator and outputting a count value by a period of the reference signal; 상기 계수값을 소정 기간동안 누적한 누적값에서 오차가 없는 경우에 상기 소정 기간동안 상기 클럭발생장치에서 발생될 클럭수인 기준클럭수를 감산한 차이값을 산출하는 단계; 및Calculating a difference value obtained by subtracting the reference clock number, which is the number of clocks to be generated by the clock generator during the predetermined period, when there is no error in the accumulated value in which the count value is accumulated for a predetermined period; And 상기 차이값이 소정의 임계값보다 크면 상기 클럭발생장치의 제어전압을 변경하여 상기 클럭발생장치에서 발생된 클럭의 오차를 보정하는 단계;를 포함하며,And correcting an error of a clock generated by the clock generator by changing a control voltage of the clock generator when the difference is greater than a predetermined threshold. 상기 계수값 출력단계는 상기 클럭발생장치에서 발생된 클럭신호의 에지를 검출하거나 상기 클럭발생장치에서 생성된 클럭신호와 상기 기준신호의 동기를 일치시킨 후 상기 클럭발생장치에서 발생된 클럭을 계수하는 것을 특징으로 하는 디지털 무선 중계기의 클럭보정 방법.The counting value output step may include detecting an edge of a clock signal generated by the clock generator or counting a clock generated by the clock generator after synchronizing the synchronization of the clock signal generated by the clock generator with the reference signal. Clock correction method of a digital wireless repeater, characterized in that. 수신신호로부터 추출한 클럭신호를 기초로 소정의 주파수를 갖는 기준신호를 생성하는 단계;Generating a reference signal having a predetermined frequency based on the clock signal extracted from the received signal; 클럭발생장치에서 발생된 클럭을 계수하고 상기 기준신호의 주기에 의해 계수값을 출력하는 단계; Counting a clock generated by a clock generator and outputting a count value by a period of the reference signal; 상기 계수값을 소정 기간동안 누적한 누적값에서 오차가 없는 경우에 상기 소정 기간동안 상기 클럭발생장치에서 발생될 클럭수인 기준클럭수를 감산한 차이값을 산출하는 단계; 및Calculating a difference value obtained by subtracting the reference clock number, which is the number of clocks to be generated by the clock generator during the predetermined period, when there is no error in the accumulated value in which the count value is accumulated for a predetermined period; And 상기 차이값이 소정의 임계값보다 크면 상기 클럭발생장치의 제어전압을 변경하여 상기 클럭발생장치에서 발생된 클럭의 오차를 보정하는 단계;를 포함하며,And correcting an error of a clock generated by the clock generator by changing a control voltage of the clock generator when the difference is greater than a predetermined threshold. 상기 차이값 산출단계에서 상기 기준클럭수는 상기 소정 기간동안 상기 보정부로 계수값이 입력된 횟수와 오차가 없는 경우에 상기 기준신호의 한주기동안 상기 클럭발생장치에서 발생될 클럭수를 곱하여 산출되는 것을 특징으로 하는 디지털 무선 중계기의 클럭보정 방법.In the step of calculating the difference value, the reference clock number is calculated by multiplying the number of clocks to be generated in the clock generator for one period of the reference signal when there is no error with the number of times the coefficient value is input to the correction unit during the predetermined period. Clock correction method of a digital wireless repeater, characterized in that the. 수신신호로부터 추출한 클럭신호를 기초로 소정의 주파수를 갖는 기준신호를 생성하는 단계;Generating a reference signal having a predetermined frequency based on the clock signal extracted from the received signal; 클럭발생장치에서 발생된 클럭을 계수하고 상기 기준신호의 주기에 의해 계수값을 출력하는 단계; Counting a clock generated by a clock generator and outputting a count value by a period of the reference signal; 상기 계수값을 소정 기간동안 누적한 누적값에서 오차가 없는 경우에 상기 소정 기간동안 상기 클럭발생장치에서 발생될 클럭수인 기준클럭수를 감산한 차이값을 산출하는 단계; 및Calculating a difference value obtained by subtracting the reference clock number, which is the number of clocks to be generated by the clock generator during the predetermined period, when there is no error in the accumulated value in which the count value is accumulated for a predetermined period; And 상기 차이값이 소정의 임계값보다 크면 상기 클럭발생장치의 제어전압을 변경하여 상기 클럭발생장치에서 발생된 클럭의 오차를 보정하는 단계;를 포함하며,And correcting an error of a clock generated by the clock generator by changing a control voltage of the clock generator when the difference is greater than a predetermined threshold. 상기 산출된 차이값이 상기 임계값보다 크면 장기적 주파수 에러가 발생한 것으로 판단하여 경고신호를 출력하는 단계;를 더 포함하는 것을 특징으로 하는 디지털 무선 중계기의 클럭보정 방법.And determining that a long-term frequency error has occurred and outputting a warning signal if the calculated difference value is greater than the threshold value. The clock correction method of claim 1, further comprising: outputting a warning signal. 삭제delete
KR10-2003-0007110A 2003-02-05 2003-02-05 Apparatus for compensating clock of digital wireless repeater and method of the same KR100528581B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0007110A KR100528581B1 (en) 2003-02-05 2003-02-05 Apparatus for compensating clock of digital wireless repeater and method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0007110A KR100528581B1 (en) 2003-02-05 2003-02-05 Apparatus for compensating clock of digital wireless repeater and method of the same

Publications (2)

Publication Number Publication Date
KR20040070885A KR20040070885A (en) 2004-08-11
KR100528581B1 true KR100528581B1 (en) 2005-11-15

Family

ID=37359097

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0007110A KR100528581B1 (en) 2003-02-05 2003-02-05 Apparatus for compensating clock of digital wireless repeater and method of the same

Country Status (1)

Country Link
KR (1) KR100528581B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100531357C (en) 2004-05-12 2009-08-19 韩国电子通信研究院 Apparatus and method for corresponding frequency synchronization in on-channel repeater
KR100754288B1 (en) * 2005-03-17 2007-09-03 주식회사 코아크로스 A received frequency error-resilient method for the generation of clock signals in wireless repeaters
KR100871068B1 (en) * 2007-04-04 2008-11-27 에스케이 텔레콤주식회사 Apparatus and Method for Output Control at the time Synchronize Signal Capture Failure in Mobile Telephony Base Station

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100201421B1 (en) * 1996-02-22 1999-06-15 서정욱 Mobile communication base station synchronization system using wireless paging system
KR100205650B1 (en) * 1996-08-10 1999-07-01 유기범 Standard time correcting device of base station in satellite telecommunication system
KR100252490B1 (en) * 1998-04-30 2000-04-15 이상철 Radio communications system using satellite compensating for relay delay of satellite
KR100281098B1 (en) * 1997-12-30 2001-02-01 서평원 System synchronizer using internal network of mobile communication system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100201421B1 (en) * 1996-02-22 1999-06-15 서정욱 Mobile communication base station synchronization system using wireless paging system
KR100205650B1 (en) * 1996-08-10 1999-07-01 유기범 Standard time correcting device of base station in satellite telecommunication system
KR100281098B1 (en) * 1997-12-30 2001-02-01 서평원 System synchronizer using internal network of mobile communication system
KR100252490B1 (en) * 1998-04-30 2000-04-15 이상철 Radio communications system using satellite compensating for relay delay of satellite

Also Published As

Publication number Publication date
KR20040070885A (en) 2004-08-11

Similar Documents

Publication Publication Date Title
US6055021A (en) System and method for obtaining synchronization to a digital frame
CN102037673B (en) Method and apparatus for indentifying co-channel interference
FI114888B (en) Channel guide with a limited service life, in a digital television system
US6785903B1 (en) Digital television translator with PSIP update
US5946045A (en) System for forming program guides and video data for storage and transmission in different coding formats
US6366326B1 (en) System for acquiring, processing, and storing video data and program guides transmitted in different coding formats
EP0822714A2 (en) A system for acquiring and processing video data and program guides transmitted in different coding formats
US10785525B2 (en) Reception apparatus and data processing method
KR100528581B1 (en) Apparatus for compensating clock of digital wireless repeater and method of the same
JP2008244704A (en) Digital broadcast signal retransmitter
JP2000253368A (en) Device and method for correcting time information
US8699600B2 (en) Method and apparatus of an 8VSB SFN distributed translator system
JP2023102116A (en) Ip transmission system, iprf conversion device, rfip conversion device, ip transmission method, iprf conversion method and rfip conversion method
KR101014575B1 (en) Apparatus and method for receiving digital broadcasting
JP2020170914A (en) Switching method, ip retransmission system, ip retransmission device, and control device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee