KR100526519B1 - Radio electronic unit - Google Patents

Radio electronic unit Download PDF

Info

Publication number
KR100526519B1
KR100526519B1 KR10-2000-7002966A KR20007002966A KR100526519B1 KR 100526519 B1 KR100526519 B1 KR 100526519B1 KR 20007002966 A KR20007002966 A KR 20007002966A KR 100526519 B1 KR100526519 B1 KR 100526519B1
Authority
KR
South Korea
Prior art keywords
conductive layer
printed circuit
circuit card
conductors
multilayer printed
Prior art date
Application number
KR10-2000-7002966A
Other languages
Korean (ko)
Other versions
KR20010024192A (en
Inventor
빅토르 아이 마라쉰
이고르 브이 우스티노브
아나톨리 엔 솔다텐코브
올레그 디 오시포브
비탈리 엔 코루린
안트레이 엘 록
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2000-7002966A priority Critical patent/KR100526519B1/en
Publication of KR20010024192A publication Critical patent/KR20010024192A/en
Application granted granted Critical
Publication of KR100526519B1 publication Critical patent/KR100526519B1/en

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits

Abstract

본 발명은 전자 공학분야에 관한 것으로서, 위성 무선 항법 시스템(SRNS: satellite radio navigational system)의 신호들을 수신 및 처리하기 위한 전자 유닛(electronic units)의 구성에 사용될 수 있다. 본 발명은, 다층 인쇄 회로 카드를 구비한 전자 유닛에서, 해당 연결 신호 도체를 스크리닝하기 위한 도체들이, 그 표면상에 배치되고, 상기 각 스크리닝 와이어의 적어도 시작부 및 종료부에 형성되는 계면 연결부의 금속화 구멍에 의해 접지면에 연결되어 폐쇄된 전기 회로를 형성하는 것을 그 기술적 특징으로 한다.TECHNICAL FIELD The present invention relates to the field of electronics, and can be used in the construction of electronic units for receiving and processing signals of a satellite radio navigational system (SRNS). The present invention relates to an electronic unit having a multi-layer printed circuit card, wherein the conductors for screening the connection signal conductors are disposed on the surface thereof and are formed at least at the beginning and the end of each screening wire. The technical feature is to form a closed electrical circuit connected to the ground plane by a metallization hole.

Description

무선 전자 유닛{RADIO ELECTRONIC UNIT}Wireless electronic unit {RADIO ELECTRONIC UNIT}

본 발명은 위성 무선 항법 시스템의 신호들을 수신 및 처리하기 위한 전자 유닛의 구성에 관한 것이다. The present invention relates to the construction of an electronic unit for receiving and processing signals of a satellite radio navigation system.

SRNS 신호들을 수신 및 처리하는데 사용되는 전자 유닛의 설계에 있어 고유한 특징은 상기 전자 유닛이 서로 다른 기능 소자들(functional devices), 즉 SRNS 신호들을 수신 및 변환하는 과정을 구현하기 위한 아날로그 초고주파 및 고주파 소자 및 상관기(correlators), 신시사이저(synthesizers), 및 상기 수신된 신호의 상관 검색(correlation search), 추적(tracing) 및 디지털 처리(digital processing)를 수행하는 프로세서와 같은 다양한 아날로그-디지털 소자들로 완성되어야 한다는 점이다{위성 항법 탑재 장치(Onboard Devices of Satellite Radio Navigation, I. I. Kudryavtsev, I. N. Mishchenko, A. I. Volynkin et al. Edited by V. S. Shebashevich, Moscow, Transport, 1988), 112쪽, 도 47 및 126쪽 도 64}. 또 다른 고유 특징은 전술한 서로 다른 기능들을 실현하는 전자 소자들의 서로 다른 집적도(degree of integration)에 있다. 예컨대, 소형, 평균 및 대형 집적도를 갖는 소형 회로(microcircuits)가 사용될 수 있다. 이와 관련하여, 상기한 서로 다른 기능 유닛 및 요소들이 일반적으로 서로 다른 주파수를 갖는 신호들을 처리하기 위한 상기 서로 다른 기능 유닛 및 요소들을 구비한 단일의 소형 구조의 소자로 결합되는 경우, 전자기 호환성, 스퓨리어스 및 유도 간섭(spurious and induced interference)의 각 레벨에 대한 상호 효과에 문제점이 발생한다. A unique feature in the design of electronic units used to receive and process SRNS signals is that analog electronics and high frequencies allow the electronic unit to implement the process of receiving and converting different functional devices, ie SRNS signals. Complete with a variety of analog-digital devices, such as devices and correlators, synthesizers, and processors that perform correlation search, tracing, and digital processing of the received signal {Onboard Devices of Satellite Radio Navigation, II Kudryavtsev, IN Mishchenko, AI Volynkin et al. Edited by VS Shebashevich, Moscow, Transport, 1988), page 112, Figures 47 and 126. }. Another unique feature lies in the different degrees of integration of electronic components that realize the different functions described above. For example, microcircuits with small, average and large densities can be used. In this regard, electromagnetic compatibility, spurious, when the different functional units and elements described above are combined into a single compact structure element having the different functional units and elements for processing signals having generally different frequencies, And mutual effects on each level of spurious and induced interference.

상기한 문제점에 대한 기술적 해결방안으로 공지된 한가지 방법은 별도의 인쇄 회로 카드들이, 유사한(동종의) 기능 그룹과 관련되고, 예컨대 종래의 구조물에서와 같이 형태 및 주파수가 유사한 신호들을 처리하는 전자 소자들을 포함하는 다중 유닛(다중 카드) 구조물을 개발하는 것이다{위성 항법 탑재 장치(Onboard Devices of Satellite Radio Navigation, I. I. Kudryavtsev, I. N. Mishchenko, A. I. Volynkin et al. Edited by V. S. Shebashevich, Moscow, Transport, 1988), 112쪽, 도 47}. 이 경우, 예컨대, 인터카드 스크리닝(intercard screening)에 기초한 간단한 수단에 의해 스퓨리어스 및 유도 간섭을 감소시켜야 하는 문제점이 해결될 수 있다. 그러나, 이러한 방법은 개발될 구조물 크기의 증가와 관련되어 있다. One method known as a technical solution to the above problem is an electronic device in which separate printed circuit cards are associated with similar (homogeneous) functional groups, for example, processing signals of similar shape and frequency as in conventional structures. To develop a multi-unit (multi-card) structure that includes: (Onboard Devices of Satellite Radio Navigation, II Kudryavtsev, IN Mishchenko, AI Volynkin et al. Edited by VS Shebashevich, Moscow, Transport, 1988), P. 112, FIG. 47}. In this case, the problem of reducing spurious and induced interference by, for example, simple means based on intercard screening can be solved. However, this method is associated with an increase in the size of the structure to be developed.

크기를 고려해야 하는 것이 중요한 요인이 되는 경우, 이종(heterogeneous) 기능 유닛 및 요소들이 공통 설계 유닛의 구조체, 즉 예컨대 {위성 항법 탑재 장치(Onboard Devices of Satellite Radio Navigation, I. I. Kudryavtsev, I. N. Mishchenko, A. I. Volynkin et al. Edited by V. S. Shebashevich, Moscow, Transport, 1988), 132쪽, 도 69}에 설명된 SRNS 신호들의 수신기/처리기의 전자 유닛의 인쇄 회로 카드 내에 포함되는 단일 블록 구조물이 사용된다. 상기 스퓨리어스 및 유도 간섭에서 야기되는 문제점들은 해당 금속 스크린의 도움으로 별도의 기능 유닛을 스크리닝할 때의 공지된 방법에 의해 해결될 수 있다. Where size consideration is an important factor, heterogeneous functional units and elements may be structured in common design units, eg {Onboard Devices of Satellite Radio Navigation, II Kudryavtsev, IN Mishchenko, AI Volynkin et al. Edited by VS Shebashevich, Moscow, Transport, 1988), p. 132, is used a single block structure included in the printed circuit card of the electronic unit of the receiver / processor of the SRNS signals. The problems caused by the spurious and induced interference can be solved by known methods when screening separate functional units with the aid of the corresponding metal screen.

상기 스퓨리어스 및 유도 간섭을 감소시키기 위한 부가적인 방법은 다른 유용한 설계자의 기술, 특히 예컨대 {구소련 발명자증(USSR inventor's Certificate) No 1826853, H05 K 5/00, 1996. 11. 20} 및 {러시아 연방 특허(Patent of Russian Federation) No 2047947, H05 K 1/02, 1995. 11. 10}, {러시아 연방 특허(Patent of Russian Federation) No 2013897, H05 K 7/00, 1994. 5. 30}, {인쇄 회로 카드(Lund P. Precision Printed-Circuit Cards. Design and Production. Moscow, Energoatomizdat, 1983), 112-115쪽}에서와 같은 인쇄 회로 카드상의 신호 도체의 특수 구성에 상기 유닛의 하우징으로 인쇄 회로 구성요소들을 연결하는 부가적인 외부 정합 요소를 설치하는 기술을 포함할 수도 있다. 예컨대, {인쇄 회로 카드(Lund P. Precision Printed-Circuit Cards. Design and Production. Moscow, Energoatomizdat, 1983), 113-114쪽}에서와 같은 접지 및 전원 도체의 특수 레이아웃이 사용될 수 있다. 이렇게 함에 있어서, 모든 경우에 주어진 문제점을 해결하기 위한 공통된 해결책은 없으며, 각각의 구체적인 경우에 구체적인 상황하에서 그런 문제점의 해결책을 보장하는 일련의 설계자의 도구들이 사용된다. Additional methods for reducing spurious and induced interference can be found in other useful designer's techniques, in particular {USSR inventor's Certificate No 1826853, H05 K 5/00, November 20, 1996] and the Russian Federation Patent. (Patent of Russian Federation) No 2047947, H05 K 1/02, November 10, 1995, {Patent of Russian Federation No 2013897, H05 K 7/00, May 30, 1994}, {printed Printed circuit components into the housing of the unit in a special configuration of signal conductors on a printed circuit card as in Lund P. Precision Printed-Circuit Cards.Design and Production. Moscow, Energoatomizdat, 1983, pp. 112-115. It may include a technique for installing an additional external matching element that connects them. For example, special layouts of grounding and power conductors may be used, such as (Lund P. Precision Printed-Circuit Cards. Design and Production. Moscow, Energoatomizdat, 1983), pages 113-114. In doing so, there is no common solution to solve a given problem in all cases, and in each specific case a set of designer tools are used to ensure that solution is solved under specific circumstances.

본 발명의 전자 유닛의 선택된 종래의 기술은 단일 카드 구조물로 구성되는 {전자 컴퓨터(Majorov S. A et al., Electronic Computers. Handbook on Design. Edited by S. A. Majorov, Moscow Sovetskoe Radio, 1975), 258-261쪽, 도 12.2}에 설명된 전자 유닛이다. 종래 기술로서 선택된 상기 전자 유닛은, 인쇄 도체들의 내부층 연결이 내부층 연결부의 금속화 구멍에 의해 수행되고 외부 도전층들이 도체, 접합 접촉 영역 및 내장 전자 소자들을 구비하는 반면 내부 도전층들은 다른 도체들, 금속화 접지면 및 전원면(metallized ground planes and power supply plane)을 구비하는 동시에 상기 금속화 접지면 및 전원면과 전기적으로 연결되지 않는 상기 내부층 연결부의 금속화 구멍주위에 윈도우(window)가 형성되는, 다층 인쇄 회로 카드(multilayer printed-circuit card)이다. 예컨대, 10 개의 도전층을 갖는 인쇄 회로 카드의 경우, 상기 접지면 및 전원면은 각각 제 4 및 제 5 도전층에 배치된다. Selected prior art of the electronic unit of the present invention is described in Majorov S. A et al., Electronic Computers.Handbook on Design.Edited by SA Majorov, Moscow Sovetskoe Radio, 1975, which consists of a single card structure. 12.2, page 261]. The electronic unit, selected as a prior art, is characterized in that the inner layer connection of printed conductors is carried out by metallization holes in the inner layer connection and the outer conductive layers have conductors, junction contact areas and embedded electronic elements while the inner conductive layers have different conductors. And a window around the metallization hole of the inner layer connection having a metallized ground plane and a power supply plane and not electrically connected to the metallized ground plane and the power plane. Is a multilayer printed-circuit card. For example, in the case of a printed circuit card having ten conductive layers, the ground plane and the power plane are disposed in the fourth and fifth conductive layers, respectively.

상기 접지면 및 전원면을 종래 기술의 인쇄 회로 카드의 서로 다른 도전층에 배치함으로써, 상기 스퓨리어스 및 유도 간섭을 감소시켜야 하는 문제점을 해결할 수 있다. 따라서, 상기 전자 유닛이 동종의 전자 소자들을 구비하고, 처리된 신호들이 예컨대, 디지털 컴퓨터의 경우에서와 같은 주파수 대역 근방에 있는 신호인 경우에, 상기한 문제점에 대한 성공적인 해결 방법이 달성될 수 있다. By arranging the ground plane and the power plane on different conductive layers of the prior art printed circuit card, the problem of reducing the spurious and induced interference can be solved. Thus, if the electronic unit is equipped with the same kind of electronic elements, and the processed signals are signals in the vicinity of the frequency band as in the case of, for example, a digital computer, a successful solution to the above problem can be achieved. .

도 1은 6개의 도전층(도체들과 내표면 접속부의 금속화 구멍의 레이아웃은 선택사양임)을 구비한 전자 유닛의 인쇄 회로 카드(printed circuit card)를 도시한 종단면도.1 is a longitudinal cross-sectional view of a printed circuit card of an electronic unit with six conductive layers (the layout of the metallization holes in the conductors and inner surface connections is optional);

도 2는 상기 전자 장치의 인쇄 회로 카드의 제 1 도전층에 장착되는 전자 소자들을 3 개의 연속적인 배치 장소로 분류한 상태를 도시한 평면도(상기 제 1 도전층의 구성요소들을 바라본 평면도로서 인쇄 도체들은 도시생략됨). FIG. 2 is a plan view showing a state in which electronic elements mounted on a first conductive layer of a printed circuit card of the electronic device are classified into three consecutive arrangement places (a plan view of components of the first conductive layer as a plan view). Are omitted).

도 3은 상기 전자 장치의 인쇄 회로 카드의 제 6 도전층에 장착되는 전자 소자들을 3 개의 연속적인 배치 구역으로 분류한 상태를 도시한 평면도(상기 제 1 도전층의 구성요소에서 바라본 평면도로서 인쇄 도체들은 도시생략됨).3 is a plan view showing a state in which the electronic elements mounted on the sixth conductive layer of the printed circuit card of the electronic device are classified into three consecutive arrangement zones (a plan view as viewed from the components of the first conductive layer). Are omitted).

도 4는 상기 전자 장치의 인쇄 회로 카드의 제 1(외부) 도전층의 인쇄 패턴의 예를 도시한 평면도. 4 is a plan view showing an example of a printing pattern of a first (outer) conductive layer of a printed circuit card of the electronic device.

도 5는 상기 전자 장치의 인쇄 회로 카드의 제 2 도전층의 인쇄 패턴의 예를 도시한 평면도(제 1 도전층 표면에서 바라본 도면으로서 상기 도전층들은 선택적으로 투명함).FIG. 5 is a plan view showing an example of a printing pattern of a second conductive layer of a printed circuit card of the electronic device (viewing from the surface of the first conductive layer, wherein the conductive layers are selectively transparent). FIG.

도 6은 상기 전자 장치의 인쇄 회로 카드의 제 3 도전층의 인쇄 패턴의 예를 도시한 평면도(제 1 도전층 표면에서 바라본 도면으로서 상기 도전층들은 선택적으로 투명함).Fig. 6 is a plan view showing an example of a printing pattern of a third conductive layer of a printed circuit card of the electronic device (viewing from the surface of the first conductive layer, wherein the conductive layers are selectively transparent).

도 7은 상기 전자 장치의 인쇄 회로 카드의 제 4 도전층의 인쇄 패턴의 예를 도시한 평면도(제 1 도전층 표면에서 바라본 도면으로서 상기 도전층들은 선택적으로 투명함).FIG. 7 is a plan view showing an example of a printing pattern of a fourth conductive layer of a printed circuit card of the electronic device (viewing from the surface of the first conductive layer, wherein the conductive layers are selectively transparent). FIG.

도 8은 상기 전자 장치의 인쇄 회로 카드의 제 5 도전층의 인쇄 패턴의 예를 도시한 평면도(제 1 도전층 표면에서 바라본 도면으로서 상기 도전층들은 선택적으로 투명함).FIG. 8 is a plan view showing an example of a printing pattern of a fifth conductive layer of a printed circuit card of the electronic device (viewing from the surface of the first conductive layer, the conductive layers being selectively transparent). FIG.

도 9는 SRNS 전자 장치의 인쇄 회로 카드의 제 6 (외부) 도전층의 인쇄 패턴의 예를 도시한 평면도(제 1 도전층 표면에서 바라본 도면으로서 상기 도전층들은 선택적으로 투명함).Fig. 9 is a plan view showing an example of a printing pattern of a sixth (outer) conductive layer of a printed circuit card of an SRNS electronic device (viewing from the surface of the first conductive layer, wherein the conductive layers are selectively transparent).

본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하고자, SRNS 신호 수신기/처리기의 기능을 실현하고 하나의 다층 인쇄 회로 카드상에 구현되고 상이한 집적도를 갖는 이종(아날로그, 아나로그-디지털, 디지털) 기능 전자 소자들을 내장하고 있고, 신호 블록에서 처리 및 변환되는 신호들의 주파수 대역이 입력부에서의 수천 메가헤르츠에서 출력부에서의 수 헤르츠로 하향 조정되는, 소형 전자 유닛을 통해 스퓨리어스 및 유도 간섭 설계 방법을 제공하는데 있다.Summary of the Invention The object of the present invention is to solve the above problems of the prior art, to realize the function of the SRNS signal receiver / processor and to be implemented on one multi-layer printed circuit card and having different densities (analog, analog-digital, digital A method of designing spurious and inductive interference via a small electronic unit incorporating functional electronics, wherein the frequency band of the signals processed and transformed in the signal block is adjusted down from thousands of megahertz at the input to a few hertz at the output. To provide.

상기 문제점을 해결함으로써, 다수의 고객들이 SRNS "GLOSNASS" 및 "NAVSTAR" 신호를 처리할 수 있도록 의도된 소형 항공 수신기/처리기의 설계를 위한 기존의 기본적인 근거자료를 사용할 수 있다. By addressing this problem, it is possible to use existing basic evidence for the design of small aviation receivers / processors intended for a large number of customers to handle SRNS "GLOSNASS" and "NAVSTAR" signals.

본 발명의 일 실시예에 따르면, 다층 인쇄 회로 카드를 포함하는 전자 유닛으로서, 계면 연결부의 금속화 구멍에 의해 인쇄 도체들의 계면 연결 동작이 수행되고 그 외부 도전층들은 도체, 접촉 영역 및 전자 소자들을 구비하고 그 내부 도전층들은 도체, 금속화된 접지 및 전원면(metallized ground and power supply planes)을 구비하는 동시에 상기 금속화 접지 및 전원면과 전기적으로 연결되지 않는 윈도우가 상기 계면 연결부의 금속화 구멍들 주위에 배치되는 전자 유닛이 제공되고, 상기 전자 유닛은, 상기 다층 인쇄 회로 카드의 상기 인쇄 도체 및 상기 전자 소자들은 함께 순차적으로 연속된 구역에 배치 분류되고, 그 중 제 1 구역은 위성 무선 항법 시스템으로 수신된 신호들에 대해 아날로그 변환과정을 수행하는 전자 소자들을 배치 할당하기 위한 구역에 해당하고, 그 중 제 2 구역은 상기 수신된 신호들에 대해 아날로그-디지털 변환과정을 수행하는 전자 소자들을 배치 할당하기 위한 구역에 해당하며, 그 중 제 3 구역은 상기 수신된 신호들에 대해 디지털 변환과정을 수행하는 전자 소자들을 배치 할당하기 위한 구역에 해당하고, 상기 전자 소자들은 6 개의 도전층을 구비한 인쇄 회로 카드의 표면상에 장착되고, 상기 6 개의 도전층중 내부 제 2 도전층은 상기 각 구역에 접지면을 갖고, 제 3 도전층은 상기 제 1 구역 및 제 2 구역의 전원 도체 및 상기 제 3 구역의 부가적인 도체들을 가지며, 제 4 도전층은 상기 제 1 구역 및 제 2 구역의 부가적인 도체 및 상기 제 3 구역의 금속화된 전원면을 갖고, 제 5 도전층은 상기 제 1 구역의 접지면 및 상기 제 2 구역 및 제 3 구역의 부가적인 도체들을 가지며, 상기한 경우에, 상기 다층 인쇄 회로 카드의 상기 제 2 도전층에 형성되는 접지면들은 상기 다층 인쇄 회로 카드의 상기 외부 제 1 도전층 및 제 6 도전층의 상기 구역들간에 전기적 연결동작을 수행하는 연결 신호 도체의 레이아웃에 따라 배치된 직접 접지 연결 도체들에 의해 상호 연결되고, 상기 제 1 구역은 그 주변부를 따라 상기 다층 인쇄 회로 카드의 상기 제 1 도전층 및 제 6 도전층에서 상호 대향하여 배치되는 스크리닝 와이어들에 의해 에워싸이고, 상기 스크리닝 와이어들은 상기 다층 인쇄 회로 카드의 내부에 형성된 상기 금속화 구멍에 의해 상기 다층 인쇄 회로 카드의 상기 제 2 도전층 및 제 5 도전층의 주어진 구역의 상기 접지면에 상호 연결 및 연결되어 폐쇄 전기 회로를 형성하며 상기 각각의 연결 신호 도체들을 통과하기 위한 단절부를 구비하고, 이 경우, 상기 제 1 도전층 및 제 6 도전층의 상기 스크리닝 와이어의 단절부는 상기 다층 인쇄 회로 카드의 상기 제 2 도전층 및 제 5 도전층의 상기 접지면들의 연속적인 금속화된 부분에 해당하는 것을 특징으로 한다. According to an embodiment of the present invention, an electronic unit including a multilayer printed circuit card, wherein an interface connection operation of printed conductors is performed by a metallization hole of an interface connection, and the outer conductive layers are formed of conductors, contact regions, and electronic elements. And inner conductive layers thereof having conductors, metallized ground and power supply planes, and a window in which the windows are not electrically connected to the metallized ground and power plane are metallized holes of the interface connection. Are provided around an electronic unit, the electronic unit being classified and arranged in a sequential contiguous area together with the printed conductor and the electronic elements of the multilayer printed circuit card, the first one being satellite radio navigation. In the area for batch assignment of electronic devices that perform analog conversion on signals received by the system. Wherein a second zone corresponds to a zone for batch assignment of electronic components that perform an analog-to-digital conversion process on the received signals, a third zone of which is digital conversion on the received signals. Corresponding to an area for batch allocation of electronic elements performing the process, wherein the electronic elements are mounted on a surface of a printed circuit card having six conductive layers, and an inner second conductive layer of the six conductive layers is Each zone has a ground plane, the third conductive layer has power conductors in the first and second zones and additional conductors in the third zone, and the fourth conductive layer is in the first and second zones. Having an additional conductor and a metalized power supply surface of the third zone, the fifth conductive layer having a ground plane of the first zone and additional conductors of the second and third zones. Wherein, the ground planes formed in the second conductive layer of the multilayer printed circuit card are electrically connected to each other to conduct electrical connection between the regions of the outer first conductive layer and the sixth conductive layer of the multilayer printed circuit card. Screening wires interconnected by direct ground connecting conductors disposed in accordance with the layout of the first zone, the first zone being disposed opposite to each other in the first and sixth conductive layers of the multilayer printed circuit card along its periphery; And the screening wires are interconnected to the ground plane of a given region of the second conductive layer and the fifth conductive layer of the multilayer printed circuit card by the metallization holes formed inside the multilayer printed circuit card. Connected and connected to form a closed electrical circuit and having a break through the respective connecting signal conductors; In this case, the disconnection of the screening wire of the first conductive layer and the sixth conductive layer corresponds to a continuous metallized portion of the ground planes of the second conductive layer and the fifth conductive layer of the multilayer printed circuit card. Characterized in that.

본 발명의 또 다른 실시예에 따르면, 상기 다층 인쇄 회로 카드의 상기 제 2 도전층의 상기 접지면과 상호 연결되는 상기 접지 연결 도체의 폭은 적어도 1mm가 되도록 선택된다. According to another embodiment of the invention, the width of the ground connection conductor interconnected with the ground plane of the second conductive layer of the multilayer printed circuit card is selected to be at least 1 mm.

본 발명의 또 다른 실시예에 따르면, 상기 해당 연결 신호 도체를 스크리닝하기 위한 도체들은, 그 표면상에 배치되고, 상기 각 스크리닝 와이어의 적어도 시작부 및 종료부에 형성되는 상기 계면 연결부의 상기 금속화 구멍에 의해 상기 접지면에 연결되어 폐쇄된 전기 회로를 형성하고, 상기 금속화 구멍들간의 간격은 5mm를 초과하지 않는다. According to another embodiment of the present invention, the conductors for screening the corresponding connection signal conductors are disposed on the surface thereof and the metallization of the interfacial connection portion formed on at least a beginning and an end of each screening wire. A hole is connected to the ground plane to form a closed electrical circuit, and the spacing between the metallization holes does not exceed 5 mm.

본 발명의 또 다른 실시예에 따르면, 상기 다층 인쇄 회로 카드의 상기 제 1 도전층 및 제 6 도전층의 상기 제 1 구역의 주변부를 따라 형성된 상기 스크리닝 와이어의 폭은 적어도 2 mm가 되도록 선택된다. According to another embodiment of the present invention, the width of the screening wire formed along the periphery of the first zone of the first conductive layer and the sixth conductive layer of the multilayer printed circuit card is selected to be at least 2 mm.

본 발명의 또 다른 실시예에 따르면, 상기 다층 인쇄 회로 카드의 상기 제 1 도전층 및 제 6 도전층의 상기 주변부를 따라 형성된 상기 스크리닝 도체들을 상호 연결하고 상기 스크리닝 도체들을 상기 다층 인쇄 회로 카드의 상기 제 2 도전층 및 제 5 도전층의 상기 접지면에 연결하는 상기 계면 연결부의 상기 금속화 구멍들간의 간격은 5mm를 초과하지 않는다. According to another embodiment of the present invention, interconnecting the screening conductors formed along the periphery of the first conductive layer and the sixth conductive layer of the multilayer printed circuit card and connecting the screening conductors of the multilayer printed circuit card The spacing between the metallization holes of the interface connecting portion connecting to the ground plane of the second conductive layer and the fifth conductive layer does not exceed 5 mm.

이하, 본 발명의 특징, 산업상 이용에 따른 실현 가능성이 "GLOSNASS" 및 "NAVSTAR" 시스템의 SRNS 신호에 의해 항법 파라미터를 결정하기 위한 항법 수신기/처리기의 전자 유닛의 일 예를 통해 설명되고, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하며, 도면전체를 통하여 동일한 부분에는 동일한 도면부호를 사용하기로 한다. The features of the present invention, the feasibility according to industrial use, are described by way of example of an electronic unit of a navigation receiver / processor for determining navigation parameters by SRNS signals of the "GLOSNASS" and "NAVSTAR" systems. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A preferred embodiment of the present invention will be described in detail with reference to the drawings, and like reference numerals designate like parts throughout the drawings.

도 1 내지 도 9에 도시된 본 발명의 전자 유닛은 6 개의 도전층을 구비한 다층 인쇄 회로 카드(1)를 포함하고, 그 중 제 1 외부 도전층(2)은 상기 다층 인쇄 회로 카드(1)의 표면을 형성하는 반면, 제 6 외부 도전층(3)은 상기 다층 인쇄 회로 카드(1)의 배면을 형성한다. 상기 다층 인쇄 회로 카드(1)의 내부 도전층, 즉 제 2 도전층(4), 제 3 도전층(5), 제 4 도전층(6) 및 제 5 도전층(7)은 절연층(8)에 의해 상호 분리되어 있음은 물론, 상기 외부 도전층 (2,3)과도 분리되어 있다(도 1참조). The electronic unit of the present invention shown in FIGS. 1 to 9 includes a multilayer printed circuit card 1 having six conductive layers, of which the first outer conductive layer 2 is the multilayer printed circuit card 1. The sixth outer conductive layer 3 forms the back side of the multilayer printed circuit card 1, while forming the surface of the < RTI ID = 0.0 > The inner conductive layer of the multilayer printed circuit card 1, that is, the second conductive layer 4, the third conductive layer 5, the fourth conductive layer 6, and the fifth conductive layer 7 may be an insulating layer 8. ), As well as the external conductive layers (2, 3) (see Fig. 1).

상기 다층 인쇄 회로 카드(1)의 상기 외부 도전층 2,3에는 인쇄 접합 접촉 영역(9), 인쇄 도체(10) 및 전자 소자(11)가 형성된다(도 1 내지 도 3 참조). 상기 다층 인쇄 회로 카드(1)의 상기 내부 도전층 4,5,6, 및 7에는 인쇄 도체들만이 형성된다(도 5 내지 도 8 참조). 상기 다층 인쇄 회로 카드(1)의 상기 인쇄 도체들간의 계면 연결은 계면 연결부의 금속화 구멍(12)에 의해 수행된다. In the outer conductive layers 2 and 3 of the multilayer printed circuit card 1, a printed junction contact region 9, a printed conductor 10 and an electronic element 11 are formed (see FIGS. 1 to 3). Only printed conductors are formed in the inner conductive layers 4, 5, 6, and 7 of the multilayer printed circuit card 1 (see FIGS. 5 to 8). The interface connection between the printed conductors of the multilayer printed circuit card 1 is carried out by the metallization holes 12 of the interface connection.

도 1에서 , 상기 계면 연결부의 상기 금속화 구멍(12)을 형성하는 일 예로서, 상기 제 1, 제 6 및 제 4 도전층 2,3 및 6은 물론, 상기 제 1, 제 6, 제 2 및 제 5 도전층 2,3,4 및 7의 도체들을 연결하는 구멍들이 도시된다. In FIG. 1, as an example of forming the metallization hole 12 of the interface connecting portion, the first, sixth, and fourth conductive layers 2, 3, and 6, as well as the first, sixth, and second And holes connecting the conductors of the fifth conductive layers 2, 3, 4 and 7.

상기 다층 인쇄 회로 카드(1)의 전자 소자들은, 작은 영역위에 다수의 구성 요소을 설치해야 하는 문제점을 해결한 표면 장착 기술을 사용하여 장착된다. The electronic elements of the multilayer printed circuit card 1 are mounted using a surface mounting technique that solves the problem of installing a large number of components on a small area.

전자 유닛, 즉 SRNS 수신기/처리기 모듈의 구현 실시예에서, 상기 다층 인쇄 회로 카드(1)의 상기 전자 소자들 및 인쇄 도체들은 3 개의 연속 배치 구역 13,14 및 15에 함께 분류된다(도 2 내지 도 9 참조).In an embodiment of the electronic unit, ie SRNS receiver / processor module, the electronic elements and printed conductors of the multilayer printed circuit card 1 are grouped together in three consecutively arranged zones 13, 14 and 15 (Figs. 9).

상기 다층 인쇄 회로 카드(1)의 제 1 구역(13)은, SRNS 신호의 아날로그 변환을 수행하는 전자 소자, 예컨대, MGA-87563 HEWLETT-RACKARD 타입의 칩과 유사한 낮은 집적도를 갖는 전자 소자 및 MC13142D MOTOROLA 및 UPC2753GR NEC 타입의 칩과 유사한 평균 집적도를 갖는 전자 소자의 배치 할당 구역에 해당한다. The first zone 13 of the multilayer printed circuit card 1 is an electronic device for performing analog conversion of SRNS signals, for example, an electronic device having a low integration similar to that of a chip of the MGA-87563 HEWLETT-RACKARD type and the MC13142D MOTOROLA. And a batch allocation area of an electronic device having an average degree of integration similar to that of a chip of UPC2753GR NEC type.

상기 다층 인쇄 회로 카드(1)의 제 2 구역(14)은, 신호의 아날로그-디지털 변환을 수행하는 전자 소자, 예컨대, MAX962ECA MAXIM 타입의 칩과 유사한 평균 집적도를 갖는 전자 소자의 배치 할당 구역에 해당한다.The second zone 14 of the multilayer printed circuit card 1 corresponds to a batch allocation zone of an electronic device which performs analog-to-digital conversion of a signal, for example an electronic device having an average density similar to that of a chip of the MAX962ECA MAXIM type. do.

상기 다층 인쇄 회로 카드(1)의 제 3 구역(15)은, 신호의 디지털 변환을 수행하는 전자 소자, 예컨대, TMS320 LC203-40 TEXAC INSTRUMENTS(프로세서) 및 ASIC SAMSUNG(디지털 상관기) 타입의 칩과 유사한 초 고집적도(superhigh degree of integration)를 갖는 전자 소자, KM616V100AT-15 SAMSUNG(ROM) 타입의 칩과 유사한 고 집적도를 갖는 전자 소자, DS1302S DALLAS(타이머) 타입의 칩과 유사한 평균 집적도를 갖는 전자 소자, 및 MAX604CSA MAXIM(안정화기:stabilizer) 타입의 칩과 유사한 저 집적도를 갖는 전자 소자의 배치 할당 구역에 해당한다.The third zone 15 of the multilayer printed circuit card 1 is similar to an electronic device that performs digital conversion of signals, for example TMS320 LC203-40 TEXAC INSTRUMENTS (processor) and ASIC SAMSUNG (digital correlator) type chips. Electronic device with superhigh degree of integration, electronic device with high integration similar to KM616V100AT-15 SAMSUNG (ROM) type chip, electronic device with average density similar to DS1302S DALLAS (timer) type chip, And the MAX604CSA MAXIM (stabilizer) type chip, a placement allocation area for electronic devices with low integration.

상기 다층 인쇄 회로 카드(1)의 상기 내부 도전층의 인쇄 도체들은 다음과 같이 분포된다. The printed conductors of the inner conductive layer of the multilayer printed circuit card 1 are distributed as follows.

상기 다층 인쇄 회로 카드(1)의 제 2 도전층(4)의 경우, 3 개의 모든 구역(13,14 및 15)(도 5참조)에 접지면(16,17 및 18)이 형성된다. In the case of the second conductive layer 4 of the multilayer printed circuit card 1, ground planes 16, 17 and 18 are formed in all three zones 13, 14 and 15 (see FIG. 5).

상기 다층 인쇄 회로 카드(1)의 제 3 도전층(5)의 경우, 상기 제 1 및 제 2 구역(13,14)의 전원 구역에 전원 도체(power supply conductors)(19,20)가 형성되고, 상기 제 3 구역에는 부가적인 도체들(21)이 형성된다(도 6참조). In the case of the third conductive layer 5 of the multilayer printed circuit card 1, power supply conductors 19, 20 are formed in the power zones of the first and second zones 13, 14. In the third zone, additional conductors 21 are formed (see FIG. 6).

상기 다층 인쇄 회로 카드(1)의 제 4 도전층(6)의 경우, 상기 제 1 및 제 2 구역(13,14)에 부가적인 도체들(22,23)이 형성되고, 상기 제 3 구역(15)에는 전원 금속화면(24)이 형성된다(도 7참조).In the case of the fourth conductive layer 6 of the multilayer printed circuit card 1, additional conductors 22, 23 are formed in the first and second zones 13, 14, and the third zone ( 15, a power metal screen 24 is formed (see FIG. 7).

상기 다층 인쇄 회로 카드(1)의 제 5 도전층(7)의 경우, 상기 제 1 구역(13)에 접지면(25)이 형성되고, 상기 제 2 및 제 3 구역(14,15)에는 부가적인 도체들(26,27)이 형성된다(도 8참조).In the case of the fifth conductive layer 7 of the multilayer printed circuit card 1, a ground plane 25 is formed in the first zone 13 and added to the second and third zones 14, 15. Typical conductors 26 and 27 are formed (see FIG. 8).

상기 다층 인쇄 회로 카드(1)의 제 2 도전층(4)에 형성된 접지면들(16,17,18)은 직접 접지 연결 도체(direct ground linking conductors)(28)에 의해 상호 연결된다(도 5 참조). 상기 접지 연결 도체(28)의 폭은 적어도 1mm이다. The ground planes 16, 17, 18 formed in the second conductive layer 4 of the multilayer printed circuit card 1 are interconnected by direct ground linking conductors 28 (FIG. 5). Reference). The width of the ground connection conductor 28 is at least 1 mm.

상기 접지 연결 도체(28)(도 5 참조)는 상기 다층 인쇄 회로 카드(1)의 제 1 외부 전도층(2) 및 제 6 외부 전도층(3)의 구역들과 전기적으로 연결되는연결 신호 도체(29)의 레이아웃에 따라 배치된다(도 4 및 도 9 참조). The ground connection conductor 28 (see FIG. 5) is a connection signal conductor electrically connected to the zones of the first outer conductive layer 2 and the sixth outer conductive layer 3 of the multilayer printed circuit card 1. It arrange | positions according to the layout of 29 (refer FIG. 4 and FIG. 9).

상기 각각의 연결 신호 도체(29)는 상기 대응 접지면에 연결된 부가적인 도체(30)의 도움으로 스크리닝(screening)될 수 있다. 예컨대, 급격한 구간을 갖는 신호들을 갖거나 인접 도체들의 신호 레벨과 크게 다른 신호 레벨을 갖는 상기 연결 신호 도체에 대해, 상기 스크리닝 처리가 수행될 수 있다. 도 4는 상기 제 1 도전층(2)에 배치되는, 상기 연결 신호 도체(29)의 스크리닝 처리의 일예를 도시한 도면이다. Each connecting signal conductor 29 may be screened with the aid of an additional conductor 30 connected to the corresponding ground plane. For example, the screening process may be performed on the connection signal conductor having signals having a sharp interval or having a signal level significantly different from that of adjacent conductors. FIG. 4 is a diagram illustrating an example of a screening process of the connection signal conductor 29 disposed on the first conductive layer 2.

상기 각각의 신호 연결 도체(29)를 스크리닝하도록 의도된 상기 도체(30)는 그 표면상에 배치되고 폐쇄된 전기 회로를 형성하도록 접지면에 연결된다. 상기 접지면에의 연결 공정은, 각 금속화 구멍이 서로에 대해 5mm 이하의 간격을 유지하는, 상기 도체(30)의 적어도 시작부 및 종료부에 형성되는 계면 연결부의 대응 금속화 구멍의 도움으로 수행된다. The conductor 30 intended to screen each of the signal connection conductors 29 is connected to a ground plane to form a closed electrical circuit disposed on its surface. The connection process to the ground plane is with the aid of the corresponding metallization holes of the interfacial joints formed at least at the beginning and the end of the conductor 30, in which each metallization hole maintains a spacing of 5 mm or less with respect to each other. Is performed.

상기 제 1 구역(13)은 그 주변을 따라 스크리닝 와이어(screening wires)(31)에 의해 에워싸이고 상기 다층 인쇄 회로 카드(1)의 상기 제 2 및 제 6 도전층(2,3)에서 각각 서로에 대해 대향 배치된다(도 4 및 도 9참조). 상기 스크리닝 와이어(31)의 폭은 최소 2mm이다. 상기 스크리닝 와이어(31)는 상기 다층 인쇄 회로 카드(1)의 내부에 형성된 금속화 구멍에 의해 상기 다층 인쇄 회로 카드(1)의 상기 제 2 및 제 5 도전층(4,5)의 접지면(16,25)에 상호 연결 및 연결되어 폐쇄 전기 회로를 형성한다. 이들 금속화 구멍사이의 간격은 5mm를 초과하지 못한다. The first zone 13 is surrounded by screening wires 31 along its periphery and each other in the second and sixth conductive layers 2, 3 of the multilayer printed circuit card 1, respectively. Are opposed to (see FIGS. 4 and 9). The width of the screening wire 31 is at least 2 mm. The screening wire 31 is connected to the ground planes of the second and fifth conductive layers 4 and 5 of the multilayer printed circuit card 1 by metallization holes formed in the multilayer printed circuit card 1. And interconnected to form a closed electrical circuit. The spacing between these metallization holes does not exceed 5 mm.

상기 스크리닝 와이어(31)는 상기 해당 연결 신호 도체(29)를 통과시키기 위한 단절부(32)를 구비한다. 상기 다층 인쇄 회로 카드(1)의 상기 제 1 및 제 6 도전층(2,3)의 상기 스크리닝 와이어(31)의 단절 지점(32)은 상기 제 2 및 제 7 도전층(2,7)의 상기 접지면(16,25)의 연속된 금속화부(continuous metallized portions)(33)에 대응한다(도 5 및 도 8참조).The screening wire 31 has a break 32 for passing the corresponding connection signal conductor 29. The break point 32 of the screening wire 31 of the first and sixth conductive layers 2, 3 of the multilayer printed circuit card 1 is formed of the second and seventh conductive layers 2, 7. Corresponds to the continuous metallized portions 33 of the ground planes 16, 25 (see FIGS. 5 and 8).

전술한 설계 방법으로 인해, 유도 잡음 및 간섭에 매우 민감한 상기 제 1 구역(13)의 전자 소자들의 스퓨리어스 및 유도 간섭에 대한 필요한 보호책이 보장되고, 이 경우, 상기 스크리닝 와이어(31)의 단절부(32)에 대응하는 상기 접지면(16,25)의 상기 금속화부(33)가 존재함으로 인해, 상기 구역들간의 전기적 연결을 수행하는 신호 회로를 위한 복귀 회로의 최적화가 보장된다. 상기 스퓨리어스 및 유도 간섭에 대한 상기 필요한 보호책은 본 발명에 따른 상기 다층 인쇄 회로 카드(1)의 서로 다른 도전층의 접지면 및 전원 도체의 레이아웃과 조합하면 매우 효과적이므로 필요한 스크리닝 처리를 제공할 수 있다. The design method described above ensures the necessary protection against spurious and induced interference of the electronic elements of the first zone 13 which are very sensitive to induced noise and interference, in which case the break of the screening wire 31 The presence of the metallization 33 of the ground planes 16, 25 corresponding to (32) ensures an optimization of the return circuit for the signal circuit which makes electrical connections between the zones. The necessary protection against spurious and induced interference is very effective in combination with the ground planes and the layout of the power conductors of the different conductive layers of the multilayer printed circuit card 1 according to the invention, thus providing the necessary screening process. have.

상기 금속화 접지면(16-18,25) 및 상기 전원면(24)의 각 위치에서 상기 금속화 접지면(16-18,25) 및 상기 전원면(24)에 의한, 상기 계면 연결부의 금속화 구멍들(12)간의 불필요한 단락을 방지하기 위해, 상기 금속화 구멍(12)의 배치 할당을 위한 금속막이 없는 윈도우(34)가 형성된다(도 1 참조).Metal at the interface connecting portion by the metallized ground planes 16-18, 25 and the power plane 24 at respective positions of the metallized ground planes 16-18, 25 and the power plane 24 In order to prevent unnecessary short-circuits between the metallization holes 12, a window 34 without metal film for the allocation assignment of the metallization holes 12 is formed (see Fig. 1).

본 발명의 전자 유닛을 외부 출력 장치 및 전원 소스에 연결하기 위해, 상기 다층 인쇄 회로 카드(1)의 표면상에 장착된 저주파 커넥터(35)가 사용된다(도 2참조). In order to connect the electronic unit of the present invention to an external output device and a power source, a low frequency connector 35 mounted on the surface of the multilayer printed circuit card 1 is used (see Fig. 2).

본 발명의 전자 유닛을 입력 신호의 소스에 연결하기 위해, 상기 다층 인쇄 회로 카드(1)의 표면상에 장착된 고주파 커넥터(36)가 사용된다(도 2참조).In order to connect the electronic unit of the invention to the source of the input signal, a high frequency connector 36 mounted on the surface of the multilayer printed circuit card 1 is used (see Fig. 2).

본 발명의 전자 유닛의 동작을 위해, 상기 커넥터 35는 전원, 및 제어 패널, 항공 파라미터등의 표시기(indicator)와 같은 다른 주변 장치에 연결되는 한편, 상기 커넥터 36은 예컨대, 수신 안테나 케이블(도시생략)과 같은 입력 신호 소스에 연결된다.  For operation of the electronic unit of the present invention, the connector 35 is connected to a power source and other peripheral devices such as control panels, indicators of aviation parameters, etc., while the connector 36 is a receiving antenna cable (not shown). Is connected to an input signal source.

1200 MHz-1700 MHz의 주파수 대역을 갖는 아날로그 의사잡음(광대역) SRNS 신호를 나타내는 본 발명의 전자 유닛의 입력 신호들은 상기 커넥터 36을 통해 상기 다층 인쇄 회로 카드(1)의 제 1 구역(13)의 전자 소자들에 연결되고, 이들 신호는 증폭되고, 간섭으로부터 필터링되며, 수 십 메가헤르츠로 주파수 하향 변환된다. 따라서, 상기 다층 인쇄 회로 카드(1)의 상기 제 1 구역(13)에서 변환된 신호들은 상기 제 2 구역(14)에서 다중 채널 아날로그-디지털 처리과정(multichannel analog-digital processing)을 거친 다음, 상기 제 3 구역(15)의 전자 소자들에 의해 형성된 디지털 처리기에서 상관 처리과정(correlation processing)을 거치게 된다. Input signals of the electronic unit of the present invention representing analog pseudonoise (broadband) SRNS signals having a frequency band of 1200 MHz-1700 MHz are connected to the first zone 13 of the multilayer printed circuit card 1 through the connector 36. Connected to electronic devices, these signals are amplified, filtered from interference, and frequency downconverted to tens of megahertz. Thus, the signals converted in the first zone 13 of the multilayer printed circuit card 1 undergo a multichannel analog-digital processing in the second zone 14 and then the Correlation processing is performed in the digital processor formed by the electronic elements of the third zone 15.

따라서, 본 발명의 전자 유닛에 있어서, 처리과정중에 있는 신호들은, 상기 제 1 구역(13)(신호의 아날로그 변환을 수행하는 전자소자들의 배치 할당 구역)의 입력부에서 수 천 메가헤르츠에서 상기 제 3 구역(15)((신호의 디지털 변환을 수행하는 전자소자들의 배치 할당 구역)의 출력부에서 수 헤르츠로의 주파수 변환과정을 거치면서, 상기 다층 인쇄 회로 카드(1)의 한 구역으로부터 또 다른 구역으로의 순차적인 통과과정을 거친다. Thus, in the electronic unit of the present invention, the signals in the process are transmitted at thousands of megahertz at the input of the first zone 13 (arrangement allocation zone of electronic elements for performing analog conversion of the signal). A zone to another zone of the multilayer printed circuit card 1 undergoing a frequency conversion from the output of zone 15 (a batch allocation zone of electronic elements that perform digital conversion of the signal) to several hertz. Sequential pass through

이 경우, 본 발명에 따른 상기 구역에서의 전자 소자들 및 인쇄 도체들의 분류 배치, 본 발명에 따른 제 1 구역에서의 스크리닝 과정은 물론 상기 연결 신호 도체(29)와 상기 접지 연결 도체(28)에 의한 상기 구역들간의 연결 수행과정을 포함하는 상기 제공된 설계 방법의 조합으로 인해, 본 발명에 따른 전자 유닛은, 근본적으로 신호의 특성 및 주파수와, 상기 전자 소자들의 집적도에 차이가 발생하는 미리 정해진 조건하에서의 상기 스퓨리어스 및 유도 간섭의 억압 효과를 제공한다. In this case, the classification arrangement of the electronic elements and the printed conductors in the zone according to the invention, the screening process in the first zone according to the invention, as well as the connection signal conductor 29 and the ground connection conductor 28 Due to the combination of the provided design methods comprising the connection between the zones by means of the above, the electronic unit according to the present invention is basically a predetermined condition in which a difference occurs in the characteristic and frequency of the signal and the degree of integration of the electronic elements. It provides a suppression effect of the spurious and induced interference under.

따라서, 상기 제공된 설계 방법을 이용한 본 발명에 따른 전자 유닛의 경우, 다양한 구역을 상호 연결하는 신호들을 통과시키기 위한 최적화된 복귀 회로가 제공됨으로써, 상기 전자 유닛에서의 스퓨리어스 및 유도 간섭이 최소화된다. 특히, 상기 접지 연결 도체(28)의 폭(적어도 1mm)은, 신호들을 통과시키고 통과된 신호들의 복사 효과에 대한 민감성을 감소시키기 위한 루프(loop) 복귀 회로에서의 신호 손실의 최소화 조건 및 부가적인 인덕턴스를 갖는 비최적화 전류 경로(non-optimal current path)의 배제를 통한 교차 간섭 조건으로부터 선택된다. 또한, 상기 신호들을 통과시키기 위한 루프 복귀 회로에서의 신호 손실의 최소화는 상기 제공된 방법의 수행 및 상기 금속화 접지면(16,17,18,25) 및 금속화 전원면(24)의 레이아웃에 의해 달성되며, 상기 금속화 접지면(16,17,18,25) 및 금속화 전원면(24)은, 본 발명의 전자 유닛에서 상기 전자 유닛의 신호들을 통과시키기 위한 회로에 대응하는 최적의 복귀 회로를 제공하고, 기생 인덕턴스(parasitic inductances)로 특징화되는 기생 전류 루프의 발생을 배제하며, 상기 다층 인쇄 회로 카드(1)의 회로에서의 전압 강하가 실제로 방지되도록 직류에 대해 가능한 한 최소한의 저항을 보장한다. Therefore, in the case of the electronic unit according to the present invention using the provided design method, an optimized return circuit for passing signals interconnecting various zones is provided, thereby minimizing spurious and induced interference in the electronic unit. In particular, the width (at least 1 mm) of the ground connection conductor 28 is an additional condition and minimizes the loss of signal in the loop return circuit for passing signals and reducing the susceptibility to the radiation effect of the passed signals. It is chosen from cross interference conditions through the exclusion of non-optimal current paths with inductance. Further, minimization of signal loss in the loop return circuit for passing the signals is due to the performance of the provided method and the layout of the metallized ground planes 16, 17, 18, 25 and the metallized power plane 24. Is achieved, the metallized ground planes 16, 17, 18, 25 and metallized power supply surface 24 are optimal return circuits corresponding to circuitry for passing signals of the electronic unit in the electronic unit of the invention. Provide a minimum resistance to the direct current so as to avoid the occurrence of parasitic current loops characterized by parasitic inductances and to actually prevent voltage drops in the circuit of the multilayer printed circuit card 1. To ensure.

전술한 설계의 파라미터는 다음과 같다: 상기 스크리닝 와이어의 적어도 2mm의 폭과, 상기 스크리닝 와이어(30,31)에 형성된 계면 연결부의 금속화 구멍들간의 최대 5mm의 피치의 특징으로, 본 발명의 최상의 실시예에서의 본 발명에 따른 전자 유닛의 구현된다.The parameters of the design described above are as follows: characterized by a pitch of at least 2 mm of the screening wire and a pitch of up to 5 mm between the metallization holes of the interface connections formed in the screening wires 30, 31. In an embodiment the electronic unit according to the invention is implemented.

따라서, 전술한 바와 같이 고려되는 설계 방법의 조합으로 인해, 본 발명에 따른 전자 유닛은, 다층 인쇄 회로 카드가 처리중인 신호들의 주파수가 입력부에서의 수 천 메가헤르츠에서 출력부에서의 수 헤르츠로 주파수 하향 변환되는, 항공 SRNS 수신기/처리기를 구성하는 다양한 집적도를 갖는 서로 다른 전자 소자들을 구비하는 경우, 특정 조건하에서 스퓨리어스 및 유도 간섭의 제거에 따른 문제점을 해결할 수 있다. Thus, due to the combination of design methods considered as described above, the electronic unit according to the present invention is characterized in that the frequency of the signals being processed by the multilayer printed circuit card varies from several thousand megahertz at the input to several hertz at the output. In the case of having different electronic elements having various densities constituting the downlink, aviation SRNS receiver / processor, the problem of elimination of spurious and induced interference under certain conditions can be solved.

본 발명에 따른 구조로 된 전자 유닛의 원형 모델(prototype model)로 수행된 실험결과, 그 다양한 조합 및 모든 주파수 범위에 있는 SRNS"GLOSNASS" 및 "NAVSTAR" 신호들을 처리하는 전자 유닛의 동작 조건하에서 요구되는 스퓨리어스 및 유도 간섭의 제거가 보장되는 것으로 밝혀졌다. Experimental results of a prototype model of an electronic unit structured according to the invention show that under various operating conditions of the electronic unit processing SRNS "GLOSNASS" and "NAVSTAR" signals in various combinations and all frequency ranges. It has been found that the elimination of spurious and induced interference is guaranteed.

따라서, 전술한 내용으로부터, 본 발명에 따른 전자 유닛은, 기술적으로 실현 가능하고 산업분야에서 제조 가능하며, 또한, 상이한 접적도를 갖는 이종(아날로그, 아날로그-디지털, 디지털) 기능 전자 소자들을 구비하는 단일의 다층 인쇄 회로 카드상에 실현된 항공 SRNS 수신기/처리기의 기능을 수행하는 소형 전자 유닛을 실현하기 위한 특정 조건하에서 스퓨리어스 및 유도 간섭의 제거에 따른 기술적 문제점을 해결해 준다. 상기 전자 유닛에서 처리되고 변환될 신호들의 주파수 대역은 그 입력부에서의 수 천 메가헤르츠에서 그 출력부에서의 수 헤르츠에 이르는 범위내에 있다. Therefore, from the foregoing, the electronic unit according to the present invention is provided with heterogeneous (analog, analog-digital, digital) functional electronic elements which are technically feasible and manufactureable in the industrial field, and which have different integration degrees. It solves the technical problem of eliminating spurious and induced interference under certain conditions for realizing small electronic units that perform the functions of an aviation SRNS receiver / processor realized on a single multilayer printed circuit card. The frequency band of the signals to be processed and converted in the electronic unit is in the range of several thousand megahertz at its input to several hertz at its output.

지금까지, 본 발명을 특정 실시예와 관련하여 도시하고 설명하였지만, 상기 본 발명에 대한 개시는 단지 본 발명의 적용예에 불과한 것이고, 본 발명을 수행하기 위한 최상 모드로서 본 명세서에 개시된 특정 실시예에 국한되는 것은 아니다. While the present invention has been illustrated and described with reference to specific embodiments, the foregoing disclosure is merely an application of the present invention, and specific embodiments disclosed herein as best mode for carrying out the present invention. It is not limited to.

또한, 이하의 특허청구의 범위에 의해 마련되는 본 발명의 정신이나 범위를 이탈하지 않는 한도내에서 본 발명이 다양하게 수정 및 변경될 수 있다는 것을 당업계에서 통상의 지식을 가진자라면 용이하게 이해할 수 있을 것이다.In addition, those skilled in the art can readily understand that the present invention may be variously modified and changed without departing from the spirit or scope of the present invention provided by the following claims. Could be.

따라서, 본 발명에 따른 전자 유닛은, 전술한 바와 같이 고려되는 설계 방법의 조합으로 인해, 다층 인쇄 회로 카드가 처리중인 신호들의 주파수가 입력부에서의 수 천 메가헤르츠에서 출력부에서의 수 헤르츠로 주파수 하향 변환되는, 항공 SRNS 수신기/처리기를 구성하는 다양한 집적도를 갖는 서로 다른 전자 소자들을 구비하는 경우, 특정 조건하에서 스퓨리어스 및 유도 간섭의 제거에 따른 문제점을 해결할 수 있다. Therefore, the electronic unit according to the present invention has a frequency of signals being processed by the multilayer printed circuit card from several thousand megahertz at the input to several hertz at the output due to the combination of design methods considered as described above. In the case of having different electronic elements having various densities constituting the downlink, aviation SRNS receiver / processor, the problem of elimination of spurious and induced interference under certain conditions can be solved.

Claims (5)

다층 인쇄 회로 카드를 포함하는 전자 유닛으로서, 계면 연결부의 금속화 구멍에 의해 인쇄 도체들의 계면 연결 동작이 수행되고 그 외부 도전층들은 도체, 접촉 영역 및 전자 소자들을 구비하고 그 내부 도전층들은 도체, 금속화된 접지 및 전원면을 구비하는 동시에 상기 금속화 접지 및 전원면과 전기적으로 연결되지 않는 윈도우가 상기 계면 연결부의 금속화 구멍들 주위에 배치되는 전자 유닛에 있어서, An electronic unit comprising a multilayer printed circuit card, wherein an interfacial connection operation of printed conductors is performed by means of metallization holes in an interfacial connection, the outer conductive layers having conductors, contact regions and electronic elements, the inner conductive layers being conductors, An electronic unit having a metalized ground and power plane and at the same time a window which is not electrically connected to the metallized ground and power plane is disposed around the metallization holes of the interface connection. 상기 다층 인쇄 회로 카드의 상기 인쇄 도체 및 상기 전자 소자들은 함께 순차적으로 연속된 구역에 배치 분류되고, 그 중 제 1 구역은 위성 무선 항법 시스템으로 수신된 신호들에 대해 아날로그 변환과정을 수행하는 전자 소자들을 배치 할당하기 위한 구역에 해당하고, 그 중 제 2 구역은 상기 수신된 신호들에 대해 아날로그-디지털 변환과정을 수행하는 전자 소자들을 배치 할당하기 위한 구역에 해당하며, 그 중 제 3 구역은 상기 수신된 신호들에 대해 디지털 변환과정을 수행하는 전자 소자들을 배치 할당하기 위한 구역에 해당하고, 상기 전자 소자들은 6 개의 도전층을 구비한 인쇄 회로 카드의 표면상에 장착되고, 상기 6 개의 도전층중 내부 제 2 도전층은 상기 각 구역에 접지면을 갖고, 제 3 도전층은 상기 제 1 구역 및 제 2 구역의 전원 도체 및 상기 제 3 구역의 부가적인 도체들을 가지며, 제 4 도전층은 상기 제 1 구역 및 제 2 구역의 부가적인 도체 및 상기 제 3 구역의 금속화된 전원면을 갖고, 제 5 도전층은 상기 제 1 구역의 접지면 및 상기 제 2 구역 및 제 3 구역의 부가적인 도체들을 가지며, 상기한 경우에, 상기 다층 인쇄 회로 카드의 상기 제 2 도전층에 형성되는 접지면들은 상기 다층 인쇄 회로 카드의 상기 외부 제 1 도전층 및 제 6 도전층의 상기 구역들간에 전기적 연결동작을 수행하는 연결 신호 도체의 레이아웃에 따라 배치된 직접 접지 연결 도체들에 의해 상호 연결되고, 상기 제 1 구역은 그 주변부를 따라 상기 다층 인쇄 회로 카드의 상기 제 1 도전층 및 제 6 도전층에서 상호 대향하여 배치되는 스크리닝 와이어들에 의해 에워싸이고, 상기 스크리닝 와이어들은 상기 다층 인쇄 회로 카드의 내부에 형성된 상기 금속화 구멍에 의해 상기 다층 인쇄 회로 카드의 상기 제 2 도전층 및 제 5 도전층의 주어진 구역의 상기 접지면에 상호 연결 및 연결되어 폐쇄 전기 회로를 형성하며 상기 각각의 연결 신호 도체들을 통과하기 위한 단절부를 구비하고, 이 경우, 상기 제 1 도전층 및 제 6 도전층의 상기 스크리닝 와이어의 단절부는 상기 다층 인쇄 회로 카드의 상기 제 2 도전층 및 제 5 도전층의 상기 접지면들의 연속적인 금속화된 부분에 해당하는 것을 특징으로 하는 전자 유닛.The printed conductors and the electronic elements of the multilayer printed circuit card are arranged and sorted sequentially in successive regions, the first of which is an electronic element which performs an analog conversion process on signals received by the satellite radio navigation system. , A second zone corresponds to a zone for batch assignment of electronic components that perform an analog-to-digital conversion process on the received signals, and a third zone corresponds to the third zone. Corresponds to the area for batch assignment of electronic elements for performing digital conversion on the received signals, the electronic elements mounted on a surface of a printed circuit card having six conductive layers, and the six conductive layers The inner second conductive layer has a ground plane in each of the zones, and the third conductive layer has power conductors and phases in the first zone and the second zone. Having additional conductors of an existing third zone, a fourth conductive layer having additional conductors of the first and second zones, and a metalized power plane of the third zone, and a fifth conductive layer having the first conductive zone; Having a ground plane of the zone and additional conductors of the second and third zones, in which case the ground planes formed in the second conductive layer of the multilayer printed circuit card are the outer surface of the multilayer printed circuit card. Interconnected by direct ground connection conductors arranged in accordance with the layout of a connection signal conductor for performing electrical connection between the zones of the first and sixth conductive layers, the first zone being connected along the periphery thereof; The screening wires are surrounded by screening wires disposed opposite to each other in the first conductive layer and the sixth conductive layer of the multilayer printed circuit card, the screening wires being the multilayer printed circuit. The metallization holes formed inside the card interconnect and connect to the ground plane of a given region of the second conductive layer and the fifth conductive layer of the multilayer printed circuit card to form a closed electrical circuit, the respective connections A break for passing through signal conductors, in which case the break of the screening wire of the first conductive layer and the sixth conductive layer is the ground of the second conductive layer and the fifth conductive layer of the multilayer printed circuit card. An electronic unit characterized by a continuous metallized part of the faces. 제1항에 있어서, 다층 인쇄 회로 카드의 상기 제 2 도전층의 상기 접지면과 상호 연결되는 상기 접지 연결 도체의 폭은 적어도 1mm가 되도록 선택되는 것을 특징으로 하는 전자 유닛. The electronic unit of claim 1, wherein the width of the ground connection conductor interconnected with the ground plane of the second conductive layer of the multilayer printed circuit card is selected to be at least 1 mm. 제1항에 있어서, 상기 해당 연결 신호 도체를 스크리닝하기 위한 도체들은, 그 표면상에 배치되고, 상기 각 스크리닝 와이어의 적어도 시작부 및 종료부에 형성되는 상기 계면 연결부의 상기 금속화 구멍에 의해 상기 접지면에 연결되어 폐쇄된 전기 회로를 형성하고, 상기 금속화 구멍들간의 간격은 최대 5mm인 것을 특징으로 하는 전자 유닛. The method of claim 1, wherein the conductors for screening the corresponding connection signal conductors are disposed on the surface thereof and are formed by the metallization holes of the interface connection portions formed at least at the beginning and the end of each screening wire. An electrical unit connected to a ground plane to form a closed electrical circuit, the spacing between the metallization holes being at most 5 mm. 제1항에 있어서, 상기 다층 인쇄 회로 카드의 상기 제 1 도전층 및 제 6 도전층의 상기 제 1 구역의 주변부를 따라 형성된 상기 스크리닝 와이어의 폭은 적어도 2 mm가 되도록 선택되는 것을 특징으로 하는 전자 유닛. The electron of claim 1, wherein the width of the screening wire formed along the periphery of the first zone of the first conductive layer and the sixth conductive layer of the multilayer printed circuit card is at least 2 mm. unit. 제1항에 있어서, 상기 다층 인쇄 회로 카드의 상기 제 1 도전층 및 제 6 도전층의 상기 주변부를 따라 형성된 상기 스크리닝 도체들을 상호 연결하고 상기 스크리닝 도체들을 상기 다층 인쇄 회로 카드의 상기 제 2 도전층 및 제 5 도전층의 상기 접지면에 연결하는 상기 계면 연결부의 상기 금속화 구멍들간의 간격은 5mm를 초과하지 않는 것을 특징으로 하는 전자 유닛. The method of claim 1, wherein the screening conductors formed along the periphery of the first conductive layer and the sixth conductive layer of the multilayer printed circuit card are interconnected and the screening conductors are connected to the second conductive layer of the multilayer printed circuit card. And an interval between the metallization holes of the interface connecting portion connecting to the ground plane of the fifth conductive layer does not exceed 5 mm.
KR10-2000-7002966A 2000-03-20 1998-07-20 Radio electronic unit KR100526519B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-7002966A KR100526519B1 (en) 2000-03-20 1998-07-20 Radio electronic unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-7002966A KR100526519B1 (en) 2000-03-20 1998-07-20 Radio electronic unit

Publications (2)

Publication Number Publication Date
KR20010024192A KR20010024192A (en) 2001-03-26
KR100526519B1 true KR100526519B1 (en) 2005-11-08

Family

ID=19640503

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7002966A KR100526519B1 (en) 2000-03-20 1998-07-20 Radio electronic unit

Country Status (1)

Country Link
KR (1) KR100526519B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1058307A1 (en) * 1999-06-03 2000-12-06 Alps Electric Co., Ltd. Electronic unit effectively utilizing circuit board surface
US9008581B2 (en) 2009-11-08 2015-04-14 Intel Mobile Communications GmbH Radio devices and methods for controlling radio devices

Also Published As

Publication number Publication date
KR20010024192A (en) 2001-03-26

Similar Documents

Publication Publication Date Title
KR0157734B1 (en) Satellite channel interface in indoor unit used for satellite data communication
EP0663142B1 (en) Electromagnetic radiation reduction technique using grounded conductive traces circumscribing internal planes of printed circuit boards
US4954929A (en) Multi-layer circuit board that suppresses radio frequency interference from high frequency signals
US20040252064A1 (en) Small-sized and high-gained antenna-integrated module
EP0400885A1 (en) Printed circuit having twisted conductor lines printed thereon
US6437991B1 (en) Radioelectronic unit
US6600208B2 (en) Versatile system for integrated circuit containing shielded inductor
CN109560358B (en) Waveguide system, high-frequency line and radar sensor
KR100526519B1 (en) Radio electronic unit
US6477057B1 (en) High frequency de-coupling via short circuits
US6495911B1 (en) Scalable high frequency integrated circuit package
RU2182408C2 (en) Radio-electronic unit
RU2125775C1 (en) Radio electronic assembly
RU2188522C1 (en) Radio-electronic unit
RU2297118C1 (en) Radio-electronics block
RU2194375C1 (en) Radio electronic unit
RU2173036C1 (en) Radio electronic unit
US6483720B1 (en) EMC protection in digital computers
RU2192108C1 (en) Radio-electronic unit
RU2199839C1 (en) Radio-electronic unit
RU2489728C1 (en) Global navigation satellite system signal receiver module
RU2175821C1 (en) Radio electron unit
RU2190941C1 (en) Signal receiver unit for satellite radio navigation systems
RU2172081C1 (en) Radio electronic unit
EP3404767B1 (en) High frequency system, communication link

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080930

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee