KR100523865B1 - 플라즈마 표시 패널의 구동장치 - Google Patents

플라즈마 표시 패널의 구동장치 Download PDF

Info

Publication number
KR100523865B1
KR100523865B1 KR10-2003-0089877A KR20030089877A KR100523865B1 KR 100523865 B1 KR100523865 B1 KR 100523865B1 KR 20030089877 A KR20030089877 A KR 20030089877A KR 100523865 B1 KR100523865 B1 KR 100523865B1
Authority
KR
South Korea
Prior art keywords
electrode
discharge
plasma display
display panel
pulse
Prior art date
Application number
KR10-2003-0089877A
Other languages
English (en)
Other versions
KR20050056821A (ko
Inventor
이병준
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2003-0089877A priority Critical patent/KR100523865B1/ko
Publication of KR20050056821A publication Critical patent/KR20050056821A/ko
Application granted granted Critical
Publication of KR100523865B1 publication Critical patent/KR100523865B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/282—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using DC panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 표시 장치의 구동장치에 관한 것이다. 본 발명에 따른 구동장치는 플라즈마 표시 패널의 화소셀에 벽전압을 형성하기 위한 데이터 펄스를 상기 X전극에 인가하며, 벽전압에 의해 방전이 유지될 때 플라즈마 표시 패널의 방전 면적에 비례하여 X전극에 바이어스 전력을 증가시키는 X전극 구동부, Y전극에 리셋 펄스를 인가하여 화소셀에 남아 있던 전하들을 제거하고, 스캔 펄스를 Y전극에 인가하여 데이터 펄스에 따라 선택된 화소셀에 벽전압을 형성하고, 서스테인 펄스를 Y전극에 인가하여 벽전압이 형성된 화소셀의 방전을 유지하는 Y전극 구동부, Y전극 구동부가 인가하는 서스테인 펄스에 교번되는 서스테인 펄스를 Z전극에 인가하여 벽전압이 형성된 화소셀의 방전을 유지하는 Z전극 구동부 및 데이터 펄스를 이용하여 계산된 방전 면적과 바이어스 전력이 비례하도록 X전극 구동부를 제어하는 메인 제어부를 포함한다.
이와 같이 본 발명에 따른 플라즈마 표시 패널의 구동장치는 방전 부하의 변동에 따라 DC 바이어스의 인가 시간 또는 바이어스 펄스의 개수를 제어함으로써 방전 부하의 변동에 따른 휘도차를 축소시킬 수 있다.

Description

플라즈마 표시 패널의 구동장치{Driving Device of Plasma Display Panel}
본 발명은 플라즈마 표시 패널의 구동장치에 관한 것으로, 더욱 자세하게는 방전 면적의 변화에 따른 휘도차를 줄일 수 있는 플라즈마 표시 패널의 구동장치에 관한 것이다.
도 1은 일반적인 교류형 면방전 플라즈마 표시 패널의 구조도이다. 도 1은 일반적인 교류형 면방전 플라즈마 표시 패널의 구조도이다. 도 1에 도시된 바와 같이 일반적인 교류형 면방전 플라즈마 표시 패널은 100 ~ 200㎛의 간격을 두고 서로 평행하게 대향하는 투명한 유리재의 전면 기판(122) 및 배면 기판(124)을 포함한다. 이 때, 배면 기판(124)에는 전면 기판(122)과의 간격을 유지하기 위해서 후막 인쇄 기술을 통하여 격벽(126)이 평행하게 형성된다. 이러한 격벽(126) 사이의 간격은 400㎛이고, 각각의 격벽(126)의 폭은 50㎛이다.
또한, 서로 인접한 격벽(126, 126) 사이에 알루미늄(Al)이나 알루미늄 합금으로 된 X전극의 열 Xj (j=1, 2,…, m)가 어드레싱(addressing) 기능을 수행하기 위하여 100nm의 두께로 격벽에 평행하게 형성된다. 그리고, R,G,B 형광체막이 각각의 X전극을 10~30㎛ 두께로 덮이면서 발광층(136)이 형성된다.
한편, 배면 기판(124)과 대향하는 전면 기판(122)의 면에는 Y전극 및 Z전극의 행전극 Yi, Zi (i=1, 2,…, n)이 X전극과 수직하게 형성된다. 이와 같은 Y전극 및 Z전극은 ITO나 산화 주석(SnO) 등의 증착에 의해 대략 수백 nm의 두께로 서로 평행하게 연장되며, 서로 인접하는 행 전극 Yi와 Zi는 쌍을 이루어 행 전극쌍(Yi, Zi)을 구성한다.
또한, 각각의 행 전극 Yi, Zi에는 행 전극 Yi, Zi 의 폭보다 좁은 금속제의 버스 전극 αi, βi가 행 전극 Yi , Zi 에 밀착 형성된다. 이들 버스 전극 αi, βi은 보조 전극으로서 도전성이 떨어지는 행 전극 Yi, Zi를 보완하기 위한 것이다.
이러한 행 전극 Yi, Zi를 보호하기 위하여 유전체층(130)이 약 20~30㎛의 두께로 형성된다. 이 유전체층(130)에 접하여 산화 마그네슘(MgO)으로 된 MgO층(132)이 대략 수백 nm의 두께로 적층 형성된다.
각 전극(Xj,Yi,Zi,αi,βi), 유전체층(130) 및 발광층(136)이 형성된 이후, 전면 기판(122) 및 배면 기판(124)은 봉합되고, 방전 공간(128)의 배기가 행해진 다음, 베이킹에 의해 MgO층(132)의 표면의 수분이 제거된다. 이어서, 방전 공간(128)으로 NeXe가스를 3 내지 7% 포함한 불활성 혼합 가스가 400~600 torr 주입된다.
이러한 Yi,Zi 전극과 교차하는 Xj전극과의 교점을 중심으로 단위 발광 영역이 1화소셀 P(i,j)로 정의된다. 이러한 화소셀 P(i,j)은 Xj전극과 Yi전극 사이의 어드레싱 방전에 의하여 벽전압이 형성되면, Yi전극과 Zi전극 사이에 서스테인 펄스가 인가되어 방전이 유지됨으로써 형광체(136)의 발광이 유지되고, Xj, Yi 및 Zi 전극 간의 전압인가에 의해 화소셀P(i,j)의 발광 방전의 선택, 유지 및 소거를 통해 발광이 제어된다.
이 때, 서스테인 펄스는 Yi전극과 Zi전극에 각각 교대로 인가된다. 즉, Yi전극에 서스테인 펄스가 인가되면 Zi전극에는 서스테인 펄스가 인가되지 않고 Zi전극에 서스테인 펄스가 인가되면 Yi전극에는 서스테인 펄스가 인가되지 않음으로써 교류를 이용한 면방전이 유지된다.
도 2는 플라즈마 표시 패널에 인가되는 파워가 동일할 때 방전 부하의 변화에 따른 휘도차를 설명하기 위한 도면이다. 도 2에 도시된 바와 같이 플라즈마 표시 패널에 동일한 파워(power)를 인가했을 때, 방전 면적 즉, 방전 부하에 따라 휘도가 달라진다. 특히, 방전 물질로 사용되는 Xe는 고휘도의 방전 물질이기 때문에 방전 부하에 따른 휘도의 차가 더욱 크게 발생한다.
외부에서 인가되는 파워는 플라즈마 표시 패널에 일정한 크기로 인가된다. 동일한 파워가 플라즈마 표시 패널에 인가되므로 플라즈마 표시 패널의 일부 화소셀이 방전할 때 화소셀에 흐르는 전류는 플라즈마 표시 패널의 전체 화소셀에 흐르는 전류의 크기보다 크므로 휘도차가 발생한다.
즉, 플라즈마 표시 패널의 구동장치는 특정 휘도의 화상을 형성하기 위하여 소정 개수의 서스테인 펄스를 플라즈마 표시 패널에 인가하는데, 방전되는 화소셀의 개수에 따라 원하는 특정 휘도의 화상을 형성 못 할 수도 있다.
예를 들어, 도 2에 도시된 바와 같이 40개의 서스테인 펄스가 플라즈마 표시 패널의 전체 화소셀에 인가될 경우, 디스플레이되는 화상의 휘도는 40cd/㎡가 된다. 그러나, 40개의 서스테인 펄스가 플라즈마 표시 패널의 일부 화소셀에 인가되면 휘도는 65cd/㎡가 된다.
특히, 플라즈마 표시 패널에 사용되는 Xe의 함유 비율이 증가하고 있기 때문에 이러한 방전 부하의 변화에 따른 휘도차는 플라즈마 표시 패널의 화질을 열화시키는 주요한 원인이 되고 있다.
도 3은 플라즈마 표시 패널에 인가되는 파워가 동일할 때 방전 부하의 변화에 따른 휘도차를 설명하기 위한 그래프이다. 도 3에 도시된 바와 같이 플라즈마 표시 패널에 일정 파워가 인가될 때, 전체 면적에 해당하는 화소셀에서 방전이 이루어질 때의 휘도와 단위 면적에 해당하는 화소셀에서 방전이 이루어질 때의 휘도 사이에는 휘도차(A)가 발생한다. 이러한 휘도차(A)가 커지면 커질수록 방전 부하간의 휘도차(B)도 커진다.
도 3에 도시된 풀 방전(full discharge)이란 플라즈마 표시 패널에 일정 파워가 인가될 때, 전체 면적에 해당하는 화소셀에 의하여 방전이 이루어지는 것을 의미하고, 피크 방전(peak discharge)이란 플라즈마 표시 패널에 일정 파워가 인가될 때, 전체 면적에 해당하는 화소셀에 의하여 방전이 이루어지는 것을 의미한다.
본 발명은 상기와 같은 문제점들을 해결하기 위한 것으로, 동일한 파워가 인가되었을 때 플라즈마 표시 패널의 방전 부하의 변화에 따른 휘도차를 최소화할 수 있는 플라즈마 표시 패널의 구동장치를 제공하기 위한 것이다.
상기 목적을 달성하기 위하여 X전극, Y전극 및 Z전극을 포함하는 플라즈마 표시 패널의 구동장치에 있어서, 본 발명에 따른 구동장치는 X전극 구동부, Y전극 구동부, Z전극 구동부 및 메인 제어부를 포함한다.
X전극 구동부는 플라즈마 표시 패널의 화소셀에 벽전압을 형성하기 위한 데이터 펄스를 X전극에 인가하며, 벽전압에 의해 방전이 유지될 때 플라즈마 표시 패널의 방전 면적에 비례하여 X전극에 바이어스 전력을 증가시킨다.
Y전극 구동부는 Y전극에 리셋 펄스를 인가하여 화소셀에 남아 있던 전하들을 제거하고, 스캔 펄스를 Y전극에 인가하여 데이터 펄스에 따라 선택된 화소셀에 벽전압을 형성하고, 서스테인 펄스를 Y전극에 인가하여 벽전압이 형성된 화소셀의 방전을 유지한다.
Z전극 구동부는 Y전극 구동부가 인가하는 서스테인 펄스에 교번되는 서스테인 펄스를 Z전극에 인가하여 벽전압이 형성된 화소셀의 방전을 유지한다.
메인 제어부는 데이터 펄스를 이용하여 계산된 방전 면적과 바이어스 전력이 비례하도록 X전극 구동부를 제어한다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세히 설명하고자 한다.
도 4a와 도 4b는 벽전압이 형성된 화소셀에 DC 바이어스의 영향을 설명하기 위한 도면이다. 도 4a에 도시된 바와 같이 벽전압이 형성된 화소셀에 DC 바이어스(bias)가 인가되지 않을 경우, 전계는 서스테인 펄스가 인가되는 Y전극과 Z전극 사이에 형성될 뿐만 아니라 어드레싱 펄스를 인가하는 X전극 사이에도 형성된다. 따라서 면방전을 수행하기 위한 전계(E)가 분산된다.
반면에 도 4b에 도시된 바와 같이 벽전압이 형성된 화소셀에 DC 바이어스가 인가될 경우, DC 바이어스는 Y전극과 X전극 사이에 형성되는 전계를 완화시킴으로써 Y전극과 Z전극간 상호 전계긔 분포가 강해진다. DC 바이어스에 의하여 면방전을 수행하기 위한 전계(E')가 형성됨으로써 면방전이 보다 효율적으로 이루어진다.
도 5는 일반적인 플라즈마 표시 패널의 구동장치의 블록구성도이다. 도 2에 도시된 바와 같이 본 발명에 따른 플라즈마 표시 패널의 구동장치는 신호처리부(210), X전극 구동부(230), Y전극 구동부(240), Z전극 구동부(250) 및 메인 제어부(260)을 포함한다.
이와 같은 구동장치의 작동은 크게 리셋(reset) 구간, 어드레싱(addressing) 구간 및 서스테인(sustain) 구간으로 이루어진다.
신호처리부(210)는 외부에서 입력된 영상신호를 플라즈마 표시 패널에 적합한 신호로 변환한다.
X전극 구동부(230)는 어드레스 구간에서 플라즈마 표시 패널의 화소셀에 벽전압을 형성하기 위한 데이터 펄스를 X전극에 인가하며, 서스테인 구간에서 플라즈마 표시 패널의 방전 면적에 비례하여 X전극에 바이어스 전력을 증가시킨다.
즉, X전극 구동부(230)는 방전 면적이 작아질수록 바이어스 전력을 줄인다. 예를 들어, X전극 구동부(230)는 바이어스 전력을 줄이기 위하여 X전극에 인가되는 DC 바이어스의 인가 시간을 줄일 수도 있고, X전극에 인가되는 바이어스 펄스의 개수를 줄일 수도 있다.
Y전극 구동부(240)는 리셋 구간에서 Y전극에 리셋 펄스를 인가하여 화소셀에 남아 있던 전하들을 제거함으로써 벽전압 형성을 용이하게 하고, 어드레스 구간에서 X전극 구동부(230)에 의하여 인가되는 데이터 펄스에 따른 벽전압을 화소셀에 형성하기 위하여 스캔 펄스를 Y전극에 인가하고, 서스테인 구간에서 벽전압이 형성된 화소셀의 방전을 유지하기 위한 서스테인 펄스를 Y전극에 인가한다.
Z전극 구동부(250)는 서스테인 구간에서 Y전극 구동부(240)가 인가하는 서스테인 펄스에 교번되는 서스테인 펄스를 Z전극에 인가하여 벽전압이 형성된 화소셀의 방전을 유지한다.
메인 제어부(260)는 데이터 펄스를 이용하여 방전 면적을 구하여 방전 면적과 바이어스 전력이 비례하도록 X전극 구동부(230)를 제어한다.
플라즈마 표시 패널의 방전 면적이 감소할 경우, 본 발명에 따른 구동장치의 메인 제어부(260)는 X전극 구동부(230)를 제어하여 바이어스 전력을 줄임으로써 방전 면적의 변화, 즉, 방전 부하의 변화에 따른 휘도차를 축소시킨다.
도 6a 내지는 6d는 본 발명에 따른 방전 부하에 따른 휘도차를 최소화할 수 있는 펄스 파형도의 제1 실시예를 도시한 것이다.
앞서 설명한 바와 같이 동일한 파워가 플라즈마 표시 패널에 인가되었을 때, 방전 부하가 클수록 플라즈마 표시 패널에 의하여 디스플레이되는 화상의 휘도는 작다.
이러한 방전 부하에 따른 휘도차를 상쇄하기 위하여 서스테인 구간에서 X전극에 인가되는 DC 바이어스의 인가 시간이 제어된다.
즉, 도 6a에 도시된 바와 같이 X전극 구동부(230)와 Y전극 구동부(240)는 전체 면적에 해당하는 화소셀에 리셋 펄스와 어드레싱 펄스를 인가한다. Z전극 구동부(250)와 Y전극 구동부(240)가 방전 유지를 위한 서스테인 펄스를 Y전극과 Z전극에 교대로 인가하는 동시에 Z전극 구동부(250)가 DC 바이어스를 서스테인 구간이 끝나는 시점까지 X전극에 인가한다.
이와 같이 DC 바이어스가 서스테인 구간이 시작되는 시점에서 끝나는 시점까지 X전극에 인가됨으로써 플라즈마 표시 패널의 전체 면적에서 표시되는 화상의 휘도가 보상된다.
도 6b에 도시된 바와 같이 X전극 구동부(230)와 Y전극 구동부(240)는 면적A에 해당하는 화소셀에 리셋 펄스와 어드레싱 펄스를 인가한다. Z전극 구동부(250)와 Y전극 구동부(240)가 방전 유지를 위한 서스테인 펄스를 Y전극과 Z전극에 교대로 인가하는 동시에 Z전극 구동부(250)가 DC 바이어스를 T1 시점까지 X전극에 인가한다.
이 때, Y전극 구동부(240)와 Z전극 구동부(250)에 의하여 Y전극 및 Z전극에 인가되는 서스테인 펄스의 개수는 도 6a에 도시된 전체 면적에 해당하는 화소셀의 방전을 유지하기 위한 서스테인 펄스의 개수와 동일하다.
도 6a와 도 6b에 도시된 바와 같이 방전 면적의 축소로 인하여 플라즈마 표시 패널의 휘도차가 발생하지만, X전극 구동부(230)가 방전 면적이 최대일 때는 DC 바이어스를 서스테인 구간 내내 X전극에 인가하고 방전이 면적1에서만 일어날 때는 DC 바이어스를 T1 시점까지만 인가한다.
이와 같이 X전극 구동부(230)는 방전 면적에 비례하여 DC 바이어스의 인가 시간을 길게 함으로써 방전 면적의 변화, 즉, 방전 부하의 변화에 따른 휘도차를 축소시킨다.
도 6c와 도 6d에 도시된 바와 같이, X전극 구동부(230)는 방전 면적(면적2, 면적3)이 감소하는 량에 비례하여 DC 바이어스를 인가하는 시간을 줄인다. 도 6c와 도 6d에 도시된 서스테인 펄스의 개수 또한 도 6a와 도 6b에 도시된 서스테인 펄스의 개수와 동일하다.
이와 같이 동일한 파워가 플라즈마 표시 패널에 인가되면서 방전 면적이 감소할 경우, X전극 구동부(230)는 DC 바이어스 인가 시간을 줄임으로써 방전 면적의 변화, 즉, 방전 부하의 변화에 따른 휘도차를 축소시킨다.
도 7a 내지는 7d는 본 발명에 따른 방전 부하에 따른 휘도차를 최소화할 수 있는 펄스 파형도의 제2 실시예를 도시한 것이다. 제1 실시예에서는 X전극에 DC 바이어스가 인가되는데 비하여, 제2 실시예에서는 바이어스 펄스(bias pulse)가 X전극에 인가된다.
따라서, 제1 실시예에서는 X전극 구동부(230)가 방전 면적이 넓을 수록 DC 바이어스의 인가 시간을 증가시킴으로써 방전 면적에 따른 휘도차를 축소시킨다. 반면에 제2 실시예에서는 X전극 구동부(230)가 방전 면적이 넓을수록 바이어스 펄스의 개수를 증가시킴으로써 방전 면적에 따른 휘도차를 축소시킨다.
도 7a 내지는 도 7d에 도시된 바와 같이 방전 면적에 따라 중간중간에 펄스 바이어스가 인가되지 않음으로써 바이어스 펄스의 개수가 제어된다. 물론, 플라즈마 표시 패널의 구동 상태 및 휘도차 등에 따라서 바이서스 펄스의 개수를 제어하는 방법은 다양해 질 수 있다.
이 때, 제2 실시예는 DC 바이어스 대신에 바이어스 펄스를 이용함으로써 제1 실시예에 비하여 전력 효율이 좋다.
또한, 도 7a 내지는 도 7d에 도시된 바와 같이 플라즈마 표시 패널에 인가되는 서스테인 펄스의 개수는 모두 동일하다.
도 8은 본 발명의 플라즈마 표시 패널의 구동장치의 동작에 따른 휘도차의 축소를 설명하기 위한 도면이다. 도 8에 도시된 바와 같이 동일한 파워가 플라즈마 표시 패널에 인가될 때 본 발명의 플라즈마 표시 패널의 구동장치가 방전 면적의 변화에 따라 DC 바이어스의 인가 시간이나 바이어스 펄스의 개수를 제어함으로써 방전 부하의 변화에 따른 플라즈마 표시 패널의 휘도차가 축소된다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
이상에서와 같이 본 발명에 따른 플라즈마 표시 패널의 구동장치는 방전 부하의 변동에 따라 DC 바이어스의 인가 시간 또는 바이어스 펄스의 개수를 제어함으로써 방전 부하의 변동에 따른 휘도차를 축소시킬 수 있다.
도 1은 일반적인 교류형 면방전 플라즈마 표시 패널의 구조도이다.
도 2는 플라즈마 표시 패널에 인가되는 파워가 동일할 때 방전 부하의 변화에 따른 휘도차를 설명하기 위한 도면이다.
도 3은 플라즈마 표시 패널에 인가되는 파워가 동일할 때 방전 부하의 변화에 따른 휘도차를 설명하기 위한 그래프이다.
도 4a와 도 4b는 벽전압이 형성된 화소셀에 DC 바이어스의 영향을 설명하기 위한 도면이다.
도 5는 일반적인 플라즈마 표시 패널의 구동장치의 블록구성도이다.
도 6a 내지는 6d는 본 발명에 따른 방전 부하에 따른 휘도차를 최소화할 수 있는 펄스 파형도의 제1 실시예를 도시한 것이다.
도 7a 내지는 7d는 본 발명에 따른 방전 부하에 따른 휘도차를 최소화할 수 있는 펄스 파형도의 제2 실시예를 도시한 것이다.
도 8은 본 발명의 플라즈마 표시 패널의 구동장치의 동작에 따른 휘도차의 축소를 설명하기 위한 도면이다.

Claims (3)

  1. X전극, Y전극 및 Z전극을 포함하는 플라즈마 표시 패널의 구동장치에 있어서,
    상기 플라즈마 표시 패널의 화소셀에 벽전압을 형성하기 위한 데이터 펄스를 상기 X전극에 인가하며, 상기 벽전압에 의해 방전이 유지될 때 상기 플라즈마 표시 패널의 방전 면적에 비례하여 상기 X전극에 바이어스 전력을 증가시키는 X전극 구동부;
    상기 Y전극에 리셋 펄스를 인가하여 화소셀에 남아 있던 전하들을 제거하고, 스캔 펄스를 상기 Y전극에 인가하여 상기 데이터 펄스에 따라 선택된 화소셀에 벽전압을 형성하고, 서스테인 펄스를 Y전극에 인가하여 상기 벽전압이 형성된 화소셀의 방전을 유지하는 Y전극 구동부;
    상기 Y전극 구동부가 인가하는 상기 서스테인 펄스에 교번되는 서스테인 펄스를 Z전극에 인가하여 벽전압이 형성된 화소셀의 방전을 유지하는 Z전극 구동부; 및
    상기 데이터 펄스를 이용하여 계산된 방전 면적과 상기 바이어스 전력이 비례하도록 X전극 구동부를 제어하는 메인 제어부를 포함하는 플라즈마 표시 패널의 구동장치.
  2. 제1항에 있어서,
    상기 X전극 구동부는,
    상기 메인 제어부의 제어에 따라 DC 바이어스의 인가 시간을 상기 방전 면적에 비례하여 상기 X전극에 인가하는 것을 특징으로 하는 플라즈마 표시 패널의 구동장치.
  3. 제1항에 있어서,
    상기 X전극 구동부는,
    상기 메인 제어부의 제어에 따라 바이어스 펄스의 개수를 상기 방전 면적에 비례하여 상기 X전극에 인가하는 것을 특징으로 하는 플라즈마 표시 패널의 구동장치.
KR10-2003-0089877A 2003-12-10 2003-12-10 플라즈마 표시 패널의 구동장치 KR100523865B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0089877A KR100523865B1 (ko) 2003-12-10 2003-12-10 플라즈마 표시 패널의 구동장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0089877A KR100523865B1 (ko) 2003-12-10 2003-12-10 플라즈마 표시 패널의 구동장치

Publications (2)

Publication Number Publication Date
KR20050056821A KR20050056821A (ko) 2005-06-16
KR100523865B1 true KR100523865B1 (ko) 2005-10-26

Family

ID=37251375

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0089877A KR100523865B1 (ko) 2003-12-10 2003-12-10 플라즈마 표시 패널의 구동장치

Country Status (1)

Country Link
KR (1) KR100523865B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100811472B1 (ko) * 2006-10-16 2008-03-07 엘지전자 주식회사 플라즈마 디스플레이 장치

Also Published As

Publication number Publication date
KR20050056821A (ko) 2005-06-16

Similar Documents

Publication Publication Date Title
KR100341313B1 (ko) 플라즈마 디스플레이 패널과 구동장치 및 방법
JP4528449B2 (ja) プラズマディスプレイパネルの駆動方法及び表示装置
KR100739850B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치
KR100321659B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
US6936965B1 (en) Plasma display panel
JP2001076631A (ja) プラズマディスプレイパネルの構造並びに駆動方法
US6407503B1 (en) Plasma display panel
KR100679440B1 (ko) 교류형 플라즈마표시패널의 구동방법
KR100523865B1 (ko) 플라즈마 표시 패널의 구동장치
KR100625496B1 (ko) 플라즈마 디스플레이 패널
JP3644789B2 (ja) プラズマディスプレイパネル及びその駆動方法
WO2007023568A1 (ja) プラズマディスプレイパネル及びプラズマディスプレイ装置
KR100554415B1 (ko) 플라즈마 표시 패널 구동장치
JP2773491B2 (ja) プラズマディスプレイパネルの駆動方法
KR100346381B1 (ko) 플라즈마 표시 패널의 구동방법 및 장치
KR100424252B1 (ko) 플라즈마표시패널의구동방법
KR100462777B1 (ko) 교류 플라즈마 디스플레이 패널
KR100705275B1 (ko) 평판 디스플레이 장치 및 그 데이터 집적소자
JP3764897B2 (ja) プラズマディスプレイパネルの駆動方法
KR20050076465A (ko) 플라즈마 디스플레이 패널
KR20050080345A (ko) 플라즈마 디스플레이 패널
JPWO2007057956A1 (ja) プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法
JP2002134031A (ja) プラズマディスプレイパネル
KR20070087803A (ko) 플라즈마 디스플레이 장치
KR20030030281A (ko) 플라즈마 디스플레이 패널의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee