KR100517821B1 - Field Emission Display with a Gate Plate - Google Patents

Field Emission Display with a Gate Plate Download PDF

Info

Publication number
KR100517821B1
KR100517821B1 KR10-2003-0020781A KR20030020781A KR100517821B1 KR 100517821 B1 KR100517821 B1 KR 100517821B1 KR 20030020781 A KR20030020781 A KR 20030020781A KR 100517821 B1 KR100517821 B1 KR 100517821B1
Authority
KR
South Korea
Prior art keywords
plate
gate
anode
electrode
field emitter
Prior art date
Application number
KR10-2003-0020781A
Other languages
Korean (ko)
Other versions
KR20040057866A (en
Inventor
송윤호
황치선
정중희
이진호
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to JP2003344920A priority Critical patent/JP3954002B2/en
Priority to DE60329819T priority patent/DE60329819D1/en
Priority to US10/745,736 priority patent/US7309954B2/en
Priority to AT03029789T priority patent/ATE447236T1/en
Priority to EP03029789A priority patent/EP1437756B1/en
Priority to CNA200310114772XA priority patent/CN1510713A/en
Priority to TW092136699A priority patent/TWI310575B/en
Publication of KR20040057866A publication Critical patent/KR20040057866A/en
Application granted granted Critical
Publication of KR100517821B1 publication Critical patent/KR100517821B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/46Control electrodes, e.g. grid; Auxiliary electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/304Field-emissive cathodes

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)
  • Road Signs Or Road Markings (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

The present invention relates to a field emission display in which a gate plate having a gate hole and a gate electrode around the gate hole is formed between an anode plate having phosphor and a cathode plate having a field emitter and a control device for controlling field emission current, wherein the field emitter of the cathode plate is constructed to be opposite to the phosphor of the anode plate through the gate hole. According to the present invention, it is possible to significantly reduce the display row/column driving voltage by applying scan and data signals of the field emission display to the control device of each pixel, and the present invention is directed to improve the brightness of the field emission display in such a manner that the electric field necessary for field emission is applied through the gate electrode of the gate plate to freely control the distance between the anode plate and the cathode plate, so that a high voltage can be applied to the anode.

Description

게이트 판을 구비하는 전계 방출 디스플레이{Field Emission Display with a Gate Plate}Field emission display with a gate plate

본 발명은 전계 방출 소자를 평판 디스플레이에 응용한 전계 방출 디스플레이(Field Emission Display: FED)에 관한 것으로, 보다 상세하게는, 형광체를 구비하는 아노드 판과 전계 에미터와 이의 전계방출 전류를 제어하는 제어소자를 갖는 캐소드 판 사이에, 관통하는 게이트 구멍을 가지고 그 주위에는 게이트 전극을 구비하는 게이트 판을 구비하며, 캐소드 판의 전계 에미터는 게이트 구멍을 통하여 상기 아노드 판의 형광체와 서로 대향할 수 있도록 구성된 전계 방출 디스플레이에 관한 것이다. BACKGROUND OF THE INVENTION Field of the Invention The present invention relates to a field emission display (FED) in which a field emission device is applied to a flat panel display. More specifically, the present invention relates to an anode plate including a phosphor, a field emitter, and a field emission current thereof. Between a cathode plate having a control element, a gate plate having a penetrating gate hole and a gate electrode around the electrode plate, wherein the field emitters of the cathode plate can face each other with the phosphor of the anode plate through the gate hole. And a field emission display.

전계 방출 디스플레이는 전계 에미터를 가진 캐소드 판(cathode plate)과 형광체(phosphor)를 가진 아노드 판(anode plate)을 소정 간격(예를 들어, 2mm) 이격되어 서로 대향되도록 진공 패키징(vacuum packaging)하여 제작하고, 캐소드 판의 전계 에미터로부터 방출된 전자를 아노드 판의 형광체에 충돌시켜 형광체의 음극 발광(cathodoluminescence)으로 화상을 표시하는 장치로, 최근 종래의 브라운관 (cathode ray tube: CRT)을 대체할 수 있는 평판 디스플레이로서 크게 연구 개발되고 있다. 전계 방출 디스플레이 캐소드 판의 핵심 구성 요소인 전계 에미터는 소자 구조, 에미터 물질, 에미터 모양에 따라 전자 방출 효율이 크게 달라진다. Field emission displays are vacuum packaging such that cathode plates with field emitters and anode plates with phosphors are spaced apart from each other by a predetermined distance (eg, 2 mm) apart from one another. It is a device that displays an image by cathodoluminescence of the phosphor by colliding electrons emitted from the field emitter of the cathode plate with the phosphor of the anode plate. Recently, a conventional cathode ray tube (CRT) is used. It is being greatly researched and developed as a replaceable flat panel display. Field emitters, a key component of field emission display cathode plates, vary greatly in electron emission efficiency depending on device structure, emitter material, and emitter shape.

현재 전계 방출 소자의 구조는 크게 캐소드 (또는 에미터)와 아노드로 구성된 2극형 (diode)과 캐소드, 게이트, 아노드로 구성된 3극형 (triode)으로 분류할 수 있다. 에미터 물질로는 주로 금속, 실리콘, 다이아몬드, 다이아몬드상 카본 (diamond like carbon), 탄소 나노튜브 (carbon nanotube) 등이 사용되고 있으며, 일반적으로 금속과 실리콘은 3극형 구조로, 다이아몬드 또는 탄소 나노튜브 등은 2극형 구조로 주로 제작되고 있다. Currently, the structure of the field emission device can be classified into a diode composed of a cathode (or an emitter) and an anode, and a triode composed of a cathode, a gate, and an anode. Emitter materials are mainly metal, silicon, diamond, diamond like carbon, carbon nanotubes, etc.In general, metals and silicon have a tripolar structure, and diamond or carbon nanotubes are used. Is mainly manufactured in a bipolar structure.

2극형 전계 에미터는 주로 다이아몬드 또는 탄소 나노튜브를 막(film) 형태로 형성하여 제작하며, 3극형에 비해서 전자 방출의 제어성 및 저전압 구동 측면에서 불리하지만 제작 공정이 간단하고 또한 전자 방출의 신뢰성이 높다는 장점을 가진다.Dipole field emitters are mainly manufactured by forming diamond or carbon nanotubes in the form of a film. Compared to the tripole type, bipolar field emitters are disadvantageous in terms of controllability of electron emission and low voltage driving. High has the advantage.

이하, 첨부한 도면을 참조하여 종래 기술에 의한 전계 에미터를 가지는 전계 방출 디스플레이를 설명한다. Hereinafter, a field emission display having a field emitter according to the prior art will be described with reference to the accompanying drawings.

도 1은 종래의 2극형 전계 에미터를 가진 전계 방출 디스플레이의 구성을 보여주는 개략도이다.1 is a schematic diagram showing the configuration of a field emission display with a conventional bipolar field emitter.

하부 유리 기판(10B) 상에 띠 형태로 배열된 캐소드 전극(11)과 상기 캐소드 전극 (11)의 일영역 상에 막(film)형의 전계 에미터 물질(12)을 가진 캐소드 판과, 상부 유리 기판(10T) 상에 티 형태로 배열된 투명한 아노드 전극(13)과 상기 투명 전극(13)의 일부 위에 빨강(R), 녹색(G), 파랑색(B)의 형광체(phosphor)(14)를 가진 아노드 판이, 스페이서(spacer)(15)를 지지대로 하여 캐소드 판과 아노드 판의 구성 요소가 서로 맞보면서도 평행하게 진공 패키징되어 있다. 캐소드 판의 캐소드 전극(11)과 아노드 판의 투명 아노드 전극 (13)은 각각 서로 교차되도록 정렬되여 교차 영역이 하나의 픽셀 (pixel)로 정의된다. A cathode plate 11 having a strip-shaped cathode electrode 11 arranged on a lower glass substrate 10B and a film-type field emitter material 12 formed on one region of the cathode electrode 11; Phosphors of red (R), green (G) and blue (B) on a transparent anode electrode 13 arranged in a tee shape on a glass substrate 10T and a part of the transparent electrode 13 ( An anode plate having 14) is vacuum packaged in parallel with each other while the components of the cathode plate and the anode plate face each other with a spacer 15 as a support. The cathode electrode 11 of the cathode plate and the transparent anode electrode 13 of the anode plate are arranged so as to intersect with each other so that the crossing area is defined as one pixel.

도 1의 전계 방출 디스플레이에서 전자 방출에 필요한 전기장(electric field)은 상기 캐소드 전극(11)과 아노드 전극(13)의 전압차로 주어지며, 통상 전계 에미터 물질에 0.1 V/㎛ 이상의 전기장이 인가되면 전계 에미터에서 전자 방출이 일어나는 것으로 알려져 있다.The electric field required for electron emission in the field emission display of FIG. 1 is given by the voltage difference between the cathode electrode 11 and the anode electrode 13, and an electric field of 0.1 V / μm or more is usually applied to the field emitter material. It is known that electron emission occurs in field emitters.

도 2는 도 1의 전계 방출 디스플레이의 단점을 개선하기 위해 제안된 것으로, 캐소드 판의 각 픽셀에 전계 에미터를 제어하기 위한 제어 소자를 채택하고 있는 종래 기술의 전계방출 디스플레이의 구성을 도시하는 개략도이다. FIG. 2 is a schematic diagram showing the configuration of a field emission display of the prior art, which is proposed to improve the disadvantages of the field emission display of FIG. 1 and employs a control element for controlling the field emitter at each pixel of the cathode plate. to be.

유리 기판(20B) 상에 금속으로 이루어지며, 전기적으로 행열 어드레싱을 가능하게 하는 띠형의 스캔(scan) 신호선(21S) 및 데이터(data)신호선(21D)와, 상기 스캔 신호선(21S)와 데이터 신호선(21D)에 의해 정의되는 각 픽셀이 다이아몬드, 다이아몬드상 카본, 탄소 나노튜브 등으로 이루어진 막형(박막 또는 후막)의 전계 에미터(22)와, 스캔 신호선(21S)와 데이터 신호선(21D) 및 전계 에미터(22)와 연결되어 디스플레이의 스캔 및 데이터 신호에 따라 전계 방출 전류를 제어하는 제어 소자(23)으로 이루어진 캐소드 판과, 유리 기판(20T) 상에 티 형태로 배열된 투명한 아노드 전극(24)과 상기 투명 전극(24)의 일부 위에 빨강(R), 녹색(G), 파랑색(B)의 형광체 (phosphor)(25)를 가진 아노드 판이, 스페이서(spacer)(26)를 지지대로 하여 캐소드 판과 아노드 판의 구성 요소가 서로 맞보면서도 평행하게 진공 패키징되어 있다.A band-shaped scan signal line 21S and a data signal line 21D made of a metal on the glass substrate 20B and enabling electrical row addressing, and the scan signal line 21S and the data signal line Each pixel defined by 21D is a film type (thin or thick film) electric field emitter 22 made of diamond, diamond-like carbon, carbon nanotube, or the like, a scan signal line 21S, a data signal line 21D, and an electric field. A cathode plate made of a control element 23 connected to the emitter 22 to control the field emission current according to the scan and data signals of the display; and a transparent anode electrode arranged in a tee shape on the glass substrate 20T. An anode plate having red (R), green (G), and blue (B) phosphors 25 over a portion of the transparent electrode 24 supports a spacer 26. So that the components of the cathode and anode plates Calligraphy is parallel to vacuum packaging.

도 2의 전계 방출 디스플레이는 아노드 전극(24)에 고전압을 인가하여 상기 캐소드 판의 막형의 전계 에미터(22)로부터 전자 방출을 유도함과 동시에 방출된 전자를 고에너지로 가속시킬 수 있도록 한 후, 스캔 신호선(21S) 및 데이터 신호선 (21D)을 통해 디스플레이의 신호를 제어 소자(23)에 입력시키면, 제어 소자(23)가 막형의 전계 에미터로부터 방출되는 전자량을 제어함으로써 행열 화상을 표현한다.The field emission display of FIG. 2 applies a high voltage to the anode electrode 24 to induce electron emission from the film-type field emitter 22 of the cathode plate and at the same time accelerate the emitted electrons to high energy. When the signal of the display is input to the control element 23 through the scan signal line 21S and the data signal line 21D, the control element 23 controls the amount of electrons emitted from the film-type electric field emitter to express the matrix image. do.

상술한 바와 같은 도 1 및 도 2의 전계 방출 디스플레이에서 사용된 2극형 전계 에미터는 원추형 3극 전계 에미터와는 달리 게이트 및 게이트 절연막이 필요없기 때문에 구조가 간단하고 제작 공정이 용이한 장점을 가진다. As described above, the bipolar field emitter used in the field emission display of FIGS. 1 and 2 has a merit that the structure is simple and the manufacturing process is easy because the gate and the gate insulating film are not required unlike the conical tripole emitter. .

또한, 2극형 전계 에미터는 전자 방출시 스퍼터링 효과에 의한 전계 에미터의 파괴 확률이 매우 낮기 때문에 소자의 신뢰성이 높을 뿐만 아니라, 3극형 전계 에미터에서 크게 문제가 되는 게이트 및 게이트 절연체의 파괴 현상이 전혀 없다.In addition, the dipole field emitter has a high probability of breakdown of the field emitter due to the sputtering effect when electrons are emitted, resulting in high reliability of the device, and the destruction of gate and gate insulators, which is a major problem in the tripole field emitter Not at all.

그러나, 도 1의 2극형 전계 에미터를 가진 전계 방출 디스플레이는 전계 방출에 필요한 높은 전기장을 상당한 간격으로 떨어진 상판과 하판(통상 200㎛ ~ 2㎜임)의 전극(도 1의 캐소드 전극 (11)과 투명 아노드 전극 (13))을 통하여 인가하기 때문에 고전압의 디스플레이 신호가 필요하게 되고, 이에 따라 고가의 고전압 구동회로가 요구되는 단점을 가진다. However, the field emission display with the bipolar field emitter of FIG. 1 has an electrode of the upper and lower plates (typically between 200 μm and 2 mm) spaced apart at a considerable distance from the high electric field required for field emission (cathode electrode 11 of FIG. 1). And the transparent anode electrode 13), a high voltage display signal is required, and therefore, an expensive high voltage driving circuit is required.

특히, 도 1의 2극형 전계 에미터를 가진 전계 방출 디스플레이에서는 비록 상판과 하판의 간격을 줄여서 전자 방출에 필요한 전압을 감소시킨다 하더라도, 아노드 전극(13)이 디스플레이의 신호선인 동시에 전자의 가속 전극으로 사용되기 때문에 저전압 구동이 거의 불가능하다. 전계 방출 디스플레이에서 형광체를 발광시키는데는 통상 200 eV 이상의 고에너지 전자가 필요하고, 전자 에너지가 클수록 발광 효율이 높기 때문에 아노드 전극에 고전압을 인가하여야만 고휘도 전계 방출 디스플레이를 얻을 수 있다.In particular, in the field emission display having the bipolar field emitter of Fig. 1, the anode electrode 13 is the signal line of the display and the electron acceleration electrode, even though the gap between the upper and lower plates reduces the voltage required for electron emission. Low voltage driving is almost impossible. In order to emit phosphors in a field emission display, high energy electrons of 200 eV or more are generally required, and since the light emission efficiency is higher as the electron energy is larger, a high luminance field emission display can be obtained only by applying a high voltage to the anode electrode.

도 2의 종래 2극형 전계 에미터를 가진 액티브-매트릭스 전계 방출 디스플레이는 각 픽셀에 전계 에미터의 제어 소자(23)를 채택하고, 이를 통하여 디스플레이 신호를 입력함으로써, 도 1의 고전압 구동 문제점과 더불어 전자 방출의 불균일성, 크로스 토크(cross talk) 등의 문제점을 동시에 해결할 수 있다. 그러나, 전계 방출 및 전자 가속을 위해 아노드 전극(24)에 인가되는 고전압은 각 픽셀의 제어 소자(23)에 상당한 전압을 유도하게 되며, 만약 제어 소자(23)의 소자 파괴전압 (breakdown voltage) 이상으로 전압이 유도되면 제어 소자의 파괴를 유발시킨다.The active-matrix field emission display with the conventional bipolar field emitter of FIG. 2 employs the control element 23 of the field emitter at each pixel and inputs the display signal therewith, thereby providing the high voltage driving problem of FIG. Problems such as non-uniformity of electron emission, cross talk and the like can be solved at the same time. However, the high voltage applied to the anode electrode 24 for field emission and electron acceleration will induce a significant voltage on the control element 23 of each pixel, if the element breakdown voltage of the control element 23. If voltage is induced above, the control element is destroyed.

따라서, 아노드 전극(24)에 인가할 수 있는 전압이 제어 소자(23)의 소자 파괴 특성에 따라 제한되고, 제한된 아노드 전압으로 인해 고휘도의 전계 방출 디스플레이를 제조하기 어려운 단점을 가진다.Therefore, the voltage that can be applied to the anode electrode 24 is limited according to the element breaking characteristics of the control element 23, and has a disadvantage in that it is difficult to manufacture a high luminance field emission display due to the limited anode voltage.

따라서, 본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 전계 방출 디스플레이의 스캔 및 데이터 신호를 각 픽셀의 제어 소자에 입력하여 구동함으로써 디스플레이 행 열 구동 전압을 크게 감소시킬 수 있도록 하는 것이다.Accordingly, the present invention has been made to solve the above-described problem, and an object of the present invention is to significantly reduce the display row driving voltage by inputting and driving a scan and data signal of a field emission display to a control element of each pixel. To ensure that

본 발명의 다른 목적은 전계 방출에 필요한 전기장을 게이트 판의 게이트 전극을 통하여 인가하도록 구성하여 아노드 판과 캐소드 판의 간격을 자유로이 조절가능하게 하여 아노드에 고전압을 인가할 수 있도록 하며, 따라서, 전계 방출 디스플레이의 휘도를 향상시키는 것이다. Another object of the present invention is configured to apply the electric field required for the field emission through the gate electrode of the gate plate to be able to freely adjust the gap between the anode plate and the cathode plate to apply a high voltage to the anode, thus, It is to improve the brightness of the field emission display.

본 발명의 또다른 목적은 게이트 판을 캐소드 판과 독립적으로 제작 및 조립할 수 있기 때문에 제작 공정이 매우 용이하고, 전계 에미터의 게이트 절연막 파괴를 근본적으로 제거할 수 있도록 하여 제조 생산성 및 수율을 향상시키는 것이다.Another object of the present invention is that the gate plate can be fabricated and assembled independently of the cathode plate, which makes the fabrication process very easy, and essentially eliminates the destruction of the gate insulating film of the field emitter, thereby improving manufacturing productivity and yield. will be.

상술한 목적을 달성하기 위한 기술적 수단으로서 본 발명의 일측면은 기판 상부에 투명 전극과 상기 투명 전극의 일영역 상에 형광체를 구비하는 아노드 판; 기판 상부에 행열 어드레싱을 가능하게 하는 띠형의 행열 신호선들과, 상기 행 신호선과 열 신호선에 의해 정의되는 각 픽셀을 구비하되, 상기 각 픽셀은 막형의 전계 에미터와 적어도 상기 행열 신호선과 연결된 2개의 단자와 상기 막형의 전계 에미터와 연결된 1개의 단자를 가지고 상기 전계 에미터를 제어하는 제어 소자를 구비하는 캐소드 판; 내부에 관통하는 게이트 구멍을 가지고, 상기 게이트 구멍 상부 주위에 형성된 하나의 전극인 게이트 전극을 구비하여, 상기 캐소드 판과 독립적으로 제작되는 게이트 판; 및 상기 독립적으로 제작된 게이트 판을 캐소드 판 및 아노드 판 중 하나의 판과는 접촉되고, 접촉되지 않은 다른 판 사이에서 상기 게이트 판과 이격되도록 지지하는 스페이서를 구비하되, 상기 캐소드 판의 전계 에미터는 상기 게이트 구멍을 통하여 상기 아노드 판의 형광체와 서로 대향할 수 있도록 구성되며, 상기 이격된 캐소드 판 및 아노드 판 사이의 영역은 진공 패키징되어 있는 것을 특징으로 하는 게이트 판을 구비하는 전계 방출 디스플레이를 제공한다. One aspect of the present invention as a technical means for achieving the above object is an anode plate having a transparent electrode on a substrate and a phosphor on one region of the transparent electrode; A band-shaped matrix signal lines that enable matrix addressing on top of the substrate, and each pixel defined by the row and line signal lines, each pixel comprising two film-field emitters and at least two connected to the matrix signal lines. A cathode plate having a terminal and one terminal connected to said film type field emitter, said control plate controlling said field emitter; A gate plate having a gate hole penetrating therein and having a gate electrode which is one electrode formed around an upper portion of the gate hole, the gate plate being formed independently of the cathode plate; And a spacer configured to support the independently manufactured gate plate in contact with one of the cathode plate and the anode plate, and to be spaced apart from the gate plate between other non-contact plates, wherein the electric field emitter of the cathode plate is provided. The gate is configured to face each other with the phosphor of the anode plate through the gate hole, and the area between the spaced apart cathode plate and the anode plate is vacuum packaged. To provide.

아노드 판, 캐소드 판 및 게이트 판은 각각 별개의 절연성 기판으로 구성되는 것이 바람직하다.It is preferable that the anode plate, the cathode plate and the gate plate each consist of a separate insulating substrate.

한편, 스페이서는 캐소드 판과 상기 게이트 판 사이에 형성될 수 있고, 아노드 판과 게이트 판 사이에 형성되는 것도 가능하다. On the other hand, the spacer may be formed between the cathode plate and the gate plate, it may be formed between the anode plate and the gate plate.

또한, 각 픽셀의 형광체는 빨강(R), 녹색(G) 또는 파랑색(B)의 형광체일 수 있다. 아노드 판의 형광체 사이의 일정 영역에는 광차폐막이 더 형성될 수 있다. In addition, the phosphor of each pixel may be a phosphor of red (R), green (G), or blue (B). A light shielding film may be further formed in a predetermined region between the phosphors of the anode plate.

바람직하게는, 전계 에미터는 다이아몬드 카본 또는 카본 나노튜브로 이루어진 박막 또는 후막으로 구성가능하다.Preferably, the field emitter is configurable as a thin film or a thick film made of diamond carbon or carbon nanotubes.

제어 소자는 박막 트랜지스터 또는 금속-산화물-반도체 전계 효과 트랜지스터이 가능하다.The control element may be a thin film transistor or a metal-oxide-semiconductor field effect transistor.

한편, 게이트 전극에는 DC전압을 인가하여 상기 캐소드 판의 막형의 전계 에미터로부터 전자 방출을 유도하고, 아노드 판의 상기 투명 전극에 DC 전압을 인가하여 방출된 전자를 고에너지로 가속시키며, 스캔 및 데이터 신호를 상기 캐소드 판의 각 픽셀에 있는 전계 에미터의 제어 소자에 어드레싱하여 상기 전계 에미터의 제어 소자는 전계 에미터의 전자 방출을 제어하여 화상을 표현하는 것이 가능하다.Meanwhile, a DC voltage is applied to the gate electrode to induce electron emission from the film-type field emitter of the cathode plate, and a DC voltage is applied to the transparent electrode of the anode plate to accelerate the emitted electrons to high energy, and scan And addressing a data signal to a control element of the field emitter in each pixel of the cathode plate so that the control element of the field emitter can control the electron emission of the field emitter to represent an image.

바람직하게는, 게이트 판의 게이트 전극에는 50~1500V의 DC전압을 인가되고, 상기 아노드 판의 투명 전극에는 2kV 이상의 고전압이 인가될 수 있다.Preferably, a DC voltage of 50 to 1500 V is applied to the gate electrode of the gate plate, and a high voltage of 2 kV or more may be applied to the transparent electrode of the anode plate.

화상의 계조 표현은 상기 제어 소자의 제어를 통해 상기 전계 에미터에 인가되는 데이터 신호 전압의 펄스 진폭 및/또는 펄스 폭(지속시간)을 변화시켜 확보하는 것이 가능하다. 이 경우, 전계 에미터에 인가되는 데이터 신호의 전압은 0 내지 50V의 펄스일 수 있다.The gradation representation of the image can be ensured by changing the pulse amplitude and / or pulse width (duration) of the data signal voltage applied to the field emitter through the control of the control element. In this case, the voltage of the data signal applied to the field emitter may be a pulse of 0 to 50V.

한편, 캐소드 판과 게이트 판 사이에 전자집속 전극이 추가로 개재될 수 있다. 이는 광차폐막 역할을 수행하도록 구성할 수도 있다.Meanwhile, an electron focusing electrode may be further interposed between the cathode plate and the gate plate. It may also be configured to serve as a light shielding film.

또한, 전자집속 전극에는 일정한 전압이 인가되어 상기 전계 에미터으로부터 방출된 전자가 상기 아노드 판의 형광체에 잘 집속될 수 있도록 도와주며, 더불어 상기 게이트 판의 게이트 전극과 함께 아노드 전압에 의한 전계 에미터의 전계 방출을 억제가능하다.In addition, a constant voltage is applied to the electron focusing electrode to help electrons emitted from the field emitter to focus well on the phosphor of the anode plate, and together with the gate electrode of the gate plate, an electric field caused by the anode voltage. It is possible to suppress the field emission of the emitter.

또한, 전계 에미터는 여러 개의 영역으로 분리된 도트들로 이루어지고, 상기 게이트 판의 상기 게이트 구멍이 이들 도트 각각에 대응되는 개수로 구성될 수도 있다. Further, the field emitter may be composed of dots separated into several regions, and the gate holes of the gate plate may be configured in a number corresponding to each of these dots.

또한, 제어소자는 박막트랜지스터로서, 캐소드 판 상에 금속으로 이루어진 게이트; 상기 게이트를 포함한 캐소드 판 상에 형성된 게이트 절연막; 상기 게이트 및 게이트 절연막의 일부 위에 반도체 박막으로 이루어진 활성층; 상기 활성층의 양끝 영역에 형성된 소스 및 드레인; 상기 소스 및 드레인을 전극과 접속하기 위한 컨택홀을 가지는 층간절연층을 포함하여 구성가능하다.In addition, the control element is a thin film transistor, a gate made of a metal on the cathode plate; A gate insulating film formed on the cathode plate including the gate; An active layer formed of a semiconductor thin film on a portion of the gate and the gate insulating film; Source and drain formed at both ends of the active layer; It is possible to include an interlayer insulating layer having a contact hole for connecting the source and drain with an electrode.

층간 절연층 상에는 금속으로 이루어진 전자집속 전극이 추가로 형성가능하다. 박막 트랜지스터의 활성층은 바람직하게는 비정질 실리콘 또는 폴리실리콘층이다. An electron focusing electrode made of a metal can be further formed on the interlayer insulating layer. The active layer of the thin film transistor is preferably an amorphous silicon or polysilicon layer.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하기로 한다. 그러나, 이하의 실시예는 이 기술 분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the following embodiments are provided to those skilled in the art to fully understand the present invention, and may be modified in various forms, and the scope of the present invention is limited to the embodiments described below. It is not.

본 전계 방출 디스플레이는 종래 기술에 의한 전계 방출 디스플레이와 비교하여 캐소드 판, 게이트 판의 구조 및 구동 방법에서 특히 중요한 차이점을 가진다. 이하, 도 3 내지 도 8를 참고하여 상세히 설명한다. The field emission display has a particularly important difference in the structure and driving method of the cathode plate, the gate plate as compared to the field emission display according to the prior art. Hereinafter, with reference to FIGS. 3 to 8 will be described in detail.

먼저, 도 3은 본 발명의 실시예에 의한 게이트 판을 가진 액티브-매트릭스 전계 방출 디스플레이의 구성을 보여주는 개략도이고, 도 4는 본 발명의 실시예에 의한 전계 방출 디스플레이의 캐소드 판, 게이트 판, 아노드 판을 분리하여 보여주는 개략도이다. 본 발명의 실시예에 의한 전계 방출 디스플레이는 캐소드 판(100), 게이트 판(200) 및 아노드 판(300)을 구비하여 구성된다. First, Figure 3 is a schematic diagram showing the configuration of an active-matrix field emission display having a gate plate according to an embodiment of the present invention, Figure 4 is a cathode plate, gate plate, ah of the field emission display according to an embodiment of the present invention This is a schematic view showing the node plates separated. The field emission display according to the embodiment of the present invention includes a cathode plate 100, a gate plate 200, and an anode plate 300.

캐소드 판(100)은 도 4에 도시된 바와 같이 유리, 플라스틱, 각종 세라믹 등의 절연성 기판(110)상에, 금속으로 이루어져 전기적으로 행열 어드레싱이 가능하게 하는 띠 형의 행 신호선 (120S)과 열 신호선(120D)을 가진다. 이 행 신호선(120S)과 열 신호선(120D)들에 의해 단위 픽셀들이 정의된다. 각 픽셀은 다이아몬드, 다이아몬드상 카본, 탄소 나노튜브 등으로 이루어진 막형(박막 또는 후막)의 전계 에미터(130)와 전계 에미터의 제어 소자(140)를 구비한다. 제어 소자(140)는 적어도 행 신호선(120S) 및 열 신호선 (120D)과 연결된 2개의 단자와 막형의 전계 에미터(130)와 연결된 1개의 단자를 구비하는 것이 바람직하며, 예를 들어 제어 소자(40)는 비정질 박막 트랜지스터, 폴리실리콘 박막 트랜지스터 또는 금속-산화물-반도체 전계 효과 트랜지스터(metal-oxide-semiconductor field effect transistor)등이 가능하다.As shown in FIG. 4, the cathode plate 100 is formed on a insulating substrate 110 made of glass, plastic, various ceramics, or the like, and has a strip-shaped row signal line 120S and a column, which are made of metal to enable electrical row addressing. It has a signal line 120D. The unit pixels are defined by the row signal line 120S and the column signal line 120D. Each pixel includes a film type (thin or thick film) electric field emitter 130 made of diamond, diamond-like carbon, carbon nanotube, or the like, and a control element 140 of the electric field emitter. The control element 140 preferably has at least two terminals connected to the row signal line 120S and the column signal line 120D and one terminal connected to the film-type electric field emitter 130. 40 may be an amorphous thin film transistor, a polysilicon thin film transistor, or a metal-oxide-semiconductor field effect transistor.

게이트 판(200)은 기판(210) 상에 관통하는 게이트 구멍(220)과 게이트 구멍 (220) 주위에 금속으로 이루어진 게이트 전극(230)을 구비한다. 게이트 판(200)의 기판(210)은 유리, 플라스틱, 각종 세라믹, 각종 투명성 절연성 기판 등의 투명 기판으로 형성가능하고, 경우에 필요에 따라서는 불투명 기판을 이용할 수도 있다. 게이트 판(200)의 두께는 예를 들어 0.01 ~ 1.1 mm로 제작가능하고, 게이트 전극(230)은 대략 수백 내지 수천 Å 정도의 두께로 제작할 수 있다. 게이트 전극(230)으로 사용가능한 금속은 예를 들어 크롬, 알루미늄, 몰리브덴 등 특별히 한정되지 않는다. 또한, 게이트 구멍(220)은 캐소드 판(100)에 형성된 단위 픽셀(예를 들어, 약 수십 ㎛ 내지 수백 ㎛)의 개구 역할을 하기 위해, 예컨대, 각 픽셀 보다 약간 크게 오프닝되도록 형성할 수 있다. 다만, 게이트 구멍(220)의 크기, 절단면의 형상, 게이트 판(200)의 두께, 게이트 전극(230)의 두께, 전계 에미터(130)로부터 이격된 모양과 거리 등은 특별히 한정되지 않고 다양하게 변형 가능함은 당업자에게는 자명하다.The gate plate 200 includes a gate hole 220 penetrating on the substrate 210 and a gate electrode 230 made of metal around the gate hole 220. The substrate 210 of the gate plate 200 may be formed of a transparent substrate such as glass, plastic, various ceramics, various transparent insulating substrates, or the like, and in some cases, an opaque substrate may be used. The thickness of the gate plate 200 may be, for example, 0.01 to 1.1 mm, and the gate electrode 230 may be manufactured to a thickness of about several hundreds to thousands of micrometers. The metal usable as the gate electrode 230 is not particularly limited, for example, chromium, aluminum, molybdenum, or the like. In addition, the gate hole 220 may be formed to open slightly larger than each pixel, for example, to serve as an opening of a unit pixel (for example, about several tens of micrometers to several hundreds of micrometers) formed in the cathode plate 100. However, the size of the gate hole 220, the shape of the cut surface, the thickness of the gate plate 200, the thickness of the gate electrode 230, the shape and distance spaced apart from the electric field emitter 130 are not particularly limited, and variously. Modifications are apparent to those skilled in the art.

아노드 판(300)은 도 4에 도시된 바와 같이 유리, 플라스틱, 각종 세라믹 등의 투명 절연성 기판(110)상에, 투명 전극(320)과 투명 전극 (320)의 일부 영역 상에 형성된 빨강(R), 녹색(G), 파랑색(B)의 형광체(330)를 구비한다.As shown in FIG. 4, the anode plate 300 is formed on a transparent insulating substrate 110 such as glass, plastic, or various ceramics, and formed on a transparent electrode 320 and a part of the transparent electrode 320. R), green (G), and blue (B) phosphors 330 are provided.

한편, 캐소드 판(100), 게이트 판(200) 및 아노드 판(300)은 도 3 및 4에서 보는 바와 같이 스페이서(400)를 이용하여 지지대로 하여, 캐소드 판(100)의 전계 에미터(130)가 게이트 판(200)의 게이트 구멍(220)을 통하여 아노드 판(300)의 형광체(330)와 서로 대향되고 평행하게 진공 패키징된다. 스페이서(400)는 유리구슬 비드, 세라믹 또는 폴리머 등으로 제조가능하며, 예를 들어 200 ㎛ 내지 3mm 정도의 두께를 가질 수 있다. Meanwhile, the cathode plate 100, the gate plate 200, and the anode plate 300 are supported by using the spacer 400 as shown in FIGS. 3 and 4, and the electric field emitter of the cathode plate 100 ( 130 is vacuum packaged to face and parallel to the phosphor 330 of the anode plate 300 through the gate hole 220 of the gate plate 200. The spacer 400 may be made of glass bead beads, ceramics, or polymers, and may have a thickness of about 200 μm to 3 mm, for example.

한편, 게이트 전극(230)으로 사용하는 금속의 종류 또는 막의 두께를 선별하여 게이트 전극(230)을 광차폐막으로 겸용하는 것도 가능하다. On the other hand, it is also possible to select the type of metal used for the gate electrode 230 or the thickness of the film to serve as the light shielding film.

다음으로, 본 발명의 실시예에 따른 전계 방출 디스플레이의 제조방법의 일예를 도 5를 참조하여 상세히 설명한다. 도 5는 본 발명에 의한 전계 방출 디스플레이의 단위 픽셀을 보여주는 단면도이다. 도 5의 실시예에서 게이트 판은 캐소드 판에 밀착되어 있는 반면, 아노드 판은 스페이서(400)를 지지대로 하여 게이트 판과 이격되어 진공 패키징되어 있다. 캐소드 판, 게이트 판 및 아노드 판은 각각 독립적으로 제작하여 서로 결합할 수 있다. Next, an example of a method of manufacturing a field emission display according to an embodiment of the present invention will be described in detail with reference to FIG. 5. 5 is a cross-sectional view showing unit pixels of the field emission display according to the present invention. In the embodiment of FIG. 5, the gate plate is in close contact with the cathode plate, while the anode plate is vacuum-packed apart from the gate plate with the spacer 400 as a support. The cathode plate, the gate plate, and the anode plate can be manufactured independently and joined to each other.

도 5의 전계 방출 디스플레이의 단위 픽셀은 캐소드 판, 게이트 판 및 아노드 판을 포함하여 구성된다. 캐소드 판은 기판(110), 박막 트랜지스터 부분, 전계 에미터 등을 구비한다.The unit pixel of the field emission display of FIG. 5 comprises a cathode plate, a gate plate and an anode plate. The cathode plate includes a substrate 110, a thin film transistor portion, an field emitter, and the like.

박막 트랜지스터 부분은 기판(110) 상의 일부에 금속으로 이루어진 게이트(141)와, 게이트(141)을 포함한 기판(110) 상에 비정질 실리콘 질화막(a-SiNx) 또는 실리콘 산화막으로 이루어진 박막 트랜지스터의 게이트 절연막(142)과, 상기 게이트(141)와 게이트 절연막(142)의 일부 위에 비정질 실리콘(a-Si)으로 이루어진 박막 트랜지스터의 활성층(143)과, 활성층(143)의 양끝 영역에 n-형 비정질 실리콘으로 이루어진 박막 트랜지스터의 소스(144) 및 드레인(145)과, 소스(144)와 게이트 절연막(142)의 일부 위에 금속으로 이루어진 박막 트랜지스터의 소스 전극(146)과, 드레인(145)와 게이트 절연막(142)의 일부 위에 금속으로 이루어진 박막 트랜지스터의 드레인 전극(147)과, 박막 트랜지스터의 활성층(143) 및 상기 박막 트랜지스터의 소스 전극(146) 그리고 드레인 전극(147)의 일부 위에 비정질 실리콘 질화막 또는 실리콘 산화막으로 이루어진 층간절연막(패시베이션 절연막) (148)을 포함하여 구성될 수 있다. 한편, 층간절연막(148)의 일부 위에 금속으로 이루어진 전자집속 전극(149)이 게재될 수 있다. 전자 집속전극(149)은 광차폐막의 기능을 수행하는 것도 가능하며, 적당한 전압을 인가함에 따라 전계 에미터(130)로부터 방출되는 전자를 집속하는 기능도 수행할 수 있다. 전계 에미터(130)는 박막 트랜지스터의 드레인 전극(147)의 일부 위에 다이아몬드, 다이아몬드상 카본, 탄소 나노튜브 등으로 형성가능하다. The thin film transistor portion may include a gate 141 made of metal on a portion of the substrate 110 and a gate insulating film of a thin film transistor made of an amorphous silicon nitride film (a-SiNx) or a silicon oxide film on the substrate 110 including the gate 141. 142, an active layer 143 of a thin film transistor made of amorphous silicon (a-Si) on a portion of the gate 141 and the gate insulating layer 142, and n-type amorphous silicon at both end regions of the active layer 143. A source 144 and a drain 145 of the thin film transistor including a source electrode 146, a drain 145, and a gate insulating film of a thin film transistor formed of a metal on a portion of the source 144 and the gate insulating film 142. A part of the drain electrode 147 of the thin film transistor, the active layer 143 of the thin film transistor, the source electrode 146 and the drain electrode 147 of the thin film transistor formed on a part of the 142. And an interlayer insulating film (passivation insulating film) 148 made of an amorphous silicon nitride film or a silicon oxide film thereon. Meanwhile, an electron focusing electrode 149 made of metal may be disposed on a portion of the interlayer insulating layer 148. The electron focusing electrode 149 may also function as a light shielding film, and may also perform a function of focusing electrons emitted from the field emitter 130 by applying an appropriate voltage. The field emitter 130 may be formed of diamond, diamond-like carbon, carbon nanotube, or the like on a portion of the drain electrode 147 of the thin film transistor.

게이트 판은 게이트 전극(230)이 없는 면이 상기 캐소드 판과 밀착되어 있되, 상기 게이트 구멍(220)이 상기 캐소드 판의 전계 에미터(130)과 서로 일치되도록 정렬되어 있고, 스페이서(400)를 지지대로 하여 아노드 판과 게이트 판은 서로 이격되어 형성되고 아노드 판의 형광체(330)와 캐소드 판의 전계 에미터 (130)과 서로 대향되도록 정렬되어 진공 패키징되어 있다. 스페이서(400)는 캐소드 판/게이트 판과 아노드 판 사이의 이격을 유지시키는 역할을 하며, 반드시 모든 픽셀에 설치될 필요는 없다. The gate plate has a surface where no gate electrode 230 is in close contact with the cathode plate, and the gate hole 220 is aligned with the field emitter 130 of the cathode plate, and the spacer 400 is aligned with each other. As the support, the anode plate and the gate plate are formed to be spaced apart from each other, and are vacuum-packed and aligned so as to face each other with the phosphor 330 of the anode plate and the field emitter 130 of the cathode plate. The spacer 400 serves to maintain the separation between the cathode plate / gate plate and the anode plate and does not necessarily need to be installed in every pixel.

게이트 판은 유리 기판(210)을 관통하여 형성된 게이트 구멍(220)과, 상기 게이트 구멍(220) 주위에 금속으로 이루어진 게이트 전극(230)를 구비한다. The gate plate includes a gate hole 220 formed through the glass substrate 210, and a gate electrode 230 made of metal around the gate hole 220.

아노드 판은 기판(310) 상의 일부 영역에 형성된 투명 전극(320)과, 투명 전극(320)의 일부 위에 형성된 빨강, 녹색, 파랑색의 형광체(330)와, 상기 형광체(330) 사이에 형성된 블랙 매트릭스(black matrix)(340)를 구비한다. The anode plate is formed between a transparent electrode 320 formed in a portion of the substrate 310, a red, green, and blue phosphor 330 formed on a portion of the transparent electrode 320, and the phosphor 330. A black matrix 340 is provided.

한편, 게이트 판은 캐소드 판과 독립적으로 제작할 수 있기 때문에 제작 공정이 매우 용이하고, 전계 에미터의 게이트 절연막 파괴를 근본적으로 제거할 수 있다. 따라서, 독립적으로 제작된 게이트 판, 캐소드 판 및 애노드 판은 서로 결합하게 된다. 이를 통해서, 전계 방출 디스플레이의 제조 생산성 및 수율을 크게 향상시킬 수 있다.On the other hand, since the gate plate can be manufactured independently of the cathode plate, the manufacturing process is very easy, and it is possible to fundamentally eliminate the gate insulating film destruction of the field emitter. Thus, the independently manufactured gate plate, cathode plate and anode plate are combined with each other. Through this, the manufacturing productivity and yield of the field emission display can be greatly improved.

이하, 도 3 내지 도 5를 참조하여 본 실시예에 의한 전계 방출 디스플레이의 구동 원리를 상세히 설명한다.Hereinafter, the driving principle of the field emission display according to the present embodiment will be described in detail with reference to FIGS. 3 to 5.

게이트 판의 게이트 전극(230)에 예를 들어 50~1500V의 DC전압을 인가하여 캐소드 판의 막형 전계 에미터(130)으로부터 전자 방출을 유도하는 것과 동시에 아노드 판의 투명 전극(320)에 약 2kV 이상의 고전압을 인가하여 방출된 전자를 고 에너지로 가속시킬 수 있도록 한다. 한편, 디스플레이의 행 신호선(120S) 및 열 신호선(120D)에 인가되는 전압을 조정하여 캐소드 판의 각 픽셀에 있는 전계 에미터의 제어 소자의 동작을 제어한다. 즉, 각 픽셀의 전계 에미터의 제어 소자(23)는 전계 에미터(130)의 전자 방출을 제어하여 화상을 표현한다. A DC voltage of 50 to 1500 V, for example, is applied to the gate electrode 230 of the gate plate to induce electron emission from the film-type field emitter 130 of the cathode plate and at the same time to the transparent electrode 320 of the anode plate. High voltage of 2kV or higher is applied to accelerate the emitted electrons to high energy. On the other hand, the voltage applied to the row signal line 120S and the column signal line 120D of the display is adjusted to control the operation of the control element of the field emitter in each pixel of the cathode plate. That is, the control element 23 of the field emitter of each pixel controls the electron emission of the field emitter 130 to represent the image.

이 때, 게이트 판의 게이트 전극(230)에 인가되는 전압은 아노드 전압에 의한 전계 에미터의 전자 방출을 억제하고, 또한 아노드 판과 게이트 판 사이에 전체적으로 균일한 전위를 형성함으로써 국부적인 아킹(arching)을 방지하는 역할도 한다. 디스플레이의 행 신호선(120S) 및 열 신호선(120D)에 인가되는 전압은 각각 박막트랜지스터의 게이트와 소스에 연결되며, 게이트에 인가되는 전압은 비정질 실리콘으로 활성층을 형성한 박막트랜지스터를 ON시키는 경우 5V 이상 50V 이하일 수 있고, OFF시키는 경우는 5V 이하 또는 음의 전압을 인가할 수 있다. 또한, 소스에 인가되는 전압은 0 내지 50 V 정도가 가능하다. 이러한 인가 전압의 제어는 외부의 드라이버 회로부(미도시)에서 수행한다.At this time, the voltage applied to the gate electrode 230 of the gate plate suppresses the electron emission of the field emitter due to the anode voltage, and also locally arcs by forming an overall uniform potential between the anode plate and the gate plate. It also serves to prevent arching. Voltages applied to the row signal line 120S and the column signal line 120D of the display are respectively connected to the gate and the source of the thin film transistor, and the voltage applied to the gate is 5 V or more when the thin film transistor in which the active layer is formed of amorphous silicon is turned on. It may be 50V or less, and when turned off, 5V or less or a negative voltage may be applied. In addition, the voltage applied to the source may be about 0 to 50V. The control of the applied voltage is performed by an external driver circuit unit (not shown).

다음으로, 본 전계 방출 디스플레이의 계조 표현에 대해서 설명한다. Next, the gradation representation of this field emission display is demonstrated.

통상적인 2전극형 전계방출 소자의 계조 표현은 PWM(Pulse Width Modulation)방식을 이용하여 수행된다. 이러한 방식은 전계에미터에 인가되는 데이터 신호의 전압의 지속시간을 조정하여 계조를 표현하는 방식으로, 주어진 시간 동안 방출되는 전자량의 차이를 통해서 계조가 표현된다. 즉, 주어진 시간 동안 전자량이 많으면 해당 픽셀은 휘도가 높은 광을 방출하게 된다. 그러나, 이와 같은 방식은 대화면의 구현에 있어 단위 픽셀에 할당되는 펄스의 폭(시간)이 점차 줄어드는 상황에서 치명적인 한계를 드러내고 있게 된다. 또한, 전자 방출량을 정확하게 제어하는 것도 어려운 문제점이 있다. The gray scale representation of a conventional two-electrode field emission device is performed using a pulse width modulation (PWM) scheme. This method expresses the gray scale by adjusting the duration of the voltage of the data signal applied to the field emitter. The gray scale is expressed through the difference in the amount of electrons emitted during the given time. That is, if the amount of electrons is large for a given time, the pixel emits light having high luminance. However, such a method shows a fatal limitation in the situation where the width (time) of the pulse allocated to the unit pixel gradually decreases in the implementation of the large screen. In addition, it is also difficult to accurately control the amount of electron emission.

본 실시예의 구동방식은 이와 같은 문제점을 극복할 수 있는 것으로, 본 전계방출 소자의 계조 표현은 PWM(Pulse Width Modulation)과 PAM(Pulse Amplitude)방식을 독립적으로 또는 혼합하여 사용할 수 있다. PAM 방식은 데이터 신호로 인가되는 진폭의 차이를 토대로 계조를 표현하는 방식으로, 박막트랜지스터가 ON된 상태에서 소스에 인가되는 전압의 레벨 차이를 통하여 전계 에미터에 전달되는 전자의 량이 달라질 수 있음을 이용한다. 전압 레벨의 차이는 2개 또는 그 이상으로 레벨을 달리하여 계조를 표현가능한 것도 당연하다. 이러한 구동 방식을 이용하면 대화면에 적용하는 경우도 가능함은 물론이고 전자방출도 일정하게 제어할 수 있게 된다. The driving method of the present embodiment can overcome such problems, and the gray scale representation of the field emission device can be independently or mixed with PWM (Pulse Width Modulation) and PAM (Pulse Amplitude). The PAM method expresses the gray scale based on the difference in amplitude applied to the data signal. The amount of electrons transmitted to the field emitter may be changed through the level difference of the voltage applied to the source while the thin film transistor is turned on. I use it. It is natural that the difference in voltage levels can be represented by two or more levels. By using such a driving method, it is possible not only to apply to a large screen but also to control electron emission constantly.

한편, 전자집속 전극(149)에 일정한 전압을 인가하여 캐소드 판의 전계 에미터(130)으로부터 방출된 전자가 아노드 판의 형광체(330)에 잘 집속될 수 있도록 도와주며, 더불어 게이트 판의 게이트 전극 (230)과 함께 아노드 전압에 의한 전계 에미터 (130)의 전계 방출을 억제하는 기능을 한다. 전자집속 전극(149)을 광차폐막으로 형성하는 경우는 아노드 판의 형광체 또는 주위의 빛으로부터 박막 트랜지스터의 활성층(143)이 노출되는 것을 막아줄 수 있다. Meanwhile, a constant voltage is applied to the electron focusing electrode 149 to help electrons emitted from the field emitter 130 of the cathode plate to be focused on the phosphor 330 of the anode plate. Together with the electrode 230, a function of suppressing field emission of the field emitter 130 due to the anode voltage is provided. When the electron focusing electrode 149 is formed as a light shielding film, the active layer 143 of the thin film transistor may be prevented from being exposed to the phosphor of the anode plate or the surrounding light.

이하, 본 발명의 다른 실시예 또는 변형예들에 대해서 도 6 내지 도 8을 참조하여 상세히 설명한다. Hereinafter, another embodiment or modifications of the present invention will be described in detail with reference to FIGS. 6 to 8.

도 6은 본 발명의 다른 실시예에 따른 전계 방출 디스플레이의 구성을 도시한 도면이다. 캐소드 판, 게이트 판, 아노드 판의 구성 요소는 도 5의 실시예와 동일하나, 스페이서(400)가 삽입된 부분이 게이트 판과 캐소드 판 사이라는 점에서 차이를 갖는다. 즉, 게이트 판의 게이트 전극(230)이 없는 면이 아노드 판과 밀착되어 있다. 6 is a diagram showing the configuration of a field emission display according to another embodiment of the present invention. The components of the cathode plate, the gate plate, and the anode plate are the same as those of the embodiment of FIG. 5 except that the portion in which the spacer 400 is inserted is the gate plate and the cathode plate. That is, the surface without the gate electrode 230 of the gate plate is in close contact with the anode plate.

도 7은 본 발명의 또다른 실시예에 따른 전계 방출 디스플레이의 구성을 도시한 도면이다. 도 7의 실시예의 경우, 아노드 판은 도 5의 실시예와 동일하나, 캐소드 판의 전계 에미터(130)가 여러 개의 도트(dot)들로 구성되고, 게이트 판의 게이트 구멍(220)이 캐소드 판의 전계 에미터(130)의 도트 수와 일치되게 여러 개로 구성되어 있는 점이 다르다. 이와 같은 구조는 아노드 판의 전극에 고전압을 인가하기에 효율적인 장점이 있는 구조로 여러 개의 도트(dot)들을 통해서 아노드 전기장이 전계 에미터에 악영향을 미치는 것을 방지할 수 있는 효과가 있다. 7 is a diagram illustrating a configuration of a field emission display according to another embodiment of the present invention. In the case of the embodiment of Figure 7, the anode plate is the same as the embodiment of Figure 5, but the field emitter 130 of the cathode plate is composed of several dots, the gate hole 220 of the gate plate It differs in that it consists of several pieces so that it may correspond with the number of dots of the field emitter 130 of a cathode plate. Such a structure is effective in applying a high voltage to the electrode of the anode plate, and has an effect of preventing the anode electric field from adversely affecting the field emitter through a plurality of dots.

도 8은 본 발명에 의한 전계 방출 디스플레이의 또 다른 실시 예를 보여 주는 단면도이다. 상기 도 8의 실시 예에서 캐소드 판과 아노드 판의 구성 요소는 상기 도 7의 실시 예와 동일하나, 게이트 판의 게이트 구멍(220)이 아노드 판의 형광체(340) 보다 큰 구멍과 캐소드 판의 전계 에미터(130)에 상응하는 작은 구멍으로 이루어진 2중 구멍을 가지며, 상기 게이트 판의 게이트 전극(230)이 없는 면이 상기 아노드 판과 밀착되어 있는 반면, 캐소드 판은 스페이서를 지지대로 하여 게이트 판과 이격되어 진공 패키징되어 있는 점이 다르다.8 is a cross-sectional view showing yet another embodiment of the field emission display according to the present invention. In the embodiment of FIG. 8, the components of the cathode plate and the anode plate are the same as those of the embodiment of FIG. 7, except that the gate hole 220 of the gate plate is larger than the phosphor 340 of the anode plate. Has a double hole made up of small holes corresponding to the field emitter 130 of the surface of the gate plate without the gate electrode 230 is in close contact with the anode plate, while the cathode plate supports the spacer as The vacuum packaging is different from the gate plate.

이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

상술한 바와 같이, 본 발명에서는 전계 방출 디스플레이를 유리 기판으로 이루어진 아노드 판, 캐소드 판, 게이트 판으로 구성하며, 상기 캐소드 판은 행열 어드레싱이 가능하게 하는 신호선과 상기 행열 신호선에 의해 정의되는 각 픽셀을 막 형의 전계 에미터와 전계 에미터의 제어 소자로 구성하고, 디스플레이의 스캔 및 데이터 신호를 각 픽셀의 제어 소자에 입력하여 구동함으로써 디스플레이 행열 구동 전압을 크게 감소시킬 수 있으며, 이에 따라 종래의 2극형 전계 방출 디플레이의 행열 구동 시 요구되는 고전압 구동회로 대신에 저가의 저전압 구동회로를 사용할 수 있는 장점을 가진다. As described above, in the present invention, the field emission display is composed of an anode plate, a cathode plate, and a gate plate made of a glass substrate, and the cathode plate is each pixel defined by the signal line and the matrix signal line enabling matrix addressing. The display matrix driving voltage can be greatly reduced by forming a film type electric field emitter and a control element of the field emitter, and inputting and driving the scan and data signals of the display to the control element of each pixel. It is advantageous to use a low-cost low-voltage driving circuit in place of the high-voltage driving circuit required for the matrix driving of the bipolar field emission display.

한편, 본 발명에서는 전계 방출에 필요한 전기장을 게이트 판의 게이트 전극을 통하여 인가할 수 있기 때문에 아노드 판과 캐소드 판의 간격을 자유로이 조절할 수 있으며, 이에 따라 아노드에 고전압을 인가할 수 있게 되어 전계 방출 디스플레이의 휘도를 크게 높일 수 있다. 또한, 게이트 판의 게이트 전극에 인가되는 전압은 아노드 전압에 의한 전계 에미터의 전자 방출을 억제하고, 또한 아노드 판과 게이트 판 사이에 전체적으로 균일한 전위을 형성함으로써 국부적인 아킹을 방지하여 전계 방출 디스플레이의 수명을 크게 향상시킨다.On the other hand, in the present invention, since the electric field required for the field emission can be applied through the gate electrode of the gate plate, it is possible to freely adjust the distance between the anode plate and the cathode plate, so that a high voltage can be applied to the anode. The luminance of the emitting display can be greatly increased. In addition, the voltage applied to the gate electrode of the gate plate suppresses the electron emission of the field emitter due to the anode voltage, and also prevents local arcing by forming an overall uniform potential between the anode plate and the gate plate, thereby preventing the field emission. Significantly improve the life of the display.

또한, 게이트 판은 캐소드 판과 독립적으로 제작되어 조립될 수 있기 때문에 제작 공정이 매우 용이하고, 전계 에미터의 게이트 절연막 파괴를 근본적으로 제거할 수 있기 때문에 전계 방출 디스플레이의 제조 생산성 및 수율을 크게 향상시킬 수 있다.In addition, since the gate plate can be fabricated and assembled independently of the cathode plate, the fabrication process is very easy, and since the gate dielectric breakdown of the field emitter can be essentially eliminated, the production productivity and yield of the field emission display are greatly improved. You can.

이상, 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 기술적 사상의 범위내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.As mentioned above, although preferred embodiment of this invention was described in detail, this invention is not limited to the said embodiment, A various deformation | transformation by a person of ordinary skill in the art within the scope of the technical idea of this invention is carried out. This is possible.

도 1은 종래의 2극형 전계 에미터를 가진 전계 방출 디스플레이의 구성을 보여주는 개략도.1 is a schematic diagram showing the construction of a field emission display with a conventional bipolar field emitter.

도 2는 종래의 2극형 전계 에미터를 가진 액티브-매트릭스 전계 방출 디스플레이의 구성을 보여주는 개략도.2 is a schematic diagram showing the construction of an active-matrix field emission display with a conventional bipolar field emitter.

도 3은 본 발명에 의한 게이트 판을 가진 액티브-매트릭스 전계 방출 디스플레이의 구성을 보여주는 개략도.Figure 3 is a schematic diagram showing the construction of an active-matrix field emission display with a gate plate according to the present invention.

도 4는 본 발명에 의한 전계 방출 디스플레이의 캐소드 판, 게이트 판, 아노드 판을 보여주는 개략도.4 is a schematic view showing a cathode plate, a gate plate and an anode plate of the field emission display according to the present invention.

도 5는 본 발명에 의한 실시예를 보여 주는 전계 방출 디스플레이의 픽셀 구조.5 is a pixel structure of a field emission display showing an embodiment according to the present invention.

도 6는 본 발명에 의한 또 다른 실시 예를 보여 주는 전계 방출 디스플레이의 픽셀 구조.6 is a pixel structure of a field emission display showing another embodiment according to the present invention.

도 7는 본 발명에 의한 또 다른 실시 예를 보여 주는 전계 방출 디스플레이의 픽셀 구조.7 is a pixel structure of a field emission display showing another embodiment according to the present invention.

도 8는 본 발명에 의한 또 다른 실시 예를 보여 주는 전계 방출 디스플레이의 픽셀 구조. 8 is a pixel structure of a field emission display showing another embodiment according to the present invention.

<도면의 주요 부분에 대한 설명>Description of the main parts of the drawing

10B, 10T, 20B, 20T : 유리 기판, 11 : 캐소드 전극 10B, 10T, 20B, 20T: glass substrate, 11: cathode electrode

12, 22 : 막 (film)형의 전계 에미터, 13, 24 : 투명한 아노드 전극,12, 22: film type electric field emitter, 13, 24: transparent anode electrode,

14, 25 : 형광체 (phosphor) 15, 26 : 스페이서 (spacer),14, 25: phosphor 15, 26: spacer,

21S : 스캔 신호선, 21D : 데이터 신호선, 21S: scan signal line, 21D: data signal line,

23 : 전계 에미터 제어 소자,23: field emitter control element,

100 : 캐소드 판, 110, 210, 310 : 유리 기판,100: cathode plate, 110, 210, 310: glass substrate,

120S : 행 (스캔) 신호선, 120D : 열 (데이터) 신호선,120S: row (scan) signal line, 120D: column (data) signal line,

130 : 막 (film)형의 전계 에미터, 140 : 전계 에미터의 제어 소자,130: film type field emitter, 140: field emitter control element,

141 : 박막 트랜지스터의 게이트, 142 : 박막 트랜지스터의 게이트 절연막, 141: gate of the thin film transistor, 142: gate insulating film of the thin film transistor,

143 : 박막 트랜지스터의 활성층, 144 : 박막 트랜지스터의 소스,143: active layer of the thin film transistor, 144: source of the thin film transistor,

145 : 박막 트랜지스터의 드레인, 146 : 박막 트랜지스터의 소스 전극, 145: drain of the thin film transistor, 146: source electrode of the thin film transistor,

147 : 박막 트랜지스터의 드레인 전극, 148 : 패시베이션 절연막,147: drain electrode of thin film transistor, 148: passivation insulating film,

149 : 전자집속 전극,149: electron focusing electrode,

200 : 게이트 판, 230 : 게이트 전극,200: gate plate, 230: gate electrode,

220 : 게이트 구멍, 300 : 아노드 판,220: gate hole, 300: anode plate,

320 : 투명한 아노드 전극, 330 : 형광체(phosphor),320: transparent anode electrode, 330: phosphor,

400 : 스페이서(spacer)400: spacer

Claims (20)

기판 상부에 투명 전극과 상기 투명 전극의 일영역 상에 형광체를 구비하는 아노드 판;An anode plate having a transparent electrode on the substrate and a phosphor on one region of the transparent electrode; 기판 상부에 행열 어드레싱을 가능하게 하는 띠형의 행열 신호선들과, 상기 행 신호선과 열 신호선에 의해 정의되는 각 픽셀을 구비하되, 상기 각 픽셀은 막형의 전계 에미터와 적어도 상기 행열 신호선과 연결된 2개의 단자와 상기 막형의 전계 에미터와 연결된 1개의 단자를 가지고 상기 전계 에미터를 제어하는 제어 소자를 구비하는 캐소드 판; A band-shaped matrix signal lines that enable matrix addressing on top of the substrate, and each pixel defined by the row and line signal lines, each pixel comprising two film-field emitters and at least two connected to the matrix signal lines. A cathode plate having a terminal and one terminal connected to said film type field emitter, said control plate controlling said field emitter; 내부에 관통하는 게이트 구멍을 가지고, 상기 게이트 구멍 상부 주위에 형성된 하나의 전극인 게이트 전극을 구비하여, 상기 캐소드 판과 독립적으로 제작되는 게이트 판; 및 A gate plate having a gate hole penetrating therein and having a gate electrode which is one electrode formed around an upper portion of the gate hole, the gate plate being formed independently of the cathode plate; And 상기 독립적으로 제작된 게이트 판을 캐소드 판 및 아노드 판 중 하나의 판과는 접촉되고, 접촉되지 않은 다른 판 사이에서 상기 게이트 판과 이격되도록 지지하는 스페이서를 구비하되,A spacer for supporting the independently manufactured gate plate in contact with one of the cathode plate and the anode plate and spaced apart from the gate plate between other non-contact plates, 상기 캐소드 판의 전계 에미터는 상기 게이트 구멍을 통하여 상기 아노드 판의 형광체와 서로 대향할 수 있도록 구성되며, 상기 이격된 캐소드 판 및 아노드 판 사이의 영역은 진공 패키징되어 있는 것을 특징으로 하는 게이트 판을 구비하는 전계 방출 디스플레이. The field emitter of the cathode plate is configured to face each other with the phosphor of the anode plate through the gate hole, and the region between the spaced apart cathode plate and the anode plate is vacuum packaged And a field emission display. 제 1 항에 있어서,The method of claim 1, 상기 아노드 판, 캐소드 판 및 게이트 판은 각각 별개의 절연성 기판으로 구성되는 것을 특징으로 하는 게이트 판을 구비하는 전계 방출 디스플레이.And said anode plate, cathode plate and gate plate each comprised of a separate insulating substrate. 제 1 항에 있어서,The method of claim 1, 상기 스페이서는 상기 캐소드 판과 상기 게이트 판 사이에 형성된 것을 특징으로 하는 것을 특징으로 하는 게이트 판을 구비하는 전계 방출 디스플레이.And the spacer is formed between the cathode plate and the gate plate. 제 1 항에 있어서,The method of claim 1, 상기 스페이서는 상기 아노드 판과 상기 게이트 판 사이에 형성된 것을 특징으로 하는 것을 특징으로 하는 게이트 판을 구비하는 전계 방출 디스플레이.And the spacer is formed between the anode plate and the gate plate. 제 1 항에 있어서,The method of claim 1, 상기 각 픽셀의 상기 형광체는 빨강(R), 녹색(G) 또는 파랑색(B)의 형광체인 것을 특징으로 하는 게이트 판을 구비하는 전계 방출 디스플레이.And the phosphor of each pixel is a phosphor of red (R), green (G) or blue (B). 제 1 항에 있어서,The method of claim 1, 상기 아노드의 상기 형광체 사이의 일정 영역에는 광차폐막이 더 형성된 것을 특징으로 하는 게이트 판을 구비하는 전계 방출 디스플레이.And a light shielding film is formed in a predetermined region between the phosphors of the anode. 제 1 항에 있어서,The method of claim 1, 상기 전계 에미터는 다이아몬드, 다이아몬드 카본 또는 카본 나노튜브로 이루어진 박막 또는 후막으로 구성되는 것을 특징으로 하는 게이트 판을 구비하는 전계 방출 디스플레이.And said field emitter comprises a thin film or a thick film made of diamond, diamond carbon or carbon nanotubes. 제 1 항에 있어서,The method of claim 1, 상기 제어 소자는 박막 트랜지스터 또는 금속-산화물-반도체 전계 효과 트랜지스터인 것을 특징으로 하는 게이트 판을 구비하는 전계 방출 디스플레이.And the control element is a thin film transistor or a metal-oxide-semiconductor field effect transistor. 제 1 항에 있어서,The method of claim 1, 상기 게이트 전극에는 DC전압을 인가하여 상기 캐소드 판의 막형의 전계 에미터로부터 전자 방출을 유도하고, 상기 아노드 판의 상기 투명 전극에 DC 전압을 인가하여 방출된 전자를 고에너지로 가속시키며, 스캔 및 데이터 신호를 상기 캐소드 판의 각 픽셀에 있는 전계 에미터의 제어 소자에 어드레싱하여 상기 전계 에미터의 제어 소자는 전계 에미터의 전자 방출을 제어하여 화상을 표현하는 것을 특징으로 하는 게이트 판을 구비하는 전계 방출 디스플레이.A DC voltage is applied to the gate electrode to induce electron emission from the film-type field emitter of the cathode plate, and a DC voltage is applied to the transparent electrode of the anode plate to accelerate the emitted electrons to high energy, and scan And a gate plate, wherein the data signal is addressed to the control element of the field emitter in each pixel of the cathode plate so that the control element of the field emitter controls the electron emission of the field emitter to represent an image. Field emission display. 제 9 항에 있어서,The method of claim 9, 상기 게이트 판의 게이트 전극에는 50~1500V의 DC전압을 인가되고, 상기 아노드 판의 투명 전극에는 2kV 이상의 고전압이 인가되는 것을 특징으로 하는 게이트 판을 구비하는 전계 방출 디스플레이.A DC voltage of 50 to 1500 V is applied to the gate electrode of the gate plate, and a high voltage of 2 kV or more is applied to the transparent electrode of the anode plate. 제 9 항에 있어서,The method of claim 9, 상기 화상의 계조 표현은 상기 제어 소자의 제어를 통해 상기 전계 에미터에 인가되는 데이터 신호 전압의 펄스 진폭 및/또는 펄스 폭(지속시간)을 변화시켜 확보하는 것을 특징으로 하는 게이트 판을 구비하는 전계 방출 디스플레이.The gradation representation of the image is secured by varying the pulse amplitude and / or pulse width (duration) of the data signal voltage applied to the field emitter under control of the control element. Emission display. 제 11 항에 있어서,The method of claim 11, 상기 전계에미터에 인가되는 데이터 신호의 전압은 0 내지 50V의 펄스인 것을 인 것을 특징으로 하는 게이트 판을 구비하는 전계 방출 디스플레이.And the voltage of the data signal applied to the field emitter is a pulse of 0 to 50 volts. 제 1 항에 있어서,The method of claim 1, 상기 캐소드 판과 게이트 판 사이에 전자집속 전극이 추가로 개재된 것을 특징으로 하는 게이트 판을 구비하는 전계 방출 디스플레이.And a gate plate further interposed between the cathode plate and the gate plate. 제 13 항에 있어서,The method of claim 13, 상기 전자집속 전극에는 일정한 전압이 인가되어 상기 전계 에미터으로부터 방출된 전자가 상기 아노드 판의 형광체에 잘 집속될 수 있도록 도와주며, 더불어 상기 게이트 판의 게이트 전극과 함께 아노드 전압에 의한 전계 에미터의 전계 방출을 억제하는 것을 특징으로 하는 게이트 판을 구비하는 전계 방출 디스플레이.A constant voltage is applied to the electron focusing electrode to help electrons emitted from the field emitter to focus well on the phosphor of the anode plate, and together with the gate electrode of the gate plate, an electric field emission by the anode voltage. A field emission display with a gate plate, characterized in that it suppresses field emission from the site. 제 13 항에 있어서,The method of claim 13, 상기 전자 집속 전극은 광차폐막 역할을 수행하도록 구성된 것을 특징으로 하는 게이트 판을 구비하는 전계 방출 디스플레이.And the electron focusing electrode is configured to serve as a light shielding film. 제 1 항에 있어서,The method of claim 1, 상기 전계 에미터는 여러 개의 영역으로 분리된 도트들로 이루어지고, 상기 게이트 판의 상기 게이트 구멍이 이들 도트 각각에 대응되는 개수로 구성되어 있는 것을 특징으로 하는 게이트 판을 구비하는 전계 방출 디스플레이.And said field emitter is composed of dots separated into a plurality of areas, and the gate holes of the gate plate are formed in a number corresponding to each of these dots. 제 1 항에 있어서, 상기 제어소자는 박막트랜지스터로서, The method of claim 1, wherein the control element is a thin film transistor, 상기 캐소드 판 상에 금속으로 이루어진 게이트; 상기 게이트를 포함한 캐소드 판 상에 형성된 게이트 절연막; 상기 게이트 및 게이트 절연막의 일부 위에 반도체 박막으로 이루어진 활성층; 상기 활성층의 양끝 영역에 형성된 소스 및 드레인; 상기 소스 및 드레인을 전극과 접속하기 위한 컨택홀을 가지는 층간절연층을 포함하여 구성되는 것을 특징으로 하는 게이트 판을 구비하는 전계 방출 디스플레이.A gate made of metal on the cathode plate; A gate insulating film formed on the cathode plate including the gate; An active layer formed of a semiconductor thin film on a portion of the gate and the gate insulating film; Source and drain formed at both ends of the active layer; And an interlayer insulating layer having a contact hole for connecting said source and drain with an electrode. 제 17 항에 있어서,The method of claim 17, 상기 층간 절연층 상에는 금속으로 이루어진 전자집속 전극이 추가로 형성된 것을 특징으로 하는 게이트 판을 구비하는 전계 방출 디스플레이.And an electron focusing electrode made of metal on the interlayer insulating layer. 제 17 항에 있어서,The method of claim 17, 상기 박막 트랜지스터의 활성층이 비정질 실리콘 또는 폴리실리콘층으로 구성되는 것을 특징으로 하는 게이트 판을 구비하는 전계 방출 디스플레이.A field emission display having a gate plate, wherein the active layer of the thin film transistor is composed of an amorphous silicon or polysilicon layer. 제 17 항에 있어서,The method of claim 17, 상기 층간절연막은 비정질 실리콘 질화막 또는 실리콘 산화막으로 구성되는 것을 특징으로 하는 게이트 판을 구비하는 전계 방출 디스플레이.And said interlayer insulating film is composed of an amorphous silicon nitride film or a silicon oxide film.
KR10-2003-0020781A 2002-12-24 2003-04-02 Field Emission Display with a Gate Plate KR100517821B1 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2003344920A JP3954002B2 (en) 2002-12-24 2003-10-02 Field emission display
DE60329819T DE60329819D1 (en) 2002-12-24 2003-12-23 Field emission display device with gate plate
US10/745,736 US7309954B2 (en) 2002-12-24 2003-12-23 Field emission display having gate plate
AT03029789T ATE447236T1 (en) 2002-12-24 2003-12-23 FIELD EMISSION DISPLAY DEVICE WITH GATE PLATE
EP03029789A EP1437756B1 (en) 2002-12-24 2003-12-23 Field emission display having gate plate
CNA200310114772XA CN1510713A (en) 2002-12-24 2003-12-24 Field-emisson displaing device with grid board
TW092136699A TWI310575B (en) 2002-12-24 2003-12-24 Field emission display having gate plate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020020083754 2002-12-24
KR20020083754 2002-12-24

Publications (2)

Publication Number Publication Date
KR20040057866A KR20040057866A (en) 2004-07-02
KR100517821B1 true KR100517821B1 (en) 2005-09-30

Family

ID=37350409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0020781A KR100517821B1 (en) 2002-12-24 2003-04-02 Field Emission Display with a Gate Plate

Country Status (4)

Country Link
KR (1) KR100517821B1 (en)
AT (1) ATE447236T1 (en)
DE (1) DE60329819D1 (en)
TW (1) TWI310575B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100801965B1 (en) 2006-10-09 2008-02-12 한국전자통신연구원 Active-matrix field emission display

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100823513B1 (en) * 2006-11-02 2008-04-21 삼성에스디아이 주식회사 Light emission device and display device provided with the same
TWI384899B (en) * 2006-12-20 2013-02-01 Teco Elec & Machinery Co Ltd Field structure of the field emission type display element
KR100895067B1 (en) * 2007-12-17 2009-05-04 한국전자통신연구원 The discretely addressable large area x-ray system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100801965B1 (en) 2006-10-09 2008-02-12 한국전자통신연구원 Active-matrix field emission display

Also Published As

Publication number Publication date
ATE447236T1 (en) 2009-11-15
TWI310575B (en) 2009-06-01
KR20040057866A (en) 2004-07-02
TW200423184A (en) 2004-11-01
DE60329819D1 (en) 2009-12-10

Similar Documents

Publication Publication Date Title
JP4191701B2 (en) Field emission display
KR100523840B1 (en) Field Emission Device
US6791278B2 (en) Field emission display using line cathode structure
KR100378597B1 (en) High-Resolution Field Emission Display
US7309954B2 (en) Field emission display having gate plate
KR100801139B1 (en) Field Emission Pixel and Field Emission Display
JP4424622B2 (en) Light emitting device and display device
KR100568501B1 (en) Field Emission Display
KR100517821B1 (en) Field Emission Display with a Gate Plate
KR100319453B1 (en) Field emission display with diode type field emitters
KR20010054891A (en) Highly Bright Field Emission Display Device
US7274136B2 (en) Hybrid active matrix thin-film transistor display
KR100422371B1 (en) Field Emission Display Device
KR101107133B1 (en) Electron emission device and electron emission display device using the same
KR20080088884A (en) Light emission device
WO2007066920A1 (en) Active-matrix field emission pixel and active-matrix field emission display
US20050162063A1 (en) Hybrid active matrix thin-film transistor display
KR20080019102A (en) Electron emission display device for preventing voltage distortion of cathode electrode

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110831

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20120910

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee