KR100515094B1 - Apparatus for controlling bias resistor to be joined RS485 communication circuit - Google Patents
Apparatus for controlling bias resistor to be joined RS485 communication circuit Download PDFInfo
- Publication number
- KR100515094B1 KR100515094B1 KR10-2003-0085557A KR20030085557A KR100515094B1 KR 100515094 B1 KR100515094 B1 KR 100515094B1 KR 20030085557 A KR20030085557 A KR 20030085557A KR 100515094 B1 KR100515094 B1 KR 100515094B1
- Authority
- KR
- South Korea
- Prior art keywords
- bias
- resistance
- voltage
- signal line
- analog
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Dc Digital Transmission (AREA)
Abstract
본 발명은 데이터 전송 매체(transmission media)로 사용되는 ＲＳ485 통신회선에 연결된 바이어스 저항 조절장치에 관한 것으로, 송신측과 수신측 신호선 간의 전압을 피드백하여 ＲＳ485 네트워크 통신 시스템에 적합한 바이어스 저항을 자동적으로 조절함으로서 송신측과 수신측 신호선 간의 안정적인 통신 전압을 유지시킬 수 있는 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bias resistor adjusting device connected to an RS485 communication line used as a data transmission medium. The present invention relates to a bias resistance adjusting device suitable for an RS485 network communication system by feeding back a voltage between a transmitting and receiving signal line. It is possible to maintain a stable communication voltage between the transmitting side and the receiving side signal lines.
Description
본 발명은 네트워크 통신 시스템에 관한 것으로서, 특히 데이터 전송 매체(transmission media)로 사용되는 ＲＳ485 통신회선에 연결된 바이어스 저항 조절장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to network communication systems, and more particularly, to a bias resistance control device connected to an RS485 communication line used as a data transmission medium.
통신 회선은 데이터 통신에 있어 데이터 전송기기와 더불어 아주 중요한 요소이며 실제적인 데이터 전송이 이루어지는 곳이다. 현재 시리얼 통신회선에는 RS-232C와 RS-485 통신회선 등이 있다. 그런데, RS-232C는 그 신호레벨이 -12V, +12V를 오가는 전압을 걸어주는 형태로 거리가 20m이상만 되어도 신호 속에 노이즈가 혼입되고, 전압레벨도 점점 낮아져서 통신속도 및 접속거리에서 산업용으로 사용하기에는 적합하지 않다. 반면에, RS-485는 통신 거리, 속도, 노이즈에 대해서 RS-232보다 월등히 뛰어나며, 특히 RS-232C로는 멀티드롭 방식에 의한 연결을 할 수 없으나 RS-485에서는 멀티드롭 방식에 의한 연결이 가능하다. 이러한 장점으로 RS-485 통신회선은 원격 모니터링 및 자동제어 시스템 등 산업 전반적인 곳에 걸쳐 광범위하게 사용되고 있다.The communication line is a very important element along with the data transmission device in the data communication and is where the actual data transmission takes place. Current serial communication lines include RS-232C and RS-485 communication lines. By the way, RS-232C has voltage of -12V and + 12V, and even if the distance is more than 20m, noise is mixed in the signal, and the voltage level is gradually lowered. Not suitable for On the other hand, RS-485 is much superior to RS-232 in terms of communication distance, speed, and noise. Especially, RS-232C cannot be connected by multidrop method, but RS-485 can be connected by multidrop method. . These advantages make RS-485 communication lines widely used throughout the industry, including remote monitoring and automatic control systems.
도 1은 종래 일실시예에 따른 네트워크 통신 시스템을 개략적으로 도시한다. 도 1에 도시된 네트워크 통신 시스템은 멀티드롭 방식으로 구성된다. 멀티드롭 방식은 제어 컴퓨터(10)에 적어도 두 개이상의 입출력장치(31, 32, 33)가 하나의 통신 회선에 연결되어 정보의 송수신을 수행하는 방식으로서, 멀티드롭 방식에 사용되는 입출력장치(31, 32, 33)는 주소 판단 기능과 데이터 블록을 잠시 기억할 수 있는 메모리 기능 등이 포함되어 있다. 또한, 도 1에 도시된 네트워크 통신 시스템은 각각 제어 컴퓨터(10)와 입출력장치(31, 32, 33)에 연결되는 RS232통신회선과 RS485 통신회선을 인터페이스 해주는 RS232/RS485 컨버터(20,21,22,23)를 포함한다. 이와 같은 멀티포인트 방식에 의한 네트워크 통신 시스템은 보통 폴링 기법에 의해 데이터 전송이 행해진다. 1 schematically illustrates a network communication system according to a conventional embodiment. The network communication system shown in FIG. 1 is configured in a multidrop manner. The multidrop method is a method in which at least two input / output devices 31, 32, and 33 are connected to one communication line to transmit and receive information to the control computer 10. The input / output device 31 used in the multidrop method is used. 32 and 33 include an address determination function and a memory function for temporarily storing data blocks. In addition, the network communication system illustrated in FIG. 1 is an RS232 / RS485 converter (20, 21, 22) for interfacing an RS232 communication line and an RS485 communication line connected to the control computer 10 and the input / output devices 31, 32, and 33, respectively. , 23). In such a multipoint network communication system, data transmission is usually performed by a polling scheme.
도 2a, 도 2b는 종래 일실시예에 따른 ＲＳ485 통신회선 결선도이다.2A and 2B illustrate a connection diagram of an RS485 communication line according to an exemplary embodiment.
도 2a를 참조하면, 일반적으로 ＲＳ485 통신회선은 안정적인 데이터 전송을 위해 송신측(Tx)과 수신측(Rx)의 신호선(a,b)이 휴지상태에서 200㎷의 전압(Vab )을 유지하는 것이 바람직하다. 그러나 ＲＳ485 통신회선에 연결되는 입출력장치(도 1의 31, 32, 33)의 노드 수가 증가하거나 통신회선의 임피던스 및 거리에 따른 입력 임피던스가 변화할 경우, 휴지상태의 바이어스 전압도 변화하게 되어 네트워크 통신 시스템이 규정된 성능대로 동작되지 않는 문제점이 발생하였다. 기존에는 전술한 바와 같은 문제를 해결하기 위해, 도 2b에 도시된 바와 같이, 송신측(Tx) 신호선(a)과 수신측(Rx) 신호선(b) 각각에 바이어스 저항(R1,R2)을 연결하였다.Referring to FIG. 2A, in general, the RS485 communication line has a voltage V ab of 200 kV when the signal lines a and b of the transmitting side T x and the receiving side R x are idle for stable data transmission. It is desirable to maintain. However, when the number of nodes of the input / output device (31, 32, 33 of FIG. 1) connected to the RS485 communication line increases or the input impedance of the communication line changes according to the impedance and the distance of the communication line, the bias voltage in the idle state is also changed. There was a problem that the system did not operate at the specified performance. In order to solve the problem as described above, as shown in FIG. 2B, the bias resistors R 1 and R are respectively provided to the transmitting side T x signal line a and the receiving side R x signal line b. 2 ) was connected.
그러나, 하나의 ＲＳ485 네트워크 통신 시스템의 설계에 있어서, 임피던스, 거리, 노드 수 등을 고려한 바이어스 저항의 설정 자체가 매우 어려운 문제점이 있었다. 나아가 하나의 ＲＳ485 네트워크 통신 시스템이 설계되더라도 그 통신 시스템이 설치되는 상태에 따라 매번 다르게 바이어스 저항을 설정해야 한다는 불편한 점이 있었다. 더 나아가 하나의 ＲＳ485 네트워크 통신 시스템은 초기 실치시와 시간이 지남에 따라 각 모듈들의 경년에 따른 임피던스 변화, 불규칙한 전원단의 전류 전압, 온도에 따른 변화에 대처할 수 없는 문제점이 있었다. However, in the design of one RS485 network communication system, it is very difficult to set the bias resistor itself in consideration of impedance, distance, number of nodes, and the like. Furthermore, even if one RS485 network communication system is designed, it is inconvenient to set the bias resistor differently every time according to the state in which the communication system is installed. Furthermore, one RS485 network communication system was unable to cope with changes in impedance, irregular power voltages, and temperature according to the age of each module as the initial installation and time passed.
본 발명은 상기와 같은 문제점을 해결하고자 하는 것으로서, 송신측과 수신측 신호선 간의 전압을 피드백하여 ＲＳ485 네트워크 통신 시스템에 적합한 바이어스 저항을 자동적으로 조절함으로서 송신측과 수신측 신호선 간의 안정적인 통신 전압을 유지시킬 수 있는 ＲＳ485 통신회선에 연결된 바이어스 저항 조절장치를 제공함을 그 목적으로 한다.The present invention is to solve the above problems, it is possible to maintain a stable communication voltage between the transmitting and receiving signal line by automatically adjusting the bias resistance suitable for the RS485 network communication system by feeding back the voltage between the transmitting and receiving signal line It is an object of the present invention to provide a bias resistor control device connected to the RS485 communication line.
상기 목적을 달성하기 위한 본 발명의 일 양상에 따르면, ＲＳ485 통신회선에 연결된 바이어스 저항 조절장치는 송신측 신호선에 접속된 제1 바이어스 저항 및 수신측 신호선에 접속된 제2 바이어스 저항과, 상기 송신측 및 수신측 신호선간의 전압에 따라 상기 제1, 제2 바이어스 저항의 저항치를 증감시키는 제어부를 포함하는 것을 특징으로 한다.According to an aspect of the present invention for achieving the above object, a bias resistor adjusting device connected to an RS485 communication line includes a first bias resistor connected to a transmitting side signal line and a second bias resistor connected to a receiving side signal line, and the transmitting side. And a controller configured to increase or decrease the resistances of the first and second bias resistors according to the voltage between the signal lines of the receiving side.
이와 같은 양상에 따라 본 발명에 따른 ＲＳ485 통신회선에 연결된 바이어스 저항 조절장치는 송신측과 수신측 신호선 간의 전압을 피드백하여 ＲＳ485 네트워크 통신 시스템에 적합한 바이어스 저항을 자동적으로 조절함으로서 송신측과 수신측 신호선 간의 안정적인 통신 전압을 유지시킬 수 있는 것이다.According to this aspect, the bias resistance adjusting device connected to the RS485 communication line according to the present invention feeds back the voltage between the transmitting side and the receiving side signal line and automatically adjusts the bias resistance suitable for the RS485 network communication system, thereby providing a connection between the transmitting side and the receiving side signal line. It is possible to maintain a stable communication voltage.
본 발명의 부가적인 양상에 따라 제어부는 송신측 신호선 상의 전압과, 수신측 신호선 상의 전압의 차분을 출력하는 감산기와, 상기 감산기의 출력에 따라 차동 전압이 소정의 기준 전압 범위 이내가 되도록 상기 제1, 제2 바이어스 저항의 저항치를 조절하는 저항 제어부를 포함하는 것을 특징으로 한다. According to an additional aspect of the present invention, the control unit includes a subtractor for outputting a difference between the voltage on the signal line of the transmitting side and the voltage on the signal line of the receiving side, and the first voltage such that the differential voltage is within a predetermined reference voltage range according to the output of the subtractor. And a resistance controller for adjusting the resistance of the second bias resistor.
본 발명의 추가적인 양상에 따라 저항 제어부는 감산기의 출력을 디지털 변환하는 아날로그/디지털 변환기와, 상기 아날로그/디지털 변환기의 출력에 따라 차동 전압이 소정의 기준 전압 범위 이내가 되도록 상기 제1, 제2 바이어스 저항의 저항치를 조절하는 마이컴을 포함하는 것을 특징으로 한다. According to an additional aspect of the present invention, the resistance controller may include an analog / digital converter for digitally converting an output of a subtractor, and the first and second biases so that the differential voltage is within a predetermined reference voltage range according to the output of the analog / digital converter. It characterized in that it comprises a microcomputer for adjusting the resistance value of the resistance.
이하, 첨부된 도면을 참조하여 전술한, 그리고 추가적인 양상을 기술되는 바람직한 실시예를 통하여 본 발명을 당업자가 용이하게 이해하고 재현할 수 있도록 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily understand and reproduce the present invention.
도 3은 본 발명의 일실시예에 따른 ＲＳ485 통신회선에 연결된 바이어스 저항 조절장치의 개략적인 회로도이다. 3 is a schematic circuit diagram of a bias resistance control device connected to an RS485 communication line according to an embodiment of the present invention.
도 3을 참조하면, 본 실시예에 따른 ＲＳ485 통신회선에 연결된 바이어스 저항 조절장치는 송신측 신호선(a)에 접속된 제1 바이어스 저항(61a) 및 수신측 신호선(b)에 접속된 제2 바이어스 저항(61b)과, 상기 제1, 제2 바이어스 저항(61a, 61b) 각 접점의 전압(AD+, AD_)을 읽어들여 송신측 신호선(a) 상의 전압과 수신측 신호선(b) 상의 전압 간 차동 전압을 디지털값으로 변환하여 출력하는 아날로그 디지털 변환기(62)와, 상기 아날로그 디지털 변환기(62)로부터 출력되는 차동전압(AD-DOUT)을 소정의 기준 전압 범위와 비교하여 차동전압(AD-DOUT)이 소정의 기준 전압 범위 이내가 되도록 상기 제1, 제2 바이어스 저항(61a, 61b)의 저항치 증감을 제어(PO-/RST)하는 마이컴(63)을 포함한다.Referring to FIG. 3, the bias resistor adjusting device connected to the RS485 communication line according to the present embodiment includes a first bias resistor 61a connected to the transmitting side signal line a and a second bias connected to the receiving side signal line b. The resistor 61b and the voltages AD + and AD_ of the respective contacts of the first and second bias resistors 61a and 61b are read out, and the voltage between the voltage on the transmitting side signal line a and the voltage on the receiving side signal line b is read. Analog-to-digital converter 62 which converts the differential voltage into a digital value and outputs it, and the differential voltage AD-DOUT by comparing the differential voltage AD-DOUT output from the analog-to-digital converter 62 with a predetermined reference voltage range. ) And a microcomputer 63 for controlling (PO- / RST) resistance increase and decrease of the first and second bias resistors 61a and 61b so as to be within a predetermined reference voltage range.
일 실시예에 있어서, 상기 제1, 제2 바이어스 저항(61a, 61b)이 듀얼모드 디지털 가변 저항기로 구현될 수 있다. 이때 상기 듀얼모드 디지털 가변 저항기은 마이컴이 저항 제어 레지스터에 제어값을 기록함에 의해 저항치를 증감시킬 수 있도록 구현된다.In one embodiment, the first and second bias resistors 61a and 61b may be implemented as dual mode digital variable resistors. In this case, the dual mode digital variable resistor is implemented so that the microcomputer can increase or decrease the resistance by writing a control value in the resistance control register.
일 실시예에 있어서, 상기 아날로그 디지털 변환기(62)는 송신측 신호선 상의 전압과, 수신측 신호선 상의 전압의 차분을 출력하는 감산기가 물리적으로 단일의 패키지로 집적된 하나의 칩으로 구현될 수 있다. 또다른 실시예에 있어서, 감산기는 별도의 칩으로 구현될 수도 있다. In one embodiment, the analog-to-digital converter 62 may be implemented as a single chip in which a subtractor for outputting a difference between the voltage on the signal line of the transmitting side and the voltage on the signal line of the receiving side is physically integrated into a single package. In another embodiment, the subtractor may be implemented as a separate chip.
마이컴(63)은 상기 제1, 제2 바이어스 저항(61a, 61b)의 저항치 증감을 제어 시 상기 제1, 제2 바이어스 저항(61a, 61b)이 동일한 저항치를 갖도록 동일한 값을 두 저항 제어 레지스터(register)에 기록해 준다. 또한, 마이컴(63)은 차동전압(AD-DOUT)이 소정의 기준 전압 범위 이내라고 판단되면 외부 ＲＳ485 커넥터(64)로 통신준비완료신호(F-FLAG ON)를 출력한다. The microcomputer 63 has two resistance control registers having the same value so that the first and second bias resistors 61a and 61b have the same resistance value when controlling the increase or decrease of the resistance values of the first and second bias resistors 61a and 61b. register). In addition, when it is determined that the differential voltage AD-DOUT is within a predetermined reference voltage range, the microcomputer 63 outputs a communication ready signal F-FLAG ON to the external RS485 connector 64.
일실시예에 있어서, 상기 아날로그 디지털 변환기(62)와 마이컴(63)은 물리적으로 단일의 패키지로 집적된 하나의 칩으로 구현될 수 있다. In one embodiment, the analog to digital converter 62 and the microcomputer 63 may be implemented as a single chip physically integrated in a single package.
도 4a 내지 도4d는 본 발명의 일실시예에 따른 회로칩모듈 및 상기 회로칩모듈에 연결되는 신호선을 도시한다. 4A to 4D illustrate a circuit chip module and a signal line connected to the circuit chip module according to an embodiment of the present invention.
도 4a는 본 발명의 일실시예에 따른 외부 ＲＳ485 통신회선 커넥터를 도시한 것이다. 상기 ＲＳ485 통신회선 커넥터는 외부 ＲＳ485 통신회선이 접속되는 부분으로서, 제1, 제2 바이어스 저항(도 3의 참조부호 61a, 61b) 신호선(B1-, B1+ , B0-, B0+)과 마이컴(도 3의 참조부호 63)으로부터의 통신제어신호선(F-FLAG)이 연결된다.Figure 4a illustrates an external RS485 communication line connector according to an embodiment of the present invention. The RS485 communication line connector is a portion in which the external connection RS485 communication line, the first and second bias resistors (reference numerals 61a, 61b in Fig. 3) the signal line (B1 -, + B1, B0 -, a communication control line (F-FLAG) from + B0) and a microcomputer (reference numeral 63 in FIG. 3) is connected.
도 4b는 본 발명의 일실시예에 따른 아날로그 디지털 변환기(ADC) 칩모듈을 도시한 것이다. 상기 아날로그 디지털 변환기(ADC) 칩모듈은 송신측 신호선(a) 및 수신측 신호선(b) 양단 사이의 전압을 디지털처리해 주는 것으로서, 일 실시예에 있어서, 맥심사(MAXIMTM)에서 판매하고 있는 MAX148 칩모듈로 구현될 수 있다. 상기 MAX148 칩모듈은 송신측 신호선 상의 전압과, 수신측 신호선 상의 전압의 차분을 출력하는 감산기와, 상기 감산기의 출력을 디지털 변환하는 차동변환모드의 아날로그/디지털 변환기이다. 상기 MAX148 칩모듈은 1번 핀(CH0)과 2번 핀(CH1)에 접속된 각 제1, 제2 바이어스 저항 신호선(B1+, B0-)으로부터 아날로그 전압을 읽어들여 송신측 신호선(a) 및 수신측 신호선(b) 양단 사이의 차동 전압을 디지털로 변환하여 15번 핀(DOUT)를 통해 출력한다. 일 실시예에 있어서, 상기 MAX148 칩모듈은 입력전압을 아날로그 최고기준전압(F RFF ) 및 최소기준전압(Z RFF )과 비교하여 10비트의 디지털 수치로 변환하여 출력할 수 있다. 즉, 최고기준전압(F RFF )이 5V이고 최소기준전압(Z RFF )이 0V일때, 예를들어 입력값이 5V이면 디지털값 1111111111(헥사값 0 ×FF)이 출력되고, 입력이 0V일때 0000000000(헥사값 0 ×00)이 출력되고, 입력이 2.5V일때 1000000000(헥사값 0 ×80)이 출력된다.4B illustrates an analog-to-digital converter (ADC) chip module according to an embodiment of the present invention. The analog-to-digital converter (ADC) chip module digitally processes the voltage between the transmitting signal line (a) and the receiving signal line (b), in one embodiment, MAX148 sold by MAXIM TM It may be implemented as a chip module. The MAX148 chip module is a subtractor for outputting a difference between the voltage on the signal line of the transmitting side and the voltage on the signal line of the receiving side, and an analog / digital converter in a differential conversion mode for digitally converting the output of the subtractor. The MAX148 chip module reads an analog voltage from each of the first and second bias resistor signal lines B1 + and B0 - connected to pin 1 (CH0) and pin 2 (CH1), and transmits the signal line (a) and The differential voltage between both ends of signal line (b) on the receiving side is converted to digital and output through pin 15 (DOUT). In example embodiments, the MAX148 chip module may convert an input voltage into a 10-bit digital value by comparing the input voltage with an analog highest reference voltage (F RFF ) and a minimum reference voltage (Z RFF ). That is, when the maximum reference voltage (F RFF ) is 5V and the minimum reference voltage (Z RFF ) is 0V, for example, if the input value is 5V, the digital value 1111111111 (hexagon value 0 × FF) is output and when the input is 0V, 0000000000 (Hexagon value 0x00) is output, and when the input is 2.5V, 1000000000 (hexagon value 0x80) is output.
도 4c는 본 발명의 일실시예에 따른 제어 칩모듈을 도시한 것이다. 상기 제어 칩모듈은 아날로그 디지털 변환기(ADC) 칩모듈로부터 입력되는 제1, 제2 바이어스 저항 접점 양단 사이의 전압이 기준전압, 바람직하게는, 200㎷를 유지할 수 있도록 상기 제1, 제2 바이어스 저항의 저항치를 컨트롤하는 것으로서, 일 실시예에 있어서, AT89C4051 칩모듈로 구현될 수 있다. 상기 AT89C4051 칩모듈은 11번 핀(P3.7)에 접속된 신호선(AD-DOUT)으로부터 아날로그 디지털 변환기(ADC) 칩모듈로부터 입력되는 차동 전압을 입력받고, 이를 기준 전압 범위와 비교한다. 비교결과 AT89C4051 칩모듈은 제1, 제2 바이어스 저항 접점 양단 사이의 전압이 기준 전압 범위 이내보다 상대적으로 크면 19번 핀(P1.7)에 연결된 제1, 제2 바이어스 저항 제어신호선(PO-/RST)을 통해 저항치 증가 신호를 출력하고, 반대로 기준 전압 범위 이내보다 상대적으로 작으면 상기 제1, 제2 바이어스 저항 제어신호선(PO-/RST)을 통해 저항치 감소 신호를 출력한다. Figure 4c shows a control chip module according to an embodiment of the present invention. The control chip module may include the first and second bias resistors such that a voltage between both ends of the first and second bias resistor contacts input from the analog-to-digital converter (ADC) chip module is maintained at a reference voltage, preferably 200 mA. As to control the resistance value of, in one embodiment, it may be implemented by the AT89C4051 chip module. The AT89C4051 chip module receives a differential voltage input from an analog-to-digital converter (ADC) chip module from a signal line AD-DOUT connected to pin 11 (P3.7) and compares it with a reference voltage range. The AT89C4051 chip module compares the first and second bias resistor control signal lines (PO− /) connected to pin 19 (P1.7) if the voltage between the first and second bias resistor contacts is relatively greater than the reference voltage range. The resistance increase signal is output through RST, and if the resistance increase signal is relatively smaller than the reference voltage range, the resistance decrease signal is output through the first and second bias resistor control signal lines PO- / RST.
한편, 상기 AT89C4051 칩모듈은 아날로그 디지털 변환기(ADC) 칩모듈로부터 입력되는 차동 전압이 기준 전압 범위 이내라고 판단되면 16번 핀(P1.4)에 연결된 통신 제어신호선(F-FLAG)을 통해 통신준비완료신호(F-FLAG ON)를 출력한다. On the other hand, if the AT89C4051 chip module determines that the differential voltage input from the analog-to-digital converter (ADC) chip module is within the reference voltage range, the AT89C4051 chip module prepares for communication through the communication control signal line (F-FLAG) connected to pin 16 (P1.4). Output the completion signal (F-FLAG ON).
도 4d는 본 발명의 일실시예에 따른 디지털 가변저항 칩모듈을 도시한 것이다. 상기 디지털 가변저항 칩모듈은 제어 칩모듈이 저항 제어 레이입력되는 저항치 증감 제어신호를 입력받아 저항치를 가변하는 것으로서, 일 실시예에 있어서 DS1267 칩모듈로 구현될 수 있다. 상기 DS1267 칩모듈은 0∼10㏀ 사이의 값을 256단계로 즉, 1단계마다 390Ω씩 증가하도록 설정될 수 있는 듀얼모드 가변저항기이다.4D illustrates a digital variable resistance chip module according to an embodiment of the present invention. The digital variable resistor chip module receives a resistance increase / decrease control signal input by a control chip module to change a resistance value, and may be implemented as a DS1267 chip module in one embodiment. The DS1267 chip module is a dual mode variable resistor that can be set to increase the value between 0 and 10 Hz in 256 steps, that is, by 390 Hz for each step.
상기 DS1267 칩모듈은 2번 핀(H1)과 2번 핀(W1)에 연결된 제1 바이어스 저항 신호선(B1-, B1+)과 11번 핀(H0)과 12번 핀(W0)에 연결된 제2 바이어스 저항 신호선(B0-, B0+)을 통해 외부 ＲＳ485 커넥터(63)에 접속된다. 또한, DS1267 칩모듈은 5번 핀(H1)에 연결된 바이어스 저항 제어신호선(PO-/RST)을 통해 제어 칩모듈로부터 저항치 증감신호를 입력받는다.The DS1267 chip module comprises a first bias resistor connected to the signal pin 2 (H1) and second pin (W1) (B1 -, + B1) and the second bias resistor signal (B0 connected to the pin 11 (H0) and pin 12 (W0) - through, B0 +) is connected to an external RS485 connector 63. In addition, the DS1267 chip module receives a resistance increase / decrease signal from the control chip module through a bias resistor control signal line (PO- / RST) connected to pin 5 (H1).
상기와 같이 구성된 ＲＳ485 통신회선에 연결된 바이어스 저항 조절장치를 채용한 ＲＳ485 네트워크 통신 시스템은 송신측과 수신측 신호선 간의 전압을 바람직한 기준전압으로 안정적으로 유지할 수 있는 것이다. The RS485 network communication system employing the bias resistance adjusting device connected to the RS485 communication line configured as described above is capable of stably maintaining the voltage between the transmitting side and the receiving side signal line at a desirable reference voltage.
상술한 바와 같이 본 발명에 따르면, 송신측과 수신측 신호선 간의 전압을 피드백하여 ＲＳ485 네트워크 통신 시스템에 적합한 바이어스 저항을 자동적으로 조절함으로서 송신측과 수신측 신호선 간의 안정적인 통신 전압을 유지시킬 수 있는 유용한 효과가 있다. As described above, according to the present invention, a useful effect of maintaining a stable communication voltage between the transmitting side and the receiving side signal line by automatically feeding back the voltage between the transmitting side and the receiving side signal line and automatically adjusting the bias resistor suitable for the RS485 network communication system. There is.
본 발명은 첨부된 도면을 참조하여 바람직한 실시예를 중심으로 기술되었지만 당업자라면 이러한 기재로부터 본 발명의 범주를 벗어남이 없이 많은 다양한 자명한 변형이 가능하다라는 것은 명백하다. 따라서, 이러한 많은 변형예들을 포함하도록 기술된 특허청구범위에 의해서 해석되어져야 할 것이다.Although the present invention has been described with reference to the accompanying drawings, it will be apparent to those skilled in the art that many various obvious modifications are possible without departing from the scope of the invention from this description. Therefore, it should be interpreted by the claims described to include many such variations.
도 1은 종래 일실시예에 따른 네트워크 통신 시스템을 개략적으로 도시한다.1 schematically illustrates a network communication system according to a conventional embodiment.
도 2a는 종래 일실시예에 따른 ＲＳ485 통신회선 결선도이다.Figure 2a is a connection diagram of the RS485 communication line according to the conventional embodiment.
도 2b는 종래 또다른 실시예에 따른 ＲＳ485 통신회선 결선도이다.Figure 2b is an RS485 communication line connection diagram according to another conventional embodiment.
도 3은 본 발명의 일실시예에 따른 ＲＳ485 통신회선에 연결된 바이어스 저항 조절장치의 개략적인 회로도이다.3 is a schematic circuit diagram of a bias resistance control device connected to an RS485 communication line according to an embodiment of the present invention.
도 4a 내지 도4d는 본 발명의 일실시예에 따른 회로칩모듈 및 상기 회로칩모듈에 연결되는 신호선을 도시한다.4A to 4D illustrate a circuit chip module and a signal line connected to the circuit chip module according to an embodiment of the present invention.
<도면부호의 간단한 설명><Brief Description of Drawings>
61a, 61b:제1, 제2 바이어스 저항61a and 61b: first and second bias resistors
62:아날로그 디지털 변환기(ADC)62: analog-to-digital converter (ADC)
63:마이컴63: microcomputer
64:외부 ＲＳ485 커넥터64: External RS485 connector
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0085557A KR100515094B1 (en) | 2003-11-28 | 2003-11-28 | Apparatus for controlling bias resistor to be joined RS485 communication circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0085557A KR100515094B1 (en) | 2003-11-28 | 2003-11-28 | Apparatus for controlling bias resistor to be joined RS485 communication circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050051886A KR20050051886A (en) | 2005-06-02 |
| KR100515094B1 true KR100515094B1 (en) | 2005-09-16 |
Family
ID=37248041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0085557A KR100515094B1 (en) | 2003-11-28 | 2003-11-28 | Apparatus for controlling bias resistor to be joined RS485 communication circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100515094B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWM595240U (en) * | 2019-12-10 | 2020-05-11 | 精拓科技股份有限公司 | Automatic detecting device |
-
2003
- 2003-11-28 KR KR10-2003-0085557A patent/KR100515094B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050051886A (en) | 2005-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6906618B2 (en) | Method and system for bidirectional data and power transmission | |
| AU2014212834B2 (en) | Programmable interface circuit for coupling field devices to process controllers | |
| KR100792876B1 (en) | Method and system for controlling and monitoring an array of point-of-load regulators | |
| JP3343685B2 (en) | Semiconductor circuit for electronic unit | |
| KR100986411B1 (en) | Method and system for controlling and monitoring an array of point-of-load regulators | |
| EP3149601B1 (en) | Systems for setting the address of a module | |
| EP0546855A1 (en) | Multi-mode input/output circuit and module, and process control system using same | |
| US6411912B1 (en) | Voltage level bus translator and safety interlock system for battery modules | |
| US20050200344A1 (en) | System and method for controlling a point-of-load regulator | |
| EP1177484B1 (en) | Process transmitter having a step-up converter for powering analog components | |
| US5757265A (en) | Multiple-cable field bus system | |
| US11548456B2 (en) | Can circuit structure and vehicle diagnostic device including the same | |
| KR100515094B1 (en) | Apparatus for controlling bias resistor to be joined RS485 communication circuit | |
| US6674762B2 (en) | System for the transmission of data | |
| US8145812B1 (en) | Line driving and receiving system | |
| KR20130094353A (en) | Transmission network having an optical receiver that utilizes dual power pins and a single status pin to lower power consumption, lower manufacturing cost, and increase transmission efficiency and transmitter circuit | |
| KR102467224B1 (en) | Electronic Device for Vehicle, Method of Determining Internal Resistance, and Vehicle including the same | |
| US5663660A (en) | Device for matching a line interface of a station linked to a multiplexed-information transmission network | |
| US20100007208A1 (en) | Electronic device and method for supplying operating voltage to field devices | |
| CN112666489A (en) | Early warning system for Mbus master station circuit | |
| JP5061587B2 (en) | Semiconductor integrated circuit | |
| KR101817639B1 (en) | Fault tolerant control apparatus and vehicle having the same | |
| KR200325286Y1 (en) | Analogue transmitter module | |
| CN210402697U (en) | Communication circuit | |
| Schönfelder | Interface |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110831 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |