KR100508952B1 - Driving apparatus of plasma display panel and driving method thereof - Google Patents

Driving apparatus of plasma display panel and driving method thereof Download PDF

Info

Publication number
KR100508952B1
KR100508952B1 KR1020040025771A KR20040025771A KR100508952B1 KR 100508952 B1 KR100508952 B1 KR 100508952B1 KR 1020040025771 A KR1020040025771 A KR 1020040025771A KR 20040025771 A KR20040025771 A KR 20040025771A KR 100508952 B1 KR100508952 B1 KR 100508952B1
Authority
KR
South Korea
Prior art keywords
electrode
voltage
switch
electrically connected
electrodes
Prior art date
Application number
KR1020040025771A
Other languages
Korean (ko)
Inventor
양진호
김진성
채승훈
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040025771A priority Critical patent/KR100508952B1/en
Application granted granted Critical
Publication of KR100508952B1 publication Critical patent/KR100508952B1/en

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202Addressing of scan or signal lines
    • G09G2310/0216Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0289Details of voltage level shifters arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/028Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Abstract

본 발명은 플라즈마 디스플레이 패널의 구동 장치에 관한 것이다. 두 전극간에 형성되는 용량성부하를 그대로 전력회수회로에서 사용함에 있어 두 전극간의 전압차가 존재하는 경우에만 양자간에 전력회수동작이 발생한다. 여기서, 두 전극간의 전력회수동작을 수행하기 이전에 두 전극간의 전압차를 발생시키기 위해서 인덕터와 공진을 수행하도록 하는 회로를 연결한다. 또한, 두 전극간의 전력회수동작을 수행한 후 두 전극간에 전압차를 동일하게 만들어주는 경우에도 상기 회로를 통한 공진을 이용한다. 즉, 패널의 용량성 부하를 그대로 이용하여 전력회수 동작을 수행하는 전력회수회로에서 두 전극의 전압을 동일한 전압레벨에서 다른 전압레벨 및 다른 전압레벨에서 동일한 전압레벨로 변환시키는 경우, 전력회수 동작을 이용함으로써 소비전력을 더욱 줄일 수 있다. The present invention relates to a driving apparatus of a plasma display panel. When the capacitive load formed between the two electrodes is used in the power recovery circuit as it is, the power recovery operation occurs only when there is a voltage difference between the two electrodes. Here, a circuit for performing resonance with the inductor is connected to generate a voltage difference between the two electrodes before performing the power recovery operation between the two electrodes. In addition, when performing the power recovery operation between the two electrodes to make the voltage difference between the two electrodes to use the resonance through the circuit. That is, in the power recovery circuit which performs the power recovery operation by using the capacitive load of the panel as it is, when the voltages of the two electrodes are converted from the same voltage level to the other voltage level and the same voltage level at the same voltage level, The power consumption can be further reduced.

Description

플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법{DRIVING APPARATUS OF PLASMA DISPLAY PANEL AND DRIVING METHOD THEREOF}A driving device of a plasma display panel and a driving method thereof {DRIVING APPARATUS OF PLASMA DISPLAY PANEL AND DRIVING METHOD THEREOF}

본 발명은 플라즈마 디스플레이 패널(plasma display panel, PDP)의 구동 장치에 관한 것으로서, 특히 전력회수회로를 포함하는 플라즈마 디스플레이 패널의 구동 장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving device of a plasma display panel (PDP), and more particularly to a driving device of a plasma display panel including a power recovery circuit.

최근 액정 표시 장치(liquid crystal display, LCD), 전계 방출 표시 장치(field emission display, FED), 플라즈마 디스플레이 패널 등의 평면 표시 장치가 활발히 개발되고 있다. 이들 평면 표시 장치 중에서 플라즈마 디스플레이 패널은 다른 평면 표시 장치에 비해 휘도 및 발광효율이 높으며 시야각이 넓다는 장점이 있다. 따라서, 플라즈마 디스플레이 패널이 40인치 이상의 대형 표시 장치에서 종래의 음극선관(cathode ray tube, CRT)을 대체할 표시 장치로서 각광받고 있다. Recently, flat display devices such as a liquid crystal display (LCD), a field emission display (FED), and a plasma display panel have been actively developed. Among these flat panel display devices, the plasma display panel has advantages of higher luminance and luminous efficiency and wider viewing angle than other flat panel display devices. Therefore, the plasma display panel is in the spotlight as a display device to replace a conventional cathode ray tube (CRT) in a large display device of 40 inches or more.

플라즈마 디스플레이 패널은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소가 매트릭스 형태로 배열되어 있다. 이러한 플라즈마 디스플레이 패널은 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형과 교류형으로 구분된다. A plasma display panel is a flat panel display device that displays characters or images using plasma generated by gas discharge, and tens to millions or more of pixels are arranged in a matrix form according to their size. The plasma display panel is classified into a direct current type and an alternating current type according to a shape of a driving voltage waveform applied and a structure of a discharge cell.

직류형 플라즈마 디스플레이 패널은 전극이 방전 공간이 절연되지 않은 채 노출되어 있어서 전압이 인가되는 동안 전류가 방전 공간에 그대로 흐르게 되며, 이를 위해 전류 제한을 위한 저항을 만들어 주어야 하는 단점이 있다. 반면 교류형 플라즈마 디스플레이 패널에서는 전극을 유전체층이 덮고 있어 자연스러운 캐패시턴스 성분의 형성으로 전류가 제한되며 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다. In the DC plasma display panel, the electrode is exposed without the discharge space insulated, so that the current flows in the discharge space while the voltage is applied, and there is a disadvantage in that a resistance for current limitation must be made. On the other hand, in the AC plasma display panel, since the electrode covers the dielectric layer, the current is limited by the formation of a natural capacitance component, and the electrode is protected from the impact of ions during discharge.

도 1은 일반적인 플라즈마 디스플레이 패널의 일부 사시도이며, 도 2는 일반적인 플라즈마 디스플레이 패널의 전극 배열도를 나타낸다. 1 is a partial perspective view of a general plasma display panel, and FIG. 2 is a diagram showing an arrangement of electrodes of a general plasma display panel.

도 1에 나타낸 바와 같이, 플라즈마 디스플레이 패널은 서로 마주보며 떨어져 있는 두 개의 유리 기판(1, 6)을 포함한다. 유리 기판(1) 위에는 주사 전극(4)과 유지 전극(5)이 쌍을 이루어 평행하게 형성되어 있으며, 주사 전극(4)과 유지 전극(5)은 유전체층(2) 및 보호막(3)으로 덮여 있다. 유리 기판(6) 위에는 복수의 어드레스 전극(8)이 형성되어 있으며, 어드레스 전극(8)은 절연체층(7)으로 덮여 있다. 어드레스 전극(8) 사이에 있는 절연체층(7) 위에는 어드레스 전극(8)과 격벽(9)이 형성되어 있다. 또한 절연체층(7)의 표면 및 격벽(9)의 양측면에 형광체(10)가 형성되어 있다. 유리 기판(1, 6)은 주사 전극(4)과 어드레스 전극(8) 및 유지 전극(5)과 어드레스 전극(8)이 직교하도록 방전 공간(11)을 사이에 두고 대향하여 배치되어 있다. 어드레스 전극(8)과, 쌍을 이루는 주사 전극(4)과 유지 전극(5)과의 교차부에 있는 방전 공간(11)이 방전 셀(12)을 형성한다. As shown in FIG. 1, the plasma display panel includes two glass substrates 1 and 6 facing each other apart. On the glass substrate 1, the scan electrode 4 and the sustain electrode 5 are formed in pairs and in parallel, and the scan electrode 4 and the sustain electrode 5 are covered with the dielectric layer 2 and the protective film 3. have. A plurality of address electrodes 8 are formed on the glass substrate 6, and the address electrodes 8 are covered with the insulator layer 7. The address electrode 8 and the partition 9 are formed on the insulator layer 7 between the address electrodes 8. In addition, the phosphor 10 is formed on the surface of the insulator layer 7 and on both sides of the partition wall 9. The glass substrates 1 and 6 are disposed to face each other with the discharge space 11 therebetween so that the scan electrode 4, the address electrode 8, the sustain electrode 5, and the address electrode 8 are orthogonal to each other. The discharge space 11 at the intersection of the address electrode 8 and the paired scan electrode 4 and the sustain electrode 5 forms a discharge cell 12.

그리고 도 2에 나타낸 바와 같이, 플라즈마 디스플레이 패널의 전극은 n×m의 매트릭스 구조를 가지고 있다. 열 방향으로는 어드레스 전극(A1-Am)이 배열되어 있고 행 방향으로는 n행의 주사 전극(Y1-Yn) 및 유지 전극(X1-Xn )이 쌍으로 배열되어 있다.As shown in FIG. 2, the electrode of the plasma display panel has a matrix structure of n × m. In the column direction, address electrodes A 1 -A m are arranged, and in the row direction, n rows of scan electrodes Y 1 -Y n and sustain electrodes X 1 -X n are arranged in pairs.

일반적으로 이러한 교류형 플라즈마 디스플레이 패널의 구동 방법은 시각적인 동작 변화로 표현하면 리셋 기간, 어드레스 기간, 유지 기간, 소거 기간으로 이루어진다. In general, the driving method of the AC plasma display panel includes a reset period, an address period, a sustain period, and an erase period.

리셋 기간은 셀에 어드레싱 동작이 원활히 수행되도록 하기 위해 각 셀의 상태를 초기화시키는 기간이며, 어드레스 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하기 위하여 켜지는 셀(어드레싱된 셀)에 어드레스 전압을 인가하여 벽전하를 쌓아두는 동작을 수행하는 기간이다. 유지 기간은 유지방전 전압 펄스를 인가하여 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이며, 소거 기간은 셀의 벽전하를 감소시켜 유지 방전을 종료시키는 기간이다.  The reset period is a period for initializing the state of each cell in order to smoothly perform an addressing operation on the cell. The address period is an address voltage for a cell (addressed cell) that is turned on to select a cell that is turned on and a cell that is not turned on. It is a period of time to perform the operation of accumulating wall charge by applying a. The sustain period is a period in which discharge for actually displaying an image is performed on the addressed cell by applying a sustain discharge voltage pulse, and the erase period is a period in which the wall discharge of the cell is reduced to end the sustain discharge.

이때, 주사 전극과 유지 전극 사이, 어드레스 전극이 형성된 면과 주사 및 유지 전극이 형성된 면 사이의 방전 공간 등은 용량성 부하(이하 패널 커패시터 라함)로 작용하기 때문에 패널에는 커패시턴스가 존재하게 된다. 이러한 패널 커패시터로 인하여 유지 기간에서 유지 방전을 위한 파형을 인가하기 위해서는 방전을 위한 전력 이외에 무효 전력이 필요하다. 이러한 무효 전력을 회수하여 재 사용하는 회로를 전력회수회로(또는 유지 방전 회로)라고 한다. At this time, since the discharge space between the scan electrode and the sustain electrode, the surface on which the address electrode is formed, and the surface on which the scan and sustain electrode are formed serves as a capacitive load (hereinafter referred to as a panel capacitor), capacitance exists in the panel. Due to such a panel capacitor, in order to apply a waveform for sustain discharge in a sustain period, reactive power is required in addition to the power for discharge. A circuit for recovering and reusing such reactive power is called a power recovery circuit (or sustain discharge circuit).

기존에 공개된 전력회수회로로는 직렬 LC 공진형(L.F. Weber에 의해 제안됨. 미국 특허번호 5,081,400), 병렬 LC 공진형(미국 특허번호 5,670,974), 직렬 LCLC 공진형(미국 특허번호6,072,447), 직렬 CLC 공진형(한국 특허번호 227,300; 미국 특허번호 6,538,627) 등 다수가 존재한다. 이중에서 직렬 LC 공진형은 유지방전 전압의 중간레벨을 제공하는데 별도의 커패시터를 이용하나, 직렬 LC 공전형을 제외한 나머지 3가지 방식은 외부 커패시터 없이 패널의 용량성 부하인 패널 커패시터를 그대로 사용한다는 점이다. Previously disclosed power recovery circuits are proposed by a series LC resonant type (LF Weber, US Patent No. 5,081,400), parallel LC resonant type (US Patent No. 5,670,974), series LCLC resonant type (US Patent No. 6,072,447), series There are many such as CLC resonant type (Korean Patent No. 227,300; US Patent No. 6,538,627). Among them, the series LC resonant type uses a separate capacitor to provide the middle level of the sustain discharge voltage, but the three methods except the series LC resonant type use the panel capacitor which is the capacitive load of the panel without an external capacitor. to be.

도 3은 종래의 병렬 LC 공진형을 적용한 경우 주사 전극(Y1-Yn)과 유지 전극(X1-Xn)의 전력회수회로(30)와의 연결관계를 나타내는 도면이다. 전력회수는 주로 유지 기간에서 유지 전극과 주사 전극간에 인가되는 유지 방전 펄스와 관계되므로 도 3에서는 편의상 전극을 유지 전극과 주사 전극만을 나타내었다. 도 3에 나타낸 바와 같이 주사 전극(Y1-Yn) 및 유지 전극(X1-Xn)은 각각 통합되어 제어되는 전력회수회로(30)를 포함한다. 또한, 상기 전력회수회로(30)는 주사 전극(Y1-Yn)에 유지 방전 전압을 스위칭하는 스위치들로 구성된 유지 방전부(32), 인덕터(코일)와 스위치 및 다이오드로 구성된 전력회수부(34), 유지 전극(X1-Xn)을 유지 방전 전압을 스위칭하는 스위치들로 구성된 유지 방전부(36)를 포함한다. 3 is a diagram illustrating a connection relationship between the scan electrodes Y1-Yn and the sustain electrodes X1-Xn between the power recovery circuit 30 when the conventional parallel LC resonance type is applied. Since the power recovery is mainly related to the sustain discharge pulse applied between the sustain electrode and the scan electrode in the sustain period, only the sustain electrode and the scan electrode are shown in FIG. 3 for convenience. As shown in FIG. 3, the scan electrodes Y1-Yn and the sustain electrodes X1-Xn each include an integrated power control circuit 30. In addition, the power recovery circuit 30 includes a sustain discharge unit 32 including switches for switching sustain discharge voltages to scan electrodes Y1-Yn, and a power recovery unit 34 including an inductor (coil), a switch, and a diode. ), A sustain discharge section 36 composed of switches for switching the sustain electrodes X1 to Xn.

도 4는 종래의 직렬 CLC 공진형을 적용한 경우 주사 전극(Y1-Yn)과 유지 전극(X1-Xn)의 전력회수회로(40, 40')와의 연결관계를 나타내는 도면이다. 도 4에 나타낸 바와 같이 주사 전극(Y1-Yn)과 유지 전극(X1-Xn)은 각각 홀수(odd)라인의 전극들(VO1, VO2) 및 짝수(even)라인의 전극들(VE1, VE2)에 접속되어 있다. 이때, 제1 전력회수회로(40)는 VO1전극에 유지 방전 전압을 스위칭하는 스위치들로 구성된 유지 방전부(42), 인덕터(코일)와 스위치 및 다이오드로 구성된 전력회수부(44), VE1 전극에 유지 방전 전압을 스위칭하는 스위치들로 구성된 유지 방전부(46)를 포함한다. 또한, 제2 전력회수회로(40')도 제1 전력회수회로(40)에 대응하는 구성요소(42', 44', 46')를 포함한다. 4 is a diagram showing a connection relationship between the power recovery circuits 40 and 40 'of the scan electrodes Y1 to Yn and the sustain electrodes X1 to Xn when the conventional series CLC resonance type is applied. As shown in FIG. 4, the scan electrodes Y1-Yn and the sustain electrodes X1-Xn are electrodes VO1 and VO2 of odd lines and electrodes VE1 and VE2 of even lines, respectively. Is connected to. In this case, the first power recovery circuit 40 includes a sustain discharge unit 42 composed of switches for switching the sustain discharge voltage to the VO1 electrode, a power recovery unit 44 composed of an inductor (coil), a switch, and a diode, and a VE1 electrode. And a sustain discharge section 46 composed of switches for switching the sustain discharge voltage. The second power recovery circuit 40 'also includes components 42', 44 ', 46' corresponding to the first power recovery circuit 40.

직렬 LCLC 공진형의 경우는 도 4에 나타낸 주사 전극(Y1-Yn)의 VE1 전극과 유지 전극(X-Xn)의 VE2 전극의 위치를 바꾼 형태를 가진다. In the case of the series LCLC resonant type, the positions of the VE1 electrodes of the scan electrodes Y1-Yn and the VE2 electrodes of the sustain electrodes X-Xn shown in FIG. 4 are changed.

여기서, 도 3 및 도 4에서 볼 수 있듯이 병렬 LC 공진형, 직렬 CLC 공진형 및 직렬 LCLC 공진형의 전력회수회로는 모두 두 개의 유지 방전부와 한 개의 전력회수부를 포함하며, 회로를 하나의 독립적인 묶음으로 사용함을 알 수 있다. 3 and 4, the power recovery circuits of the parallel LC resonant type, the series CLC resonant type, and the series LCLC resonant type each include two sustain discharge parts and one power recovery part, and the circuit is one independent. It can be used as a bundle of phosphorus.

도 5는 종래의 방식중 직렬 CLC 공진형의 경우 전력회수회로를 간략하게 나타내는 도면이다. 즉, 도 5는 도 4에 나타낸 전력회수회로 중 주사 전극(Y1-Yn)의 전력회수회로(40)를 나타내는 도면이다. 이때, 도 5의 전력회수회로는 유지 전극(X1-Xn)의 전력회수회로에도 동일하게 적용할 수 있다. 5 is a view briefly showing a power recovery circuit in the case of a series CLC resonant type of the conventional method. That is, FIG. 5 is a diagram showing the power recovery circuit 40 of the scan electrodes Y1-Yn among the power recovery circuits shown in FIG. In this case, the power recovery circuit of FIG. 5 may be similarly applied to the power recovery circuit of the sustain electrodes X1 to Xn.

도 5에 나타낸 바와 같이 종래의 전력회수회로는 두 개의 유지 방전부(42, 46)와 하나의 전력회수부(44)를 포함한다. As shown in FIG. 5, the conventional power recovery circuit includes two sustain discharge parts 42 and 46 and one power recovery part 44.

두 개의 유지 방전부(42, 46)는 VA와 VB 전원(여기서, VB<VA 이고, VA-VB = 유지 방전 전압 임)간에 스위칭하는 스위치들(SW1 내지 SW4)을 포함하며, 스위치 SW1과 SW2는 각각 VO1 전극에 전압 VA과 전압 VB를 인가하는데 사용되고 스위치 SW3과 SW4는 각각 VE1 전극에 전압 VA과 전압 VB를 인가하는데 사용된다.The two sustain discharge parts 42 and 46 include switches SW1 to SW4 for switching between VA and VB power sources, where VB <VA and VA-VB = sustain discharge voltage, and the switches SW1 and SW2. Are used to apply voltage VA and voltage VB to the VO1 electrode, and switches SW3 and SW4 are used to apply voltage VA and voltage VB to the VE1 electrode, respectively.

전력회수부(44)는 VO1 전극과 VE1 전극간에 연결되는 인덕터(L), 인덕터(L)를 통해 흐르는 전류(IL)의 양(+)의 방향을 제어하는 다이오드(D1) 및 스위치(SW5), 전류(IL)의 음(-)의 방향을 제어하는 다이오드(D2) 및 스위치(SW6)를 포함한다. 또한, 전력회수부(44)는 인덕터(L)와 다이오드(D1, D2)의 접점의 전압(VL)을 클램핑하는 클램핑부(44a)를 포함하는데, 스위치(SW5) 및 다이오드(D1)가 동작한 후 전압(VL)이 VA이상으로 넘지 않도록 하는 다이오드(D3)와, 스위치(SW6)와 다이오드(D2)가 동작한 후 전압(VL)이 VB이하로 떨어지지 않도록 하는 다이오드(D4)를 포함한다. 여기서, VO1 전극은 VO2 전극과 패널 커패시터를 형성하며 VE1 전극은 VE2 전극과 패널 커패시터를 형성한다. The power recovery unit 44 includes an inductor L connected between the VO1 electrode and the VE1 electrode, a diode D1 and a switch SW5 for controlling the positive direction of the current IL flowing through the inductor L. And a diode D2 and a switch SW6 for controlling the negative direction of the current IL. In addition, the power recovery unit 44 includes a clamping unit 44a for clamping the voltage VL of the contact point of the inductor L and the diodes D1 and D2, and the switch SW5 and the diode D1 operate. And a diode D3 for preventing the voltage VL from exceeding VA, and a diode D4 for preventing the voltage VL from dropping below VB after the switch SW6 and the diode D2 operate. . Here, the VO1 electrode forms a panel capacitor with the VO2 electrode, and the VE1 electrode forms a panel capacitor with the VE2 electrode.

그리고, 상기 도 5에 나타낸 전력회수회로(40)는 두 전극(VO1, VE1)사이에서만 전력회수를 할 수 있는 전력회수부(44)로 구성되어 있는 특징이 있다. 즉, VO1 전극과 VE1 전극 사이에 LC 공진에 의해 전력회수 동작이 수행된다. 따라서, VO1 전극의 전압과 VE1 전극의 전압이 같도록 만드는 경우나 같은 전위 상태에서 서로 다른 전위로 만드는 경우에는 전류회수가 불가능한 문제점이 있다. 즉, 도 5와 같은 종래의 전력회수회로는 항상 VO1 전극의 전압과 VE1 전극의 전압이 다른 경우에 양자간에 전력회수가 가능한 문제점이 있다. 이는 파형 설계에 있어서 매우 심각한 문제점이다. 가령 어드레스 기간 후의 VO1 전극과 VE1 전극은 동일한 전위를 가진다면, 유지 기간에서 전력회수를 위해서는 어느 하나의 전극에 하드 스위칭을 통해 전압을 인가해야 한다. 하드 스위칭의 의한 전압의 급격한 변화는 전력이 소비될 뿐만아니라 노이즈의 증가를 피할 수 없다. In addition, the power recovery circuit 40 shown in FIG. 5 is characterized in that the power recovery unit 44 capable of power recovery only between the two electrodes (VO1, VE1). That is, the power recovery operation is performed by LC resonance between the VO1 electrode and the VE1 electrode. Therefore, when the voltage of the VO1 electrode is equal to the voltage of the VE1 electrode, or when the voltage is different from the same potential state, current recovery is impossible. That is, the conventional power recovery circuit as shown in FIG. 5 has a problem that power recovery is possible between the two when the voltage of the VO1 electrode and the voltage of the VE1 electrode are different. This is a very serious problem in waveform design. For example, if the VO1 electrode and the VE1 electrode after the address period have the same potential, a voltage must be applied to one of the electrodes through hard switching for power recovery in the sustain period. The sudden change in voltage due to hard switching not only consumes power but also increases noise.

이러한 문제는 도 5에 나타낸 직렬 CLC 공진형 뿐만 아니라 병렬 LC 공진형, 직렬 LCLC 공진형에서도 발생한다. This problem occurs not only in the series CLC resonance type shown in FIG. 5 but also in the parallel LC resonance type and the series LCLC resonance type.

본 발명이 이루고자 하는 기술적 과제는 상기한 종래 기술의 문제점을 해결하기 위한 것으로 소비 전력을 더욱 줄이는 플라즈마 디스플레이 패널의 구동 장치를 제공하기 위한 것이다. SUMMARY OF THE INVENTION The present invention has been made in an effort to solve the above-described problems of the related art, and to provide a driving apparatus of a plasma display panel which further reduces power consumption.

상기한 목적을 달성하기 위한 본 발명의 특징에 따른 플라즈마 디스플레이 패널의 구동 장치는 A driving apparatus of a plasma display panel according to a feature of the present invention for achieving the above object is

다수의 제1 전극 및 제2 전극, 상기 제1 전극 및 제2 전극에 각각 형성되는 제1 및 제2 패널 커패시터를 포함하며, 상기 제1 및 제2 패널 커패시터를 직접 이용하여 상기 제1 전극 및 제2 전극 사이에 충방전 경로를 형성하는 플라즈마 디스플레이 패널의 구동 장치에 있어서, A plurality of first and second electrodes, and first and second panel capacitors formed on the first and second electrodes, respectively, wherein the first electrode and the first and second panel capacitors are directly used. In the driving device of the plasma display panel to form a charge and discharge path between the second electrode,

상기 제1 전극에 제1 단이 전기적으로 연결되는 인덕터;An inductor having a first end electrically connected to the first electrode;

상기 인덕터의 제2 단과 상기 제2 전극의 사이에 전기적으로 연결되어, 상기 제1 전극으로부터 상기 제2 전극으로 충전시키는 경로를 스위칭하는 제1 스위치;A first switch electrically connected between the second end of the inductor and the second electrode to switch a path for charging from the first electrode to the second electrode;

상기 인덕터의 제2 단과 상기 제2 전극의 사이에 전기적으로 연결되어, 상기 제2 전극으로부터 상기 제1 전극으로 충전시키는 경로를 스위칭하는 제2 스위치;A second switch electrically connected between the second end of the inductor and the second electrode to switch a path for charging from the second electrode to the first electrode;

상기 인덕터의 제2 단과 제1 전압을 공급하는 제1 전원사이에 전기적으로 연결되어, 상기 제1 전원으로부터 상기 제1 전극으로 충전시키는 경로를 스위칭하는 제3 스위치를 포함한다. 또한 상기 플라즈마 디스플레이 패널의 구동 장치는 상기 인덕터의 제2 단과 상기 제1 전원사이에 전기적으로 연결되어, 상기 제1 전극을 방전시키는 경로를 스위칭하는 제4 스위치를 더 포함한다. And a third switch electrically connected between a second end of the inductor and a first power supply for supplying a first voltage to switch a path for charging from the first power supply to the first electrode. In addition, the driving apparatus of the plasma display panel further includes a fourth switch electrically connected between the second end of the inductor and the first power source to switch a path for discharging the first electrode.

본 발명의 다른 특징에 따른 플라즈마 디스플레이 패널의 구동 방법은 The driving method of the plasma display panel according to another aspect of the present invention

다수의 제1 전극 및 제2 전극, 상기 제1 전극 및 제2 전극에 각각 형성되는 제1 및 제2 패널 커패시터 및 상기 제1 전극의 제1 단에 제1 단이 전기적으로 연결되는 인덕터를 포함하며, 상기 제1 및 제2 패널 커패시터를 직접 이용하여 상기 제1 전극 및 제2 전극 사이에 충방전 경로를 형성하는 플라즈마 디스플레이 패널의 구동 방법에 있어서, A plurality of first and second electrodes, first and second panel capacitors formed on the first and second electrodes, respectively, and an inductor having a first end electrically connected to the first end of the first electrode. The method of driving a plasma display panel, wherein a charge and discharge path is formed between the first electrode and the second electrode by directly using the first and second panel capacitors.

(a) 상기 인덕터의 제2 단에 전기적으로 연결되는 제1 스위치를 턴온함으로써 상기 제1 전극을 제1 전압으로 상승시키는 단계; (a) raising the first electrode to a first voltage by turning on a first switch electrically connected to the second end of the inductor;

(b) 상기 인덕터의 제2 단과 상기 제2 전극의 사이에 전기적으로 연결되는 제2 스위치를 턴온함으로써, 상기 제1 전극을 상기 제1 전압보다 낮은 제2 전압으로 하강시키며 상기 제2 전극을 상기 제1 전압으로 상승시키는 단계;(b) turning on a second switch electrically connected between the second end of the inductor and the second electrode to lower the first electrode to a second voltage lower than the first voltage and the second electrode to Raising to a first voltage;

(c) 상기 인덕터의 제2 단과 상기 제2 전극의 사이에 전기적으로 연결되는 제3 스위치를 턴온함으로써, 상기 제2 전극을 상기 제2 전압으로 하강시키며 상기 제1 전극을 상기 제1 전압으로 상승시키는 단계를 포함한다. 이때, 상기 플라즈마 디스플레이 패널의 구동 방법은 상기 인덕터의 제2 단에 전기적으로 연결되는 제4 스위치를 턴온함으로써 상기 제1 전극을 상기 제2 전압으로 하강시키는 단계를 더 포함한다. (c) turning on a third switch electrically connected between the second end of the inductor and the second electrode to lower the second electrode to the second voltage and raise the first electrode to the first voltage; It comprises the step of. In this case, the driving method of the plasma display panel further includes the step of lowering the first electrode to the second voltage by turning on a fourth switch electrically connected to the second end of the inductor.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention. Like parts are designated by like reference numerals throughout the specification.

이제 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동 장치에 대하여 도면을 참고로 하여 상세하게 설명한다. Now, a driving apparatus of a plasma display panel according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 6은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널을 나타내는 도면이다. 6 illustrates a plasma display panel according to an exemplary embodiment of the present invention.

도 6에 나타낸 바와 같이, 본 발명의 실시예에 따른 플라즈마 디스플레이 패널은 플라즈마 패널(100), 어드레스 구동부(200), 주사ㆍ유지 구동부(300) 및 제어부(400)를 포함한다.As shown in FIG. 6, the plasma display panel according to the embodiment of the present invention includes a plasma panel 100, an address driver 200, a scan / sustain driver 300, and a controller 400.

플라즈마 패널(100)은 열 방향으로 배열되어 있는 복수의 어드레스 전극(A1-Am), 행 방향으로 나란히 배열되어 있는 복수의 주사 전극(Y1-Yn) 및 복수의 유지 전극(X1-Xn)을 포함한다. 유지 전극(X1-Xn)은 각 주사 전극(Y1-Yn)에 대응해서 형성되며, 일반적으로 서로 공통으로 연결되어 있다.The plasma panel 100 includes a plurality of address electrodes A1-Am arranged in the column direction, a plurality of scan electrodes Y1-Yn arranged in parallel in the row direction, and a plurality of sustain electrodes X1-Xn. do. The sustain electrodes X1-Xn are formed corresponding to the scan electrodes Y1-Yn, and are generally connected to each other in common.

어드레스 구동부(200)는 제어부(400)로부터 어드레스 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가한다. The address driver 200 receives an address drive control signal from the controller 400 and applies a display data signal for selecting a discharge cell to be displayed to each address electrode.

주사ㆍ유지 구동부(300)는 유지 방전 회로를 포함하며, 이 유지 방전회로는 제어부로부터 유진 방전신호를 수신하여 Y전극과 X전극에 유지 펄스 전압을 번갈아 입력한다. 입력된 유지 펄스 전압에 의해 선택된 방전 셀에서 유지 방전이 일어난다.The scan and sustain drive unit 300 includes a sustain discharge circuit, which receives an oil discharge signal from the controller and alternately inputs a sustain pulse voltage to the Y electrode and the X electrode. The sustain discharge occurs in the discharge cell selected by the input sustain pulse voltage.

제어부(400)는 외부로부터 영상 신호를 수신하여 어드레스 구동 신호와 유지 방전 신호를 생성하여 각각 어드레스 구동부(200)와 주사ㆍ유지 구동부(300)에 인가한다. The controller 400 receives an image signal from the outside, generates an address driving signal and a sustain discharge signal, and applies the same to the address driver 200 and the scan and sustain driver 300, respectively.

본 발명의 실시예에 따른 주사·유지 구동부(300)는 무효 전력을 회수하여 재사용하는 회로인 전력회수회로(320)를 포함하는데, 본 발명의 실시예에 따른 전력회수회로(320)를 도 7에 도시하였다. The scan / maintenance driver 300 according to the embodiment of the present invention includes a power recovery circuit 320 which is a circuit for recovering and reusing reactive power. The power recovery circuit 320 according to the embodiment of the present invention is illustrated in FIG. 7. Shown in

도 7은 본 발명의 실시예에 따른 전력회수회로(320)를 나타내는 도면이다. 이때, 도 7은 직렬 CLC 공진형의 전력회수회로이며, 전력회수회로(320)는 주사 전극(Y1-Yn)중 홀수라인의 전극(VO1)과 짝수라인의 전극(V02)이 각각 연결되어 양자간에 전력회수 동작이 수행된다. 그리고, VO1 전극에 접속된 홀 수 라인의 주사 전극들은 VO2 전극에 접속된 홀수 라인의 유지 전극들과 각기 쌍을 이루어 하나의 패널 커패시터를 형성하며, VE1 전극에 접속된 짝수 라인의 주사 전극들은 VE2 전극에 접속된 짝수 라인의 유지 전극들과 각기 쌍을 이루어 하나의 패널 커패시터를 형성한다. 7 is a diagram illustrating a power recovery circuit 320 according to an embodiment of the present invention. 7 is a power recovery circuit of a series CLC resonant type, and the power recovery circuit 320 is connected to electrodes VO1 of odd lines and electrodes V02 of even lines of scan electrodes Y1-Yn, respectively. The power recovery operation is performed. The scan electrodes of odd-numbered lines connected to the VO1 electrodes are paired with the sustain electrodes of odd-numbered lines connected to the VO2 electrodes, respectively, to form a panel capacitor, and the even-numbered scan electrodes connected to the VE1 electrodes are VE2. A pair of capacitors are formed in pairs with the even-numbered sustain electrodes connected to the electrodes to form a panel capacitor.

이하에서는 편의상 주사 전극(Y1-Yn)에서의 전력회수회로(320)에 대해서만 도 7을 참조하여 설명한다. 유지 전극(X1-Xn)에서의 전력회수회로의 구성 및 기본 동작에 있어서는 도 7과 동일하며, 주사 전극(Y1-Yn)과 유지 전극(X1-Xn)간에 유지 방전 전압을 제공하기 위해 스위치들의 타이밍이 다소 변동될 뿐이므로 이하에서는 주사 전극(Y1-Yn)에서의 전력회수회로(320)에 대해서만 설명한다. Hereinafter, for convenience, the power recovery circuit 320 of the scan electrodes Y1-Yn will be described with reference to FIG. 7. The configuration and basic operation of the power recovery circuit at the sustain electrodes X1-Xn are the same as those in FIG. 7, and the switches are provided to provide a sustain discharge voltage between the scan electrodes Y1-Yn and the sustain electrodes X1-Xn. Since the timing only slightly varies, only the power recovery circuit 320 in the scan electrodes Y1-Yn will be described below.

도 7에 나타낸 바와 같이 본 발명의 실시예에 따른 전력회수회로(320)는 어느 정도 전극(VO1 또는 VE1)의 전압이 상승 또는 하강한 상태에서 클램핑(clamping)전원(VA, VB)을 이용하여 최종 전압까지 상승시키는 제1 및 제2 유지 방전부(322, 326), VEI 전극과 VO1전극 사이에 공진하는 전력회수부(324)를 포함한다. As shown in FIG. 7, the power recovery circuit 320 according to an exemplary embodiment of the present invention uses a clamping power source VA or VB in a state in which the voltage of the electrode VO1 or VE1 is increased or decreased to some extent. First and second sustain discharge parts 322 and 326 for raising the final voltage; and a power recovery part 324 resonating between the VEI electrode and the VO1 electrode.

제1 유지 방전부(322)는 전원(VA)과 전원(VB)을 각각 스위칭하는 두 개의 스위치(SW1, SW2)를 포함하며, 두 개의 스위치(SW1, SW2)의 접점과 VO1전극이 연결된다. 한편, 제2 유지 방전부(326)도 전원(VA)과 전원(VB)을 각각 스위칭하는 두 개의 스위치(SW3, SW4)를 포함하며, VE1 전극과 연결된다. 이때, 스위치(SW1, SW3)는 전원(VA)에 연결되며, 스위치(SW2, SW4)는 전원(VB)에 연결된다. 여기서, 전원(VA)과 전원(VB)의 차(VA-VB)는 유지 기간에서 주사 전극에 인가되는 유지 방전 전압(Vs)에 해당하는 값이며, 일반적으로 전원(VA)이 전원(VB)보다 크게 설정한다.  The first sustain discharge unit 322 includes two switches SW1 and SW2 for switching the power supply VA and the power supply VB, respectively, and the contacts of the two switches SW1 and SW2 are connected to the VO1 electrode. . Meanwhile, the second sustain discharge unit 326 also includes two switches SW3 and SW4 for switching the power supply VA and the power supply VB, respectively, and are connected to the VE1 electrode. At this time, the switches SW1 and SW3 are connected to the power supply VA, and the switches SW2 and SW4 are connected to the power supply VB. Here, the difference VA-VB between the power source VA and the power source VB is a value corresponding to the sustain discharge voltage Vs applied to the scan electrode in the sustain period, and in general, the power source VA is the power source VB. Set it larger.

전력 회수부(324)는 인덕터(L), 인덕터(L)를 통해 흐르는 전류(IL)의 양(+)의 방향을 제어하는 다이오드(D1) 및 스위치(SW5), 전류(IL)의 음(-)의 방향을 제어하는 다이오드(D2) 및 스위치(SW6)를 포함한다. 또한, 전력 회수부(324)는 인덕터(L)와 다이오드(D1, D2)의 접점의 전압(VL)을 클램핑하는 클램핑부(324a)를 포함하는데, 스위치(SW5) 및 다이오드(D1)가 동작한 후 전압(VL)이 VA이상으로 넘지 않도록 하는 다이오드(D3), 스위치(SW6)와 다이오드(D2)가 동작한 후 전압(VL)이 VB이하로 떨어지지 않도록 하는 다이오드(D4)를 포함한다. The power recovery unit 324 controls the direction of the positive (+) direction of the current IL flowing through the inductor L and the inductor L and the switch SW5 and the negative of the current IL. Diode D2 and switch SW6 for controlling the direction of-). In addition, the power recovery unit 324 includes a clamping unit 324a for clamping the voltage VL of the contact point of the inductor L and the diodes D1 and D2, and the switch SW5 and the diode D1 operate. Afterwards, the diode D3 for preventing the voltage VL from exceeding VA and the diode D4 for preventing the voltage VL from dropping below VB after the operation of the switch SW6 and the diode D2 are included.

그리고, 전력 회수부(324)는 VO1 전극의 전압 레벨과 VE1 전극의 전압레벨이 동일한 레벨에서 다른 상태로, 다른 레벨에서 동일한 레벨로 인가하도록 하는데 있어서 전력을 회수하는 VC 연결부(324b)를 포함한다. VC 연결부(324b)는 다이오드(D5, D6), 스위치(SW7, SW8) 및 전원(VC)을 포함한다. 여기서, 전원(VC)은 전력회수용 커패시터(Cr)(도시하지 않았음)를 사용하여 전원(VA)의 전압레벨과 전원(VB)의 전압레벨의 사이 값에 해당하는 전압을 공급하는 전원이다. The power recovery unit 324 includes a VC connection unit 324b for recovering power in such a manner that the voltage level of the VO1 electrode and the voltage level of the VE1 electrode are applied from the same level to another state and from the other level to the same level. . The VC connection 324b includes diodes D5 and D6, switches SW7 and SW8 and a power supply VC. Here, the power supply VC is a power supply for supplying a voltage corresponding to a value between the voltage level of the power supply VA and the voltage level of the power supply VB using the power recovery capacitor Cr (not shown). .

전력 회수부(324)에서, 인덕터(L)의 일측은 VO1전극에 전기적으로 연결되며 타측은 다이오드(D1)와 다이오드(D2)의 접점에 전기적으로 연결된다. 다이오드(D1, D2)는 각각 스위치(SW5, SW6)와 직렬로 연결되며, 직렬로 각각 연결된 다이오드 및 스위치(D1-SW5, D2-SW6)는 인덕터(L)의 타측과 VE1 전극 사이에 병렬로 연결된다. 이때, 스위치(SW5, SW6)는 VO1전극과 VE1 전극 사이에 충전 및 방전시키기 위한 충전 및 방전 수단으로서 작용하며, 다이오드(D1, D2)는 각각 인덕터(L)의 양(+)의 방향과 음(-)의 방향을 제어하는데 사용된다.  In the power recovery unit 324, one side of the inductor L is electrically connected to the VO1 electrode and the other side is electrically connected to the contact point of the diode D1 and the diode D2. Diodes D1 and D2 are connected in series with switches SW5 and SW6, respectively. Diodes and switches D1-SW5 and D2-SW6 connected in series are connected in parallel between the other side of inductor L and the VE1 electrode. Connected. At this time, the switches SW5 and SW6 serve as charging and discharging means for charging and discharging between the VO1 electrode and the VE1 electrode, and the diodes D1 and D2 are respectively positive and negative in the inductor L. Used to control the direction of the negative.

전력 회수부(324)내에 포함되어 있는 VC 연결부(324b)에서, 다이오드(D5, D6)와 스위치(SW7, SW8)는 각각 직렬로 연결되며, 직렬로 각각 연결된 다이오드 및 스위치(D5-SW7, D6-SW8)는 상호간에 병렬로 인덕터(L)와 전원(VC)사이에 연결된다. 여기서, 스위치(SW7)는 인덕터(L)를 사용하여 VO1 전극의 전압레벨을 V0에서 VA에 가까운 값으로 상승시켜 주며, 다이오드(D5)는 스위치(SW7)의 동작 이후 역방향으로 흐를 수 있는 전류를 방지하는 역할을 한다. 스위치(SW8)는 VO1전극의 전압레벨의 초기조건이 VA인 경우, 인덕터(L)를 사용하여 VO1 전극의 전압레벨을 VA에서 VO까지 하강시켜 주며, 다이오드(D6)는 스위치(SW8)의 동작 후 역방향으로 흐르는 전류를 방지하는 역할을 한다. In the VC connection 324b included in the power recovery unit 324, the diodes D5 and D6 and the switches SW7 and SW8 are connected in series, respectively, and the diodes and the switches D5-SW7 and D6 connected in series, respectively. SW8 are connected between the inductor L and the power supply VC in parallel with each other. Here, the switch SW7 raises the voltage level of the VO1 electrode to a value close to V0 to VA by using the inductor L, and the diode D5 obtains a current that can flow in the reverse direction after the operation of the switch SW7. It serves to prevent. The switch SW8 lowers the voltage level of the VO1 electrode from VA to VO by using the inductor L when the initial condition of the voltage level of the VO1 electrode is VA, and the diode D6 operates the switch SW8. It serves to prevent the current flowing in the reverse direction.

이하에서는 본 발명이 실시예에 따른 전력회수회로(320)의 동작을 도 8 및 도 9를 참조하여 보다 자세하게 설명한다. Hereinafter, the operation of the power recovery circuit 320 according to the embodiment of the present invention will be described in more detail with reference to FIGS. 8 and 9.

본 실시예에서, 다이오드(D6) 및 스위치(SW8)를 제외시키고 다이오드(D5) 및 스위치(SW7)만 사용하여 VO1을 단독으로 상승시키는 것도 가능하다. In this embodiment, it is also possible to lift VO1 alone using only the diode D5 and the switch SW7, excluding the diode D6 and the switch SW8.

본 발명의 실시예에 따른 동작을 수행하기 전에 VO1전극과 VE1전극에 0V 전압레벨 상태라고 가정한다. 또한, 전원(VC)에는 전력 회수용 커패시터(Cr, 도시하지 않았음)에 대략 VA 전압 레벨과 VB전압 레벨의 절반에 해당하는 전압이 충전되어 있는 것으로 본다. Before performing the operation according to the embodiment of the present invention, it is assumed that the VO1 electrode and the VE1 electrode have a 0V voltage level. In addition, it is assumed that the power supply VC is charged with a voltage corresponding to approximately half of the VA voltage level and the VB voltage level in the power recovery capacitor Cr (not shown).

먼저, VE1 전극의 전압을 VB전압레벨 상태에서 VA 전압레벨까지 LC 공진에 의해 상승시킨다. 도 8에 나타낸 바와 같이, 모드 1(M1)에서는 스위치(SW7) 및 스위치(SW4)가 턴온된다. 그러면, 도 9a에 나타낸 바와 같이 전원(Vc), 스위치(SW7), 다이오드(D5) 및 인덕터(L)를 거쳐 VO1 전극으로 전류경로가 형성되어 LC공진이 발생한다. 이때, VO1 전극의 전압레벨은 도 8에 나타낸 바와 같이 VA전압레벨까지 상승한다. 따라서, V01 전극의 전압레벨은 VA전압레벨이 되며, VE1 전극의 전압레벨은 VB전압레벨이 되어 양 전극(VO1 전극과 VE1 전극)은 서로 다른 전압레벨이 된다. First, the voltage of the VE1 electrode is raised by LC resonance from the VB voltage level to the VA voltage level. As shown in FIG. 8, in the mode 1 M1, the switch SW7 and the switch SW4 are turned on. Then, as shown in FIG. 9A, a current path is formed through the power supply Vc, the switch SW7, the diode D5, and the inductor L to the VO1 electrode to generate LC resonance. At this time, the voltage level of the VO1 electrode rises to the VA voltage level as shown in FIG. Therefore, the voltage level of the V01 electrode becomes the VA voltage level, the voltage level of the VE1 electrode becomes the VB voltage level, and both electrodes (VO1 electrode and VE1 electrode) become different voltage levels.

모드 1이후의 동작은 VO1 전극과 VE1전극의 전압레벨이 서로 상이한바 VO1 전극과 VE1 전극 상호간에 전력회수 동작이 수행된다. In the operation after Mode 1, since the voltage levels of the VO1 electrode and the VE1 electrode are different from each other, a power recovery operation is performed between the VO1 electrode and the VE1 electrode.

모드 2(M2)에서는 스위치(SW1)가 턴온되며 스위치(SW4)는 턴온을 유지한다. 그러면, 도 9b에 나타낸 바와 같이 VO1 전극은 VA전압레벨로 스위칭되고, VE1 전극은 VB 전압으로 유지된다. In mode 2 M2, the switch SW1 is turned on and the switch SW4 remains turned on. Then, as shown in FIG. 9B, the VO1 electrode is switched to the VA voltage level, and the VE1 electrode is maintained at the VB voltage.

모드 3(M3)에서는 스위치(SW6)가 턴온된다. 그러면, 도 9c에 나타낸 바와 같이 VO1 전극과 VE1전극사이에 전압차가 발생하여 V01 전극, 인덕터(L), 다이오드(D2), 및 스위치(SW6)를 거쳐 VE1 전극으로 전류경로가 형성되어 LC 공진이 발생한다. 이를 통해, VO1 전극의 전압은 거의 VB 전압레벨까지 떨어지며, VE1 전극의 전압은 VA전압레벨까지 상승한다. In mode 3 M3, the switch SW6 is turned on. Then, as shown in FIG. 9C, a voltage difference is generated between the VO1 electrode and the VE1 electrode, and a current path is formed through the V01 electrode, the inductor L, the diode D2, and the switch SW6 to the VE1 electrode, thereby causing LC resonance. Occurs. Through this, the voltage of the VO1 electrode drops to almost the VB voltage level, and the voltage of the VE1 electrode rises to the VA voltage level.

모드 4(M4)에서는 스위치(SW2)와 스위치(SW3)가 턴온된다. 그러면, 도 9d에 나타낸 바와 같이 VO1 전극의 전압은 VB전압레벨이 되며, VE1 전극의 전압은 VA전압레벨이 된다. In mode 4 M4, the switch SW2 and the switch SW3 are turned on. Then, as shown in FIG. 9D, the voltage of the VO1 electrode becomes the VB voltage level, and the voltage of the VE1 electrode becomes the VA voltage level.

다음으로, 모드 5(M5)에서는 스위치(S5)가 턴온된다. 그러면, 도 9e에 나타낸 바와 같이 VE1 전극과 VO1 전극사이에 전압차가 발생하여 스위치(SW5), 다이오드(D1) 및 인덕터(L)를 거쳐 VO1 전극으로 전류경로가 형성되어 LC 공진이 발생한다. Next, in mode 5 (M5), switch S5 is turned on. Then, as shown in FIG. 9E, a voltage difference is generated between the VE1 electrode and the VO1 electrode, and a current path is formed through the switch SW5, the diode D1, and the inductor L to the VO1 electrode to generate LC resonance.

모드 6(M6)에서는 스위치(SW1)와 스위치(SW4)가 턴온되어, 도 9f에 나타낸 바와 같이 VO1전극의 전압레벨이 VA가 되며 VE1전극의 전압레벨이 VB가 된다. In mode 6 (M6), the switch SW1 and the switch SW4 are turned on so that the voltage level of the VO1 electrode becomes VA and the voltage level of the VE1 electrode becomes VB as shown in FIG. 9F.

모드 6과 같은 동작후에는 모드 3(M3), 모드 4(M4), 모드 5(M5) 및 모드 6(M6)의 동작이 반복된다. After the operation as in Mode 6, the operation of Mode 3 (M3), Mode 4 (M4), Mode 5 (M5) and Mode 6 (M6) is repeated.

이때, 모드 2내지 모드 6의 동작에서 VO1 전극과 VE1전극에서 인가되는 전압의 파형에서 실질적으로는 VO2전극과 VE2 전극(도 4참조)에서도 도 8과 유사한 방법으로 전압이 인가되어, 전체적으로 VO1 전극과 VO2 전극사이 및 VE1 전극과 VE2 전극사이에 유지 방전 전압이 인가되며 전력회수 동작을 수행한다. 이에 대한 구체적 방법은 국내 특허공보 특허공개번호 1999-0061691에 개시되어 있으므로 이하 구체적 설명은 생략한다. At this time, in the waveforms of the voltage applied from the VO1 electrode and the VE1 electrode in the operation of the mode 2 to the mode 6, the voltage is applied to the VO2 electrode and the VE2 electrode (see FIG. 4) in a similar manner to that of FIG. The sustain discharge voltage is applied between the VO2 electrode and the VE1 electrode and the VE2 electrode to perform a power recovery operation. Since a specific method thereof is disclosed in Korean Patent Publication No. 1999-0061691, detailed description thereof will be omitted below.

모드 7에서는 VO1 전극의 전압레벨과 VO2 전극의 전압레벨을 실질적으로 동일한 전압레벨(VA)로 만들어준다. 모드 7에서는 스위치(SW3)를 턴온한 상태에서 스위치(SW7)를 턴온한다. 그러면, 도 9g에 나타낸 바와 같이 전원(Vc), 스위치(SW7), 다이오드(D5) 및 인덕터(L)를 거쳐 VO1 전극으로 전류경로가 형성되어 LC공진이 발생한다. 이때, VO1 전극의 전압레벨은 도 8에 나타낸 바와 같이 실질적으로 VA전압레벨까지 상승한다.  In mode 7, the voltage level of the VO1 electrode and the voltage level of the VO2 electrode are made to be substantially the same voltage level VA. In mode 7, the switch SW7 is turned on while the switch SW3 is turned on. Then, as shown in Fig. 9G, a current path is formed through the power supply Vc, the switch SW7, the diode D5, and the inductor L to the VO1 electrode to generate LC resonance. At this time, the voltage level of the VO1 electrode rises substantially to the VA voltage level as shown in FIG.

이후, 모드 8에서는 스위치(SW3)를 턴온한 상태에서 스위치(SW1)를 턴온함으로써 VO1 전극 및 VE1 전극의 전압레벨을 VA전압레벨로 동일하게 유지시켜준다. 도 9h는 모드 8에서의 전류경로를 나타낸다. 따라서, V01 전극의 전압레벨은 VA전압레벨이 되며, VE1 전극의 전압레벨은 VA전압레벨이 유지되어 두 전극(VO1 전극과 VE1 전극)은 서로 동일한 전압레벨이 된다. Then, in mode 8, the switch SW1 is turned on while the switch SW3 is turned on to maintain the same voltage level of the VO1 electrode and the VE1 electrode at the VA voltage level. 9H shows the current path in mode 8. FIG. Accordingly, the voltage level of the V01 electrode becomes the VA voltage level, and the voltage level of the VE1 electrode is maintained as the VA voltage level so that the two electrodes (VO1 electrode and VE1 electrode) become the same voltage level.

여기서, 상기 모드 1은 VO1전극과 VO2전극의 전압레벨이 동일한 상태(VB전압레벨)에서 VO1 전극의 전압레벨을 VA로 LC공진에 의해 상승시키며, 모드 7은 서로 다른 전압레벨(VB, VA)에서 동일한 전압레벨인 VA로 LC공진을 이용해 상승시킨다. 이때, 다이오드(D5)와 스위치(SW7)를 이용하여 LC공진을 이용함으로써 전력회수가 가능하게 한다. Here, in the mode 1, the voltage level of the VO1 electrode is increased by LC resonance to VA in the state where the voltage levels of the VO1 electrode and the VO2 electrode are the same (VB voltage level), and the mode 7 is different voltage level (VB, VA) Raise the voltage to VA at the same voltage level using LC resonance. At this time, by using LC resonance using the diode D5 and the switch SW7, power recovery is possible.

상기 도 8 및 도 9에서는 다이오드(D5)와 스위치(SW7)만을 이용한 경우에 대해서만 설명하였지만, 다이오드(D6)와 스위치(SW8)를 이용하여 두 전극(VO1, VE1)의 전압레벨을 동일한 상태에서 서로 다른 레벨 및 서로 다른 레벨에서 동일한 레벨로 전환할 수 있다. 다만, 이 경우에는 VO1 전극의 전압레벨을 VA에서 VB전압레벨로 하강시킴으로써 구현이 가능한바 이하 도 10을 참조하여 구체적으로 알아본다.8 and 9 illustrate only the case where only the diode D5 and the switch SW7 are used, the voltage levels of the two electrodes VO1 and VE1 are the same using the diode D6 and the switch SW8. You can switch to the same level at different levels and at different levels. However, in this case, the voltage level of the VO1 electrode can be implemented by lowering the voltage level from VA to VB. Hereinafter, the voltage level of the VO1 electrode will be described in detail with reference to FIG. 10.

먼저, 초기상태가 VO1 전극과 VE1전극의 전압레벨이 동일하게 VA인 경우, CLC 직렬공진에 의해 전력회수 동작을 수행하기 위해 양 전극(VO1 전극, VE1)의 전압레벨을 다르게 하기 위해 스위치(SW3)를 턴온시킨 상태에서 스위치(SW8)를 턴온한다. 그러면, 도 10a에 나타낸 바와 같이 VO1 전극과 전원(VC)사이에 전압차가 발생하여, 인덕터(L), 다이오드(D6) 및 스위치(SW8)를 거쳐 전원(VC)으로 전류경로가 형성되어 LC공진이 발생한다. 이때, VO1전극의 전압레벨이 VB가 되어 두 전극(VO1, VE1)이 서로 다른 전압레벨이 된다. First, when the initial state is the same voltage level of the VO1 electrode and the VE1 electrode is VA, the switch (SW3) to change the voltage level of both electrodes (VO1 electrode, VE1) to perform the power recovery operation by CLC series resonance ), The switch SW8 is turned on. Then, as shown in FIG. 10A, a voltage difference is generated between the VO1 electrode and the power supply VC, and a current path is formed through the inductor L, the diode D6, and the switch SW8 to the power supply VC to form LC resonance. This happens. At this time, the voltage level of the VO1 electrode becomes VB so that the two electrodes VO1 and VE1 become different voltage levels.

이후의 동작은 도 8 및 도 9의 모드 2내지 모드 6에 나타낸 동작과 동일하게 VO1 전극과 VO2 전극사이에 LC공진을 통해 양자간에 전력회수 동작이 수행된다. Subsequently, the power recovery operation is performed between the VO1 electrode and the VO2 electrode through LC resonance in the same manner as the operation shown in Modes 2 to 6 of FIGS.

그리고, VO1 전극의 전압레벨이 VA이고 VE1 전극의 전압레벨이 VB인 경우에 두 전극(VO1, VO2)의 전압레벨인 VB로 하기 위해서는 스위치(SW4)를 턴온한 상태에서 스위치(SW8)를 턴온한다. 이때, V01 전극과 전원(VC)사이에 전압차가 발생하여, 인덕터(L), 다이오드(D6) 및 스위치(SW8)를 거쳐 전원(VC)으로 전류경로가 형성되어 LC공진이 발생한다. 이때, VO1전극의 전압레벨이 VB가 되어 두 전극(VO1, VE1)이 서로 동일한 전압레벨(VB)이 된다. When the voltage level of the VO1 electrode is VA and the voltage level of the VE1 electrode is VB, the switch SW8 is turned on while the switch SW4 is turned on in order to set the voltage level to VB of the two electrodes VO1 and VO2. do. At this time, a voltage difference is generated between the V01 electrode and the power supply VC, and a current path is formed through the inductor L, the diode D6, and the switch SW8 to the power supply VC to generate LC resonance. At this time, the voltage level of the VO1 electrode becomes VB so that the two electrodes VO1 and VE1 become the same voltage level VB.

이와 같이 직렬CLC 공진형 전력회수회로에서 필연적인 초기조건인 두 전극(VO1, VE1)의 전압레벨이 다른 조건으로 만족시키기 위해, VC연결부(324b)를 이용한 전력회수 동작을 통해 VO1 전극과 VO2 전극이 서로 전압레벨이 되도록 함으로써 전력소비를 더욱 줄일 수 있다. 또한, 두 전극(VO1, VE1)의 전압레벨이 다른 상태에서 동일한 전압레벨로 만들어 주기 위해서도 VC연결부(324b)를 이용함으로써 전력소비를 더욱 줄일 수 있다. As such, in order to satisfy the voltage level of the two electrodes VO1 and VE1 which are inevitable initial conditions in the series CLC resonant power recovery circuit, the VO1 electrode and the VO2 electrode are operated through the power recovery operation using the VC connector 324b. The power consumption can be further reduced by setting the voltage levels to each other. In addition, the power consumption can be further reduced by using the VC connection part 324b to make the voltage levels of the two electrodes VO1 and VE1 at the same voltage level.

일반적으로 초기조건인 두 전극(VO1, VE1)의 전압레벨이 동일한 경우는 어드레스 기간에서 유지 방전기간으로 넘어가는 과정에서 발생하며, 두 전극(VO1, VE1)의 전압레벨이 다른 경우는 유지 방전기간에서의 마지막 유지 방전 펄스 후 리셋 기간으로 넘어가는 과정에서 두 전극(VO1, VE1)을 서로 다른 전압레벨이 된다. 이때, 본 발명의 실시예에 따른 VC연결부(324b)가 동작하여 LC공진에 의해 전력회수 동작을 통해, 서로 동일한 전압레벨에서 다른 전압레벨 및 서로 다른 전압레벨에서 동일한 전압레벨로 변환시켜준다. In general, when the voltage levels of the two electrodes VO1 and VE1 which are initial conditions are the same, they are generated during the transition from the address period to the sustain discharge period, and when the voltage levels of the two electrodes VO1 and VE1 are different, the sustain discharge period. The two electrodes VO1 and VE1 are at different voltage levels in the course of the transition to the reset period after the last sustain discharge pulse at. At this time, the VC connection unit 324b according to the embodiment of the present invention operates to convert the same voltage level from the same voltage level and different voltage levels from the same voltage level through the power recovery operation by LC resonance.

상기 본 발명의 실시예에 따른 전력회수회로는 직렬 CLC공진형 뿐만 아니라 병렬 LC공진형 및 직렬 LCLC 공진형에서도 VC 연결부(324b)와 같은 회로가 적용될 수 있음은 당연하다. 즉, 플라즈마 디스플레이 패널의 용량성부하를 그대로 전력회수회로에서 사용하는 경우에는 상기와 같은 전력회수회로를 이용하여 소비전력을 줄일 수 있다. In the power recovery circuit according to the embodiment of the present invention, a circuit such as the VC connection unit 324b may be applied not only in a series CLC resonance type but also in a parallel LC resonance type and a series LCLC resonance type. That is, when the capacitive load of the plasma display panel is used in the power recovery circuit as it is, power consumption may be reduced by using the power recovery circuit as described above.

또한, 상기에서는 설명의 편의상 VO1 전극은 주사 전극(Y1-Yn) 중 홀수 라인의 주사전극에 접속되고 VE1 전극은 짝수라인의 주사전극에 접속된 것으로 가정하였으나, VO1 전극은 주사 전극(Y1-Yn) 중 일부의 전극에 접속되고 VE1전극은 나머지 전극에 접속될 수 있음은 당연하다. In the above description, for convenience of description, it is assumed that the VO1 electrode is connected to the scan electrodes of odd lines among the scan electrodes Y1-Yn, and the VE1 electrode is connected to the scan electrodes of even lines, but the VO1 electrodes are scan electrodes Y1-Yn. Of course, the VE1 electrode may be connected to the other electrode and the remaining electrode.

그리고, 상기 스위치(SW1 내지 SW6)로서는 MOSFET으로 구현이 가능할 뿐만 아니라 어떤 스위칭 소자를 사용하여도 관계가 없다. In addition, the switches SW1 to SW6 may be implemented as MOSFETs and may be used without any switching elements.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

이상에서 살펴본 바와 같이, 본 발명에 따르면 패널의 용량성 부하를 그대로 이용하여 전력회수 동작을 수행하는 전력회수회로에서 두 전극(VO1 및 VE1)의 전압을 동일한 전압레벨에서 다른 전압레벨 및 다른 전압레벨에서 동일한 전압레벨로 변환시키는 경우, 전력회수 동작을 이용함으로써 소비전력을 더욱 줄일 수 있다. As described above, according to the present invention, in the power recovery circuit which performs the power recovery operation using the capacitive load of the panel as it is, the voltages of the two electrodes VO1 and VE1 at different voltage levels and different voltage levels at the same voltage level. In the case of converting to the same voltage level, the power consumption can be further reduced by using the power recovery operation.

도 1은 일반적인 플라즈마 디스플레이 패널의 일부 사시도이다. 1 is a partial perspective view of a typical plasma display panel.

도 2는 일반적인 플라즈마 디스플레이 패널의 전극 배열도를 나타낸다.2 shows an electrode arrangement diagram of a typical plasma display panel.

도 3은 종래의 병렬 LC 공진형을 적용한 경우 주사 전극과 유지 전극의 전력회수회로와의 연결관계를 나타내는 도면이다.3 is a diagram illustrating a connection relationship between a power recovery circuit of a scan electrode and a sustain electrode when a conventional parallel LC resonance type is applied.

도 4는 종래의 직렬 CLC 공진형을 적용한 경우 주사 전극과 유지 전극의 전력회수회로와의 연결관계를 나타내는 도면이다. 4 is a diagram illustrating a connection relationship between a power recovery circuit of a scan electrode and a sustain electrode when a conventional series CLC resonance type is applied.

도 5는 종래의 방식중 직렬 CLC 공진형의 전력회수회로를 간략하게 나타내는 도면이다.5 is a diagram briefly showing a power recovery circuit of a series CLC resonance type in a conventional system.

도 6은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널을 나타내는 도면이다. 6 illustrates a plasma display panel according to an exemplary embodiment of the present invention.

도 7은 본 발명의 실시예에 따른 전력회수회로를 나타내는 도면이다.7 is a view showing a power recovery circuit according to an embodiment of the present invention.

도 8은 본 발명의 실시예에 따른 전력회수회로의 구동 타이밍도이다. 8 is a driving timing diagram of a power recovery circuit according to an embodiment of the present invention.

도 9a 내지 도 9h는 본 발명의 실시예에 따른 전류회수회로에서 각 모드의 전류경로를 나타내는 도면이다. 9A to 9H are diagrams showing current paths of respective modes in the current recovery circuit according to the embodiment of the present invention.

도 10a 및 도 10b는 본 발명의 실시예에 따른 전류회수회로에서 다이오드(D6)와 스위치(SW8)가 동작하는 경우에 대한 전류경로를 나타내는 도면이다. 10A and 10B are diagrams illustrating current paths when a diode D6 and a switch SW8 operate in a current recovery circuit according to an exemplary embodiment of the present invention.

Claims (19)

다수의 제1 전극 및 제2 전극, 상기 제1 전극 및 제2 전극에 각각 형성되는 제1 및 제2 패널 커패시터를 포함하며, 상기 제1 및 제2 패널 커패시터를 직접 이용하여 상기 제1 전극 및 제2 전극 사이에 충방전 경로를 형성하는 플라즈마 디스플레이 패널의 구동 장치에 있어서, A plurality of first and second electrodes, and first and second panel capacitors formed on the first and second electrodes, respectively, wherein the first electrode and the first and second panel capacitors are directly used. In the driving device of the plasma display panel to form a charge and discharge path between the second electrode, 상기 제1 전극에 제1 단이 전기적으로 연결되는 인덕터;An inductor having a first end electrically connected to the first electrode; 상기 인덕터의 제2 단과 상기 제2 전극의 사이에 전기적으로 연결되어, 상기 제1 전극으로부터 상기 제2 전극으로 충전시키는 경로를 스위칭하는 제1 스위치;A first switch electrically connected between the second end of the inductor and the second electrode to switch a path for charging from the first electrode to the second electrode; 상기 인덕터의 제2 단과 상기 제2 전극의 사이에 전기적으로 연결되어, 상기 제2 전극으로부터 상기 제1 전극으로 충전시키는 경로를 스위칭하는 제2 스위치;A second switch electrically connected between the second end of the inductor and the second electrode to switch a path for charging from the second electrode to the first electrode; 상기 인덕터의 제2 단과 제1 전압을 공급하는 제1 전원사이에 전기적으로 연결되어, 상기 제1 전원으로부터 상기 제1 전극으로 충전시키는 경로를 스위칭하는 제3 스위치를 포함하는 플라즈마 디스플레이 패널의 구동 장치. And a third switch electrically connected between a second end of the inductor and a first power supply for supplying a first voltage to switch a path for charging from the first power supply to the first electrode. . 제1항에 있어서,The method of claim 1, 상기 인덕터의 제2 단과 상기 제1 전원사이에서 상기 제3 스위치와 전기적으로 병렬 연결되어, 상기 제1 전극을 방전시키는 경로를 스위칭하는 제4 스위치를 더 포함하는 플라즈마 디스플레이 패널의 구동 장치. And a fourth switch electrically connected in parallel with the third switch between the second end of the inductor and the first power source to switch a path for discharging the first electrode. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 제1 스위치와 상기 제2 스위치의 동작에 의해 상기 제1 전극과 상기 제2 전극의 전압이 상기 제1 전압보다 큰 제2 전압과 상기 제1 전압보다 작은 제3 전압 사이에서 가변하며, 상기 제3 스위치의 턴온에 의해 상기 제1 전극의 전압이 상기 제1 전원에 의해 상기 제2 전압으로 상승하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치. The voltage of the first electrode and the second electrode is varied between a second voltage greater than the first voltage and a third voltage less than the first voltage by the operation of the first switch and the second switch. And the voltage of the first electrode is increased to the second voltage by the first power supply by turning on a third switch. 제2항에 있어서,The method of claim 2, 상기 제1 스위치와 상기 제2 스위치의 동작에 의해 상기 제1 전극과 상기 제2 전극의 전압이 상기 제1 전압보다 큰 제2 전압과 상기 제1 전압보다 작은 제3 전압 사이에서 가변하며, 상기 제4 스위치의 턴온에 의해 상기 제1 전극의 전압이 상기 제1 전원에 의해 상기 제3 전압으로 하강하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치. The voltage of the first electrode and the second electrode is varied between a second voltage greater than the first voltage and a third voltage less than the first voltage by the operation of the first switch and the second switch. The voltage of the first electrode is lowered to the third voltage by the first power supply by the turn-on of the fourth switch. 제1항에 있어서,The method of claim 1, 상기 제3 스위치의 턴온에 의해, 상기 제1 전극의 전압과 상기 제2 전극의 전압이 동일한 경우 서로 다른 전압레벨로 변환되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치. When the voltage of the first electrode and the voltage of the second electrode is the same by the turn-on of the third switch, the driving device of the plasma display panel, characterized in that the conversion to different voltage levels. 제1항에 있어서,The method of claim 1, 상기 제3 스위치의 턴온에 의해, 상기 제1 전극의 전압과 상기 제2 전극의 전압레벨이 다른 경우 서로 동일한 전압레벨로 변환되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.And turning on the third switch to convert the voltage of the first electrode to the same voltage level when the voltage of the second electrode is different from each other. 제2항에 있어서, The method of claim 2, 상기 제4 스위치의 턴온에 의해, 상기 제1 전극의 전압과 상기 제2 전극의 전압이 동일한 경우 서로 다른 전압레벨로 변환되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치. And turning on the fourth switch, when the voltage of the first electrode and the voltage of the second electrode are the same, are converted to different voltage levels. 제2항에 있어서,The method of claim 2, 상기 제4 스위치의 턴온에 의해, 상기 제1 전극의 전압과 상기 제2 전극의 전압이 다른 경우 서로 동일한 전압레벨로 변환되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.And turning on the fourth switch to convert the voltage of the first electrode and the voltage of the second electrode to the same voltage level. 제1항에 있어서,The method of claim 1, 상기 인덕터의 제2 단에 캐소드가 전기적으로 연결되며 상기 제3 스위치에 애노드가 전기적으로 연결되거나, 상기 제3 스위치에 캐소드가 전기적으로 연결되고 상기 제1 전원에 애노드가 전기적으로 연결되는 제1 다이오드를 더 포함하는 플라즈마 디스플레이 패널의 구동 장치. A first diode in which a cathode is electrically connected to the second end of the inductor and an anode is electrically connected to the third switch, or a cathode is electrically connected to the third switch, and an anode is electrically connected to the first power source. The driving apparatus of the plasma display panel further comprising. 제9항에 있어서,The method of claim 9, 상기 인덕터의 제2 단에 애노드가 전기적으로 연결되며 상기 제4 스위치에 캐소드가 전기적으로 연결되거나, 상기 제4 스위치에 애노드가 전기적으로 연결되고 상기 제1 전원에 캐소드가 전기적으로 연결되는 제2 다이오드를 더 포함하는 플라즈마 디스플레이 패널의 구동 장치. A second diode in which an anode is electrically connected to a second end of the inductor and a cathode is electrically connected to the fourth switch, or an anode is electrically connected to the fourth switch, and a cathode is electrically connected to the first power source. The driving apparatus of the plasma display panel further comprising. 제1항에 있어서,The method of claim 1, 상기 제3 스위치는 어드레스기간과 유지 기간사이 또는 유지 기간과 리셋 기간사이에 턴온되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.And the third switch is turned on between an address period and a sustain period or between a sustain period and a reset period. 제2항에 있어서,The method of claim 2, 상기 제4 스위치는 어드레스기간과 유지 기간사이 또는 유지 기간과 리셋 기간사이에 턴온되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치. And the fourth switch is turned on between an address period and a sustain period or between a sustain period and a reset period. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 제1 전극과 제2 전극은 주사 전극인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치. And the first electrode and the second electrode are scan electrodes. 다수의 제1 전극 및 제2 전극, 상기 제1 전극 및 제2 전극에 각각 형성되는 제1 및 제2 패널 커패시터 및 상기 제1 전극의 제1 단에 제1 단이 전기적으로 연결되는 인덕터를 포함하며, 상기 제1 및 제2 패널 커패시터를 직접 이용하여 상기 제1 전극 및 제2 전극 사이에 충방전 경로를 형성하는 플라즈마 디스플레이 패널의 구동 방법에 있어서, A plurality of first and second electrodes, first and second panel capacitors formed on the first and second electrodes, respectively, and an inductor having a first end electrically connected to the first end of the first electrode. The method of driving a plasma display panel, wherein a charge and discharge path is formed between the first electrode and the second electrode by directly using the first and second panel capacitors. (a) 상기 인덕터의 제2 단에 전기적으로 연결되는 제1 스위치를 턴온함으로써 상기 제1 전극을 제1 전압으로 상승시키는 단계; (a) raising the first electrode to a first voltage by turning on a first switch electrically connected to the second end of the inductor; (b) 상기 인덕터의 제2 단과 상기 제2 전극의 사이에 전기적으로 연결되는 제2 스위치를 턴온함으로써, 상기 제1 전극을 상기 제1 전압보다 낮은 제2 전압으로 하강시키며 상기 제2 전극을 상기 제1 전압으로 상승시키는 단계;(b) turning on a second switch electrically connected between the second end of the inductor and the second electrode to lower the first electrode to a second voltage lower than the first voltage and the second electrode to Raising to a first voltage; (c) 상기 인덕터의 제2 단과 상기 제2 전극의 사이에 전기적으로 연결되는 제3 스위치를 턴온함으로써, 상기 제2 전극을 상기 제2 전압으로 하강시키며 상기 제1 전극을 상기 제1 전압으로 상승시키는 단계를 포함하는 플라즈마 디스플레이 패널의 구동 방법. (c) turning on a third switch electrically connected between the second end of the inductor and the second electrode to lower the second electrode to the second voltage and raise the first electrode to the first voltage; And driving the plasma display panel. 제14항에 있어서, The method of claim 14, 상기 인덕터의 제2 단에 전기적으로 연결되는 제4 스위치를 턴온함으로써 상기 제1 전극을 상기 제2 전압으로 하강시키는 단계를 더 포함하는 플라즈마 디스플레이 패널의 구동 방법.And lowering the first electrode to the second voltage by turning on a fourth switch electrically connected to the second end of the inductor. 제14항에 있어서,The method of claim 14, 상기 제1 스위치는 어드레스 기간과 유지 기간사이 또는 유지 기간과 리셋 기간사이에 턴온되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법. And the first switch is turned on between an address period and a sustain period or between a sustain period and a reset period. 제15항에 있어서,The method of claim 15, 상기 제4 스위치는 어드레스 기간과 유지 기간사이 또는 유지 기간과 리셋 기간사이에 턴온되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법. And the fourth switch is turned on between an address period and a sustain period or between a sustain period and a reset period. 제15항에 있어서,The method of claim 15, 상기 제1 스위치 및 제4 스위치는 각각 상기 제1 인덕터의 제2 단과 상기 제1 전압보다 낮고 상기 제2 전압보다 큰 제1 전원사이에 전기적으로 연결되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법. And the first switch and the fourth switch are electrically connected between a second end of the first inductor and a first power supply lower than the first voltage and greater than the second voltage, respectively. 제1항에서 청구된 구동 장치를 포함하는 플라즈마 디스플레이 장치. A plasma display device comprising the drive device as claimed in claim 1.
KR1020040025771A 2004-04-14 2004-04-14 Driving apparatus of plasma display panel and driving method thereof KR100508952B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040025771A KR100508952B1 (en) 2004-04-14 2004-04-14 Driving apparatus of plasma display panel and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040025771A KR100508952B1 (en) 2004-04-14 2004-04-14 Driving apparatus of plasma display panel and driving method thereof

Publications (1)

Publication Number Publication Date
KR100508952B1 true KR100508952B1 (en) 2005-08-17

Family

ID=37304130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040025771A KR100508952B1 (en) 2004-04-14 2004-04-14 Driving apparatus of plasma display panel and driving method thereof

Country Status (1)

Country Link
KR (1) KR100508952B1 (en)

Similar Documents

Publication Publication Date Title
KR100463187B1 (en) Plasm display panel and driving apparatus and driving method thereof
KR100477985B1 (en) A plasma display panel, a driving apparatus and a method of the plasma display panel
US6963174B2 (en) Apparatus and method for driving a plasma display panel
US6686912B1 (en) Driving apparatus and method, plasma display apparatus, and power supply circuit for plasma display panel
KR100458571B1 (en) Driving apparatus and method of plasm display panel
KR100458572B1 (en) Plasm display panel and driving method thereof
KR100521489B1 (en) Driving apparatus and method of plasma display panel and plasma display device
KR100490614B1 (en) Driving apparatus and method of plasm display panel
KR100551051B1 (en) Driving apparatus of plasma display panel and plasma display device
KR100502905B1 (en) Driving apparatus and method of plasma display panel
KR100590112B1 (en) Plasma display device and driving method thereof
JP2007323065A (en) Plasma display
US20060077133A1 (en) Plasma display device and driving method thereof
KR100508952B1 (en) Driving apparatus of plasma display panel and driving method thereof
KR100490615B1 (en) Driving method of plasm display panel
US20080116812A1 (en) Plasma display device and power supply thereof
KR100740112B1 (en) Plasma display, and driving device and method thereof
US20070008246A1 (en) Plasma display and a method of driving the plasma display
KR100490636B1 (en) A plasma display panel, a driving apparatus and a method of the plasma display panel
US20080266280A1 (en) Plasma display and control method thereof
KR100739648B1 (en) Plasma display device and driving device thereof
KR100762795B1 (en) Method and device for driving plasma display panel during sustain period
KR20080034624A (en) Plasma display and driving method thereof
KR20050006108A (en) A plasma display panel, a driving apparatus and a method of the plasma display panel
KR20030073826A (en) Plasma display panel and driving apparatus thereof and driving method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080728

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee