KR100506273B1 - Line Interface Card Control System Using Line Processor - Google Patents

Line Interface Card Control System Using Line Processor Download PDF

Info

Publication number
KR100506273B1
KR100506273B1 KR1019970080837A KR19970080837A KR100506273B1 KR 100506273 B1 KR100506273 B1 KR 100506273B1 KR 1019970080837 A KR1019970080837 A KR 1019970080837A KR 19970080837 A KR19970080837 A KR 19970080837A KR 100506273 B1 KR100506273 B1 KR 100506273B1
Authority
KR
South Korea
Prior art keywords
line
line interface
processor
interface card
control system
Prior art date
Application number
KR1019970080837A
Other languages
Korean (ko)
Other versions
KR19990060595A (en
Inventor
민경화
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970080837A priority Critical patent/KR100506273B1/en
Publication of KR19990060595A publication Critical patent/KR19990060595A/en
Application granted granted Critical
Publication of KR100506273B1 publication Critical patent/KR100506273B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/005—Interface circuits for subscriber lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/42—Systems providing special services or facilities to subscribers
    • H04M3/42314—Systems providing special services or facilities to subscribers in private branch exchanges

Abstract

가. 청구범위에 기재된 발명이 속한 기술분야end. The technical field to which the invention described in the claims belongs

라인 프로세서를 이용하한 라인 인터페이스 카드 제어시스템에 관한 것이다.A line interface card control system using a line processor is provided.

나. 발명이 해결하려고 하는 기술적 과제I. The technical problem that the invention is trying to solve

라인 프로세서를 이용한 라인 인터페이스 카드 제어시스템을 제공함에 있다.A line interface card control system using a line processor is provided.

다. 발명의 해결방법의 요지All. Summary of Solution of the Invention

라인 인터페이스 카드 제어시스템에 있어서, 다수의 라인 인터페이스 카드와, 상기 각 라인 인터페이스 카드에 각각 연결되고, 상기 라인 인터페이스 카드들의 데이터를 입력받아 분석하고, 소정의 명령을 받아 상기 라인 인터페이스 카드의 동작을 제어하는 라인 프로세서와, 상기 각 라인 프로세서에서 분석된 라인 인터페이스 카드들의 데이터를 입력받아 분석하여 출력하고, 소정의 제어명령을 받아 상기 라인 프로세서의 동작을 제어하는 시그널 프로세서와, 상기 시그널 프로세서로부터 분석된 데이터를 입력받아 처리 분석하여 그에 해당하는 명령을 상기 시그널 프로세서로 전달하는 메인 프로세서로 이루어짐을 한다.In a line interface card control system, a plurality of line interface cards and respective line interface cards are connected to each other, and receive and analyze data of the line interface cards, and control operations of the line interface card by receiving a predetermined command. A signal processor configured to receive and analyze data of the line interface cards analyzed by the respective line processors, output the data, and receive a predetermined control command to control the operation of the line processor; and data analyzed by the signal processor. It is composed of a main processor that receives the processing and analyzes and passes the corresponding command to the signal processor.

라. 발명의 중요한 용도la. Important uses of the invention

자동사설교환기의 라인 이터페이스 카드 제어에 이용한다.It is used for line interface card control of automatic private exchange.

Description

라인 프로세서를 이용한 라인 인터페이스 카드 제어시스템Line Interface Card Control System Using Line Processor

본 발명은 자동사설교환기에서 라인 인터페이스 카드 제어 시스템에 관한 것으로, 특히 라인 인터페이스 카드에 별도의 마이크로프로세(이하 :라인 프로세서"라 함)를 이용하여 제어하는 라인 인터페이스 카드 제어시스템에 관한 것이다.The present invention relates to a line interface card control system in an automatic private exchange, and more particularly, to a line interface card control system for controlling a line interface card using a separate microprocessor (hereinafter, referred to as "line processor").

일반적으로 자동사설교환기(Private Autometic Branch Exchange: PABX)는 다수의 라인 인터페이스 카드를 실장하고 있다.In general, Private Autometic Branch Exchanges (PABXs) implement a number of line interface cards.

도 1은 종래의 다수의 라인 인터페이스를 제어하기 위한 제 1방안을 나타내는 라인 인터페이스 카드 제어시스템의 블록 구성도이다.1 is a block diagram of a line interface card control system showing a first scheme for controlling a plurality of conventional line interfaces.

이하 도 1을 참조하여 설명하면, 도면에 참조된 부호 10은 메인 마이크로프로세서(Main Microprocessor)이고, 상기 메인 마이크로프로세서(10)는 다수의 라인 인터페이스 카드(10-1 ~ 10-4)를 가지고, 데이터(DATA) 라인과 어드레스(ADRS) 라인에 의해 각 라인 인터페이스 카드들과 연결된다. 상기 다수의 라인 인터페이스 카드로는 데이터 라인 인터페이스(Data Line Inerface: DLI)(10-1)와, 프라이머리 레이트 인터페이스(Primary Rate Interface: PRI)(10-2)와, 베이직 레이트 인터페이스(Basic Rate Interface: BRI)(10-2)와, 보이스 메일 시스템(Voice Mail Systerm: VMS)(10-4) 등과 같은 카드들이 있다. 상기 메인 마이크로프로세서(10)는 상기 카드들을 통해 인터페이스되는 호(Call)들을 상기 데이터 라인과 어드레스 라인을 통해 전반적으로 제어한다.Referring to FIG. 1, reference numeral 10 referred to in the drawings is a main microprocessor, and the main microprocessor 10 has a plurality of line interface cards 10-1 to 10-4. Each line interface card is connected by a data line and an address line. The plurality of line interface cards include a data line interface (DLI) 10-1, a primary rate interface (PRI) 10-2, and a basic rate interface (Basic Rate Interface). Cards such as BRI 10-2, Voice Mail Systerm (VMS) 10-4, and the like. The main microprocessor 10 generally controls calls that are interfaced through the cards through the data line and the address line.

도 1의 방안에서 라인 인터페이스 카드 제어시스템에서는 수용 용량이 적을 경우 메인 마이크로 프로세서에서 직접 라인 인터페이스 카드들을 제어하는 데 큰 무리가 발생하지 않는다. 특히 아날로그 카드만 있을 경우 음성신호 처리를 하지 않고 아날로그 신호를 그대로 통화시키므로 처리하는데 로드(Load: 부하)의 증가는 없다. 그러나 도 1의 라인 인터페이스 카드 제어시스템에서는 음성다이얼 등의 음성을 처리하는 부분이나 음성 채널로 데이터를 전송하는 시스템에서는 그의 처리 스피트가 떨어지는 문제점이 발생한다. In the scheme of FIG. 1, in the line interface card control system, when the storage capacity is small, there is no great burden in controlling the line interface cards directly from the main microprocessor. In particular, if there is only an analog card, there is no increase in the load because the analog signal is communicated as it is without voice signal processing. However, in the line interface card control system of Fig. 1, a problem occurs in that the processing speed of the voice dialing part or the system for transmitting data through the voice channel falls.

제 1방안의 이러한 문제점을 해결하기 위해서 도 2와 같은 라인 인터페이스 카드 제어시스템이 사용된다.In order to solve this problem of the first scheme, a line interface card control system as shown in Fig. 2 is used.

도 2는 종래의 다수의 라인 인터페이스를 제어하기 위한 제 2방안을 나타내는 라인 인터페이스 카드 제어시스템의 블록 구성도로서 이하 도 2를 참조하여 설명한다.FIG. 2 is a block diagram of a line interface card control system showing a second method for controlling a plurality of conventional line interfaces, which will be described below with reference to FIG. 2.

도면에 참조된 부호 20은 메인 마이크로프로세서이고, 상기 메인 마이크로프로세서(20)는 다수의 신호 프로세서(20-1 ~ 20-2)를 가지고, 선입선출(First In First Out: FIFO)방식에 의해 상기 신호 프로세서들을 제어한다. 상기 각 신호 프로세서(20-1 또는 20-2)는 다수의 라인 인터페이스 카드와 연결되고, 상기 라인 인터페이스 카드를 통해 인터페이스되는 호들을 제어한다. 그러나 상기 하나의 신호 프로세서에 연결되는 라인 인터페이스 카드의 수는 부하의 과다를 최소가 될 수 있는 수로 제한된다.Reference numeral 20 in the drawings denotes a main microprocessor, and the main microprocessor 20 has a plurality of signal processors 20-1 to 20-2. The first microprocessor 20 has a first in first out (FIFO) method. Control signal processors. Each signal processor 20-1 or 20-2 is connected to a plurality of line interface cards and controls calls that are interfaced through the line interface card. However, the number of line interface cards connected to the one signal processor is limited to the number which can minimize the excessive load.

상술한 바와 같이 수용 용량이 많아지고, 데이터의 처리량이 많아지고 하이 스피드를 요구하는 데이터 처리 시스템인 디지탈 사설교환기 및 키폰 시스템에서는 상기한 라인 인터페이스 카드 제어시스템이 인터페이스되는 호들을 처리하지 못하는 문제가 발생한다.As described above, the digital private exchange and key phone system, which is a data processing system that has a large capacity, a high throughput of data, and which requires high speed, has a problem that the above-described line interface card control system cannot handle calls to be interfaced. do.

따라서 본 발명의 목적은 다수의 라인 인터페이스 카드에 각각 라인 프로세서를 두어 다중 처리를 하는 라인 프로세서를 이용한 라인 인터페이스 카드 제어시스템을 제공함에 있다.Accordingly, an object of the present invention is to provide a line interface card control system using a line processor for multiple processing by placing a line processor on each of a plurality of line interface cards.

본 발명의 목적을 달성하기 위해서 본 발명은 라인 인터페이스 카드 제어시스템에 있어서, 다수의 라인 인터페이스 카드와, 상기 각 라인 인터페이스 카드에 각각 연결되고, 상기 라인 인터페이스 카드들의 데이터를 입력받아 분석하고, 소정의 명령을 받아 상기 라인 인터페이스 카드의 동작을 제어하는 라인 프로세서와,In order to achieve the object of the present invention, the present invention provides a line interface card control system comprising: a plurality of line interface cards, connected to each of the line interface cards, and receiving and analyzing data of the line interface cards, A line processor that receives a command to control an operation of the line interface card;

상기 각 라인 프로세서에서 분석된 라인 인터페이스 카드들의 데이터를 입력받아 분석하여 출력하고, 소정의 제어명령을 받아 상기 라인 프로세서의 동작을 제어하는 시그널 프로세서와, 상기 시그널 프로세서로부터 분석된 데이터를 입력받아 처리 분석하여 그에 해당하는 명령을 상기 시그널 프로세서로 전달하는 메인 프로세서로 이루어짐을 한다.A signal processor for receiving and analyzing data of the line interface cards analyzed by each line processor, outputting a signal, and controlling the operation of the line processor by receiving a predetermined control command, and receiving and analyzing data from the signal processor. It is made of a main processor for transmitting a corresponding instruction to the signal processor.

이하 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 그리고 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. First, in adding reference numerals to the components of each drawing, it should be noted that the same reference numerals have the same reference numerals as much as possible even if displayed on different drawings. In the following description of the present invention, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

도 3은 본 발명의 실시 예에 따른 라인 프로세서를 이용한 라인 인터페이스 카드 제어시스템의 블록 구성도이다.3 is a block diagram of a line interface card control system using a line processor according to an exemplary embodiment of the present invention.

이하 도 3을 참조하여 설명하면, 메인 마이크로프로세서(30)는 시그널 프로세서(40)에서 오는 가종 정보들을 취합 분석해서 각 그에 따르는 적절한 명령들을 하이 레벨 디지탈 데이터 링크 컨트롤 링크(High Level Data Link Control:이하 "HDLC LINK"라 함)(35)를 통해 시그널 프로세서(40)로 전달한다. 시그널 프로세서(40)는 HDLC(45)를 통해 상기 메인 마이크로프로세서(30)로부터 명령을 전달받아 가급적 모든 일은 자신이 처리한다. 이때 메인 마이크로프로세서(30)는 운영시스템(Operating System) 프로그램만을 수행한다. 시그널 프로세서(40)는 메인 마이크로프로세서(30)와 다수의 라인 프로세서들(50 ~ 80)의 중간 역할로서 다수의 라인 프로세서들(50 ~ 80)로부터 수집한 정보를 분석하여 상기 메인 마이크로프로세서(30)에 보고하고, 상기 메인 마이크로프로세서(30)로부터 명령을 전달받아 그에 해당하는 명령을 수행한다. 그리고 시그널 프로세서(40)는 상기 메인 마이크로프로세서(30)로부터 전달받은 명령중 동작에 대한 사항들에 대해서만 해당 라인 프로세서로 전달한다. 각 라인 프로세서들(50 ~ 80)는 각각의 HDLC 링크(52 ~82)를 통해 상기 시그널 프로세서(40)로부터 명령을 입력받아 실제 I/O 인터페이스(해당 라인 인터페이스 카드) 또는 하드웨어적인 LCD, LED, Relay 등 각종 입출력들을 제어한다. 또한 각 라인 프로세서(50 ~80)는 상기 I/O로부터 일어나는 모든 데이터들을 취합하여 상기 시그널 프로세서(40)로 전달한다. 이러한 명령의 전달과 수집은 각 라인 프로세서의 HDLC 링크 또는 선입선출방식(FIFO)에 의해 수행하며, 라인 프로세서가 없는 경우에는 라인 드라이버 버퍼(Line Driver Buffer)를 거치는 어드레스(ADRS)와 데이터(Data) 버스를 통해 통신을 실시하게 된다.Referring to FIG. 3 below, the main microprocessor 30 collects and analyzes a variety of pieces of information from the signal processor 40 and executes the appropriate instructions according to the high level digital data link control link. Signal processor 40 via " HDLC LINK " The signal processor 40 receives instructions from the main microprocessor 30 through the HDLC 45 and handles everything as much as possible. At this time, the main microprocessor 30 performs only an operating system program. The signal processor 40 is an intermediate role between the main microprocessor 30 and the plurality of line processors 50 to 80, and analyzes information collected from the plurality of line processors 50 to 80 to analyze the information collected from the plurality of line processors 50 to 80. ) And receives a command from the main microprocessor 30 to perform a corresponding command. In addition, the signal processor 40 transmits only the details of the operation among the instructions received from the main microprocessor 30 to the corresponding line processor. Each of the line processors 50 to 80 receives a command from the signal processor 40 through each HDLC link 52 to 82, and displays a real I / O interface (a corresponding line interface card) or a hardware LCD, LED, Control various inputs and outputs such as relays. In addition, each line processor 50 to 80 collects all data generated from the I / O and delivers the data to the signal processor 40. The transfer and collection of these commands is performed by the HDLC link or FIFO of each line processor. In the absence of a line processor, the address (ADRS) and data are passed through the line driver buffer. Communication will take place via the bus.

상기한 바와 같이 본 발명은 다중처리방식을 채택하여 시스템의 작업률을 높이기 위하여 각 프로세서의 역할을 분담하여 메인 마이크로프로세서 또는 시그널 프로세서의 부하를 분산시킴으로써 신뢰성을 높일 수 있는 이점이 있다.As described above, the present invention has an advantage of increasing reliability by distributing the load of the main microprocessor or the signal processor by dividing the role of each processor in order to increase the throughput of the system by adopting a multi-processing scheme.

본 발명의 다른 이점은 고속 스피드를 요구하는 가종 라인 인터페이스 카드의 스피드를 높일 수 있으며, 방대한 기능들을 수행하는 경우에 다중처리를 하므로써 유리한 이점이 있다. Another advantage of the present invention is that it is possible to increase the speed of the pseudo line interface card that requires a high speed, and there is an advantage by multiprocessing when performing a large number of functions.

본 발명의 또 다른 이점은 간단한 기능을 수정하거나 디버깅시 해당 라인 프로세서를 통해 실행할 수 있으므로 유리한 이점이 있다.Another advantage of the present invention is advantageous because it can be executed through the corresponding line processor when modifying or debugging simple functions.

도 1은 종래 라인 인터페이스 카드를 제어하기 위한 제 1방안을 나타내는 라인 인터페이스 제어시스템의 블록 구성도.1 is a block diagram of a line interface control system showing a first scheme for controlling a conventional line interface card.

도 2는 종래 라인 인터페이스 카드를 제어하기 위한 제 2방안을 나타내는 라인 인터페이스 제어시스템의 블록 구성도.2 is a block diagram of a line interface control system showing a second method for controlling a conventional line interface card.

도 3은 본 발명의 실시 예에 따른 라인 인터페이스 카드를 제어하기 위한 라인 인터페이스 제어시스템의 블록 구성도.Figure 3 is a block diagram of a line interface control system for controlling a line interface card according to an embodiment of the present invention.

Claims (4)

라인 인터페이스 카드 제어시스템에 있어서,In the line interface card control system, 다수의 라인 인터페이스 카드와,Multiple line interface cards, 상기 각 라인 인터페이스 카드에 각각 연결되고, 상기 라인 인터페이스 카드들의 데이터를 입력받아 분석하고, 소정의 명령을 받아 상기 라인 인터페이스 카드의 동작을 제어하는 라인 프로세서와,A line processor connected to each of the line interface cards and receiving and analyzing data of the line interface cards, and receiving a predetermined command to control the operation of the line interface card; 상기 각 라인 프로세서에서 분석된 라인 인터페이스 카드들의 데이터를 입력받아 분석하여 출력하고, 소정의 제어명령을 받아 상기 라인 프로세서의 동작을 제어하는 시그널 프로세서와,A signal processor which receives data of line interface cards analyzed by each line processor, analyzes and outputs the data, and receives a predetermined control command to control the operation of the line processor; 상기 시그널 프로세서로부터 분석된 데이터를 입력받아 처리 분석하여 그에 해당하는 명령을 상기 시그널 프로세서로 전달하는 메인 프로세서로 이루어짐을 특징으로 하는 라인 프로세서를 이용한 라인 인터페이스 카드 제어시스템.And a main processor configured to receive the analyzed data from the signal processor, process the analysis, and transmit a corresponding command to the signal processor. 제 1항에 있어서, 상기 메인 마이크로프로세와 시그널 프로세서는,The method of claim 1, wherein the main microprocessor and the signal processor, 하이 레벨 데이터 링크 컨트롤 링크에 의해 통신을 함을 특징으로 하는 라인 프로세서를 이용한 라인 인터페이스 카드 제어시스템.Line interface card control system using a line processor, characterized in that the communication by a high-level data link control link. 제 1항에 있어서, 상기 시그널 프로세서와 라인 프로세서는,The method of claim 1, wherein the signal processor and the line processor, 하이 레벨 데이터 링크 컨트롤 링크에 의해 통신을 함을 특징으로 하는 라인 프로세서를 이용한 라인 인터페이스 카드 제어시스템.Line interface card control system using a line processor, characterized in that the communication by a high-level data link control link. 제 1항에 있어서, 상기 시그널 프로세서와 라인 프로세서는,The method of claim 1, wherein the signal processor and the line processor, 선입선출방식에 의해 통신을 함을 특징으로 하는 라인 프로세서를 이용한 라인 인터페이스 카드 제어시스템.Line interface card control system using a line processor, characterized in that the first-in, first-out communication.
KR1019970080837A 1997-12-31 1997-12-31 Line Interface Card Control System Using Line Processor KR100506273B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970080837A KR100506273B1 (en) 1997-12-31 1997-12-31 Line Interface Card Control System Using Line Processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970080837A KR100506273B1 (en) 1997-12-31 1997-12-31 Line Interface Card Control System Using Line Processor

Publications (2)

Publication Number Publication Date
KR19990060595A KR19990060595A (en) 1999-07-26
KR100506273B1 true KR100506273B1 (en) 2005-10-21

Family

ID=37305582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970080837A KR100506273B1 (en) 1997-12-31 1997-12-31 Line Interface Card Control System Using Line Processor

Country Status (1)

Country Link
KR (1) KR100506273B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59135962A (en) * 1983-01-25 1984-08-04 Nec Corp Attendant board
JPS6064559A (en) * 1983-09-19 1985-04-13 Fujitsu Ltd Terminal test system
JPH02295330A (en) * 1989-05-10 1990-12-06 Toshiba Corp Debugging system for distributed control type electronic exchange
KR100204873B1 (en) * 1995-10-20 1999-06-15 서평원 Message exchange apparatus using parallel bus in a pbx system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59135962A (en) * 1983-01-25 1984-08-04 Nec Corp Attendant board
JPS6064559A (en) * 1983-09-19 1985-04-13 Fujitsu Ltd Terminal test system
JPH02295330A (en) * 1989-05-10 1990-12-06 Toshiba Corp Debugging system for distributed control type electronic exchange
KR100204873B1 (en) * 1995-10-20 1999-06-15 서평원 Message exchange apparatus using parallel bus in a pbx system

Also Published As

Publication number Publication date
KR19990060595A (en) 1999-07-26

Similar Documents

Publication Publication Date Title
US4289934A (en) Integrated automatic call distribution facility and PBX system
US5047923A (en) Modularly structured digital communication system for interconnecting terminal equipment and public networks
US4377843A (en) Data distribution interface
KR100291301B1 (en) Communication system with signal data processing system and method and signal data processing system
Singh et al. A programmable network interface for a message-based multicomputer
CA2285399A1 (en) A method and apparatus for secure data communication
CA2585295A1 (en) System and method for synchronous processing of media data on an asynchronous processor
US4466062A (en) Apparatus for CCIS data transfer between a CPU and a plurality of data terminal equipment
US5627888A (en) Telecommunication system for handling basic and supplementary functions
US5455827A (en) Multi-processing and direct routing of signalling protocols in voice communication channels
KR100506273B1 (en) Line Interface Card Control System Using Line Processor
CA1194190A (en) Common channel interoffice signaling system
EP0200721A1 (en) Arrangement for communication between equipment belonging to different network architectures.
WO1999029071A1 (en) Resource sharing
EP0474131A2 (en) System for enhancing data transfer between application programs and communications programs in telecommunications systems
KR100329176B1 (en) Method for processing statistics data in msc
JP2577592B2 (en) Incoming call selection method
KR900000093B1 (en) Multiprocessing stored program controlled telecommunication establishment
KR100222739B1 (en) Method for managing each user group in private switching system
CA2202974A1 (en) Load sharing system and a method for processing of data and a communication system with load sharing
JPS5824934A (en) Data processor
KR200258764Y1 (en) Multi-Processor Monitor Apparatus
KR100250662B1 (en) Method for queue display in attendant console device
Maron et al. Techniques of data acquisition for nuclear physics experiments
RU6925U1 (en) I / O CPU

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080604

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee