KR100502042B1 - A method of improving ferroelectric properties of SBT thin films - Google Patents
A method of improving ferroelectric properties of SBT thin films Download PDFInfo
- Publication number
- KR100502042B1 KR100502042B1 KR10-2003-0006255A KR20030006255A KR100502042B1 KR 100502042 B1 KR100502042 B1 KR 100502042B1 KR 20030006255 A KR20030006255 A KR 20030006255A KR 100502042 B1 KR100502042 B1 KR 100502042B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- amorphous
- seed layer
- sbt
- semiconductor substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
Abstract
본 발명은 에스비티(SBT) 박막의 강유전특성 향상방법에 관한 것으로서, 더욱 상세하게는 박막제조공정 시 반도체기판 상에 시드층을 형성함으로써 잔류분극값을 저하시키는 파이로클로상의 형성을 완전히 억제시킬 수 있는 에스비티 박막의 강유전특성 향상방법에 관한 것이다. The present invention relates to a method of improving ferroelectric properties of SBT thin films, and more particularly, to form a seed layer on a semiconductor substrate during a thin film manufacturing process to completely suppress the formation of a pyrochlore phase which lowers the residual polarization value. The present invention relates to a method for improving ferroelectric properties of an SBT thin film.
본 발명은 에스비티를 이용한 강유전체 박막제조공정에 있어서, 에스비티 졸용액을 반도체기판(100) 상에 코팅하여 비정질의 시드층(200)을 형성하는 제 1공정과, 상기 비정질의 시드층(200)이 형성된 반도체기판(100)을 소정온도 및 소정시간으로 열처리하여 비정질의 시드층(200)을 결정상(300)으로 결정화시키는 제 2공정과, 상기 반도체기판(100)의 결정상(300)에 에스비티 졸용액을 코팅한 후 건조하는 과정을 다수번 반복하여 소정두께를 가지는 비정질의 에스비티박막(400)을 형성하는 제 3공정과, 상기 비정질의 에스비티박막(400)이 형성된 반도체기판(100)을 소정온도 및 소정시간 동안 열처리하여 비정질의 에스비티박막(400)을 오리빌리어스상(500)의 결정화하는 제 4공정을 포함하는 구성이다. In the ferroelectric thin film manufacturing process using SBT, the first step of forming an amorphous seed layer 200 by coating the SB sol solution on the semiconductor substrate 100, and the amorphous seed layer 200 ) Is a second step of crystallizing the amorphous seed layer 200 into a crystal phase 300 by heat-treating the semiconductor substrate 100 formed at a predetermined temperature and a predetermined time, and the S in the crystal phase 300 of the semiconductor substrate 100. The third step of forming an amorphous SBT thin film 400 having a predetermined thickness by repeating the drying process after coating the Beat Sol solution and the semiconductor substrate 100 on which the amorphous SBT thin film 400 is formed ) And a fourth step of crystallizing the amorphous ST film 400 by the heat treatment for a predetermined temperature and a predetermined time.
Description
본 발명은 에스비티 박막의 강유전특성 향상방법에 관한 것으로서, 더욱 상세하게는 박막제조공정 시에 반도체기판 상에 시드층을 형성함으로써 잔류분극값을 저하시키는 파이로클로상의 형성을 완전히 억제시킬 수 있는 에스비티 박막의 강유전특성 향상방법에 관한 것이다. The present invention relates to a method for improving ferroelectric properties of an SBT thin film, and more particularly, to form a seed layer on a semiconductor substrate during a thin film manufacturing process, thereby completely suppressing the formation of a pyrochlore phase which lowers the residual polarization value. It relates to a method of improving ferroelectric properties of SBT thin film.
일반적으로 반도체 소자 중, 자연상태에서도 전기편극(電氣偏極)을 가지는 강유전체 박막을 코팅하여 사용하는 강유전체 메모리소자(Ferro-electric RAM;FeRAM)는 비휘발성 메모리소자(Non-volatile Random Access Memory: NvRAM)의 일종으로 전원이 끊어진 상태에서도 저장정보를 기억하는 특성이 있을 뿐만 아니라 고속동작 및 저소비전력이 가능하여 기존의 DRAM(Dynamic Random Access Memory)을 대체하는 비휘발성 메모리 소자로 각광받고 있다.Generally, Ferro-electric RAM (FeRAM), which is used by coating a ferroelectric thin film having electric polarization in a natural state, is a non-volatile random access memory (NvRAM). In addition to the ability to store stored information even in the event of a power failure, high speed operation and low power consumption make it a popular non-volatile memory device that replaces conventional DRAM (Dynamic Random Access Memory).
이와 같은 강유전체 박막에 사용되는 재료에는 피지티(PZT) 및 에스비티(SBT)가 주로 사용되고 있으나 피지티의 경우 분극반전(기입판독)에 필요한 항전계가 크며 분극반전 조작을 반복할 경우 분극치가 변화(피로)하는 문제점으로 인해 우수한 피로특성과 낮은 항전계를 가지는 에스비티로 대체되고 있다. PZT and SBT are mainly used for materials used in such ferroelectric thin films, but in the case of Fiji, the strong electric field required for polarization inversion (write reading) is large, and the polarization value changes when the polarization inversion operation is repeated. Due to (fatigue) problems, it has been replaced by SBT having excellent fatigue characteristics and low electric field.
그런데 이와 같은 유용한 효과를 제공함에도 불구하고 이러한 에스비티를 이용한 강유전체 박막은 여러 문제점을 가지고 있는 바, 그 일예로 강유전체 박막재료인 에스비티를 이용한 강유전체 박막제조방법은 제조공정온도가 750℃∼800℃ 정도의 고온이기 때문에 이와 같은 고온에서 박막 제조 시 계면 확산반응에 의해 열화현상이 발생하는 문제점이 있었으나 본 출원인이 출원한 에스비티 강유전체 박막의 공정조건 제어방법(출원번호; 10-2003-0005627)에 의해 해소되었지만, 다른 일예의 문제점인 박막제조 시에 가장 많이 사용되는 에스비티 조성인 SrBi2Ta2O9를 이용하여 강유전체 박막 제조 시 낮은 잔류분극값을 가지기 때문에 비휘발성 메모리소자로 응용 시 메모리 용량이 작다는 문제점이 있다.However, the ferroelectric thin film using SBT has various problems despite providing such useful effects. For example, the manufacturing process temperature of the ferroelectric thin film using SBT, which is a ferroelectric thin film material, has a manufacturing process temperature of 750 ° C. to 800 ° C. Due to the high temperature, there was a problem of deterioration due to the interfacial diffusion reaction during the manufacture of the thin film at such a high temperature. However, the method of controlling the process conditions of the SB ferroelectric thin film filed by the applicant (application number; 10-2003-0005627) Although it is solved by the other example, the memory capacity when applied as a non-volatile memory device because it has a low residual polarization value in the production of ferroelectric thin film using SrBi 2 Ta 2 O 9 which is the most commonly used composition for thin film manufacturing There is a problem that this is small.
이는 박막제조 시 비스무스(Bi)의 휘발로 인하여 생성되는 비강유전상인 파이로클로(Pyrochlore)상에 의한 것으로서, 박막제조 공정 시 잔류분극값을 저하시키는 파이로클로상의 형성을 완전히 억제시키는 박막제조방법의 필요성이 대두되었다. This is due to the pyrochlore phase, a non-ferroelectric phase produced by volatilization of bismuth (Bi) during thin film manufacturing, and a thin film manufacturing method that completely suppresses the formation of a pyrochlore phase which reduces the residual polarization value in the thin film manufacturing process. The need has arisen.
본 발명은 상기 종래기술의 문제점을 해결하기 위한 것으로 본 발명의 목적은 에스비티 박막제조 시, 잔류분극값을 저하시키는 파이로클로상의 형성을 완전히 억제시킬 수 있는 에스비티 박막의 강유전특성 향상방법을 제공하는데 있다. The present invention has been made to solve the problems of the prior art, and an object of the present invention is to improve the ferroelectric properties of the SBT thin film that can completely suppress the formation of the pyroclo-phase to reduce the residual polarization value when manufacturing the SBT thin film. To provide.
상기 목적을 달성하기 위한 본 발명은 에스비티를 이용한 강유전체 박막제조공정에 있어서, 에스비티 졸용액을 반도체기판 상에 코팅하여 비정질의 시드층을 형성하는 제 1공정과, 상기 비정질의 시드층이 형성된 반도체기판을 소정온도 및 소정시간으로 열처리하여 비정질의 시드층을 결정상으로 결정화시키는 제 2공정과, 상기 반도체기판의 결정상에 에스비티 졸용액을 코팅한 후 건조하는 과정을 다수번 반복하여 소정두께를 가지는 비정질의 에스비티박막을 형성하는 제 3공정과, 상기 비정질의 에스비티박막이 형성된 반도체기판을 소정온도 및 소정시간 동안 열처리하여 비정질의 에스비티박막을 오리빌리어스상의 결정화하는 제 4공정을 포함하는 구성이다. The present invention for achieving the above object is a ferroelectric thin film manufacturing process using SBT, the first step of forming an amorphous seed layer by coating an SB sol solution on a semiconductor substrate, the amorphous seed layer is formed The semiconductor substrate is heat-treated at a predetermined temperature and for a predetermined time, thereby repeating the second step of crystallizing the amorphous seed layer into a crystalline phase, and coating and drying the SVT sol solution on the crystal of the semiconductor substrate. And a fourth step of forming an amorphous S thin film, and a fourth step of crystallizing the amorphous S thin film by annealing the semiconductor substrate on which the amorphous S thin film is formed for a predetermined temperature and for a predetermined time. It is a constitution.
상기 제 1공정의 시드층과 제 3공정의 에스비티박막은 동일한 조성비를 가지도록 제작된다. The seed layer of the first step and the SBT thin film of the third step are manufactured to have the same composition ratio.
상기 제 2공정의 시드층이 결정상으로 결정화되는 바람직한 온도 및 시간은 800oC에서 60분이다.The preferred temperature and time for the seed layer of the second step to crystallize into a crystalline phase is 60 minutes at 800 ° C.
상기 결정상은 오리빌리어스상과 파이로클로상이 혼합된 혼합상이다. The crystal phase is a mixed phase in which an orifice phase and a pyrochlor phase are mixed.
상기 제 3공정의 반도체기판의 시드층 상에 에스비티 졸용액을 코팅한 후 건조하는 과정은 비정질의 에스비티박막이 400㎚정도의 두께를 가지도록 순차적으로 7∼10회 정도 반복되어진다. The drying process after coating the SB sol solution on the seed layer of the semiconductor substrate of the third step is repeated 7 to 10 times sequentially so that the amorphous SB thin film has a thickness of about 400 nm.
상기 제 4공정의 비정질의 에스비티박막이 오리빌리어스상으로 결정화되는 바람직한 온도 및 시간은 800℃에서 60분이다. The preferred temperature and time for the amorphous SBT thin film of the fourth step to crystallize into an orifice phase is 60 minutes at 800 ° C.
이하에서는 본 발명의 실시예에 대한 구성 및 작용을 첨부한 도면을 참조하면서 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings, the configuration and operation of the embodiment of the present invention will be described in detail.
도 1a 내지 도 1d는 본 발명으로서 강유전특성을 향상시키는 에스비티를 이용한 강유전체 박막제조공정도이다. Figure 1a to 1d is a ferroelectric thin film manufacturing process using the SBT to improve the ferroelectric properties as the present invention.
도시된 바와 같이, 본 발명의 에스비티를 이용한 강유전체 박막제조공정은 에스비티 졸(Sol)용액을 반도체기판(Pt/Ti/SiO2/Si)(100) 상에 코팅하여 비정질의 시드층(Seed Layer)(200)을 형성하는 제 1공정과, 상기 비정질의 시드층(200)이 형성된 반도체기판(100)을 소정온도 및 소정시간으로 열처리하여 비정질의 시드층(200)을 결정상(300)으로 결정화시키는 제 2공정과, 상기 반도체기판(100)의 결정상(300)에 에스비티 졸용액을 코팅한 후 건조하는 과정을 다수번 반복하여 소정두께를 가지는 비정질의 에스비티박막(400)을 형성하는 제 3공정과, 상기 비정질의 에스비티박막(400)이 형성된 반도체기판(100)을 소정온도 및 소정시간 동안 열처리하여 비정질의 에스비티박막(400)을 오리빌리어스상(500)의 결정화하는 제 4공정을 포함하는 구성이다.As shown, the ferroelectric thin film manufacturing process using the SBT of the present invention by coating the SB sol (Sol) solution on the semiconductor substrate (Pt / Ti / SiO 2 / Si) (100) amorphous seed layer (Seed) The first step of forming the layer 200 and the semiconductor substrate 100 on which the amorphous seed layer 200 is formed are heat-treated at a predetermined temperature and for a predetermined time to convert the amorphous seed layer 200 into the crystalline phase 300. Forming an amorphous SBT thin film 400 having a predetermined thickness by repeating a second process of crystallization and a process of coating and drying an SB sol solution on the crystal phase 300 of the semiconductor substrate 100 a plurality of times. The third process and the heat treatment of the semiconductor substrate 100 on which the amorphous S thin film 400 is formed for a predetermined temperature and a predetermined time to crystallize the amorphous S thin film 400 of the orifice phase 500. It is the structure including four processes.
상기 제 1공정의 시드층(200)은 금속알콕사이드들인 스트론튬-아이소프로폭사이드(Sr-isopropoxide), 비스무스-아밀옥사이드(Bi-amyloxide), 탄탈늄-에톡사이드(Ta-ethoxide)들을 2-메톡시에탄올(2-Methoxyethanol)에서 알킬기를 치환시키고, 이를 연차적으로 혼합하여 SrBi2Ta2O9의 조성비를 가지는 에스비티 졸용액으로 형성된다.The seed layer 200 of the first process is a metal alkoxides such as strontium-isopropoxide (Sr-isopropoxide), bismuth-amyloxide, tantalum-ethoxide (Ta-ethoxide) Substituting an alkyl group in methoxyethanol (2-Methoxyethanol), and the mixture is annually formed to form an esbisol sol solution having a composition ratio of SrBi 2 Ta 2 O 9 .
표 1은 시드층(200)인 SrBi2Ta2O9의 각 조성에 따른 몰분율 및 그 몰분율에 해당하는 중량퍼센트를 기재한 것이다.Table 1 lists the mole fractions according to the respective compositions of the SrBi 2 Ta 2 O 9 , which is the seed layer 200, and the weight percentages corresponding to the mole fractions.
여기서 제 1공정의 시드층(200)과 제 3공정의 에스비티박막(400)은 동일한 조성비를 가지도록 제작된다.Here, the seed layer 200 of the first process and the SBT thin film 400 of the third process are manufactured to have the same composition ratio.
상기 반도체기판(100)은 Pt/Ti/SiO2/Si의 적층구조를 가지는 기판(100)을 사용할 수 있으며, 또는 다른 적층구조를 가지는 반도체기판(100)도 사용할 수 있다.The semiconductor substrate 100 may use a substrate 100 having a stacked structure of Pt / Ti / SiO 2 / Si, or a semiconductor substrate 100 having another stacked structure may also be used.
상기 제 2공정의 시드층(200)이 결정상(300)으로 결정화되는 바람직한 온도 및 시간은 800oC에서 60분이며, 상기 결정상(300)은 70vol%의 오리빌리어스상과 30vol%의 파이로클로상이 혼합되어 형성된다.The temperature and time for the seed layer 200 of the second process to crystallize into the crystalline phase 300 is 60 minutes at 800 ° C., the crystalline phase 300 is 70 vol% of the orifice phase and 30 vol% of pyro Closures are formed by mixing.
상기 제 3공정의 반도체기판(100)의 시드층(200) 상에 에스비티 졸용액을 코팅한 후 건조하는 과정은 비정질의 에스비티박막(400)이 400㎚정도의 두께를 가지도록 순차적으로 7∼10회 정도 반복되어진다. Coating and drying the SB sol solution on the seed layer 200 of the semiconductor substrate 100 of the third step is performed so that the amorphous SB thin film 400 has a thickness of about 400 nm in order. It is repeated about 10 times.
또한 상기 반도체기판(100)의 시드층(200) 상에 에스비티 졸용액의 코팅 후에 수행되는 건조과정은 상온에서 1분, 150℃에서 1시간 건조시킨 후에 450℃에서 10분간 열분해(Pyrolysis)시키는 과정으로 이루어진다. In addition, the drying process is carried out after the coating of the SB sol solution on the seed layer 200 of the semiconductor substrate 100 is dried for 1 minute at room temperature, 150 ℃ 1 hour and then pyrolysis for 10 minutes at 450 ℃ The process takes place.
상기 제 4공정의 비정질의 에스비티박막이 오리빌리어스상으로 결정화되는 바람직한 온도 및 시간은 800℃에서 60분이다. The preferred temperature and time for the amorphous SBT thin film of the fourth step to crystallize into an orifice phase is 60 minutes at 800 ° C.
상기 구성으로 된 본 고안의 작용효과를 도 1a 내지 도 4b를 참조하여 설명하면 다음과 같다. Referring to Figures 1a to 4b the effect of the present invention having the above configuration as follows.
먼저 금속알콕사이드들인 각종 조성을 이용하여 생성된 비정질의 시드층(200)을 스핀코터를 이용하여 반도체기판(100) 상에 코팅한 후, 비정질의 시드층(200)이 코팅된 반도체기판(100)을 박스로(미도시)에 인입하여 800℃에서 60분간 열처리하면, 비정질의 시드층(200)은 70vol%의 오리빌리어스상과 30vol%의 파이로클로상이 혼합된 결정상(300)으로 결정화가 일어난다 First, the amorphous seed layer 200 generated by using various compositions of metal alkoxides is coated on the semiconductor substrate 100 using a spin coater, and then the semiconductor substrate 100 coated with the amorphous seed layer 200 is coated. When introduced into a box furnace (not shown) and heat treated at 800 ° C. for 60 minutes, the amorphous seed layer 200 crystallizes into a crystal phase 300 in which 70 vol% of an orifice phase and 30 vol% of a pyrochlor phase are mixed.
도 2는 본 발명의 시드층을 열처리하여 형성된 결정상을 주사전자현미경으로 촬영한 것을 나타낸 도면으로서, 대략 70vol%의 오리빌리어스상과 30vol%의 파이로클로상이 형성된 것을 볼 수 있으며, 극히 얇은 박막두께로 인하여 800℃에서 열처리 시 시드층(200)이 부분적으로 분해(Break-up)되어 있는 것도 볼 수 있다. Figure 2 is a view showing the scanning electron microscope of the crystal phase formed by heat treatment of the seed layer of the present invention, it can be seen that approximately 70vol% of the orifice phase and 30vol% pyrochlore phase was formed, an extremely thin film Due to the thickness, the seed layer 200 may be partially cracked during heat treatment at 800 ° C.
이와 같이 반도체기판(100) 상에 형성된 결정상(300)에 시드층(200)과 동일한 조성을 가지는 에스비티 졸용액을 코팅하여 비정질의 에스비티박막(300)을 형성한 후, 1분 동안 상온에서 방치하며, 그 후에 열판(Hot Plate)를 이용하여 150℃에서 1시간 건조시킨 후에 재차 450℃에서 10분간 열분해(Pyrolysis)시키는 건조과정을 수행한다. As described above, an amorphous SBT thin film 300 is formed on the crystal phase 300 formed on the semiconductor substrate 100 by coating an SB sol solution having the same composition as the seed layer 200, and then left at room temperature for 1 minute. Then, after drying for 1 hour at 150 ℃ using a hot plate (Pyrolysis) is carried out again for 10 minutes at 450 ℃.
이때 비정질의 에스비티박막(400)은 400㎚정도의 두께가 되도록 코팅 및 건조과정을 순차적으로 7∼10회 정도 반복한다. At this time, the amorphous SBT thin film 400 is repeated in the coating and drying process 7 ~ 10 times in order to have a thickness of about 400nm.
반도체기판(100) 상에 비정질의 에스비티박막(400)을 형성한 후, 박스로에 인입하여 800℃에서 60분간 열처리하면, 거의 완전한 오리빌리어스상(500)으로 상변태시킨다. After the amorphous SBT thin film 400 is formed on the semiconductor substrate 100, it is introduced into a box furnace and heat-treated at 800 ° C. for 60 minutes, thereby transforming the phase into an almost complete orifice phase 500.
도3a는 종래 시드층을 포함하지 않는 에스비티 강유전체 박막을 740℃에서 60분동안 열처리하여 형성된 오리빌리어스상 및 파이로클로상의 형성거동을 X-선 회절법을 이용하여 나타낸 도면이고, 도3b는 본 발명의 시드층을 포함하는 에스비티 강유전체 박막을 740℃에서 60분동안 열처리하여 형성된 오리빌리어스상의 형성거동을 X-선 회절법을 이용하여 나타낸 도면이다.FIG. 3A is a view showing the formation behavior of an orifice phase and pyrochlore phase formed by heat treatment of an SB ferroelectric thin film not including a seed layer at 740 ° C. for 60 minutes using X-ray diffraction method, and FIG. 3B. Is a diagram showing the formation behavior of an orifice phase formed by heat treatment of an SB ferroelectric thin film including the seed layer of the present invention at 740 ° C. for 60 minutes by X-ray diffraction method.
도시된 바와 같이, 시드층(200)을 포함하지 않는 에스비티 강유전체 박막의 경우 잔류분극값을 저하시키는 파이로클로상(P)의 형성이 현저함을 알 수 있으며 소량의 중간상인 플로라이트상(F)도 잔류되어 있는 것을 알 수 있었다. As shown, in the case of the SB ferroelectric thin film which does not include the seed layer 200, it can be seen that the formation of the pyrochlore phase P, which reduces the residual polarization value, is remarkable, and a small amount of the intermediate phase flowite phase F is shown. ) Also remained.
그러나 시드층(200)을 포함하는 에스비티 강유전체 박막의 경우 파이로클로상 및 플로라이트상이 거의 없는 순수한 오리빌리어스상(A)만이 형성되는 것을 볼 수 있다. 즉, 시드층(200) 상에 형성된 비정질의 에스비티박막을 열처리 시 시드층(200)은 제 2공정중에 이미 70vol% 이상이 오리빌리어스상으로 결정화가 되어 있는 상태이기 때문에 시드층(200)에 코팅된 비정질의 에스비티박막은 오리빌리어스상인 시드층(200)에 의해 중간상인 파이로클로상 및 플로라이트상에서 오리빌리어스상으로의 상변태가 보다 빠르게 진행되어진다. However, in the case of the SBT ferroelectric thin film including the seed layer 200, it can be seen that only a pure orifice phase A having little pyrochlore phase and a flowite phase is formed. That is, the seed layer 200 when the amorphous SBT thin film formed on the seed layer 200 is heat-treated, since 70 vol% or more of the seed layer 200 is already crystallized in an orifice phase during the second process. In the amorphous S thin film coated on the seed layer 200, the transformation of the intermediate phase from the pyrochlor phase and the polite phase to the orifice phase is accelerated by the seed layer 200.
여기서 X-선회절(XRD) 분석은 모노크로미터가 장착된 리가쿠-2000(Rigaku-2000)모델의 장비를 사용하였다.X-ray diffraction (XRD) analysis was performed using the Rigaku-2000 model equipped with a monochromator.
도4a는 종래 시드층을 포함하지 않는 에스비티 강유전체 박막을 주사전자현미경으로 촬영한 것을 나타낸 도면이고, 도4b는 본 발명의 시드층을 포함하는 에스비티 강유전체 박막을 주사전자현미경으로 촬영한 것을 나타낸 도면이며, 표 2는 시드층의 포함 유무에 따른 잔류분극값을 기재한 것이다. Figure 4a is a view showing a scanning electron microscope of a Sb ferroelectric thin film that does not include a conventional seed layer, Figure 4b shows a photograph of a SB ferroelectric thin film comprising a seed layer of the present invention by a scanning electron microscope Table 2 shows the residual polarization values depending on the presence or absence of the seed layer.
도시된 바와 같이, 시드층을 포함하지 않는 에스비티 강유전체 박막의 경우 비강유전상인 파이로클로상이 상당량 형성되어 있는 것이 관측되었으나, 시드층을 포함하는 에스비티 강유전체 박막의 경우에는 거의 대부분 강유전상인 오리빌리어스상이 관측되었다. 여기서 주사전자현미경(SEM)은 필립스 이에스이엠(Philips ESEM)을 사용하였다.As shown, a significant amount of non-ferroelectric pyroclophase was observed in the SB ferroelectric thin film not including the seed layer, but in the case of the SB ferroelectric thin film including the seed layer, almost all ferroelectric phases were orbili. Earth image was observed. Scanning electron microscope (SEM) was used Philips ESEM (Philips ESEM).
또한 강유전성 분석기(Ferroelectric Analyzer)를 이용하여 시드층을 포함하지 않는 에스비티 강유전체 박막 및 시드층을 포함하는 에스비티 강유전체 박막의 강유전 이력특성을 측정하였다. In addition, the ferroelectric hysteresis characteristics of the SB ferroelectric thin film including the seed layer and the seed S ferroelectric thin film including the seed layer were measured using a ferroelectric analyzer.
표 2를 참조하여 시드층을 포함하지 않는 에스비티 강유전체 박막은 평균 11 μC/㎠의 잔류분극값을 보인 반면에 시드층을 포함하는 에스비티 강유전체 박막은 평균 21 μC/㎠로 잔류분극값이 약 91% 이상 향상된 것을 알 수 있다. Referring to Table 2, the SB ferroelectric thin film containing no seed layer showed a residual polarization value of 11 μC / cm2 on average, whereas the SB ferroelectric thin film including seed layer had an average residual polarization of 21 μC / cm2. It can be seen that more than 91% improved.
상술한 바와 같이 따라서 에스비티 강유전체 박막에 시드층을 형성하는 제조방법을 사용할 경우, 잔류분극값을 저하시키는 파이로클로상의 형성을 억제함으로써 비휘발성 메모리소자로 응용 시 메모리 용량을 극대화시킬 수 있다. 여기서 강유전성 분석기는 라디언트 테크놀로지사(Radient Technology, USA)의 RT-66A를 이용하여 측정하였다. As described above, in the case of using the manufacturing method of forming the seed layer on the SB ferroelectric thin film, it is possible to maximize the memory capacity when the non-volatile memory device is applied by suppressing the formation of the pyrochlore phase which reduces the residual polarization value. Here, the ferroelectric analyzer was measured using the RT-66A of Radiant Technology, USA.
이상에서 설명한 바와 같이, 본 발명은 박막제조공정 시에 반도체기판 상에 시드층을 형성함으로써 잔류분극값을 저하시키는 파이로클로상의 형성을 완전히 억제시켜 비휘발성 메모리소자로 응용 시 메모리 용량을 극대화 시킬 수 있는 효과를 발휘한다. As described above, the present invention forms a seed layer on the semiconductor substrate during the thin film manufacturing process to completely suppress the formation of the pyrochlore phase which lowers the residual polarization value, thereby maximizing the memory capacity when applied as a nonvolatile memory device. It can be effective.
본 발명은 기재된 구체예 대해서만 상세히 설명되었지만 본 발명의 사상과 범위내에서 변형이나 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이며, 그러한 변형이나 변경은 첨부한 특허청구범위에 속한다 할 것이다. Although the invention has been described in detail only with respect to the described embodiments, it will be apparent to those skilled in the art that modifications and variations can be made within the spirit and scope of the invention, and such modifications and variations will fall within the scope of the appended claims.
도 1a 내지 도 1d는 본 발명으로서 강유전특성을 향상시키는 에스비티를 이용한 강유전체 박막제조공정도,1A to 1D are ferroelectric thin film manufacturing process diagrams using SBT to improve ferroelectric properties as the present invention;
도 2는 본 발명의 시드층을 열처리하여 형성된 결정상을 주사전자현미경으로 촬영한 것을 나타낸 도면, 2 is a view showing the scanning electron microscope of the crystal phase formed by heat treatment of the seed layer of the present invention,
도3a는 종래 시드층을 포함하지 않는 에스비티 강유전체 박막을 740℃에서 60분동안 열처리하여 형성된 오리빌리어스상 및 파이로클로상의 형성거동을 X-선 회절법을 이용하여 나타낸 도면,FIG. 3A illustrates the formation behavior of an orifice phase and a pyrochlore formed by heat treatment of an SB ferroelectric thin film not including a seed layer at 740 ° C. for 60 minutes using X-ray diffraction; FIG.
도3b는 본 발명의 시드층을 포함하는 에스비티 강유전체 박막을 740℃에서 60분동안 열처리하여 형성된 오리빌리어스상의 형성거동을 X-선 회절법을 이용하여 나타낸 도면,3B is a view showing the formation behavior of an orifice phase formed by heat treatment of an SB ferroelectric thin film including the seed layer of the present invention at 740 ° C. for 60 minutes using X-ray diffraction;
도4a는 종래 시드층을 포함하지 않는 에스비티 강유전체 박막을 주사전자현미경으로 촬영한 것을 나타낸 도면, Figure 4a is a view showing a conventional scanning electron microscopy of SBT ferroelectric thin film containing no seed layer;
도4b는 본 발명의 시드층을 포함하는 에스비티 강유전체 박막을 주사전자현미경으로 촬영한 것을 나타낸 도면이다.Figure 4b is a view showing a scanning electron microscope of the SBT ferroelectric thin film comprising a seed layer of the present invention.
<도면의 주요부분에 대한 부호설명><Code Description of Main Parts of Drawing>
100 : 반도체기판 200 : 시드층100 semiconductor substrate 200 seed layer
300 : 결정상 400 : 비정질의 에스비티박막300: crystal phase 400: amorphous SBT thin film
500 : 오리빌리어스상500: Orientus Award
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0006255A KR100502042B1 (en) | 2003-01-30 | 2003-01-30 | A method of improving ferroelectric properties of SBT thin films |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0006255A KR100502042B1 (en) | 2003-01-30 | 2003-01-30 | A method of improving ferroelectric properties of SBT thin films |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040069729A KR20040069729A (en) | 2004-08-06 |
| KR100502042B1 true KR100502042B1 (en) | 2005-07-25 |
Family
ID=37358418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0006255A KR100502042B1 (en) | 2003-01-30 | 2003-01-30 | A method of improving ferroelectric properties of SBT thin films |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100502042B1 (en) |
-
2003
- 2003-01-30 KR KR10-2003-0006255A patent/KR100502042B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040069729A (en) | 2004-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5851841A (en) | Method for producing ferroelectric film element, and ferroelectric film element and ferroelectric memory element produced by the method | |
| US5817170A (en) | Low temperature seeding process for ferroelectric memory device | |
| US5757061A (en) | Ferroelectric thin film coated substrate, producing method thereof and capacitor structure element using thereof | |
| US6153898A (en) | Ferroelectric capacitor, method of manufacturing same and memory cell using same | |
| JP6814915B2 (en) | Ferroelectric memory and its manufacturing method, ferroelectric film and its manufacturing method | |
| US6922351B2 (en) | Ferroelectric memory device and method of manufacturing the same | |
| KR100476030B1 (en) | Semiconductor device having ferroelectric thin film and fabricating method therefor | |
| CN1447416A (en) | Mfg. method of semiconductor device | |
| Kim et al. | The effects of cation-substitution on the ferroelectric properties of sol-gel derived PZT thin film for FRAM application | |
| JP2007184622A (en) | Method of fabricating high capacitance thin film capacitor | |
| KR100502042B1 (en) | A method of improving ferroelectric properties of SBT thin films | |
| JP3952124B2 (en) | Metal oxide dielectric film and manufacturing method thereof | |
| US6857172B2 (en) | Method of manufacturing ferroelectric capacitor | |
| JP3363091B2 (en) | Manufacturing method of dielectric memory | |
| US6358811B1 (en) | Method for forming a stoichiometric ferroelectric and/or dielectric thin film layer containing lead or bismuth on an electrode | |
| KR100502175B1 (en) | A method of controlling processing condition of SBT ferroelectric thin films | |
| JP2000031411A (en) | Manufacture of ferroelectric thin film | |
| Norga et al. | The effect of Pb stiochiometry on switching behavior of Pt/lead zirconate titanate/Pt ferroelectric capacitors | |
| JPH10223847A (en) | Manufacture of ferroelectric thin film element, ferroelectric thin film element and ferroelectric memory device | |
| Hayashi et al. | Effects of Bi2O3 seeding layer on crystallinity and electrical properties of CSD-derived Bi4− xLaxTi3O12 ferroelectric thin films | |
| US20010018132A1 (en) | Method for producing very thin ferroelectric layers | |
| JP3427795B2 (en) | Thin film manufacturing method and thin film capacitor manufacturing method using the same | |
| KR100248810B1 (en) | Ferroelectric capacitor and its manufacturing method | |
| JP3606791B2 (en) | Ferroelectric thin film manufacturing method, ferroelectric capacitor, ferroelectric memory cell, and ferroelectric memory manufacturing method | |
| Chen et al. | Effect of titanium substitution on film structure and ferroelectric properties of Sr-deficient Sr0. 75Bi2. 35Ta2O9 thin films |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |