KR100494809B1 - Circuit for detecting error of a communication line - Google Patents
Circuit for detecting error of a communication line Download PDFInfo
- Publication number
- KR100494809B1 KR100494809B1 KR10-2003-0025578A KR20030025578A KR100494809B1 KR 100494809 B1 KR100494809 B1 KR 100494809B1 KR 20030025578 A KR20030025578 A KR 20030025578A KR 100494809 B1 KR100494809 B1 KR 100494809B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- communication line
- monostable multivibrator
- display unit
- output
- Prior art date
Links
- 238000001514 detection method Methods 0.000 claims abstract description 13
- 239000003990 capacitor Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 14
- 230000005856 abnormality Effects 0.000 description 11
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/35—Feed-through capacitors or anti-noise capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/224—Housing; Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/236—Terminals leading through the housing, i.e. lead-through
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
본 발명은 데이터 신호와 클럭 신호로 이루어지는 IIC 통신프로토콜을 이용하는 회로에서의 통신 라인 오류 감지 회로에 관한 것이다. 상기 통신라인 오류 감지 회로는, 상기 데이터 신호가 입력단자로 입력되고, 소정의 시간내에 상기 데이터 신호에 대한 폴링에지가 감지되지 않으면 로우 레벨 신호를 출력하는 제1 단안정 멀티바이브레이터, 상기 제1 단안정 멀티바이브레이터로부터 출력되는 신호에 따라 온/오프가 제어되는 제1 표시부, 상기 클록 신호가 입력단자로 입력되고, 소정의 시간내에 상기 클록 신호에 대한 폴링에지가 감지되지 않으면 로우 레벨 신호를 출력하는 제2 단안정 멀티바이브레이터, 상기 제2 단안정 멀티바이브레이터로부터 출력되는 신호에 따라 온/오프가 제어되는 제2 표시부를 구비하는 것을 특징으로 한다. The present invention relates to a communication line error detection circuit in a circuit using an IIC communication protocol consisting of a data signal and a clock signal. The communication line error detecting circuit may include: a first monostable multivibrator configured to output a low level signal when the data signal is input to an input terminal and a falling edge for the data signal is not detected within a predetermined time; A first display unit configured to control on / off according to a signal output from a stable multivibrator, and output a low level signal if a falling edge of the clock signal is not detected within a predetermined time period and the clock signal is input to the input terminal; And a second display unit configured to control on / off according to a signal output from the second monostable multivibrator and the second monostable multivibrator.
Description
본 발명은 통신 라인의 오류 감지 회로에 관한 것으로서, 보다 구체적으로는 CPU와 각종 IC들간의 통신을 위하여 사용되는 IIC 통신 라인에 대한 오류 감지 회로에 관한 것이다. The present invention relates to an error detection circuit of a communication line, and more particularly, to an error detection circuit for an IIC communication line used for communication between a CPU and various ICs.
중앙처리장치인 CPU 및 각종 IC들을 포함하는 일반적인 회로들에 있어서, CPU는 IIC 통신프로토콜을 이용하여 대부분의 IC들을 제어하게 된다. 도 1은 종래의 IIC 통신프로토콜을 이용하는 회로들을 개략적으로 도시한 블록도이다. In general circuits including a central processing unit CPU and various ICs, the CPU controls most of the ICs using the IIC communication protocol. 1 is a block diagram schematically illustrating circuits using a conventional IIC communication protocol.
IIC 통신프로토콜은 데이터 신호인 SDA 신호 및 클록 신호인 SCL 신호가 2개의 SDA 통신 라인 및 SCL 통신 라인을 통해 각각 전송된다.In the IIC communication protocol, an SDA signal as a data signal and an SCL signal as a clock signal are transmitted through two SDA communication lines and an SCL communication line, respectively.
도 1에 도시된 바와 같이, 하나의 CPU에 복수 개의 IC들이 연결되어 있는 경우 IIC 통신라인은 병렬로 연결되기 때문에 어느 한 IC라도 이상이 생기거나 IIC 통신라인상에 이상이 생기면 모든 회로들이 동작을 할 수 없게 되는 문제점이 발생한다. 이 경우, IIC 통신라인의 오류임에도 불구하고 외부적으로는 아무런 이상이 검출되지 않으면서 일부 기능이 동작하지 않게 되어, 사용자가 통신라인의 이상 유무를 파악하기까지 상당한 시간이 걸리게 되는 문제점이 있다. As shown in FIG. 1, when a plurality of ICs are connected to one CPU, the IIC communication lines are connected in parallel, and thus, when any IC is abnormal or an error occurs on the IIC communication line, all circuits operate. A problem arises that cannot be done. In this case, even though it is an error in the IIC communication line, some functions are not operated without any abnormality being detected externally, so that it takes a considerable time for the user to determine whether there is an error in the communication line.
전술한 문제점을 해결하기 위하여, 본 발명은 통신라인상의 오류를 즉시 감지하고, 이를 사용자에게 알려줄 수 있는 통신라인 오류 감지 회로를 제공하는 것을 목적으로 한다. In order to solve the above problems, an object of the present invention is to provide a communication line error detection circuit that can immediately detect an error on the communication line, and inform the user.
전술한 목적을 달성하기 위한 본 발명은, 데이터 신호와 클럭 신호로 이루어지는 IIC 통신프로토콜을 이용하는 회로에서의 통신 라인 오류 감지 회로에 관한 것으로서, 상기 데이터 신호가 입력단자로 입력되고, 소정의 시간내에 상기 데이터 신호에 대한 폴링에지가 감지되지 않으면 로우 레벨 신호를 출력하는 제1 단안정 멀티바이브레이터, 상기 제1 단안정 멀티바이브레이터로부터 출력되는 신호에 따라 온/오프가 제어되는 제1 표시부, 상기 클록 신호가 입력단자로 입력되고, 소정의 시간내에 상기 클록 신호에 대한 폴링에지가 감지되지 않으면 로우 레벨 신호를 출력하는 제2 단안정 멀티바이브레이터, 상기 제2 단안정 멀티바이브레이터로부터 출력되는 신호에 따라 온/오프가 제어되는 제2 표시부를 구비하는 것을 특징으로 한다. The present invention for achieving the above object relates to a communication line error detection circuit in a circuit using an IIC communication protocol consisting of a data signal and a clock signal, the data signal is input to the input terminal, When the falling edge of the data signal is not detected, the first monostable multivibrator for outputting a low level signal, the first display unit on / off is controlled according to the signal output from the first monostable multivibrator, the clock signal A second monostable multivibrator that is input to an input terminal and outputs a low level signal if a falling edge of the clock signal is not detected within a predetermined time, and is turned on / off according to a signal output from the second monostable multivibrator It characterized in that it comprises a second display unit is controlled.
이때, 상기 시간은 제1 및 제2 단안정 멀티바이브레이터에 각각 연결되는 저항 및 커패시터의 값에 따른 시정수에 의해 결정되는 것이 바람직하다.At this time, the time is preferably determined by the time constant according to the value of the resistor and the capacitor connected to the first and second monostable multivibrator, respectively.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태에 대해 상세히 설명한다. 우선, 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호로 표기되었음에 유의하여야 한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention. First, in adding reference numerals to the components of each drawing, it should be noted that the same components are denoted by the same reference numerals as much as possible, even if displayed on different drawings.
제1 실시예First embodiment
이하, 첨부된 도 2 내지 도 6을 참조하여, 본 발명의 제1 실시예에 따른 통신라인 오류 감지 회로의 구성 및 동작을 구체적으로 설명한다. Hereinafter, the configuration and operation of the communication line error detecting circuit according to the first embodiment of the present invention will be described in detail with reference to FIGS. 2 to 6.
도 2는 본 발명의 제1 실시예에 따른 통신라인 오류 감지 회로가 도시된 블록도이다. 도 2를 참조하여 보면, 본 실시예에 따른 통신라인 오류 감지 회로는 CPU로부터 출력되는 IIC 통신라인인 데이터 통신라인(SDA) 및 클록 통신라인(SCL)에 연결되며, 제1 단안정 멀티바이브레이터(220), 제1 표시부(224), 제2 단안정 멀티바이브레이터(230), 및 제2 표시부(234)를 포함한다. 2 is a block diagram illustrating a communication line error detection circuit according to a first embodiment of the present invention. Referring to FIG. 2, the communication line error detection circuit according to the present embodiment is connected to a data communication line SDA and a clock communication line SCL, which are IIC communication lines output from a CPU, and includes a first monostable multivibrator ( 220, a first display unit 224, a second monostable multivibrator 230, and a second display unit 234.
상기 제1 단안정 멀티바이브레이터(220)의 입력단자는 SDA 통신라인과 연결되어 SDA 신호가 입력된다. 또한, 상기 제1 단안정 멀티바이브레이터의 출력단자는 입력신호로부터 로우-하이 레벨로의 스위칭이 발생하는 경우에 하이레벨의 신호가 출력되는 반면에, 일정 시간동안 입력신호로부터 로우-하이 레벨로의 스위칭이 발생하지 않는 경우, 즉 일정 시간동안 폴링 에지(falling edge)가 없는 경우에는 로우 레벨의 신호가 출력된다. An input terminal of the first monostable multivibrator 220 is connected to an SDA communication line to receive an SDA signal. The output terminal of the first monostable multivibrator outputs a high level signal when switching from an input signal to a low-high level occurs, while switching from the input signal to a low-high level for a predetermined time. If this does not occur, that is, there is no falling edge for a predetermined time, a low level signal is output.
상기 일정 시간(Tw)은 상기 제1 단안정 멀티바이브레이터에 연결되는 저항 및 커패시터에 의해 결정되는 시정수에 따라 정해지며, 수학식 1과 같이 표현된다. The predetermined time Tw is determined according to a time constant determined by a resistor and a capacitor connected to the first monostable multivibrator, and is expressed by Equation 1 below.
여기서, t는 상기 제1 단안정 멀티바이브레이터의 내부 특성에 의해 결정되는 상수이며, R 및 C는 상기 제1 단안정 멀티바이브레이터에 연결되는 저항 및 커패시터의 용량을 나타낸다. Here, t is a constant determined by the internal characteristics of the first monostable multivibrator, and R and C represent the capacitance of the resistor and the capacitor connected to the first monostable multivibrator.
도 3은 정상적인 경우의 IIC 통신라인상의 SDA 신호 및 SCL 신호를 예시적으로 도시한 파형도이며, 도 4a 및 도 4b는 IIC 통신라인상에 이상이 발생하여 일정시간간격(Tw)동안 로우레벨 또는 하이레벨의 신호가 출력되는 SDA 신호 또는 SCL 신호를 예시적으로 도시한 파형도이다. FIG. 3 is a waveform diagram illustrating an SDA signal and an SCL signal on an IIC communication line in a normal case, and FIGS. 4A and 4B show a low level or a predetermined time interval Tw due to an abnormality occurring on the IIC communication line. The waveform diagram exemplarily shows an SDA signal or an SCL signal to which a high level signal is output.
따라서, 도 3에 도시된 바와 같이 상기 SDA 신호가 정상적인 경우 상기 제1 단안정 멀티바이브레이터의 출력 단자는 하이레벨의 신호를 출력하게 된다. 한편, 도 4a 또는 도 4b에 도시된 바와 같이 상기 SDA 신호에 이상이 있는 경우 상기 제1 단안정 멀티바이브레이터의 출력 단자는 로우레벨의 신호를 출력하게 된다. Therefore, as shown in FIG. 3, when the SDA signal is normal, the output terminal of the first monostable multivibrator outputs a high level signal. Meanwhile, as shown in FIG. 4A or 4B, when there is an error in the SDA signal, the output terminal of the first monostable multivibrator outputs a low level signal.
상기 제1 표시부(224)는 상기 제1 단안정 멀티바이브레이터로부터 출력되는 신호를 외부에 나타내기 위한 것으로서, 본 발명의 바람직한 실시예에서는 LED를 사용한다. 하지만, 상기 제1 표시부로 LED외에 액정디스플레이(LCD) 등과 같은 다른 형태의 표시장치를 사용할 수 있음은 당연한다.The first display unit 224 is for externally displaying a signal output from the first monostable multivibrator. In the preferred embodiment of the present invention, an LED is used. However, it is obvious that other types of display devices such as liquid crystal displays (LCDs) may be used as the first display unit.
상기 제1 표시부(224)로 사용되는 LED는 상기 제1 단안정 멀티바이브레이터의 출력단자에 연결되어, 상기 제1 단안정 멀티바이브레이터로부터 하이레벨의 신호가 출력되는 경우 켜지고, 로우레벨의 신호가 출력되는 경우 꺼진다. 따라서, 사용자는 LED가 켜진 경우 SDA 신호가 정상인 것으로 판단하고, LED가 꺼진 경우 SDA 신호에 이상이 있는 것으로 판단하게 된다. The LED used as the first display unit 224 is connected to an output terminal of the first monostable multivibrator, and is turned on when a high level signal is output from the first monostable multivibrator, and a low level signal is output. If it turns off. Therefore, the user determines that the SDA signal is normal when the LED is turned on, and determines that there is an abnormality in the SDA signal when the LED is turned off.
상기 제2 단안정 멀티바이브레이터(230)의 입력단자는 SCL 통신라인과 연결되어 SCL 신호가 입력된다. 상기 제2 단안정 멀티바이브레이터의 동작은 전술한 제1 단안정 멀티바이브레이터와 동일하므로, 그 설명을 생략한다.An input terminal of the second monostable multivibrator 230 is connected to an SCL communication line to receive an SCL signal. Since the operation of the second monostable multivibrator is the same as that of the first monostable multivibrator described above, the description thereof is omitted.
상기 제2 표시부(234)는 상기 제2 단안정 멀티바이브레이터로부터 출력되는 신호를 외부에 나타내기 위한 것으로서, 본 발명의 바람직한 실시예에서는 LED를 사용한다. 하지만, 상기 제2 표시부로 LED외에 액정디스플레이(LCD) 등과 같은 다른 형태의 표시장치를 사용할 수 있음은 당연한다. The second display unit 234 is for externally displaying a signal output from the second monostable multivibrator. In the preferred embodiment of the present invention, an LED is used. However, it is obvious that other types of display devices such as liquid crystal displays (LCDs) may be used as the second display unit.
상기 제2 표시부(234)의 동작은 전술한 상기 제1 표시부(224)와 동일하다. 즉, 제2 표시부로 사용되는 LED는 상기 제2 단안정 멀티바이브레이터의 출력단자에 연결되어, 상기 제2 단안정 멀티바이브레이터로부터 하이레벨의 신호가 출력되는 경우 켜지고, 로우레벨의 신호가 출력되는 경우 꺼진다. 따라서, 사용자는 LED가 켜진 경우 SCL 신호가 정상인 것으로 판단하고, LED가 꺼진 경우 SCL 신호에 이상이 있는 것으로 판단하게 된다. The operation of the second display unit 234 is the same as that of the first display unit 224 described above. That is, the LED used as the second display unit is connected to the output terminal of the second monostable multivibrator, and is turned on when a high level signal is output from the second monostable multivibrator, and when a low level signal is output. Off. Therefore, the user determines that the SCL signal is normal when the LED is turned on, and determines that there is an abnormality in the SCL signal when the LED is turned off.
도 5는 전술한 실시예에서 제1 단안정 멀티바이브레이터 및 제2 단안정 멀티바이브레이터로 74LS123 IC를 사용하는 것을 예시적으로 도시한 회로도이다. 74LS123 IC의 A1, A2 단자는 제1 및 제2 단안정 멀티바이브레이터의 입력단자로서, SCL 신호 및 SDA 신호가 입력된다. 74LS123 IC의 Q1, Q2 단자는 출력단자로서, 제1 표시부 및 제2 표시부로 사용되는 LED1 및 LED2가 각각 연결된다. 74LS123 IC의 REXT1, CEXT1, 및 REXT2, CEXT2단자는 제1 및 제2 단안정 멀티바이브레이터의 시정수를 정하기 위하여 외부에 저항 및 커패시터를 연결시키기 위한 단자이다.FIG. 5 is a circuit diagram exemplarily using 74LS123 IC as the first monostable multivibrator and the second monostable multivibrator in the above-described embodiment. The A1 and A2 terminals of the 74LS123 IC are input terminals of the first and second monostable multivibrators, and an SCL signal and an SDA signal are input. Q1 and Q2 terminals of the 74LS123 IC are output terminals, and LED1 and LED2 used as the first display portion and the second display portion are respectively connected. The R EXT 1, C EXT 1, and R EXT 2, C EXT 2 terminals of the 74LS123 IC are terminals for connecting resistors and capacitors externally to determine time constants of the first and second monostable multivibrators.
제2 실시예Second embodiment
이하, 도 6 및 도 7을 참조하여, 본 발명에 따른 통신라인 오류 감지 회로의 제2 실시예의 구성 및 동작을 설명한다. Hereinafter, the configuration and operation of a second embodiment of a communication line error detection circuit according to the present invention will be described with reference to FIGS. 6 and 7.
도 6은 제2 실시예에 따른 통신라인 오류 감지 회로를 74LS123 IC를 이용하여 구현한 회로도이다. 도 6을 참조하여 보면, 본 발명에 따른 제2 실시예는, 전술한 제1 실시예에 있어서, 상기 제1 단안정 멀티바이브레이터의 출력단자와 상기 제1 표시부, 및 상기 제2 단안정 멀티바이브레이터의 출력단자와 상기 제2 표시부 사이에 제1 및 제2 NPN 트랜지스터를 각각 더 구비한다. FIG. 6 is a circuit diagram of a communication line error detecting circuit according to a second embodiment using a 74LS123 IC. Referring to FIG. 6, according to the second embodiment of the present invention, in the above-described first embodiment, the output terminal of the first monostable multivibrator, the first display unit, and the second monostable multivibrator First and second NPN transistors are further provided between the output terminal of and the second display unit.
상기 제1 NPN 트랜지스터의 베이스 단자는 상기 제1 단안정 멀티바이브레이터의 출력단자와 각각 연결시키고, 에미터 단자는 접지시키고, 콜렉터 단자는 상기 제1 표시부로 사용되는 LED의 애노드 단자와 각각 연결시킨다. The base terminal of the first NPN transistor is connected to the output terminal of the first monostable multivibrator, the emitter terminal is grounded, and the collector terminal is connected to the anode terminal of the LED used as the first display unit, respectively.
그 결과, 정상적인 SDA 신호가 입력되는 경우 상기 제1 단안정 멀티바이브레이터의 출력단자로 하이레벨의 신호가 출력되며, 하이레벨의 상기 출력신호는 상기 NPN 트랜지스터의 베이스 단자로 입력되고, 콜렉터 단자는 로우 레벨의 신호를 출력하게 된다. 그 결과, LED의 애노드 단자로 로우 레벨의 신호가 입력되어 LED는 꺼지게 된다. 한편, 입력되는 SDA 신호에 이상이 발생한 경우 상기 제1 단안정 멀티바이브레이터의 출력단자로 로우레벨의 신호가 출력되며, 로우레벨의 상기 출력신호는 상기 NPN 트랜지스터의 베이스 단자로 입력되고, 콜렉터 단자는 하이레벨의 신호를 출력하게 된다. 그 결과, LED의 애노드 단자로 하이레벨의 신호가 입력되어 LED는 켜지게 된다. 따라서, 사용자는 LED가 켜진 것을 통해 SDA 신호에 이상이 발생하였음을 쉽게 판단할 수 있게 된다. As a result, when a normal SDA signal is input, a high level signal is output to the output terminal of the first monostable multivibrator, the high level output signal is input to the base terminal of the NPN transistor, and the collector terminal is low. Outputs a level signal. As a result, a low level signal is input to the anode terminal of the LED so that the LED is turned off. On the other hand, when an abnormality occurs in the input SDA signal, a low level signal is output to the output terminal of the first monostable multivibrator, the low level output signal is input to the base terminal of the NPN transistor, and the collector terminal is Outputs a high level signal. As a result, a high level signal is input to the anode terminal of the LED so that the LED is turned on. Therefore, the user can easily determine that an abnormality has occurred in the SDA signal by turning on the LED.
한편, 상기 제2 NPN 트랜지스터의 베이스 단자는 상기 제2 단안정 멀티바이브레이터의 출력단자와 각각 연결시키고, 에미터 단자는 접지시키고, 콜렉터 단자는 상기 제2 표시부로 사용되는 LED의 애노드 단자와 각각 연결시킨다. The base terminal of the second NPN transistor is connected to the output terminal of the second monostable multivibrator, the emitter terminal is grounded, and the collector terminal is connected to the anode terminal of the LED used as the second display unit, respectively. Let's do it.
그 결과, 정상적인 SCL 신호가 입력되는 경우 상기 제2 단안정 멀티바이브레이터의 출력단자로 하이레벨의 신호가 출력되며, 하이레벨의 상기 출력신호는 상기 NPN 트랜지스터의 베이스 단자로 입력되고, 콜렉터 단자는 로우 레벨의 신호를 출력하게 된다. 그 결과, LED의 애노드 단자로 로우 레벨의 신호가 입력되어 LED는 꺼지게 된다. 한편, 입력되는 SCL 신호에 이상이 발생한 경우 상기 제2 단안정 멀티바이브레이터의 출력단자로 로우레벨의 신호가 출력되며, 로우레벨의 상기 출력신호는 상기 NPN 트랜지스터의 베이스 단자로 입력되고, 콜렉터 단자는 하이레벨의 신호를 출력하게 된다. 그 결과, LED의 애노드 단자로 하이레벨의 신호가 입력되어 LED는 켜지게 된다. 따라서, 사용자는 LED가 켜진 것을 통해 SCL 신호에 이상이 발생하였음을 쉽게 판단할 수 있게 된다. As a result, when a normal SCL signal is input, a high level signal is output to the output terminal of the second monostable multivibrator, the high level output signal is input to the base terminal of the NPN transistor, and the collector terminal is low. Outputs a level signal. As a result, a low level signal is input to the anode terminal of the LED so that the LED is turned off. On the other hand, when an abnormality occurs in the input SCL signal, a low level signal is output to the output terminal of the second monostable multivibrator, the low level output signal is input to the base terminal of the NPN transistor, and the collector terminal is Outputs a high level signal. As a result, a high level signal is input to the anode terminal of the LED so that the LED is turned on. Therefore, the user can easily determine that an abnormality has occurred in the SCL signal by turning on the LED.
도 7은 제2 실시예에 따라, SDA 또는 SCL 신호에 이상이 발생한 경우 NPN 트랜지스터의 콜렉터 단자로 출력되는 신호의 파형을 도시한 파형도이다. 도 7에 도시된 바와 같이, NPN 트랜지스터의 콜렉터로부터 출력되는 신호가 하이레벨로 되면 LED가 켜지게 된다. FIG. 7 is a waveform diagram showing waveforms of signals output to collector terminals of NPN transistors when abnormalities occur in the SDA or SCL signals according to the second embodiment. As shown in FIG. 7, when the signal output from the collector of the NPN transistor becomes high level, the LED is turned on.
따라서, 사용자는 제1 표시부 및 제2 표시부로 사용되는 LED1 및 LED2가 점등되면, SDA 신호 및 SCL 신호에 이상이 발생하였음을 파악할 수 있게 된다. Therefore, when the LED1 and the LED2 used as the first display unit and the second display unit are turned on, the user can grasp that an abnormality has occurred in the SDA signal and the SCL signal.
이와 같이, 본 발명의 상세한 설명에서는 구체적인 실시형태에 관해 설명하였으나, 본 발명의 범주에서 벗어나지 않는 한도내에서 여러가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시형태에 국한되어 정해져서는 안되며 후술되는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야만 한다. As described above, in the detailed description of the present invention, specific embodiments have been described, but various modifications can be made without departing from the scope of the present invention. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined not only by the claims below, but also by those equivalent to the claims.
본 발명에 의하여, 사용자는 IIC 통신 라인상의 오류를 표시부 또는 LED의 점멸을 통해 쉽게 파악할 수 있다 According to the present invention, the user can easily identify the error on the IIC communication line through the flashing of the display unit or the LED.
도 1은 종래의 기술에 따른 IIC 통신라인을 이용한 CPU와 각종 IC와의 연결을 도시한 블록도. 1 is a block diagram illustrating a connection between a CPU and various ICs using an IIC communication line according to the related art.
도 2는 본 발명의 제1 실시예에 따른 통신라인 오류 감지 회로를 도시한 블록도.2 is a block diagram showing a communication line error detection circuit according to a first embodiment of the present invention.
도 3은 정상적인 SDA 신호 및 SCL 신호에 대한 파형을 도시한 파형도.3 is a waveform diagram showing waveforms for a normal SDA signal and an SCL signal;
도 4a 및 도 4b는 이상이 발생한 SDA 신호 또는 SCL 신호에 대한 파형을 도시한 파형도.4A and 4B are waveform diagrams showing waveforms for an SDA signal or an SCL signal in which an abnormality occurs.
도 5는 본 발명의 제1 실시예를 74LS123 IC를 이용하여 구현한 회로도. Fig. 5 is a circuit diagram of implementing a first embodiment of the present invention using a 74LS123 IC.
도 6은 본 발명의 제2 실시예에 따른 통신라인 오류 감지 회로를 74LS123 IC를 이용하여 구현한 회로도.6 is a circuit diagram of a communication line error detecting circuit according to a second embodiment of the present invention using a 74LS123 IC.
도 7은 본 발명의 제2 실시예에 따른 통신라인 오류 감지 회로에 있어서, NPN 트랜지스터의 콜렉터 단자로부터 출력되는 출력신호를 도시한 파형도.7 is a waveform diagram showing an output signal output from a collector terminal of an NPN transistor in a communication line error detecting circuit according to a second embodiment of the present invention;
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
100, 200 : CPU100, 200: CPU
220 : 제1 단안정 멀티바이브레이터220: first monostable multivibrator
224 : 제1 표시부224: first display unit
230 : 제2 단안정 멀티바이브레이터230: second monostable multivibrator
234 : 제2 표시부234: second display unit
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0025578A KR100494809B1 (en) | 2003-04-22 | 2003-04-22 | Circuit for detecting error of a communication line |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0025578A KR100494809B1 (en) | 2003-04-22 | 2003-04-22 | Circuit for detecting error of a communication line |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040091489A KR20040091489A (en) | 2004-10-28 |
| KR100494809B1 true KR100494809B1 (en) | 2005-06-14 |
Family
ID=37372141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0025578A KR100494809B1 (en) | 2003-04-22 | 2003-04-22 | Circuit for detecting error of a communication line |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100494809B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101476851B1 (en) * | 2008-11-18 | 2014-12-26 | 두산인프라코어 주식회사 | Test device for communication port of machine tool |
-
2003
- 2003-04-22 KR KR10-2003-0025578A patent/KR100494809B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040091489A (en) | 2004-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109738750B (en) | Chip, chip assembly, test method of chip assembly and display assembly | |
| CN101373589A (en) | Display control method used in a display apparatus, and display apparatus | |
| CN106951354B (en) | Solid state disk and fault detection device and method thereof | |
| US7839090B2 (en) | Drive circuit for driving indicators in computer system | |
| US20080028115A1 (en) | Computer system status monitoring circuit | |
| KR100414522B1 (en) | Electric bulletin board having a inspection function and error detection method | |
| US9626033B2 (en) | Screen unit with a touch panel | |
| US4544893A (en) | Battery voltage detector | |
| KR100494809B1 (en) | Circuit for detecting error of a communication line | |
| US20210173453A1 (en) | Electronic device | |
| US20150103012A1 (en) | Keyboard | |
| CN208061189U (en) | OPS pinboards and electronic equipment | |
| US7126325B2 (en) | Digital multi-meter with operational error prevention technology using LED and microprocessor with input sockets | |
| US7721124B2 (en) | System and method for signaling a first device from a second device | |
| CN107656169B (en) | Display panel, display device and detection method of display panel | |
| CN112542739B (en) | Electronic equipment and adapter equipment thereof | |
| CN109658898B (en) | Circuit and method for preventing error of read data and display device | |
| CN210136712U (en) | Display driving chip, display panel, display device and display system | |
| KR100465788B1 (en) | Computer system and method of checking connection of network connector thereof | |
| JP2007299851A (en) | Circuit board | |
| CN111402770A (en) | Testing device of display device | |
| KR20000030183A (en) | Apparatus of self test and error chek of led display | |
| US20190005810A1 (en) | Information setting device and electronic appliance | |
| CN104360185A (en) | LCM (liquid crystal module) electric measurement function expansion device | |
| CN210325159U (en) | Liquid crystal display device of voltage stabilizer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080521 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |