KR100493276B1 - 터보코드에적용되는오류성향비트교환을이용한인터리빙방법 - Google Patents

Abstract

본 발명은 입력되는 비트들이 인터리빙 되는 단계와 상기 인터리빙 된 비트들 중 오류 성향 비트들의 집합을 검출하는 단계 및 상기 오류 성향 비트의 인터리빙 위치를 일정 조건을 만족하는 비트의 위치와 교환하는 단계를 포함하는 인터리빙 방법에 관한 것으로써, 인터리버의 성능을 최적화할 수 있는 효과가 있다.

Description

터보 코드에 적용되는 오류 성향 비트 교환을 이용한 인터리빙 방법{Interleaving Method by exchang error likeness bits in turbo code}

본 발명은 오류 성향 비트 교환을 통한 터보 코드의 인터리빙 방법에 관한 것으로, 더욱 상세하게는 오류 성향 비트 교환을 통한 오류 성향 비트 교환을 통한 터보 코드의 인터리빙 방법에 관한 것이다.

터보 코드는 병렬연집코드(parallel concatenated code)라고 불리우며 종래의 컨벌루션 코드, 블록 코드, 직렬연집코드 등과 비교하여 우수한 성능을 나타낸다.

상기 터보 코드의 성능을 결정하는 요소로서 성분 코드, 인터리버(Interleaver), 연판정 복호 알고리즘 등을 들 수 있다.

이하, 종래 기술에 따른 에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.

도 1 은 종래 기술에 따른 터보 코드 부호화기의 일실시예 구성도이다. 도 1 에 되시된 바와 같이, 터보 코드 부호화기는 간단한 시스테매틱(systematic) 부호를 성분부호로 가지며 상기 성분 부호 사이에 인터리버를 가지는 구조이며, 제 1 컨스티튜언트 인코더(Constituent Encoder)(1)와, 제 1 인터리버(Interleaver)(2)와, 제 2 컨스티튜언트 인코더(Constituent Encoder)(3)를 구비한다.

도 2 는 종래 기술에 따른 터보 코드 복호기 기본 모듈을 나타낸 일실시예 구성도이다. 도 2 에 도시된 바와 같이, 터복 코드 복호기는 제 1 시소(SISO)부(11)와, 제 2 인터리버(12)와, 제 2 시소(SISO)부(13)와, 디인터리버(14)와, 혼합기(15)를 구비한다.

이와 같이 구성된 종래 기술에 따른 오류 성향 비트 교환을 통한 터보 코드의 인터리버 설계방법에 대하여 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

먼저, 도 1 에 도시된 바와 같이, 터보 코드 부호기는 정보비트(Infobits)를 바이패스시켜 출력하거나 제 1 컨스티튜언트 인코더(1)를 통해 인코드하여 패리티 비트(Parity Bits)를 출력한다.

아울러 상기 정보비트(Infobits)는 제 1 인터리버(2)를 통해 인버리브(interleave)된 후 제 2 컨스티튜언트 인코더(3)에서 인코드되어 패리티 비트(Parity Bits)를 출력한다.

또한, 터보 코드의 복호는 도 2 에 도시된 바와 같이, 블록 단위위로 처리되어 입력된 채널 신호값으로부터 연판정의 비트출력을 하는 MAP(Maximum A Posteriori) 복호기 2개로서 구성되는 모듈을 기본으로 하여 상기 모듈을 직렬로 반복해서 덧붙이는 것인 것이다.

즉 터보 코드 복호기는 채널 신호값(FROM DEMOD, π(c;I))과 피드백된 신호(π(u;I))를 제 1 시소(SISO)부(11)를 통해 시소(SISO) 알고리즘을 통해 변환하여 출력한다(π(c;O)).

그러면 제 2 인터리버(12)는 상기 제 1 시소(SISO)부(11)에서 출력된 신호(π(c;O))를 인터리빙(interleaving)하여 출력한다(π(c;I)).

이어 제 2 시소(SISO)부(13)는 상기 제 2 인터리버(12)에서 출력된 신호(π(u;I))와 채널신호값(π(c;I))을 시소(SISO) 알고리즘을 통해 변환하여 출력한다(π(u;O)).

그러면 디인터리버(14)는 상기 제 2 시소(SISO)부(13)의 신호(π(u;O))를 디인터리빙(deinterleaving)하여 출력한다(π(u;I)).

아울러 혼합기(15)는 상기 제 2 인터리버(12)의 신호(π(c;I))와 제 2 시소(SISO)부(13)의 신호(π(u;O))를 혼합하여 그 결과신호(DECISION)를 출력한다.

이러한 종래 기술에 따른 오류 성향 비트 교환을 통한 터보 코드의 인터리버 설계방법에 있어서는 일반적으로 동일 조건에서 인터리버의 크기가 클수록 터보 코드의 성능은 향상되지만 같은 인터리버의 크기에서도 인터리버의 설계방법에 따라 터보 부호의 성능은 차이를 나타낸다.

따라서, 인터리버를 성분 코드와 연계하여 최적으로 설계하는 방법이 연구되어져 왔는데 종래의 인터리버 설계에 있어서 큰 크기의 인터리버를 설계하는 경우 많은 시간을 요구하고 실제적으로 불가능한 경우가 많이 발생하는 문제점이 있다.

따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 터보부호의 성분코드에 따라 결정되는 오류 성향 비트들간의 비트 교환을 통해 인터리버의 성능을 최적화하기 위한 오류 성향 비트 교환을 통한 인터리빙 방법을 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명은 터보 코드에 적용되는 인터리빙 방법에 있어서, 입력되는 비트들이 인터리빙 되는 단계와 상기 인터리빙 된 비트들 중 오류 성향 비트들의 집합을 검출하는 단계 및 상기 오류 성향 비트의 인터리빙 위치를 일정 조건을 만족하는 비트의 위치와 교환하는 단계를 포함하여 이루어진다.

이하, 본 발명에 따른 오류 성향 비트 교환을 통한 터보 코드의 인터리버 설계방법의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.

도 3 은 본 발명에 따른 오류 성향 비트 교환을 통한 터보 코드의 인터리빙 방법을 나타낸 일실시예 흐름도이다. 도 4a 및 도 4b 는 본 발명에 따른 오류 성향 비트 교환을 통한 터보 코드의 인터리버 설계방법에 따른 실험 결과를 나타낸 도면이다.

이와 같은 본 발명에 따른 오류 성향 비트 교환을 통한 터보 코드의 인터리버 설계방법에 대하여 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

터보 코드의 부호화 성능은 도 1 에 도시된 바와 같이, 한 쪽 부호기에서 발생된 오류 이벤트를 다른 쪽 부호기에서 보완해 줄 수 있는 가에 달려 있다.

즉 도 2 에 도시된 바와 같은, 터보 복호기는 한 쪽 MAP(Maximum A Posteriori) 복호기에서 제대로 복호되지 못한 정보들을 다른 한 쪽 MAP 복호기에 복구시켜 줄 수 있어야 한다.

이러한 조건은 만족시키기 위해서는 한 쪽 복호기에서 정보 시퀀스와 작은 해밍 거리를 같은 오류 이벤트가 다른 한 쪽 복호기에서는 상대적으로 큰 해밍 거리를 가지도록 인터리버의 설계가 이루어져야 한다.

원래의 정보 비트들과 작은 해밍 거리를 갖는 오류 시퀀스들은 성분 코드인 경우, 일반적으로 "0"만으로 이루어진 시퀀스와 이에 대한 오류 시퀀스로 변환하여 고려될 수 있다.

즉 "0"만으로 이루어진 시퀀스에 대하여 추가된 오류인 "1"의 개수를 m이라 한다면 이러한 오류 이벤트를 웨이트-엠(weight-m) 오류 이벤트라고 정의한다.

터보 인터리버의 설계에 있어서 weight-2 오류 이벤트는 2보다 큰 다른 오류 이벤트보다 성능 결정에 중요한 요소로서 작용하고 특히 높은 에서 성능을 결정하게 되므로, 상기 터보 인터리버를 다음과 같이 설계하여 오류 이벤트를 줄이도록 한다.

먼저, 를 의 인터리빙된 위치라고 할 때, weight-2 이벤트 오류 성향 비트 집합()들은 하기한 수학식 1과 같이 결정된다.

여기서, 는 임의의 정수이다.

상기 수학식 1은 피드백(feedback) 다항식이 7, 포워드(forward) 다항식이 5인 상태수 4의 weight-2 오류 이벤트가 ...010010..와 같이 의 위치에서 결정된 것이다.

상기 수학식 1은 인터리빙(interleaving)되지 않는 시퀀스에서 차이로 weight-2 오류 이벤트가 발생할 때 인터리빙된 시퀀스에서도 차이로 weight-2 오류 이벤트가 발생하는 위치 에서 까지의 정보 비트 집합을 의미한다.

상기 수학식 1에서 의 크기가 상대적으로 작은 경우 높은 에서 오류가 발생하는 비트들의 대부분의 위치가 된다.

상기 수학식 1과 비트 인터리빙된 후의 를 오류 성향 비트 집합이라고 정의한다.

상기 오류 성향 비트들은 다른 비트들에 대하여 상대적으로 오류가 발생할 확률이 높은 위치를 의미한다.

여기서, 와 는 오류 이벤트 패턴을 결정하는 비트들로서 이들의 위치에 따라 오류 이벤트 여부가 결정된다.

예를 들어 인터리버의 크기가 N인 인터리버에 대하여 weight-2 오류 이벤트는 하기한 수학식 2와 같이 표현된다(상태수가 4인 경우).

여기서 은 의 최대값을 제한하므로써 인터리버에 의해 하기한 수학식 1과 같이 결정되는 유한 정수값이다.

즉 상기한 수학식 3과 같이 제한을 둘 수 있다.

여기서 이상의 값을 가진다면 weight-2 오류 이벤트는 원하는 성능을 나타내는 충분한 해밍거리를 갖는다.

이때, 의 인터리빙된 위치에 해당하는 에서 나 의 조건을 만족시키도록 의 위치를 와 교환하면 인터리버의 오류 이벤트 개수는 1개 감소하게 되고 이런 과정을 이외의 오류 성향 비트들에 대하여 반복수행하여 오류 성향 비트를 줄일 수 있다.

상기와 같은 알고리즘을 도 3 을 참조하여 설명하면 다음과 같다.

weight-2가 오류 이벤트가 ...010..(r-1개의 0)...010..로써 주어지고 특정한 인터리버 I가 존재하는 경우 수학식 4와 같은 관계가 성립한다.

이때, 상기 의 값이 1인 값을 검색한다(S1).

여기서 로 초기화된다.

이후 인지 또는 인 값의 존재 여부를 검색한다(S2, S3).

상기 검색 결과 이고 인 값이 존재하지 않는다면 상기 인 값이 존재할 때까지 상기 로 반복 검색한다(S4).

이어 상기 검색된 각각의 에 대하여 또는 또는 또는 또는 또는 또는 또는 의 조건을 만족하는 또는 의 존재 여부를 검색한다(S5).

상기 검색결과 또는 이 존재할 경우 과 위치를 교환한다(S6).

이때, 는 상기 교환된 위치쌍의 것이 아니면 까지 임의의 정수이다.

이후 의 값이 보다 작은 경우에 대하여 반복수행한다.

이상에서 설명한 바와 같이 본 발명에 따른 오류 성향 비트 교환을 통한 터보 코드의 인터리버 설계방법은 터보부호의 성분코드에 따라 결정되는 오류 성향 비트들간의 비트 교환하도록 설계함으로써 도 4a 및 도 4b 에 도시된 바와 같이 인터리버의 성능을 최적화할 수 있는 효과가 있다.

도 1 은 종래 기술에 따른 터보 코드 부호화기의 일실시예 구성도.

도 2 는 종래 기술에 따른 터보 코드 복호기 기본 모듈을 나타낸 일실시예 구성도.

도 3 은 본 발명에 따른 오류 성향 비트 교환을 통한 터보 코드의 인터리빙 방법의 일실시예 흐름도.

도 4a 는 본 발명에 따른 실험 결과를 나타낸 일실시예 설명도.

도 4b 는 본 발명에 따른 실험 결과를 나타낸 다른 실시예 설명도.

Claims (2)

1. 터보 코드에 적용되는 인터리빙 방법에 있어서,

   입력되는 비트들이 인터리빙 되는 단계;

   상기 인터리빙 된 비트들 중 오류 성향 비트들의 집합을 검출하는 단계; 및

   상기 오류 성향 비트의 인터리빙 위치를 일정 조건을 만족하는 비트의 위치와 교환하는 단계

   를 포함하는 인터리빙 방법.
2. 제 1 항에 있어서,

   상기 오류 성향 비트들의 집합을 검출하는 단계는,

   해밍거리가 일정 이하인 비트를 검출하는 것을 특징으로 하는 인터리빙 방법.