KR100493006B1 - Block gurad-ring structure for ESD power protction - Google Patents

Block gurad-ring structure for ESD power protction Download PDF

Info

Publication number
KR100493006B1
KR100493006B1 KR10-1998-0022569A KR19980022569A KR100493006B1 KR 100493006 B1 KR100493006 B1 KR 100493006B1 KR 19980022569 A KR19980022569 A KR 19980022569A KR 100493006 B1 KR100493006 B1 KR 100493006B1
Authority
KR
South Korea
Prior art keywords
guard ring
block
substrate
well
power
Prior art date
Application number
KR10-1998-0022569A
Other languages
Korean (ko)
Other versions
KR20000002030A (en
Inventor
권은경
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-1998-0022569A priority Critical patent/KR100493006B1/en
Publication of KR20000002030A publication Critical patent/KR20000002030A/en
Application granted granted Critical
Publication of KR100493006B1 publication Critical patent/KR100493006B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

ESD 보호 역할을 겸하는 반도체장치의 블락 가드링 구조가 개시된다. 상기 블락 가드링 구조는, 접지전압이 인가되며 P+ 엑티브 영역으로 구성되는 두개의 기판 가드링과, 전원전압이 인가되며 N_ 웰로 구성되는 하나의 웰 가드링, 및 특히 상기 각 기판 가드링 및 상기 웰 가드링 사이에 상기 각 기판 가드링을 둘러싸는 형태로 형성되고 접지전압이 인가되며 N+ 엑티브 영역으로 구성되는 두개의 엑티브 패턴 링을 구비하는 것을 특징으로 한다. 따라서 상기 블락 가드링 구조는, 정전기 발생시 상기 N_ 웰 가드링과 상기 N+ 엑티브 패턴 링 사이에 기생 NPN 트랜지스터 동작이 발생되어 블락 가드링을 통해 많은 양의 정전기 전류방전이 이루어지므로, ESD 보호 역할을 겸할 수 있는 장점이 있다.A block guard ring structure of a semiconductor device that also serves as an ESD protection is disclosed. The block guard ring structure, the ground voltage is applied and P + two substrate guard ring consisting of the active region and applied with a supply voltage, and N _ wells configured single-well guard ring, and in particular each of the substrate a guard ring, and It is characterized in that it comprises two active pattern rings formed between the well guard rings and surrounding each of the substrate guard rings and applied with a ground voltage and composed of N + active regions. Therefore, the block guard ring structure, static electricity occurs, the N _-well guard ring and the parasitic NPN transistor operates between the N + active pattern ring is generated is made, the large amount of electrostatic discharge current through the block, the guard ring, ESD protection role There is an advantage that can serve.

Description

정전기 보호 역할을 겸하는 블락 가드링 구조{Block gurad-ring structure for ESD power protction}Block gurad-ring structure for ESD power protction

본 발명은 반도체장치의 블락 가드링(Guard-ring)에 관한 것으로, 특히 ESD(Electrostatic Discharge) 보호 역할을 겸하는 블락 가드링 구조에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a block guard ring of a semiconductor device, and more particularly, to a block guard ring structure that also serves as an electrostatic discharge (ESD) protection role.

반도체장치에서는 정전기가 방전되는 현상, 즉 ESD로부터 소자를 보호하기 위해서, 입력단자에 걸리는 전압을 일정 범위내로 유지하고 정전파괴 현상이 일어나지 않도록 하는 ESD 보호소자가 사용된다. 상기 ESD 보호 소자는 입출력 핀과 파우워, 즉 전원전압 또는 접지전압 사이, 그리고 전원전압과 접지전압 사이에 형성되며 패드 가까운 곳에 위치하도록 설계된다. In the semiconductor device, in order to protect the device from the discharge of static electricity, that is, the ESD, an ESD protection device that maintains a voltage applied to the input terminal within a certain range and prevents an electrostatic breakdown phenomenon is used. The ESD protection element is formed between the input and output pins and the power, that is, between the power supply voltage or the ground voltage, and between the power supply voltage and the ground voltage, and is designed to be located near the pad.

그러나 전체 핀 수에 비하여 파우워 핀의 수가 적어서 파우워 간에 ESD 보호소자의 구성이 불충분한 경우, 칩 내부의 회로블락에서 파우워 간에 ESD 불량이 발생될 수 있다. 또한 이를 보완하기 위한 방법으로서 패드 주위에 ESD 보호소자를 추가하면, 전체 코아(Core), 즉 칩 내부회로의 크기에 비해 입출력핀 수가 많아 칩 크기가 패드 리미트(Limit)로 결정될 경우에는, 전체 칩 크기가 더욱 커짐으로 인하여 경쟁력이 감소될 수 있다. However, if the number of power pins is small compared to the total number of pins, and the composition of the ESD protection device is insufficient between powers, ESD failure may occur between powers in the circuit block inside the chip. Also, as a way to compensate for this, if an ESD protection device is added around the pad, the number of input / output pins is larger than that of the entire core, that is, the internal circuit size of the chip. As size increases, competitiveness can be reduced.

한편, 칩 내부에서는 서로 다른 두 회로블락 사이의 래치업(Latch-up)을 방지하기 위해 블락과 블락 사이에 블락 가드링을 형성하며, 도 1에 종래기술에 따른 블락 가드링의 구조가 도시되어 있다. Meanwhile, in the chip, a block guard ring is formed between the block and the block to prevent latch-up between two different circuit blocks. have.

도 1을 참조하면, 상기 종래기술에 따른 블락 가드링의 구조는, 서로 다른 두 개의 각 회로블락(100,200)을 소정간격을 두고 둘러싸는 형태로 형성되고 접지전압이 인가되며 P+ 엑티브 영역으로 구성되는 두 개의 P형 기판(Substrate) 가드링(39,45), 및 상기 각 P형 기판 가드링(39,45)를 소정간격을 두고 둘러싸는 형태로 형성되고 전원전압이 인가되는 하나의 N형 웰(Well) 가드링(41)로 구성된다.Referring to FIG. 1, the block guard ring structure according to the related art is formed in a shape surrounding the two different circuit blocks 100 and 200 with a predetermined interval, and is applied with a ground voltage and applied with a P + active region. Two P-type substrate (Substrate) guard rings (39,45), and each of the P-type substrate guard rings (39, 45) formed in a shape to surround at a predetermined interval, one N-type to which a power supply voltage is applied It consists of a well guard ring 41.

상기 N형 웰 가드링(41) 내에는 N+ 엑티브 영역(43)이 형성되고 상기 N+ 엑티브 영역(43)을 통해 상기 N형 웰 가드링(41)에 전원전압이 인가된다.An N + active region 43 is formed in the N type well guard ring 41, and a power supply voltage is applied to the N type well guard ring 41 through the N + active region 43.

따라서 상기 N형 웰 가드링(41)에는 전원전압이 인가되고 상기 P형 기판 가드링(39,45)에는 접지전압이 인가되므로, 전원전압과 접지전압 사이에 NP 웰 접합(Junction)이 기생적으로 형성된다. Therefore, since a power supply voltage is applied to the N-type well guard ring 41 and a ground voltage is applied to the P-type substrate guard rings 39 and 45, an NP well junction between the power supply voltage and the ground voltage is parasitic. Is formed.

그런데 상술한 바와 같이 파우워 간에 ESD 보호소자의 구성이 불충분하고 패드 주위에 ESD 보호소자를 추가하는 것이 자유롭지 못한 경우에는, 전원전압과 접지전압 사이에 기생적으로 존재하는 상기 NP 웰 접합을 통해 많은 전류방전이 이루어져야 ESD에 강해질 수 있다.However, as described above, when the configuration of the ESD protection device is insufficient between the power and it is not free to add the ESD protection device around the pad, through the NP well junction that is parasitic existing between the power supply voltage and the ground voltage. A current discharge must be made to prevent ESD.

그러나 상기 종래기술에 따른 블락 가드링의 구조에서는, N형 웰과 P형 기판 사이에 형성되는 상기 NP 웰 접합의 접합 브레이크 다운(Junction Breakdown) 전압이 높아서 파우워간 역방향 방전, 즉 상기 NP 웰 접합을 통한 전류방전이 충분히 이루어지지 못한다. 따라서 칩 내부의 회로블락에서 파우워 간에 ESD 불량이 발생될 수 있다.However, in the structure of the block guard ring according to the prior art, the junction breakdown voltage of the NP well junction formed between the N-type well and the P-type substrate is high, so that the reverse reverse discharge, that is, the NP well junction is prevented. Current discharge through is not enough. Therefore, the ESD failure may occur between the power in the circuit block inside the chip.

따라서 본 발명이 이루고자하는 기술적 과제는, ESD 보호 역할을 겸하는 반도체장치의 블락 가드링 구조를 제공하는 데 있다.Accordingly, an object of the present invention is to provide a block guard ring structure of a semiconductor device which also serves as an ESD protection role.

상기 기술적 과제를 달성하기 위한 본 발명에 따른 반도체장치의 블락 가드링 구조는, 반도체 기판에 소정의 간격을 두고 형성되어 있는 서로 다른 두 개의 각 회로블락을 소정간격을 두고 둘러싸는 형태로 형성되고 제1파우워 전압이 인가되는 두 개의 기판 가드링, 상기 각 기판 가드링을 소정간격을 두고 둘러싸는 형태로 형성되고 제2파우워 전압이 인가되는 하나의 웰 가드링, 및 상기 기판 가드링 및 상기 웰 가드링 사이에 상기 각 기판 가드링을 둘러싸는 형태로 형성되고 상기 제1파우워 전압이 인가되는 두 개의 엑티브 패턴 링을 구비하는 것을 특징으로 한다.The block guard ring structure of the semiconductor device according to the present invention for achieving the technical problem is formed in a form surrounding the two different circuit blocks formed at a predetermined interval on the semiconductor substrate at a predetermined interval and Two substrate guard rings to which one power voltage is applied, one well guard ring formed to surround each of the substrate guard rings at a predetermined interval, and to which a second power voltage is applied, and the substrate guard ring and the And two active pattern rings formed between the well guard rings and surrounding each of the substrate guard rings, to which the first power voltage is applied.

상기 제2파우워 전압을 공급하기 위해 제2파우워 전압 인가용 패드에 연결되는 파우워 메탈 라인은 상기 웰 가드링에 먼저 연결되고 다음에 상기 회로블락들에 연결되는 것이 바람직하며, 상기 제1파우워 전압을 공급하기 위해 제1파우워 전압 인가용 패드에 연결되는 파우워 메탈 라인은 상기 엑티브 패턴 링 및 상기 기판 가드링에 먼저 연결되고 다음에 상기 회로블락들에 연결되는 것이 바람직하다. The power metal line connected to the second power voltage applying pad for supplying the second power voltage is preferably connected to the well guard ring first and then to the circuit blocks. The power metal line connected to the first power voltage applying pad to supply the power voltage is preferably connected to the active pattern ring and the substrate guard ring first and then to the circuit blocks.

상기 반도체 기판이 P형인 경우에는, 상기 제1파우워 전압은 접지전압이고 상기 제2파우워 전압은 전원전압이며, 또한 상기 기판 가드링은 P+ 엑티브 영역으로 이루어지고 상기 웰 가드링은 N- 웰 영역으로 이루어지며 상기 엑티브 패턴 링은 N+ 엑티브 영역으로 이루어진다.When the semiconductor substrate is a P type, the first power voltage is a ground voltage and the second power voltage is a power supply voltage, and the substrate guard ring is formed of a P + active region and the well guard ring is N −. It consists of a well region and the active pattern ring consists of N + active regions.

상기 반도체 기판이 N형인 경우에는, 상기 제1파우워 전압은 전원전압이고 상기 제2파우워 전압은 접지전압이며, 또한 상기 기판 가드링은 N+ 엑티브 영역으로 이루어지고 상기 웰 가드링은 P- 웰 영역으로 이루어지며 상기 엑티브 패턴 링은 P+ 엑티브 영역으로 이루어진다.When the semiconductor substrate is N-type, the first power voltage is a power supply voltage and the second power voltage is a ground voltage, and the substrate guard ring is composed of N + active regions and the well guard ring is P −. It consists of a well region and the active pattern ring consists of a P + active region.

이하 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 블락 가드링의 구조를 나타내는 도면이고, 도 3은 도 2에 도시된 본 발명에 따른 블락 가드링의 구조를 상세히 보여주는 레이아웃(Layout)이다. 2 is a view showing the structure of the block guard ring according to the present invention, Figure 3 is a layout (layout) showing the structure of the block guard ring according to the present invention shown in FIG.

도 2 및 도 3을 참조하면, 상기 본 발명에 따른 블락 가드링은, 반도체기판에 소정의 간격을 두고 형성되어 있는 서로 다른 두개의 각 회로블락(300,400)을 소정간격을 두고 둘러싸는 형태로 형성되고 제1파우워 전압, 즉 접지전압(GND)가 인가되며 P+ 엑티브 영역으로 구성되는 두개의 기판 가드링(79,85)와, 상기 각 기판 가드링(79,85)를 소정간격을 두고 둘러싸는 형태로 형성되고 제2파우워 전압, 즉 전원전압(VCC)가 인가되며 N_ 웰로 구성되는 하나의 웰 가드링(81)을 구비한다. 특히 상기 본 발명에 따른 블락 가드링은, 상기 각 기판 가드링(79,85) 및 상기 웰 가드링(81) 사이에 상기 각 기판 가드링(79,85)를 둘러싸는 형태로 형성되고 상기 제1파우워 전압, 즉 접지전압(GND)가 인가되며 N+ 엑티브 영역으로 구성되는 두개의 엑티브 패턴 링(87,89)를 더 구비하는 것을 특징으로 한다.2 and 3, the block guard ring according to the present invention is formed in a shape surrounding the two different circuit blocks (300,400) formed at predetermined intervals on the semiconductor substrate at predetermined intervals. And a first power voltage, that is, a ground voltage GND, and two substrate guard rings 79 and 85 formed of a P + active region and each of the substrate guard rings 79 and 85 at predetermined intervals. surround is formed to form the second pouch Wars voltage, that is applied to the power supply voltage (VCC) and N _ wells having a single-well guard ring 81 is configured. In particular, the block guard ring according to the present invention is formed between the substrate guard rings 79 and 85 and the well guard ring 81 so as to surround each of the substrate guard rings 79 and 85, and One power voltage, that is, the ground voltage GND is applied, and further includes two active pattern rings 87 and 89 formed of N + active regions.

상기 웰 가드링(81) 내에는 N+ 엑티브 영역(83)이 형성되고, 상기 N+ 엑티브 영역(83)을 통해 상기 웰 가드링(81)에 제2파우워 전압, 즉 전원전압(VCC)가 인가된다. 상기 회로블락(300,400) 내부의 참조번호 51,65는 N_ 웰을 나타내고, 참조번호 53,61,67,75는 N+ 엑티브 영역을 나타내고, 참조번호 55,63,69,77은 P+ 엑티브 영역을 나타내며, 참조번호 57,59,71,73은 트랜지스터의 게이트를 형성하는 폴리실리콘을 나타낸다.An N + active region 83 is formed in the well guard ring 81, and a second power voltage, that is, a power supply voltage VCC is applied to the well guard ring 81 through the N + active region 83. Is applied. Reference numbers 51,65 in the interior of the circuit blocks (300 400) has N _ represents the well, reference numerals 53,61,67,75 denotes an N + active area, and reference numeral 55,63,69,77 are P + active Area, and reference numerals 57, 59, 71, and 73 denote polysilicon forming the gate of the transistor.

또한 상기 본 발명에 따른 블락 가드링에서는, 도 3에서 볼 수 있듯이, 상기 제2파우워 전압, 즉 전원전압(VCC)를 공급하기 위해 제2파우워 전압 인가용 패드(500)에 연결되는 파우워 메탈라인(800)은 상기 웰 가드링(81)에 먼저 연결되고 다음에 상기 회로블락들(300,400) 내부의 N+ 엑티브 영역(53,67)에 연결된다. 또한 상기 제1파우워 전압, 즉 접지전압(GND)을 공급하기 위해 제1파우워 전압 인가용 패드(600)에 연결되는 파우워 메탈라인(700)은 상기 엑티브 패턴 링(87,89) 및 상기 기판 가드링(79,85)에 먼저 연결되고 다음에 상기 회로블락들(300,400)의 P+ 엑티브 영역(63,77)에 연결된다.In addition, in the block guard ring according to the present invention, as shown in FIG. 3, a powder connected to the second power voltage applying pad 500 to supply the second power voltage, that is, the power supply voltage VCC The war metal line 800 is first connected to the well guard ring 81 and then to the N + active regions 53 and 67 inside the circuit blocks 300 and 400. In addition, the power metal line 700 connected to the first power voltage applying pad 600 to supply the first power voltage, that is, the ground voltage GND may include the active pattern rings 87 and 89. Firstly connected to the substrate guard rings 79 and 85 and then to the P + active regions 63 and 77 of the circuit blocks 300 and 400.

상술한 블락 가드링의 구조는 상기 반도체기판이 P형인 경우이며, 이 경우에는 상기 웰 가드링(81)이 저농도의 N형 불순물이 주입되는 N_ 웰로 구성되고, 상기 기판 가드링(79,85)가 고농도의 P형 불순물이 주입되는 P+ 엑티브 영역으로 구성되며, 상기 엑티브 패턴 링(87,89)가 고농도의 N형 불순물이 주입되는 N+ 엑티브 영역으로 구성되게 된다.The structure of the above-described block type guard ring is a case that the semiconductor substrate P, in this case, the well guard ring 81 is constituted N _ wells that this N-type impurity of a low concentration implantation, the substrate guard ring (79,85 ) Is composed of a P + active region into which a high concentration of P-type impurities are injected, and the active pattern rings 87 and 89 are formed of an N + active region into which a high concentration of N-type impurities are injected.

만일 상기 반도체기판이 N형으로 이루어지는 경우에는, 상기 웰 가드링(81)은 저농도의 P형 불순물이 주입되는 P_ 웰로 구성되고, 상기 기판 가드링(79,85)는 고농도의 N형 불순물이 주입되는 N+ 엑티브 영역으로 구성되며, 상기 엑티브 패턴 링(87,89)는 고농도의 P형 불순물이 주입되는 P+ 엑티브 영역으로 구성되게 된다. 또한 상기 웰 가드링(81)내의 엑티브 영역(83)은 P+ 엑티브 영역으로 구성되게 된다. 또한 이 경우에는 전원전압(VCC)가 상기 제1파우워 전압이 되고, 접지전압(GND)가 상기 제2파우워 전압이 된다.Ten thousand and one in the case where the semiconductor substrate of the N type, said well guard ring 81 is comprised of P _ wells that P-type impurity of a low concentration implantation, the substrate guard ring (79,85) is high-concentration N-type impurity The N + active region is implanted, and the active pattern rings 87 and 89 are composed of P + active regions into which a high concentration of P-type impurities are implanted. In addition, the active region 83 in the well guard ring 81 is composed of P + active region. In this case, the power supply voltage VCC becomes the first power voltage, and the ground voltage GND becomes the second power voltage.

이하 본 발명에 따른 블락 가드링 구조의 동작 및 효과를 살펴보겠다. Hereinafter, the operation and effects of the block guard ring structure according to the present invention will be described.

접지전압(GND)를 기준으로하여 전원전압(VCC)로 포지티브 정전기가 인가될 경우, N_ 웰로 구성되는 상기 웰 가드링(81)과 P형 기판 사이에 형성되는 NP 웰 접합을 통해 상기 P형 기판으로 홀(Hole) 전류가 유입되게 되며, 상기 홀 전류는 상기 P형 기판의 전위(Electro-potential)을 상승시키게 된다. 이에 따라 접지전압(GND)가 공통 인가되는 상기 N+ 엑티브 패턴 링(87,89)와 상기 P형 기판 사이의 전압은 순방향 다이오드 턴온 전압이상으로 상승된다.On the basis of the ground voltage (GND) when subjected to a positive static electricity to the power supply voltage (VCC), N _ wells constituting the P-type through the NP-well junction formed between said well guard ring 81 and the P-type substrate A hole current flows into the substrate, and the hole current raises the electro-potential of the P-type substrate. Accordingly, the voltage between the N + active pattern rings 87 and 89 to which the ground voltage GND is commonly applied and the P-type substrate is increased above the forward diode turn-on voltage.

따라서 상기 N_ 웰 가드링(81)과 상기 P형 기판 사이의 NP 웰 접합에서는 역방향 방전이 이루어지며, 상기 N+ 엑티브 패턴 링(87,89)와 상기 P형 기판 사이에는 즉 상기 N+ 엑티브 패턴 링(87,89)와 상기 P+ 기판 가드링(79,85) 사이에는 순방향 방전이 이루어지게 된다. 결국 상기 N_ 웰 가드링(81)과 상기 N+ 엑티브 패턴 링(87,89) 사이에 기생 NPN 트랜지스터 동작이 발생되어 상기 블락 가드링을 통해 많은 양의 정전기 전류방전이 가능해진다.Therefore, the N _-well guard ring 81 and the NP-well junction between the P-type substrate is composed of a reverse discharge, the N + active pattern ring (87,89) and has means that the N + active between the P-type substrate Forward discharge is generated between the pattern rings 87 and 89 and the P + substrate guard rings 79 and 85. Finally the N _-well guard ring 81 and the N + active pattern ring is a parasitic NPN transistor action occurs between the (87,89) of the electrostatic current discharge amount by the block guard ring is possible.

또한 상술하였듯이 상기 본 발명에 따른 블락 가드링 구조에서는, 전원전압(VCC)를 공급하기 위해 제2파우워 전압 인가용 패드(500)에 연결되는 파우워 메탈라인(800)은 상기 웰 가드링(81)에 먼저 연결된 다음에 상기 회로블락들(300,400) 내부의 N+ 엑티브 영역(53,67)에 연결되고, 접지전압(GND)을 공급하기 위해 제1파우워 전압 인가용 패드(600)에 연결되는 파우워 메탈라인(700)은 상기 엑티브 패턴 링(87,89) 및 상기 기판 가드링(79,85)에 먼저 연결된 다음에 상기 회로블락들(300,400)의 P+ 엑티브 영역(63,77)에 연결되므로, 파우워간 정전기 방전시 상기 회로블락들(300,400)보다 상기 블락 가드링, 즉 웰 가드링(81), 엑티브 패턴 링(87,89) 및 상기 기판 가드링(79,85)에서 먼저 1차적으로 정전기 방전이 이루어지게 되며 이에 따라 상기 회로블락들(300,400) 내부의 트랜지스터들을 보호하는 데 매우 효과적이다.In addition, as described above, in the block guard ring structure according to the present invention, the power metal line 800 connected to the second power voltage applying pad 500 to supply the power supply voltage VCC may include the well guard ring. 81 and then to the N + active regions 53 and 67 in the circuit blocks 300 and 400, and to the pad 600 for applying the first power voltage to supply the ground voltage GND. The connected power metal line 700 is first connected to the active pattern rings 87 and 89 and the substrate guard rings 79 and 85, and then P + active regions 63 and 77 of the circuit blocks 300 and 400. ), The block guard ring, that is, the well guard ring 81, the active pattern ring 87, 89, and the substrate guard ring 79, 85, rather than the circuit blocks 300, 400, First, electrostatic discharge is primarily performed, and accordingly, transistors in the circuit blocks 300 and 400 are formed. To be very effective to protect.

또한 상기 본 발명에 따른 블락 가드링 구조에서는 상기 웰 가드링(81)의 넓은 면적을 통해 정전기 방전이 이루어지므로 ESD를 위한 별도의 설계룰(Design Rule)을 적용할 필요가 없으며, 파우워 간에 ESD 보호소자의 구성이 불충분하고 패드 리미트로 인하여 패드 주위에 ESD 보호소자를 추가하는 것이 자유롭지 못한 경우에 본 발명에 따른 ESD 보호 역할을 겸하는 블락 가드링 구조가 매우 유용하게 사용될 수 있다. In addition, in the block guard ring structure according to the present invention, since the electrostatic discharge is performed through a large area of the well guard ring 81, there is no need to apply a separate design rule for ESD, and ESD between the power In the case where the configuration of the protection element is insufficient and it is not free to add the ESD protection element around the pad due to the pad limit, the block guard ring structure serving as the ESD protection function according to the present invention can be very useful.

이상과 같이, 본 발명을 일실시예를 들어 한정적으로 설명하였으나 이에 한정되지 않으며 본 발명의 사상의 범위 내에서 당해 분야의 통상의 지식을 가진 자에 의해 본원 발명에 대한 각종 변형이 가능함은 자명하다. As described above, the present invention has been limited to one embodiment, but not limited thereto. It is obvious that various modifications to the present invention can be made by those skilled in the art within the scope of the spirit of the present invention. .

상술한 바와 같이 본 발명에 따른 블락 가드링 구조는, 정전기 발생시 N_ 웰 가드링과 N+ 엑티브 패턴 링 사이에 기생 NPN 트랜지스터 동작이 발생되어 블락 가드링을 통해 많은 양의 정전기 전류방전이 이루어지므로, ESD 보호 역할을 겸할 수 있는 장점이 있다.As described above, in the block guard ring structure according to the present invention, a parasitic NPN transistor operation occurs between the N _ well guard ring and the N + active pattern ring when static electricity is generated, so that a large amount of static current discharge is performed through the block guard ring. The advantage is that it can also serve as an ESD protection role.

도 1은 종래기술에 따른 블락 가드링의 구조를 나타내는 도면1 is a view showing the structure of a block guard ring according to the prior art

도 2는 본 발명에 따른 블락 가드링의 구조를 나타내는 도면2 is a view showing the structure of the block guard ring according to the present invention

도 3은 도 2에 도시된 본 발명에 따른 블락 가드링의 구조를 상세히 보여주는 레이아웃3 is a layout showing in detail the structure of the block guard ring according to the present invention shown in FIG.

Claims (9)

반도체 기판에 소정의 간격을 두고 형성되어 있는 서로 다른 두 회로블락 사이의 래치업을 방지하기 위한 반도체장치의 블락 가드링 구조에 있어서,In the block guard ring structure of a semiconductor device for preventing latch-up between two different circuit blocks formed at predetermined intervals on a semiconductor substrate, 상기 각 회로블락을 소정간격을 두고 둘러싸는 형태로 형성되고 제1파우워 전압이 인가되는 두 개의 기판 가드링;Two substrate guard rings formed to surround each of the circuit blocks at predetermined intervals and to receive a first power voltage; 상기 각 기판 가드링을 소정간격을 두고 둘러싸는 형태로 형성되고 제2파우워 전압이 인가되는 하나의 웰 가드링; 및 One well guard ring formed to surround each of the substrate guard rings at a predetermined interval and to which a second power voltage is applied; And 상기 기판 가드링 및 상기 웰 가드링 사이에 상기 각 기판 가드링을 둘러싸는 형태로 형성되고 상기 제1파우워 전압이 인가되는 두 개의 엑티브 패턴 링을 구비하고,Two active pattern rings formed between the substrate guard ring and the well guard ring to surround each of the substrate guard rings and to which the first power voltage is applied; 상기 제2파우워 전압을 공급하기 위해 제2파우워 전압 인가용 패드에 연결되는 파우워 메탈 라인은 상기 웰 가드링에 먼저 연결되고 다음에 상기 회로블락들에 연결되며, 상기 제1파우워 전압을 공급하기 위해 제1파우워 전압 인가용 패드에 연결되는 파우워 메탈 라인은 상기 엑티브 패턴 링 및 상기 기판 가드링에 먼저 연결되고 다음에 상기 회로블락들에 연결되는 것을 특징으로 하는 반도체장치의 블락 가드링 구조.A power metal line connected to a second power voltage applying pad to supply the second power voltage is first connected to the well guard ring and then to the circuit blocks, and the first power voltage The power metal line is connected to the active pattern ring and the substrate guard ring first and then to the circuit blocks, so as to be connected to the first power voltage applying pad to supply the power. Guard ring structure. 제1항에 있어서, 상기 제1파우워 전압은 접지전압이고 상기 제2파우워 전압은 전원전압인 것을 특징으로 하는 반도체장치의 블락 가드링 구조. The block guard ring structure of claim 1, wherein the first power voltage is a ground voltage and the second power voltage is a power supply voltage. 제1항에 있어서, 상기 기판 가드링은 P+ 엑티브 영역인 것을 특징으로 하는 반도체장치의 블락 가드링 구조.The block guard ring structure of claim 1, wherein the substrate guard ring is a P + active region. 제1항에 있어서, 상기 웰 가드링은 N- 웰 영역인 것을 특징으로 하는 반도체장치의 블락 가드링 구조.The block guard ring structure of claim 1, wherein the well guard ring is an N − well region. 제1항에 있어서, 상기 엑티브 패턴 링은 N+ 엑티브 영역인 것을 특징으로 하는 반도체장치의 블락 가드링 구조.The block guard ring structure of claim 1, wherein the active pattern ring is an N + active region. 제1항에 있어서, 상기 제1파우워 전압은 전원전압이고 상기 제2파우워 전압은 접지전압인 것을 특징으로 하는 반도체장치의 블락 가드링 구조. 2. The block guard ring structure of claim 1, wherein the first power voltage is a power supply voltage and the second power voltage is a ground voltage. 제1항에 있어서, 상기 기판 가드링은 N+ 엑티브 영역인 것을 특징으로 하는 반도체장치의 블락 가드링 구조.The block guard ring structure of claim 1, wherein the substrate guard ring is an N + active region. 제1항에 있어서, 상기 웰 가드링은 P- 웰 영역인 것을 특징으로 하는 반도체장치의 블락 가드링 구조.The method of claim 1, wherein the well has a guard ring P - block guard ring structure of the semiconductor device characterized in that the well region. 제1항에 있어서, 상기 엑티브 패턴 링은 P+ 엑티브 영역인 것을 특징으로 하는 반도체장치의 블락 가드링 구조.The block guard ring structure of claim 1, wherein the active pattern ring is a P + active region.
KR10-1998-0022569A 1998-06-16 1998-06-16 Block gurad-ring structure for ESD power protction KR100493006B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0022569A KR100493006B1 (en) 1998-06-16 1998-06-16 Block gurad-ring structure for ESD power protction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0022569A KR100493006B1 (en) 1998-06-16 1998-06-16 Block gurad-ring structure for ESD power protction

Publications (2)

Publication Number Publication Date
KR20000002030A KR20000002030A (en) 2000-01-15
KR100493006B1 true KR100493006B1 (en) 2005-08-04

Family

ID=19539665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0022569A KR100493006B1 (en) 1998-06-16 1998-06-16 Block gurad-ring structure for ESD power protction

Country Status (1)

Country Link
KR (1) KR100493006B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100894254B1 (en) 2007-11-06 2009-04-21 주식회사 실리콘웍스 Semiconductor chip including power supply line having least voltage drop

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101120508B1 (en) 2007-08-22 2012-02-29 (주) 와이팜 A layout structure for reducing an interference phenomenon

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02119262A (en) * 1988-10-28 1990-05-07 Toshiba Corp Semiconductor device
US5548134A (en) * 1992-04-30 1996-08-20 Sgs-Thomson Microelectronics, S.A. Device for the protection of an integrated circuit against electrostatic discharges
US5731941A (en) * 1995-09-08 1998-03-24 International Business Machines Corporation Electrostatic discharge suppression circuit employing trench capacitor
US5763918A (en) * 1996-10-22 1998-06-09 International Business Machines Corp. ESD structure that employs a schottky-barrier to reduce the likelihood of latch-up
KR19980037020A (en) * 1996-11-20 1998-08-05 양승택 Multicast Path Allocation Method in ATM Networks

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02119262A (en) * 1988-10-28 1990-05-07 Toshiba Corp Semiconductor device
US5548134A (en) * 1992-04-30 1996-08-20 Sgs-Thomson Microelectronics, S.A. Device for the protection of an integrated circuit against electrostatic discharges
US5731941A (en) * 1995-09-08 1998-03-24 International Business Machines Corporation Electrostatic discharge suppression circuit employing trench capacitor
US5763918A (en) * 1996-10-22 1998-06-09 International Business Machines Corp. ESD structure that employs a schottky-barrier to reduce the likelihood of latch-up
KR19980037020A (en) * 1996-11-20 1998-08-05 양승택 Multicast Path Allocation Method in ATM Networks

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100894254B1 (en) 2007-11-06 2009-04-21 주식회사 실리콘웍스 Semiconductor chip including power supply line having least voltage drop
CN101849286B (en) * 2007-11-06 2013-01-23 硅工厂股份有限公司 Semiconductor chip having power supply line with minimized voltage drop

Also Published As

Publication number Publication date
KR20000002030A (en) 2000-01-15

Similar Documents

Publication Publication Date Title
US6236087B1 (en) SCR cell for electrical overstress protection of electronic circuits
US7179691B1 (en) Method for four direction low capacitance ESD protection
US5615073A (en) Electrostatic discharge protection apparatus
KR100190008B1 (en) Electorstatic protection device of semiconductor device
KR19980033869A (en) Electrostatic protection device
KR19990078148A (en) Semiconductor device having a protective circuit
KR100194496B1 (en) Semiconductor devices
KR19980033872A (en) Electrostatic protection device
US20220310589A1 (en) Integrated circuit device and method for esd protection
JP2006080528A (en) Electrostatic protection equipment for high voltage element
US5835986A (en) Electrostatic discharge (ESD) structure and buffer driver structure for providing ESD and latchup protection for integrated circuit structures in minimized I/O space
JPH1084098A (en) Esd protection of high-density dram using triple well tehchnology
KR100493006B1 (en) Block gurad-ring structure for ESD power protction
US6410965B1 (en) Annular SCR device
KR100796426B1 (en) Semiconductor device
US6757148B2 (en) Electro-static discharge protection device for integrated circuit inputs
KR100347397B1 (en) An input/output protection device for a semiconductor integrated circuit
KR19980043416A (en) ESD protection circuit
KR100244294B1 (en) Esd protection circuit
KR100494143B1 (en) Field transistor structure of semiconductor device
KR0158626B1 (en) Esd protection circuit
KR100209222B1 (en) Electrostatic discharge protection circuit of semiconductor device
KR100379330B1 (en) Electrostatic discharge(esd) structure
JPH11135734A (en) Semiconductor device
KR100612948B1 (en) Transistor with low breakdown voltage used for electro static discharge circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee