KR100493001B1 - Exposure Control and Method of Low-Cost Camera Set - Google Patents

Exposure Control and Method of Low-Cost Camera Set Download PDF

Info

Publication number
KR100493001B1
KR100493001B1 KR1019980019267A KR19980019267A KR100493001B1 KR 100493001 B1 KR100493001 B1 KR 100493001B1 KR 1019980019267 A KR1019980019267 A KR 1019980019267A KR 19980019267 A KR19980019267 A KR 19980019267A KR 100493001 B1 KR100493001 B1 KR 100493001B1
Authority
KR
South Korea
Prior art keywords
value
level
result
outputting
signal
Prior art date
Application number
KR1019980019267A
Other languages
Korean (ko)
Other versions
KR19990086327A (en
Inventor
진시영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019980019267A priority Critical patent/KR100493001B1/en
Publication of KR19990086327A publication Critical patent/KR19990086327A/en
Application granted granted Critical
Publication of KR100493001B1 publication Critical patent/KR100493001B1/en

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03BAPPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B7/00Control of exposure by setting shutters, diaphragms or filters, separately or conjointly
    • G03B7/08Control effected solely on the basis of the response, to the intensity of the light received by the camera, of a built-in light-sensitive device
    • G03B7/091Digital circuits
    • G03B7/097Digital circuits for control of both exposure time and aperture
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03BAPPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B9/00Exposure-making shutters; Diaphragms
    • G03B9/58Means for varying duration of "open" period of shutter
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/001Digital control of analog signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/52Automatic gain control

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Studio Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

저가형 카메라 세트의 노출 조정 장치 및 방법이 개시된다. 제1 제어 신호에 응답하여 조절되는 광량으로 촬상한 영상을 아날로그 신호로 변환하여 출력하는 고체 촬상 소자 및 상관 더블 샘플러와, 이득 제어 값에 응답하여 가변한 이득을 갖는 아날로그 영상 신호를 출력하는 이득 제어부와, 이득 제어부의 출력으로부터 변환된 디지탈 영상 신호로부터 휘도 신호를 추출하는 휘도 신호 추출부와, 추출된 휘도 신호의 레벨을 상한 및 하한으로 제한하고, 제한된 레벨을 갖는 휘도 신호를 단위 필드에서 적분하고, 적분된 값을 매 필드마다 출력하는 휘도 레벨 제한부 및 적분부와, 적분된 값의 평균치와 기준치와의 차를 증폭하고, 증폭된 차를 리미팅하고, 리미팅된 결과를 제2 제어 신호에 응답하여 이전 필드의 이득 제어 값 또는 이전 필드의 셔터 제어 값과 가산하고, 가산된 값을 다시 리미팅하여 현재 필드의 이득 제어 값 또는 현재 필드의 셔터 제어 값으로서 출력하는 이득 및 셔터 값 생성부 및 현재 필드의 셔터 제어값에 응답하여 제1 제어 신호를 출력하는 타이밍 발생부를 구비하고, 제2 제어 신호는 휘도 신호의 레벨에 상응하여 발생되는 것을 특징으로 한다. Disclosed are an apparatus and method for adjusting exposure of a low-cost camera set. A solid-state image sensor and a correlated double sampler for converting and outputting an image captured by an amount of light adjusted in response to the first control signal to an analog signal, and a gain controller for outputting an analog image signal having a variable gain in response to a gain control value And a luminance signal extracting unit which extracts a luminance signal from the digital image signal converted from the output of the gain control unit, and limits the level of the extracted luminance signal to an upper limit and a lower limit, and integrates a luminance signal having a restricted level in the unit field. Amplifies the difference between the luminance level limiting and integrating unit for outputting the integrated value every field, the average value of the integrated value and the reference value, limits the amplified difference, and responds to the second control signal. By adding the gain control value of the previous field or the shutter control value of the previous field and limiting the added value again. A gain and shutter value generator for outputting as a gain control value or a shutter control value of the current field, and a timing generator for outputting a first control signal in response to the shutter control value of the current field; It is characterized in that it is generated corresponding to the level.

Description

저가형 카메라 세트의 노출 조정 장치 및 방법Exposure Control Device and Method of Low-Cost Camera Set

본 발명은 저가형 카메라 세트의 노출 조정에 관한 것으로서, 특히, 저가형 카메라 세트에서 별도의 제어부없이 노출을 조정할 수 있는 저가형 카메라 세트의 노출 조정 장치 및 방법에 관한 것이다.The present invention relates to exposure adjustment of a low-cost camera set, and more particularly, to an exposure adjustment apparatus and method of a low-cost camera set that can adjust the exposure without a separate control unit in the low-cost camera set.

일반적으로 저가형 카메라 세트란, 멀티미디어 개인용 컴퓨터(PC:Personal Computer)와 감시용 카메라 따위를 의미한다. In general, a low-cost camera set means a multimedia personal computer (PC) and a surveillance camera.

도 1은 종래의 노출 조정 장치의 블럭도로서, 전하 결합 소자(CCD:Charged Coupled Device)(10), 상관 더블 샘플러(CDS:Correlated Double Sampler)(12), 자동 이득 조절기(14), 아날로그/디지탈 변환기(ADC:Analogue to Digital Converter)(16), 휘도 신호 발생기(20), 비교기(22), 적분기(24), 레지스터(26), 제어부(28) 및 타이밍 제너레이터(30)로 구성된다. 여기서, 도 1에 도시된 휘도 신호 발생기(20), 비교기(22), 적분기(24) 및 레지스터(26)는 단일 칩(18)으로 구현된다. 1 is a block diagram of a conventional exposure control device, including a Charge Coupled Device (CCD) 10, a Correlated Double Sampler (CDS) 12, an automatic gain adjuster 14, an analog / An analog to digital converter (ADC) 16, a luminance signal generator 20, a comparator 22, an integrator 24, a register 26, a controller 28, and a timing generator 30 are included. Here, the luminance signal generator 20, the comparator 22, the integrator 24, and the register 26 shown in FIG. 1 are implemented as a single chip 18.

도 1에 도시된 전하 결합 소자(10)는 촬상되는 영상의 밝기에 관계없이 촬상되는 영상의 밝기를 항상 일정하게 유지하여야 한다. 즉, 화면이 너무 밝아서 촬상되는 영상의 광량이 포화가 되거나, 반대로 너무 어두워서 영상의 형태를 알아 볼 수 없을 정도가 되어서는 않된다. 이와 같이, 촬상되는 영상의 밝기를 항상 일정한 수준으로 유지하기 위해 입사되는 광량의 크기를 조절하는 것을 노출(exposure)라 하고, 이 노출을 입사되는 광량에 따라 자동으로 수행하는 것을 자동 노출이라 한다. 도 1에 도시된 전하 결합 소자(10), 상관 더블 샘플러(12), 자동 이득 조절기(14), 아날로그/디지탈 변환기(16), 타이밍 제너레이터(30), 휘도 신호 발생기(20), 비교기(22), 적분기(24) 및 레지스터(26)는 후술되므로 여기서 그 동작 설명은 생략한다.The charge coupling device 10 illustrated in FIG. 1 should always maintain a constant brightness of the captured image regardless of the brightness of the captured image. In other words, the screen should not be so bright that the amount of light in the image being picked up will be saturated, or conversely, it will not be too dark to recognize the shape of the image. As described above, adjusting the amount of incident light in order to maintain the brightness of the image captured at a constant level at all times is called exposure, and performing the exposure automatically according to the amount of incident light is called automatic exposure. Charge-coupled device 10 shown in FIG. 1, correlated double sampler 12, automatic gain regulator 14, analog / digital converter 16, timing generator 30, luminance signal generator 20, comparator 22 ), The integrator 24 and the register 26 will be described later, so the description of the operation is omitted here.

마이크로 프로세서 또는 마이크로 콘트롤러 따위로 구현되는 제어부(28)는 레지스터(26)로부터 출력되는 단위 필드동안에 휘도 신호가 적분된 값을 매 필드마다 입력하여, 현재 영상의 밝기를 판단하고, 판단된 결과에 상응하여 이득 제어값 및 셔터 제어값을 자동 이득 조절기(14) 및 타이밍 제너레이터(30)로 각각 출력한다. 이 때, 타이밍 제너레이터(30)는 셔터 제어값을 입력하여 제1 제어 신호를 전하 결합 소자(10)로 출력하고, 전하 결합 소자(10)는 제1 제어 신호에 응답하여 촬상되는 영상의 광량을 조정한다. 또한, 자동 이득 조절기(14)는 상관 더블 샘플러(12)로부터 출력되는 아날로그 영상 신호의 이득을 제어부(28)로부터 출력되는 이득 제어값에 응답하여 조정하고, 조정된 이득을 갖는 아날로그 영상 신호를 아날로그/디지탈 변환기(16)로 출력한다.The controller 28, which is implemented as a microprocessor or a microcontroller, inputs an integrated value for each field during the unit field output from the register 26 to determine the brightness of the current image and corresponds to the determined result. The gain control value and the shutter control value are output to the automatic gain regulator 14 and the timing generator 30, respectively. At this time, the timing generator 30 inputs a shutter control value to output the first control signal to the charge coupled device 10, and the charge coupled device 10 measures the amount of light of an image captured in response to the first control signal. Adjust In addition, the automatic gain adjuster 14 adjusts the gain of the analog video signal output from the correlated double sampler 12 in response to the gain control value output from the controller 28, and analog-adjusts the analog video signal having the adjusted gain. Output to the digital converter 16.

한편, 전술한 종래의 노출 조정 장치는 카메라의 노출을 조정하기 위해, 집적 회로(18)의 외부에 별도의 제어부(28)를 마련하여야 된다. 그러므로, 종래의 노출 조정 장치는, 저가형 카메라 세트에 적용될 경우, 카메라 세트를 구성할 때 소요되는 비용을 상승시켜 저가형 카메라 세트에 적용되기 부적절한 문제점이 있다.On the other hand, the above-described conventional exposure adjustment device has to provide a separate control unit 28 outside the integrated circuit 18, in order to adjust the exposure of the camera. Therefore, the conventional exposure adjustment apparatus has a problem in that it is inappropriate to be applied to the low-cost camera set by increasing the cost required when configuring the camera set, when applied to the low-cost camera set.

본 발명이 이루고자 하는 기술적 과제는, 별도의 제어부없이 저가형 카메라 세트의 노출을 조정할 수 있는 저가형 카메라 세트의 노출 조정 장치를 제공하는 데 있다.An object of the present invention is to provide an exposure adjusting device of a low-cost camera set that can adjust the exposure of a low-cost camera set without a separate control unit.

본 발명이 이루고자 하는 다른 기술적 과제는, 별도의 제어부없이 저가형 카메라 세트의 노출을 조정할 수 있는 저가형 카메라 세트의 노출 조정 방법을 제공하는 데 있다.Another object of the present invention is to provide an exposure adjustment method of a low-cost camera set that can adjust the exposure of a low-cost camera set without a separate control unit.

상기 과제를 이루기 위한 본 발명에 의한 저가형 카메라 세트의 노출 조정 방법은, 제1 제어 신호에 응답하여 조절되는 광량으로 촬상한 영상을 전기적인 신호로 변환하여 출력하는 고체 촬상 소자와, 상기 전기적인 신호를 아날로그 영상 신호로 변환하는 상관 더블 샘플러와, 이득 제어 값에 응답하여 가변한 이득을 갖는 상기 아날로그 영상 신호를 출력하는 이득 제어 수단과, 상기 이득 제어 수단의 출력을 디지탈 영상 신호로 변환하여 출력하는 아날로그/디지탈 변환 수단과, 상기 디지탈 영상 신호로부터 휘도 신호를 추출하는 휘도 신호 추출 수단과, 추출된 상기 휘도 신호의 레벨을 제1 상한(upper limit) 및 제1 하한(lower limit)으로 제한하고, 제한된 레벨을 갖는 휘도 신호를 출력하는 휘도 레벨 제한 수단과, 상기 제한된 레벨을 갖는 휘도 신호를 단위 필드에서 적분하고, 적분된 값을 매 필드마다 출력하는 적분 수단과, 상기 적분된 값의 평균치와 기준치와의 차를 증폭하고, 증폭된 차를 리미팅하고, 리미팅된 결과를 제2 제어 신호에 응답하여 이전 필드의 이득 제어 값 또는 이전 필드의 셔터 제어 값과 가산하고, 가산된 값을 다시 리미팅하여 현재 필드의 상기 이득 제어 값 또는 현재 필드의 셔터 제어 값으로서 출력하는 이득 및 셔터 값 생성 수단 및 현재 필드의 상기 셔터 제어값에 응답하여 상기 제1 제어 신호를 출력하는 타이밍 발생 수단으로 구성되고, 상기 제2 제어 신호는 상기 휘도 신호의 레벨에 상응하여 발생되는 것이 바람직하다.The exposure adjustment method of the low-cost camera set according to the present invention for achieving the above object is a solid-state imaging device for converting and outputting the image captured by the amount of light adjusted in response to the first control signal into an electrical signal, and the electrical signal A correlated double sampler for converting the signal into an analog video signal, gain control means for outputting the analog video signal having a variable gain in response to a gain control value, and converting the output of the gain control means into a digital video signal and outputting the digital video signal. An analog / digital converting means, a luminance signal extracting means for extracting a luminance signal from the digital video signal, and a level of the extracted luminance signal to a first upper limit and a first lower limit, Luminance level limiting means for outputting a luminance signal having a limited level, and An integration means for integrating in the above field and outputting the integrated value for each field, amplifying the difference between the average value and the reference value of the integrated value, limiting the amplified difference, and limiting the result to the second control signal. Gain and shutter value generating means in response to adding the gain control value of the previous field or the shutter control value of the previous field, and limiting the added value again and outputting the gain control value of the current field or the shutter control value of the current field; And a timing generating means for outputting the first control signal in response to the shutter control value of the current field, wherein the second control signal is generated corresponding to the level of the luminance signal.

상기 다른 과제를 이루기 위한 본 발명에 의한 저가형 카메라 세트의 노출 조정 방법은, 촬상되는 영상으로부터 아날로그 영상 신호를 구하는 (a) 단계와, 상기 아날로그 영상 신호로부터 휘도 신호를 추출하는 (b) 단계와, 추출된 휘도 신호를 매 필드 단위로 적분하는 (c) 단계와, 현재 필드동안 상기 적분된 값의 평균치를 구하는 (d) 단계와, 기준치로부터 상기 평균치를 감산하는 (e) 단계와, 상기 감산한 결과를 제1 소정값 및 제2 소정값에 각각 승산하여 제1 및 제2 승산된 결과들을 구하는 (f) 단계와, 상기 제1 및 제2 승산된 결과들을 리미팅하는 (g) 단계와, 상기 적분된 값의 레벨이 소정 레벨보다 큰가를 판단하는 (h) 단계와, 상기 적분된 값의 레벨이 상기 소정 레벨 보다 크면, 리미팅된 상기 제2 승산된 결과를 이용하여 셔터 제어값을 구하는 (i) 단계와, 상기 셔터 제어값을 이용하여 상기 촬상되는 영상의 광량을 조정하는 (j) 단계와, 상기 (j)단계 후에 구해진 상기 적분된 값의 레벨이 상기 기준치에 근사됐는가를 판단하는 (k) 단계와, 상기 적분된 값의 레벨이 상기 소정 레벨 이하이거나, 적분된 값의 레벨이 상기 기준치에 근사되지 않았으면, 리미팅된 상기 제1 승산된 결과를 이용하여 이득 제어값을 구하는 (l) 단계 및 상기 이득 제어값을 이용하여 상기 아날로그 영상 신호의 이득을 조정하는 (m) 단계로 이루어지는 것이 바람직하다. According to another aspect of the present invention, there is provided a method for adjusting exposure of a low-cost camera set, the method including: (a) obtaining an analog video signal from an image to be captured, (b) extracting a luminance signal from the analog video signal, and (C) integrating the extracted luminance signal every field, (d) obtaining an average value of the integrated value during the current field, (e) subtracting the average value from a reference value, and subtracting (F) obtaining first and second multiplied results by multiplying the result by a first predetermined value and a second predetermined value, respectively, (g) limiting the first and second multiplied results, and (H) determining whether the level of the integrated value is greater than a predetermined level; and if the level of the integrated value is greater than the predetermined level, obtaining a shutter control value using the second multiplied result that is limited (i ) step (J) adjusting the amount of light of the image to be captured using the shutter control value, and determining whether the level of the integrated value obtained after the step (j) is approximated to the reference value; (1) obtaining a gain control value using the first multiplied result, if the level of the integrated value is less than or equal to the predetermined level or the level of the integrated value is not approximated to the reference value; Preferably, the step of adjusting the gain of the analog video signal using a gain control value (m).

이하, 본 발명에 의한 저가형 카메라 세트의 노출 조정 장치의 구성 및 동작과 그 노출 조정 방법을 첨부한 도면들을 참조하여 다음과 같이 설명한다.Hereinafter, with reference to the accompanying drawings, the configuration and operation of the exposure control device of the low-cost camera set according to the present invention and the exposure adjustment method thereof will be described.

도 2는 본 발명에 의한 저가형 카메라 세트의 노출 조정 장치의 블럭도로서, 고체 촬상 소자(40), 상관 더블 샘플러(42), 이득 제어부(44), 아날로그/디지탈 변환부(46), 휘도 신호 추출부(50), 휘도 레벨 제한부(52), 적분부(54), 버퍼(56), 이득 및 셔터값 생성부(58) 및 타이밍 제너레이터(60)로 구성된다. 여기서, 도 2에 도시된 휘도 신호 추출부(50), 휘도 레벨 제한부(52), 적분부(54), 버퍼(56), 이득 및 셔터값 생성부(58)는 단일 칩(48)으로 구현될 수 있음을 알 수 있다.2 is a block diagram of an exposure adjustment apparatus for a low-cost camera set according to the present invention, wherein the solid-state imaging device 40, the correlated double sampler 42, the gain control section 44, the analog / digital conversion section 46, and the luminance signal It consists of an extracting section 50, a brightness level limiting section 52, an integrating section 54, a buffer 56, a gain and shutter value generating section 58, and a timing generator 60. Here, the luminance signal extractor 50, the luminance level limiter 52, the integrator 54, the buffer 56, the gain and shutter value generator 58 illustrated in FIG. 2 are implemented as a single chip 48. It can be seen that.

도 3은 도 2에 도시된 장치에서 수행되는 저가형 카메라 세트의 노출 조정 빙법을 설명하기 위한 플로우차트로서, 휘도 신호를 적분한 값의 평균치와 기준치와의 차를 소정값들과 승산한후 리미팅하는 단계(제62 ∼ 제74 단계), 적분된 값의 레벨에 따라, 카메라의 셔터 속도 또는 아날로그 영상 신호의 이득을 조정하는 단계(제76 ∼ 제94 단계)로 구성된다.FIG. 3 is a flowchart for explaining an exposure adjustment method of a low-cost camera set performed in the apparatus shown in FIG. 2, in which a difference between an average value of an integrated luminance signal and a reference value is multiplied by predetermined values and then limited. Step (steps 62 to 74) and adjusting the shutter speed of the camera or the gain of the analog video signal according to the level of the integrated value (steps 76 to 94).

도 2에 도시된 고체 촬상 소자(40), 상관 더블 샘플러(42), 이득 제어부(44), 아날로그/디지탈 변환부(46), 휘도 신호 추출부(50), 휘도 레벨 제한부(52), 적분부(54), 버퍼(56) 및 타이밍 발생부(60)는 도 1에 도시된 전하 결합 소자(10), 상관 더블 샘플러(12), 자동 이득 조절기(14), 아날로그/디지탈 변환기(16), 휘도 신호 발생기(20), 비교기(22), 적분기(24), 레지스터(26) 및 타이밍 제너레이터(30)에 각각 해당하며, 또한 동일한 기능을 수행한다.2, the correlated double sampler 42, the gain control section 44, the analog / digital converter 46, the luminance signal extracting section 50, the luminance level limiting section 52, Integrator 54, buffer 56, and timing generator 60 are charge coupled device 10, correlated double sampler 12, automatic gain regulator 14, analog / digital converter 16 shown in FIG. ), Luminance signal generator 20, comparator 22, integrator 24, register 26, and timing generator 30, respectively, and perform the same function.

도 2에 도시된 고체 촬상 소자(40) 및 상관 더블 샘플러(42)들은 촬상된 영상으로부터 아날로그 영상 신호를 구한다(제62 단계). 즉, 예를 들면 도 1에 도시된 전하 결합 소자(10) 따위로 구현될 수 있는 고체 촬상 소자(40)는 타이밍 제너레이터(60)로부터 출력되는 제어 신호(C1)에 응답하여 조절되는 광량으로 촬상한 영상을 전기적인 신호로 변환하고, 변환된 전기적인 신호를 상관 더블 샘플러(42)로 출력한다. 이 때, 상관 더블 샘플러(42)는 고체 촬상 소자(40)로부터 입력한 전기적인 신호를 아날로그 영상 신호로 변환하고, 변환된 아날로그 영상 신호를 이득 제어부(44)로 출력한다. 이 때, 이득 제어부(44)는 상관 더블 샘플러(42)로부터 출력되는 아날로그 영상 신호의 이득을 이득 및 셔터값 생성부(58)로부터 출력되는 이득 제어값에 응답하여 가변하고, 가변된 이득을 갖는 아날로그 영상 신호를 아날로그/디지탈 변환부(46)로 출력한다. 아날로그/디지탈 변환부(46)는 가변된 이득을 갖는 아날로그 영상 신호를 디지탈 영상 신호로 변환하고, 변환된 디지탈 영상 신호를 휘도 신호 추출부(50)로 출력한다. The solid-state image pickup device 40 and the correlated double samplers 42 shown in FIG. 2 obtain an analog image signal from the captured image (step 62). That is, for example, the solid-state imaging device 40, which may be implemented as the charge coupling device 10 illustrated in FIG. 1, captures images with an amount of light adjusted in response to the control signal C1 output from the timing generator 60. An image is converted into an electrical signal, and the converted electrical signal is output to the correlated double sampler 42. At this time, the correlated double sampler 42 converts the electrical signal input from the solid-state imaging device 40 into an analog video signal, and outputs the converted analog video signal to the gain control section 44. At this time, the gain controller 44 varies the gain of the analog video signal output from the correlated double sampler 42 in response to the gain control value output from the gain and shutter value generator 58, and has an analog having a variable gain. The video signal is output to the analog / digital converter 46. The analog / digital converter 46 converts an analog video signal having a variable gain into a digital video signal and outputs the converted digital video signal to the luminance signal extractor 50.

한편, 제62 단계후에, 휘도 신호 추출부(50)는 아날로그/디지탈 변환부(46)로부터 출력되는 디지탈 영상 신호로부터 휘도 신호를 추출하고, 추출된 휘도 신호를 출력단자 OUT를 통해 출력하는 한편, 추출된 휘도 신호를 휘도 레벨 제한부(52)로도 출력한다(제64 단계). 여기서, 추출된 휘도 신호의 레벨은 현재 촬상된 영상이 밝은 영상이라면 전체적으로 높을 것이고, 반대로 현재 필드에서 촬상된 영상이 어두운 영상이라면 전체적으로 낮을 것이다. On the other hand, after step 62, the luminance signal extractor 50 extracts the luminance signal from the digital image signal output from the analog / digital converter 46, and outputs the extracted luminance signal through the output terminal OUT. The extracted luminance signal is also output to the luminance level limiting unit 52 (step 64). Here, the level of the extracted luminance signal will be high overall if the currently captured image is a bright image, and conversely, if the image captured in the current field is a dark image.

이를 이용하여 촬상된 영상의 밝은 정도를 판단하기 위해서, 제64 단계후에 적분부(54)는 휘도 레벨 제한부(52)로부터 출력되는 휘도 신호를 매 필드마다 적분하고, 적분된 값을 버퍼(56)로 출력한다(제66 단계). 이 때, 현재 필드에서 촬상된 영상이 밝다면 한 필드동안의 휘도 신호를 적분한 값은 클 것이고, 현재 필드에서 촬상된 영상이 어둡다면 휘도 신호를 적분한 값은 작을 것이다.In order to determine the brightness of the captured image by using this, after the 64th step, the integrating unit 54 integrates the luminance signal output from the luminance level limiting unit 52 in every field and stores the integrated value in the buffer 56. (Step 66). At this time, if the image captured in the current field is bright, the value of integrating the luminance signal during one field will be large. If the image captured in the current field is dark, the value of integrated luminance signal will be small.

그러나, 적분을 수행하기 전에 도 1에 도시된 비교기(22) 따위로 구현될 수 있는 휘도 레벨 제한부(52)는 휘도 신호 추출부(50)에서 추출된 휘도 신호의 레벨을 상한 및 하한으로 제한하여 적분부(54)로 출력한다. 즉, 휘도 레벨 제한부(52)는 영상의 극히 일부분에만 존재할지도 모르는 매우 밝은 부분이나 어두운 부분이 적분되지 않도록 하기 위해서, 일정 레벨 이상의 고휘도 레벨과 일정 레벨 이하의 저 휘도 레벨을 제한하는 역할을 한다. 이와 같이, 적분된 값은 도 1에 도시된 레지스터(26) 따위로 구현될 수 있는 버퍼(56)에서 버퍼링된 후, 이득 및 셔터값 생성부(58)로 출력된다.However, before performing the integration, the luminance level limiter 52, which may be implemented as the comparator 22 shown in FIG. 1, limits the level of the luminance signal extracted by the luminance signal extractor 50 to the upper limit and the lower limit. And output to the integrating unit 54. That is, the brightness level limiter 52 limits the high brightness level above a certain level and the low brightness level below a certain level so that very bright or dark parts that may exist only in a very small portion of the image are not integrated. . As such, the integrated value is buffered in a buffer 56, which may be implemented as a register 26 shown in FIG. 1, and then output to the gain and shutter value generator 58. FIG.

제66 단계후에, 이득 및 셔터값 생성부(58)는 버퍼(56)로부터 출력되는 적분된 값의 평균치과 기준치와의 차를 증폭하고, 증폭된 차를 리미팅하고, 리미팅된 결과를 제2 제어 신호(C2)에 응답하여 이전 필드의 이득 제어 값 또는 이전 필드의 셔터 제어 값과 가산하고, 가산된 값을 다시 리미팅하여 현재 필드의 이득 제어 값 또는 현재 필드의 셔터 제어 값으로서 이득 제어부(44) 및 타이밍 발생부(60)로 각각 출력한다(제68∼제82, 제88∼제92 단계).After the sixty-sixth step, the gain and shutter value generator 58 amplifies the difference between the average value of the integrated value output from the buffer 56 and the reference value, limits the amplified difference, and sets the limiting result as the second control signal. In response to (C2), the gain control value 44 is added as the gain control value of the previous field or the shutter control value of the previous field, and the limit is added again to obtain the gain control value of the current field or the shutter control value of the current field. Output to the timing generator 60 (68th-82nd, 88th-92st steps), respectively.

도 4는 도 2에 도시된 이득 및 셔터값 생성부(58)의 본 발명에 의한 일실시예의 블럭도로서, 평균치 계산부(100)를 구현하는 제산기(102), 감산기(104), 제1 및 제2 승산기들(106 및 108), 제1 및 제2 리미터들(110 및 112), 제1 및 제2 AND 게이트들(114 및 116), 제1 및 제2 가산기들(118 및 120), 제3 및 제4 리미터들(122 및 124), 제1 및 제2 지연부들(126 및 128), 제산기들(130 및 132)로 구성된다.FIG. 4 is a block diagram of an embodiment of the gain and shutter value generator 58 of FIG. 2 according to the present invention. The divider 102, the subtractor 104, and the first implement the average calculator 100. And second multipliers 106 and 108, first and second limiters 110 and 112, first and second AND gates 114 and 116, first and second adders 118 and 120. , Third and fourth limiters 122 and 124, first and second delay units 126 and 128, and dividers 130 and 132.

한편, 제66 단계후에, 평균치 계산부(100)는 한 필드 동안에 입력단자 IN을 통해 버퍼(56)로부터 입력한 적분된 값의 평균치를 계산하고, 계산된 평균치를 감산기(104)로 출력한다(제68 단계). 이를 위해, 평균치 계산부(100)를 구현하는 제산기(102)는 한 필드동안 적분된 값을 적분을 수행한 영역(윈도우의 크기)으로 제산하고, 제산된 결과를 평균치로서 감산기(104)로 출력한다. On the other hand, after step 66, the average value calculator 100 calculates the average value of the integrated values input from the buffer 56 through the input terminal IN during one field, and outputs the calculated average value to the subtractor 104 ( Step 68). To this end, the divider 102 implementing the average calculation unit 100 divides the value integrated during one field into the area where the integration is performed (size of the window), and divides the result of the division into the subtractor 104 as an average value. Output

제68 단계후에, 감산기(104)는 기준치에서 평균치를 감산하고, 감산된 결과를 제1 및 제2 승산기들(106 및 108)로 각각 출력한다(제70 단계). 제70 단계후에, 제1 및 제2 승산기들(106 및 108)은 감산기(104)로부터 출력되는 감산된 결과를 제1 및 제2 소정값들(G1 및 G2)과 각각 승산하고, 승산된 결과를 각각 제1 및 제2 승산된 결과로서 제1 및 제2 리미터들(110 및 112)로 출력한다(제72 단계). 여기서, 제1 및 제2 승산기들(106 및 108)은 감산된 결과를 더욱 크게 혹은 더욱 작게 만들어주는 역할을 한다. After step 68, the subtractor 104 subtracts the average value from the reference value and outputs the subtracted result to the first and second multipliers 106 and 108, respectively (step 70). After step 70, the first and second multipliers 106 and 108 multiply the subtracted result output from the subtractor 104 by the first and second predetermined values G1 and G2, respectively, and multiply the result. Is output to the first and second limiters 110 and 112 as a result of the first and second multiplication, respectively (step 72). Here, the first and second multipliers 106 and 108 serve to make the subtracted result larger or smaller.

제72 단계후에, 제1 리미터(110)는 제1 승산기(106)의 출력인 제1 승산된 결과의 레벨을 상한(2n-1)과 하한(-2n)으로 제한하고, 제한된 레벨을 갖는 제1 승산된 결과를 제1 AND 게이트(114)로 출력하며, 제2 리미터(112)는 제2 승산기(108)의 출력인 제2 승산된 결과의 레벨을 상한(2n-1)과 하한(-2n)으로 제한하고, 제한된 레벨을 갖는 제2 승산된 결과를 제2 AND 게이트(116)로 출력한다(제74 단계).After step 72, the first limiter 110 limits the level of the first multiplied result, which is the output of the first multiplier 106, to an upper limit (2 n -1) and a lower limit (-2 n ) and limits the restricted level. Outputs the first multiplied result to the first AND gate 114, and the second limiter 112 may set the level of the second multiplied result that is the output of the second multiplier 108 to an upper limit (2 n −1). The lower limit (−2 n ) is limited, and a second multiplied result having a limited level is output to the second AND gate 116 (step 74).

도 5는 도 4에 도시된 제2 제어 신호(C2)를 발생하는 제어 신호 발생기(180)의 본 발명에 의한 일실시예의 회로도로서, 비교기들(150 및 152) 및 제3 AND 게이트(154)로 구성된다.FIG. 5 is a circuit diagram of an embodiment of the present invention of the control signal generator 180 for generating the second control signal C2 shown in FIG. 4, the comparators 150 and 152 and the third AND gate 154. It consists of.

제74 단계후에, 도 5에 도시된 제어 신호 발생기(180)는 적분부(54)에서 적분된 값의 레벨이 소정 레벨 보다 큰가를 판단하고, 판단된 결과에 따라 제2 제어 신호(C2)를 제1 및 제2 AND 게이트들(114 및 116)로 출력한다(제76 단계). 이를 위해, 도 5에 도시된 비교기(150)는 제산기(130)로부터 출력되는 이득 제어값이 제3 리미터(122)의 하한인 "저" 논리 레벨("0")과 동일한가를 비교하고, 비교된 결과를 제3 AND 게이트(154)로 출력한다. 이 때, 셔터 제어값이 제4 리미터(124)의 상한과 동일하지 않으면, 비교기(150)에서 비교된 결과와 비교기(152)에서 비교된 결과의 반전된 값을 논리곱하고, 논리곱한 결과를 제2 제어 신호(C2)로서 출력하는 제3 AND 게이트(154)는 "고" 논리 레벨의 제2 제어 신호(C2)를 출력한다. 즉, 적분된 값의 레벨이 소정 레벨 보다 크면, "고" 논리 레벨의 제2 제어 신호(C2)가 출력되고, 적분된 값의 레벨이 소정 레벨 이하이면, "저" 논리 레벨의 제2 제어 신호(C2)가 출력된다. 따라서, 이득 제어값이 제3 리미터(122)의 하한(0)까지 도달하였을 때, "고" 논리 레벨의 제2 제어 신호(C2)에 응답하여 셔터 제어값으로 노출을 조정한다. After the seventy-seventh step, the control signal generator 180 shown in FIG. 5 determines whether the level of the value integrated in the integrating unit 54 is greater than a predetermined level, and according to the determined result, the control signal generator 180 generates the second control signal C2. Output to the first and second AND gates 114 and 116 (step 76). To this end, the comparator 150 shown in FIG. 5 compares whether the gain control value output from the divider 130 is equal to the "low" logic level "0" which is the lower limit of the third limiter 122, The result of the comparison is output to the third AND gate 154. At this time, if the shutter control value is not equal to the upper limit of the fourth limiter 124, the inverted value of the result compared in the comparator 150 and the result compared in the comparator 152 is ANDed, and The third AND gate 154, which outputs the second control signal C2, outputs the second control signal C2 having a "high" logic level. That is, if the level of the integrated value is greater than the predetermined level, the second control signal C2 of the "high" logic level is output, and if the level of the integrated value is less than or equal to the predetermined level, the second control of the "low" logic level The signal C2 is output. Therefore, when the gain control value reaches the lower limit (0) of the third limiter 122, the exposure is adjusted to the shutter control value in response to the second control signal C2 of the "high" logic level.

만일, 적분기(54)에서 적분된 값의 레벨이 소정 레벨 이하이면, 아날로그 영상 신호의 이득을 조정하여 카메라 세트의 노출 조정을 수행한다(제88 ∼ 제94 단계). 즉, 이 때에는 전술한 례에서와 같이 "저" 논리 레벨의 제2 제어 신호(C2)가 발생되므로, 제1 리미터(110)의 출력이 가산기(118)로 출력되고, 제2 리미터(112)의 출력은 가산기(120)로 출력되지 못한다. 따라서, 가산기(118)는 제1 AND 게이트(114)로부터 출력되는 제1 리미터(110)의 출력과 제1 지연부(126)로부터 출력되는 이전 필드의 이득 제어값인 제3 리미터(122)의 출력을 가산하고, 가산된 결과를 제3 리미터(122)로 출력한다(제88 단계). 여기서, 제1 지연부(126)는 디지탈 지연 소자로서, 제3 리미터(122)의 출력을 소정 시간 지연하고, 소정 시간 지연된 값을 이전 필드의 이득 제어값으로서 가산기(118)로 출력하는 역할을 한다. 제88 단계후에, 제3 리미터(122)는 제1 가산기(118)로부터 출력되는 값의 레벨을 상한[(2m-1)×P]과 하한[0]으로 제한하고, 제한된 레벨을 갖는 가산기(118)의 출력을 현재 필드의 이득 제어 값으로서 출력한다(제90 단계). 이 때, 제3 리미터(122)에서 리미팅된 결과는 제산기(130)에서 소정값(P)로 제산되고, 제산된 값이 이득 제어값으로서 출력될 수도 있다(제92 단계). 여기서, 제산기(130)는 적분된 값이 기준치에 근사하였을 때 기준치를 사이에 두고 적분된 값이 흔들리는 현상을 미연에 방지하기 위한 역할을 한다. 제92 단계후에, 도 2에 도시된 이득 제어부(44)는 제산기(130)로부터 출력되는 이득 제어값에 응답하여 아날로그 영상 신호의 이득을 가변하고, 가변된 이득을 갖는 다음 필드에 대한 아날로그 영상 신호를 아날로그/디지탈 변환부(46)로 출력한다(제94 단계). 따라서, 다음 필드에 대해 디지탈 영상 신호로부터 추출된 휘도 신호가 적분부(54)에서 적분된다.If the level of the value integrated in the integrator 54 is equal to or less than the predetermined level, the gain of the analog video signal is adjusted to perform exposure adjustment of the camera set (steps 88 to 94). That is, in this case, since the second control signal C2 of the "low" logic level is generated as in the above-described example, the output of the first limiter 110 is output to the adder 118, and the second limiter 112 is output. The output of is not output to the adder 120. Therefore, the adder 118 is configured to control the gain of the third limiter 122 which is a gain control value of the output of the first limiter 110 output from the first AND gate 114 and the previous field output from the first delay unit 126. The output is added, and the added result is output to the third limiter 122 (step 88). Here, the first delay unit 126 is a digital delay element that delays the output of the third limiter 122 by a predetermined time and outputs the delayed value to the adder 118 as a gain control value of the previous field. do. After the 88 th step, the third limiter 122 limits the level of the value output from the first adder 118 to the upper limit [(2 m −1) × P] and the lower limit [0], and has an adder having a limited level. The output of 118 is output as a gain control value of the current field (step 90). In this case, the result of limiting in the third limiter 122 may be divided by the divider 130 to a predetermined value P, and the divided value may be output as a gain control value (step 92). Here, the divider 130 serves to prevent the integrated value from shaking when the integrated value is close to the reference value. After step 92, the gain controller 44 shown in FIG. 2 varies the gain of the analog video signal in response to the gain control value output from the divider 130, and analog video for the next field having the variable gain. The signal is output to the analog / digital converter 46 (step 94). Therefore, the luminance signal extracted from the digital video signal is integrated in the integrating section 54 for the next field.

도 6은 적분된 값(또는 적분치)이 기준치에 근사되는 과정을 설명하기 위한 도면으로서, 횡축은 시간(t)을 나타내고, 종축은 적분치를 각각 나타낸다. FIG. 6 is a view for explaining a process in which an integrated value (or integrated value) is approximated to a reference value, wherein the horizontal axis represents time t and the vertical axis represents integral values, respectively.

전술한 제88 ∼ 제94 단계를 부연하여 설명하면, 현재 필드의 적분치가 기준치보다 매우 낮다면, 감산기(104)에서 감산된 결과는 양의 방향으로 매우 클 것이다. 이 때, 감산된 결과가 이전 필드의 이득 제어값에 가산됨에 따라 이득 제어값이 큰 폭으로 증가하여 아날로그 영상 신호의 이득을 증가시키게 된다. 따라서, 전체 휘도 신호의 레벨을 증가되어, 화면이 밝게 보여진다. 이러한 과정을 통해, 이전 보다 밝아진 영상 신호가 다음 필드에 입력되면, 감산된 결과는 이전의 감산된 결과보다 작아져서 이득 제어값의 변화폭도 그 만큼 적어지게 된다. 즉, 도 6에 도시된 바와 같이, 감산된 결과가 클 때는 이득 제어값도 큰 폭으로 변하게 되어 적분치가 빠르게 기준치게 접근하다가, 점차 적분치가 기준치에 접근할수록 감산된 결과의 크기가 작아져 좀 더 세밀하게 적분치가 기준치에 접근하게 된다. 반대로, 입력된 영상이 너무 밝아 기준치보다 적분치가 클 때는 감산된 결과가 음의 방향으로 나타나게 되어 이득 제어값이 감소하므로 화면이 어두워지게 된다. 이 때에도, 감산된 결과의 크기가 클 때는 지수함수적으로 적분치가 기준치에 접근하다가 점차적으로 적분치가 기준치에 근사하게 되면, 천천히 적분치가 기준치에 접근하게 된다.In the above-described steps 88 to 94, if the integral value of the current field is much lower than the reference value, the result subtracted by the subtractor 104 will be very large in the positive direction. At this time, as the subtracted result is added to the gain control value of the previous field, the gain control value is greatly increased to increase the gain of the analog video signal. Therefore, the level of the overall luminance signal is increased, so that the screen is shown brightly. Through this process, when a brighter image signal is input to the next field, the subtracted result is smaller than the previous subtracted result, so that the change width of the gain control value is smaller. That is, as shown in FIG. 6, when the subtracted result is large, the gain control value also changes largely so that the integral value approaches the reference value rapidly. In detail, the integral value approaches the reference value. On the contrary, when the input image is too bright and the integral value is larger than the reference value, the subtracted result is displayed in the negative direction and the gain control value is reduced, thereby darkening the screen. In this case, when the magnitude of the subtracted result is large, when the integral value approaches the reference value exponentially and gradually approaches the reference value, the integral value slowly approaches the reference value.

한편, 현재 필드에 대해 적분된 값의 레벨이 소정 레벨 보다 크면, 즉, 현재 필드에 대해 적분된 값의 레벨이 너무 크면, 카메라의 셔터 속도를 조정하여 즉, 셔터 제어값으로 노출을 조정한다(제78 ∼ 제84 단계). 이를 살펴보면, 전술한 바와 같이 "고" 논리 레벨의 제2 제어 신호(C2)가 발생되어, 제1 리미터(110)의 출력은 가산기(118)로 출력되지 못하고, 제2 리미터(112)의 출력이 제2 AND 게이트(116)를 통해 제2 가산기(120)로 출력된다. 따라서, 제2 가산기(120)는 제2 리미터(112)에서 리미팅된 제2 승산된 결과를 이전 필드의 셔터 제어값과 가산하고, 가산된 결과를 제4 리미터(124)로 출력한다(제78 단계). 이 때, 제2 지연부(128)는 전술한 제1 지연부(128)와 마찬가지로 디지탈 지연 소자로서, 제4 리미터(124)로부터 출력되는 값을 소정 시간 지연하고, 지연된 값을 이전 필드의 셔터 제어값으로서 제2 가산기(120)로 출력한다. 제78 단계후에, 제4 리미터(124)는 제2 가산기(120)로부터 출력되는 가산된 결과의 레벨을 상한(q)과 하한(r)으로 제한하고, 제한된 레벨을 갖는 가산된 결과를 현재 필드의 셔터 제어 값으로서 출력한다(제80 단계). 이 때, 적분된 값이 기준치에 근사하였을 때 기준치를 사이에 두고 적분치가 흔들리는 현상을 미연에 방지하기 위해, 제산기(132)는 제4 리미터(124)에서 리미팅된 결과를 소정값(S)으로 제산하고, 제산된 결과를 셔터 제어값으로서 출력할 수도 있다(제82 단계). 제82 단계후에, 도 2에 도시된 타이밍 발생부(60)는 이득 및 셔터값 생성부(58)로부터 출력되는 셔터 제어값을 이용하여 생성한 제1 제어 신호(C1)를 고체 촬상 소자(40)로 출력하고, 고체 촬상 소자(40)는 전술한 바와 같이, 제1 제어 신호(C1)에 응답하여 조정되는 광량으로 영상을 촬상한다(제84 단계). On the other hand, if the level of the integrated value for the current field is larger than the predetermined level, that is, the level of the integrated value for the current field is too large, the shutter speed of the camera is adjusted, i.e., the exposure is adjusted with the shutter control value ( Steps 78 to 84). Referring to this, as described above, the second control signal C2 having the logic level "high" is generated so that the output of the first limiter 110 is not output to the adder 118 and the output of the second limiter 112. The second AND gate 116 is output to the second adder 120. Accordingly, the second adder 120 adds the second multiplied result limited by the second limiter 112 to the shutter control value of the previous field and outputs the added result to the fourth limiter 124 (78). step). At this time, the second delay unit 128 is a digital delay element similar to the above-described first delay unit 128, and delays the value output from the fourth limiter 124 by a predetermined time and sets the delayed value as the shutter of the previous field. It outputs to the 2nd adder 120 as a control value. After the 78th step, the fourth limiter 124 limits the level of the added result output from the second adder 120 to the upper limit q and the lower limit r, and limits the added result having the limited level to the current field. Is output as the shutter control value (step 80). At this time, when the integrated value is close to the reference value, the divider 132 may limit the result of the limiting value of the fourth limiter 124 to prevent the shaking of the integral value between the reference values. Division may be performed and the divided result may be output as a shutter control value (step 82). After step 82, the timing generator 60 illustrated in FIG. 2 generates the first control signal C1 generated by using the shutter control value output from the gain and shutter value generator 58. As described above, the solid-state imaging device 40 picks up an image with the amount of light adjusted in response to the first control signal C1 (step 84).

제84 단계후에, 도 5에 도시된 제어 신호 발생부(180)는 적분부(54)에서 적분된 값의 레벨이 기준치에 근사한가를 판단한다(제86 단계). 이를 위해, 도 5에 도시된 비교기(152)는 도 4에 도시된 제산기(132)로부터 출력되는 셔터 제어값이 제4 리미터(124)의 상한(q)과 동일한가를 비교한다. 만일, 셔터 제어값이 상한(q)과 동일하면, 즉, 셔터 제어값이 최대값까지 증가하였으나 적분치가 기준치에 도달하지 못하였을 경우, 제2 제어 신호(C2)가 "저" 논리 레벨로 전이되어, 카메라의 노출 조정은 아날로그 신호의 이득을 조정하여 수행된다. After step 84, the control signal generator 180 shown in FIG. 5 determines whether the level of the value integrated in the integrator 54 is close to the reference value (step 86). To this end, the comparator 152 shown in FIG. 5 compares whether the shutter control value output from the divider 132 shown in FIG. 4 is equal to the upper limit q of the fourth limiter 124. If the shutter control value is equal to the upper limit q, that is, when the shutter control value has increased to the maximum value but the integral value has not reached the reference value, the second control signal C2 transitions to the "low" logic level. The exposure adjustment of the camera is then performed by adjusting the gain of the analog signal.

전술한 본 발명에 의한 노출 조정은, 카메라의 셔터 속도 제어와 아날로그 영상 신호의 이득 조정을 동시에 수행할 수 없다. 따라서, 노출 조정을 위해서는, 셔터 제어값에 의한 노출 조정은 고체 촬상 소자에 전하가 축적되는 시간을 짧게 가져감으로써 전체적인 광량을 줄이는 것이므로, 아날로그 영상 신호의 이득 조정이 기본적으로 먼저 수행된다. 그러나, 휘도 신호의 레벨이 너무 높아 제3 리미터(122)의 하한(0)까지 이득 제어값이 감소되더라도 적분치가 여전히 기준치에 도달하지 못하면, 제2 제어 신호(C2)가 "고" 논리 레벨로 된다. 따라서, 셔터 제어값이 감소되어 고체 촬상 소자(40)에 전하가 축적되는 시간이 짧아지므로, 영상의 적분치가 기준치에 접근할 수 있게 된다. 이 때, 어두운 곳을 다시 촬상하여 휘도 신호의 적분치가 낮아졌을 경우, 셔터 제어값은 다시 증가되고 고체 촬상 소자(40)에 전하가 축적되는 시간이 길게져서 화면이 밝아진다. 그러나, 전술한 바와 같이, 셔터 제어값이 최대값(q)까지 증가하였으나 기준치에 도달하지 못했을 경우, 다시 제2 제어 신호(C2)가 "저" 논리 레벨로 되어 이 때부터 이득 제어값을 이용하여 카메라의 노출이 조정된다. In the above-described exposure adjustment according to the present invention, the shutter speed control of the camera and the gain adjustment of the analog image signal cannot be simultaneously performed. Therefore, for the exposure adjustment, the exposure adjustment by the shutter control value is to reduce the overall amount of light by shortening the time that charges are accumulated in the solid-state image pickup device, so that the gain adjustment of the analog image signal is basically performed first. However, if the integral value still does not reach the reference value even though the gain control value is reduced to the lower limit 0 of the third limiter 122 because the level of the luminance signal is too high, the second control signal C2 is brought to the "high" logic level. do. Therefore, since the shutter control value is reduced and the time for charge accumulation in the solid-state imaging device 40 is shortened, the integrated value of the image can approach the reference value. At this time, when the dark image is taken again and the integral value of the luminance signal is lowered, the shutter control value is increased again, and the time for which charges are accumulated in the solid-state image sensor 40 becomes long, so that the screen becomes bright. However, as described above, when the shutter control value increases to the maximum value q but fails to reach the reference value, the second control signal C2 again becomes the "low" logic level, and the gain control value is used from this point on. The exposure of the camera is adjusted.

이상에서 설명한 바와 같이, 본 발명에 의한 저가형 카메라 세트의 노출 조정 장치 및 방법은 집적회로(18)의 외부에 제어부(28)를 마련하는 도 1에 도시된 종래의 노출 조정 장치와 달리, 집적회로(48) 내부에 간단한 이득 및 셔터값 생성부(58)를 내장할 수 있기 때문에, 카메라 세트를 구성할 때 소요되는 비용을 절감시켜, 저가형 카메라 세트에 적합하게 적용될 수 있는 효과가 있다. As described above, the exposure adjustment apparatus and method of the low-cost camera set according to the present invention is different from the conventional exposure adjustment apparatus shown in FIG. 1 in which the control unit 28 is provided outside the integrated circuit 18. (48) Since the simple gain and shutter value generation unit 58 can be incorporated therein, the cost required for constructing the camera set can be reduced, so that the low cost camera set can be suitably applied.

도 1은 종래의 노출 조정 장치의 블럭도이다.1 is a block diagram of a conventional exposure adjustment apparatus.

도 2는 본 발명에 의한 저가형 카메라 세트의 노출 조정 장치의 블럭도이다.2 is a block diagram of an exposure adjustment apparatus of a low-cost camera set according to the present invention.

도 3은 도 2에 도시된 장치에서 수행되는 저가형 카메라 세트의 노출 조정 빙법을 설명하기 위한 플로우차트이다.3 is a flowchart for explaining an exposure adjustment method of a low-cost camera set performed in the apparatus shown in FIG. 2.

도 4는 도 2에 도시된 이득 및 셔터값 생성부의 본 발명에 의한 일실시예의 블럭도이다.4 is a block diagram of an embodiment according to the present invention of the gain and shutter value generator shown in FIG. 2.

도 5는 도 4에 도시된 제2 제어 신호를 발생하는 제어 신호 발생기의 본 발명에 의한 일실시예의 회로도이다.FIG. 5 is a circuit diagram of an embodiment of the present invention of a control signal generator for generating the second control signal shown in FIG. 4.

도 6은 적분치가 기준치에 근사되는 과정을 설명하기 위한 도면이다.6 is a diagram for explaining a process of integrating an approximation to a reference value.

Claims (8)

제1 제어 신호에 응답하여 조절되는 광량으로 촬상한 영상을 전기적인 신호로 변환하여 출력하는 고체 촬상 소자;A solid-state imaging device for converting an image captured by an amount of light adjusted in response to the first control signal into an electrical signal and outputting the electrical signal; 상기 전기적인 신호를 아날로그 영상 신호로 변환하는 상관 더블 샘플러;A correlated double sampler for converting the electrical signal into an analog video signal; 이득 제어 값에 응답하여 가변한 이득을 갖는 상기 아날로그 영상 신호를 출력하는 이득 제어 수단;Gain control means for outputting said analog video signal having a variable gain in response to a gain control value; 상기 이득 제어 수단의 출력을 디지탈 영상 신호로 변환하여 출력하는 아날로그/디지탈 변환 수단;Analog / digital conversion means for converting the output of said gain control means into a digital video signal and outputting it; 상기 디지탈 영상 신호로부터 휘도 신호를 추출하는 휘도 신호 추출 수단;Luminance signal extraction means for extracting a luminance signal from the digital video signal; 추출된 상기 휘도 신호의 레벨을 제1 상한(upper limit) 및 제1 하한(lower limit)으로 제한하고, 제한된 레벨을 갖는 휘도 신호를 출력하는 휘도 레벨 제한 수단;Luminance level limiting means for limiting the level of the extracted luminance signal to a first upper limit and a first lower limit, and outputting a luminance signal having a limited level; 상기 제한된 레벨을 갖는 휘도 신호를 단위 필드에서 적분하고, 적분된 값을 매 필드마다 출력하는 적분 수단;Integrating means for integrating the luminance signal having the limited level in a unit field and outputting the integrated value every field; 상기 적분된 값의 평균치와 기준치와의 차를 증폭하고, 증폭된 차를 리미팅하고, 리미팅된 결과를 제2 제어 신호에 응답하여 이전 필드의 이득 제어 값 또는 이전 필드의 셔터 제어 값과 가산하고, 가산된 값을 다시 리미팅하여 현재 필드의 상기 이득 제어 값 또는 현재 필드의 셔터 제어 값으로서 출력하는 이득 및 셔터 값 생성 수단; 및Amplifying the difference between the average value of the integrated value and the reference value, limiting the amplified difference, and adding the limiting result to the gain control value of the previous field or the shutter control value of the previous field in response to the second control signal, Gain and shutter value generating means for limiting the added value again and outputting the gain control value of the current field or the shutter control value of the current field; And 현재 필드의 상기 셔터 제어값에 응답하여 상기 제1 제어 신호를 출력하는 타이밍 발생 수단을 구비하고,Timing generating means for outputting said first control signal in response to said shutter control value of a current field, 상기 제2 제어 신호는 상기 휘도 신호의 레벨에 상응하여 발생되는 것을 특징으로 하는 저가형 카메라 세트의 노출 조정 장치. And the second control signal is generated corresponding to the level of the luminance signal. 제1항에 있어서, 상기 이득 및 셔터 값 생성 수단은The method of claim 1, wherein the gain and shutter value generating means 상기 적분된 값의 평균치를 계산하는 평균치 계산 수단;Average value calculating means for calculating an average value of the integrated values; 상기 기준치로부터 상기 평균치를 감산하는 감산 수단;Subtraction means for subtracting the average value from the reference value; 상기 감산된 결과를 제1 소정값과 승산하는 제1 승산 수단;First multiplication means for multiplying the subtracted result by a first predetermined value; 상기 감산된 결과를 제2 소정값과 승산하는 제2 승산 수단;Second multiplication means for multiplying the subtracted result by a second predetermined value; 상기 제1 승산 수단에서 승산된 결과의 레벨을 제2 상한과 제2 하한으로 제한하는 제1 리미터;A first limiter for limiting the level of the result multiplied by the first multiplication means to a second upper limit and a second lower limit; 상기 제2 승산 수단에서 승산된 결과의 레벨을 상기 제2 상한과 상기 제2 하한으로 제한하는 제2 리미터;A second limiter for limiting the level of the result multiplied by the second multiplication means to the second upper limit and the second lower limit; 상기 제1 리미터의 출력과 반전된 상기 제2 제어 신호를 논리곱하여 출력하는 제1 논리곱 수단;First logical AND means for ANDing and outputting the second control signal inverted with the output of the first limiter; 상기 제2 리미터의 출력과 상기 제2 제어 신호를 논리곱하여 출력하는 제2 논리곱 수단;Second logical AND means for performing an AND operation on the output of the second limiter and the second control signal; 상기 제1 논리곱 수단의 출력과 이전 필드의 상기 이득 제어 값을 가산하고, 가산된 결과를 출력하는 제1 가산 수단;First adding means for adding the output of the first AND product and the gain control value of a previous field and outputting the added result; 상기 제2 논리곱 수단의 출력과 이전 필드의 상기 셔터 제어 값을 가산하고, 가산된 결과를 출력하는 제2 가산 수단;Second adding means for adding the output of said second AND product and said shutter control value of a previous field and outputting the added result; 상기 제1 가산 수단에서 가산된 결과의 레벨을 제3 상한과 제3 하한으로 제한하고, 제한된 레벨을 갖는 가산된 결과를 현재 필드의 상기 이득 제어 값으로서 출력하는 제3 리미터;A third limiter for limiting the level of the result added by the first adding means to a third upper limit and a third lower limit, and outputting the added result having the restricted level as the gain control value of the current field; 상기 제2 가산 수단에서 가산된 결과의 레벨을 제4 상한과 제4 하한으로 제한하고, 제한된 레벨을 갖는 가산된 결과를 현재 필드의 상기 셔터 제어 값으로서 출력하는 제4 리미터;A fourth limiter for limiting the level of the result added by the second adding means to a fourth upper limit and a fourth lower limit, and outputting the added result having the restricted level as the shutter control value of the current field; 상기 제3 리미터의 출력을 소정 시간 지연하여 이전 필드의 상기 이득 제어 값으로서 출력하는 제1 지연 수단; 및First delay means for delaying an output of the third limiter by a predetermined time and outputting the gain control value of a previous field; And 상기 제4 리미터의 출력을 상기 소정 시간 지연하여 이전 필드의 상기 셔터 제어값으로서 출력하는 제2 지연 수단을 구비하는 것을 특징으로 하는 저가형 카메라 세트의 노출 조정 장치. And a second delay means for delaying the output of said fourth limiter by said predetermined time and outputting it as said shutter control value of a previous field. 제2항에 있어서, 상기 이득 및 셔터 값 생성 수단은The method of claim 2, wherein the gain and shutter value generating means 상기 제3 리미터의 출력을 제3 소정값으로 제산하고, 제산된 결과를 현재 필드의 상기 이득 제어값으로서 출력하는 제1 제산 수단; 및 First dividing means for dividing the output of the third limiter by a third predetermined value and outputting the divided result as the gain control value of the current field; And 상기 제4 리미터의 출력을 제4 소정값으로서 제산하고, 제산된 결과를 현재 필드의 상기 셔터 제어값으로서 출력하는 제2 제산 수단을 더 구비하는 것을 특징으로 하는 저가형 카메라 세트의 노출 조정 장치. And a second dividing means for dividing the output of the fourth limiter as a fourth predetermined value and outputting the divided result as the shutter control value of the current field. 제2항에 있어서, 상기 저가형 카메라 세트의 노출 조정 장치는 The exposure adjusting device of claim 2, wherein 현재 필드의 상기 이득 제어값과 상기 제3 하한이 동일한가를 비교하고, 비교된 결과를 출력하는 제1 비교기;A first comparator for comparing whether the gain control value of the current field is equal to the third lower limit and outputting a result of the comparison; 현재 필드의 상기 셔터 제어값과 상기 제4 상한이 동일한가를 비교하고, 비교된 결과를 출력하는 제2 비교기; 및 A second comparator comparing the shutter control value of the current field with the fourth upper limit and outputting a result of the comparison; And 상기 제2 비교기에서 비교된 결과의 반전된 값과 상기 제1 비교기에서 비교된 결과를 논리곱하고, 논리곱한 결과를 상기 제2 제어 신호로서 출력하는 제3 논리곱 수단을 더 구비하는 것을 특징으로 하는 저가형 카메라 세트의 노출 조정 장치. And a third logical multiplication means for logically multiplying the inverted value of the result compared by the second comparator and the result compared by the first comparator and outputting the result of the logical multiplication as the second control signal. Exposure adjuster for low-cost camera sets. 제1항에 있어서, 상기 휘도 신호 추출 수단, 상기 휘도 레벨 제한 수단, 상기 적분 수단 및 이득 및 셔터 값 생성 수단들은 집적화되는 것을 특징으로 하는 저가형 카메라 세트의 노출 조정 장치. 2. An apparatus according to claim 1, wherein said luminance signal extracting means, said luminance level limiting means, said integrating means and gain and shutter value generating means are integrated. 저가형 카메라 세트의 노출 조정 방법에 있어서,In the exposure adjustment method of a low-cost camera set, (a) 촬상되는 영상으로부터 아날로그 영상 신호를 구하는 단계;(a) obtaining an analog image signal from an image to be captured; (b) 상기 아날로그 영상 신호로부터 휘도 신호를 추출하는 단계;(b) extracting a luminance signal from the analog video signal; (c) 추출된 휘도 신호를 매 필드 단위로 적분하는 단계;(c) integrating the extracted luminance signals every field; (d) 현재 필드동안 상기 적분된 값의 평균치를 구하는 단계;(d) obtaining an average of the integrated values during the current field; (e) 기준치로부터 상기 평균치를 감산하는 단계;(e) subtracting said average value from a reference value; (f) 상기 감산한 결과를 제1 소정값 및 제2 소정값에 각각 승산하여 제1 및 제2 승산된 결과들을 구하는 단계;(f) multiplying the subtracted result by a first predetermined value and a second predetermined value to obtain first and second multiplied results; (g) 상기 제1 및 제2 승산된 결과들을 리미팅하는 단계;(g) limiting the first and second multiplied results; (h) 상기 적분된 값의 레벨이 소정 레벨보다 큰가를 판단하는 단계;(h) determining whether the level of the integrated value is greater than a predetermined level; (i) 상기 적분된 값의 레벨이 상기 소정 레벨 보다 크면, 리미팅된 상기 제2 승산된 결과를 이용하여 셔터 제어값을 구하는 단계;(i) if the level of the integrated value is greater than the predetermined level, obtaining a shutter control value using the second multiplied result; (j) 상기 셔터 제어값을 이용하여 상기 촬상되는 영상의 광량을 조정하는 단계;(j) adjusting the amount of light in the captured image using the shutter control value; (k) 상기 (j)단계 후에 구해진 상기 적분된 값의 레벨이 상기 기준치에 근사됐는가를 판단하는 단계; (k) determining whether the level of the integrated value obtained after step (j) is close to the reference value; (l) 상기 적분된 값의 레벨이 상기 소정 레벨 이하이거나, 적분된 값의 레벨이 상기 기준치에 근사되지 않았으면, 리미팅된 상기 제1 승산된 결과를 이용하여 이득 제어값을 구하는 단계; 및 (l) obtaining a gain control value using the limited first multiplied result if the level of the integrated value is less than or equal to the predetermined level or the level of the integrated value is not approximated to the reference value; And (m) 상기 이득 제어값을 이용하여 상기 아날로그 영상 신호의 이득을 조정하는 단계를 구비하는 것을 특징으로 하는 저가형 카메라 세트의 노출 조정 방법.(m) adjusting the gain of the analog video signal using the gain control value. 제6항에 있어서, 상기 (i)단계는The method of claim 6, wherein step (i) (i1) 리미팅된 상기 제2 승산된 결과를 이전 필드의 상기 셔터 제어값과 가산하는 단계;(i1) adding the limiting second multiplied result to the shutter control value of a previous field; (i2) 상기 (i1)단계에서 가산된 결과를 리미팅하는 단계;(i2) limiting the result added in step (i1); (i3) 상기 (i2)단계에서 리미팅된 결과를 제1 소정값으로 제산하여 현재 필드의 상기 셔터 제어값을 구하는 단계를 구비하는 것을 특징으로 하는 저가형 카메라 세트의 노출 조정 방법. and (i3) dividing the result of the limit in step (i2) by a first predetermined value to obtain the shutter control value of the current field. 제7항에 있어서, 상기 (l)단계는 The method of claim 7, wherein step (l) (l1) 리미팅된 상기 제1 승산된 결과를 이전 필드의 상기 이득 제어값과 가산하는 단계;(l1) adding the limited first multiplied result to the gain control value of a previous field; (l2) 상기 (l1)단계에서 가산된 결과를 리미팅하는 단계; 및 (l2) limiting the result added in step (l1); And (l3) 상기 (l2)단계에서 리미팅된 결과를 제2 소정값으로 제산하여 현재 필드의 상기 이득 제어값을 구하는 단계를 구비하는 것을 특징으로 하는 저가형 카메라 세트의 노출 조정 방법.and (l3) dividing the result limit in step (l2) by a second predetermined value to obtain the gain control value of the current field.
KR1019980019267A 1998-05-27 1998-05-27 Exposure Control and Method of Low-Cost Camera Set KR100493001B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980019267A KR100493001B1 (en) 1998-05-27 1998-05-27 Exposure Control and Method of Low-Cost Camera Set

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980019267A KR100493001B1 (en) 1998-05-27 1998-05-27 Exposure Control and Method of Low-Cost Camera Set

Publications (2)

Publication Number Publication Date
KR19990086327A KR19990086327A (en) 1999-12-15
KR100493001B1 true KR100493001B1 (en) 2005-08-01

Family

ID=37303860

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980019267A KR100493001B1 (en) 1998-05-27 1998-05-27 Exposure Control and Method of Low-Cost Camera Set

Country Status (1)

Country Link
KR (1) KR100493001B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0332175A (en) * 1989-06-28 1991-02-12 Sanyo Electric Co Ltd Automatic exposure adjustment device
JPH05122599A (en) * 1991-09-04 1993-05-18 Fuji Photo Film Co Ltd Exposure controller for video camera
JPH0654238A (en) * 1992-07-30 1994-02-25 Hitachi Ltd Video camera
KR0134291B1 (en) * 1994-09-09 1998-04-23 김광호 Reference value auto setting apparatus for iris contool

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0332175A (en) * 1989-06-28 1991-02-12 Sanyo Electric Co Ltd Automatic exposure adjustment device
JPH05122599A (en) * 1991-09-04 1993-05-18 Fuji Photo Film Co Ltd Exposure controller for video camera
JPH0654238A (en) * 1992-07-30 1994-02-25 Hitachi Ltd Video camera
KR0134291B1 (en) * 1994-09-09 1998-04-23 김광호 Reference value auto setting apparatus for iris contool

Also Published As

Publication number Publication date
KR19990086327A (en) 1999-12-15

Similar Documents

Publication Publication Date Title
EP0430982B1 (en) Wide dynamic range camera
US7948538B2 (en) Image capturing apparatus, image capturing method, exposure control method, and program
JP4960605B2 (en) Automatic exposure compensation method and compensation device
US8885093B2 (en) Image pickup apparatus, image pickup method, exposure control method, and program
US5589880A (en) Television camera using two image pickup devices with different sensitivity
US20060001748A1 (en) Image sensing apparatus
EP1725023B1 (en) Image process apparatus and image pickup apparatus
US7064785B2 (en) Apparatus and method of correcting for dark current in a solid state image sensor
WO2007051964A1 (en) Image sensor
JPH077651A (en) Exposure control circuit
JP3551568B2 (en) Imaging device
KR100493001B1 (en) Exposure Control and Method of Low-Cost Camera Set
JP4260003B2 (en) Electronic camera
JP2006211650A (en) Image sensing apparatus and image processing method for use therein
US5576764A (en) Automatic focusing apparatus and method for video camera system by processing luminescence signal
US20040155977A1 (en) Digital camera that enters a sub-sampling mode for at least one auto function
US8169526B2 (en) Low noise signal reproducing method for a solid state imaging device
JP2544505B2 (en) Electronic iris control circuit for video camera
JP4240738B2 (en) Imaging device
JPH0698250A (en) Image pickup device
JPH0955949A (en) Image pickup device
JPH06105243A (en) Electronic iris control circuit
JP4161412B2 (en) Flare correction apparatus and flare correction method for video camera
JPH02261271A (en) Exposure control system
KR100223810B1 (en) Shutter timing tracking method for a digital still camera

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee