KR100490598B1 - CMOS Image Sensor - Google Patents
CMOS Image Sensor Download PDFInfo
- Publication number
- KR100490598B1 KR100490598B1 KR10-2002-0072991A KR20020072991A KR100490598B1 KR 100490598 B1 KR100490598 B1 KR 100490598B1 KR 20020072991 A KR20020072991 A KR 20020072991A KR 100490598 B1 KR100490598 B1 KR 100490598B1
- Authority
- KR
- South Korea
- Prior art keywords
- image sensor
- cell
- cmos image
- photodiode
- current
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 22
- 101100194362 Schizosaccharomyces pombe (strain 972 / ATCC 24843) res1 gene Proteins 0.000 claims abstract description 8
- 101100194363 Schizosaccharomyces pombe (strain 972 / ATCC 24843) res2 gene Proteins 0.000 claims abstract description 8
- 101000772461 Arabidopsis thaliana Thioredoxin reductase 1, mitochondrial Proteins 0.000 claims abstract 6
- 101000772460 Arabidopsis thaliana Thioredoxin reductase 2 Proteins 0.000 claims abstract 6
- 101000591392 Leishmania infantum Probable flavin mononucleotide-dependent alkene reductase Proteins 0.000 claims abstract 6
- 102000017921 NTSR1 Human genes 0.000 claims abstract 6
- 102000017938 NTSR2 Human genes 0.000 claims abstract 6
- 102100032889 Sortilin Human genes 0.000 claims abstract 3
- 108010014657 sortilin Proteins 0.000 claims abstract 3
- 101100138677 Arabidopsis thaliana NPF8.1 gene Proteins 0.000 claims description 3
- 101150059273 PTR1 gene Proteins 0.000 claims description 3
- 101100262635 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBR1 gene Proteins 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 claims description 3
- 101100031674 Arabidopsis thaliana NPF8.3 gene Proteins 0.000 claims 2
- 101100235787 Schizosaccharomyces pombe (strain 972 / ATCC 24843) pim1 gene Proteins 0.000 claims 2
- 230000002146 bilateral effect Effects 0.000 claims 2
- 101150114015 ptr-2 gene Proteins 0.000 claims 2
- 229920006395 saturated elastomer Polymers 0.000 claims 2
- 230000000694 effects Effects 0.000 abstract description 4
- 238000013461 design Methods 0.000 abstract description 2
- 238000005457 optimization Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
본 발명은 씨모스 이미지 센서(CMOS Image Sensor)의 화질을 향상시킬 수 있는 포토 셀 어레이(Photo Cell Array)의 셀 구조 최적화 설계 및 어레이 구조 전반에 있어서의 성능향상을 위한 방법의 제시에 관한 것이다. The present invention relates to a cell structure optimization design of a photo cell array capable of improving the image quality of a CMOS image sensor and a method for improving performance in the overall array structure.
본 발명의 씨모스 이미지 센서(CMOS Image Sensor)는 이차원 이미지 셀 어레이, 일방향의 셀들을 버스구조로 연결하는 이선식 횡버스, 상기 이선식 횡버스의 일측단 종단에 연결된 PMOS 트랜지스터, 상기 이선식 횡버스의 타측단 종단에 연결된 이차 차동증폭기, 상기 이차 차동증폭기로부터의 증폭신호를 디지털신호로 변환하는 A/D 변환기로 구성된 씨모스 이미지 센서 회로에 있어서, 상기 셀 일측단 종단에 연결된 RES1; 상기 셀 타측단 종단에 연결된 RES2; 전원전압에 1개의 NTR을 거쳐 역방향 바이어스된 씨모스 포토 다이오드(CMOS Photo Diode) PD1; 상기 씨모스 포토 다이오드의 캐소드와 게이트로 연결된 NTR1; 광의 입력이 씨크 옥사이드 (Thick Oxide)에 의해 차단된 더미 포토 다이오드(Dummy Photo Diode) PD2; 상기 더미 포토 다이오드의 캐소드와 게이트로 연결된 다른 NTR2; 및 상기 두 NMOS 트랜지스터(NTR1, NTR2)에 바이어스 전류를 제공하는 전류전원 NTR3로 구성된 셀 구조를 가진 셀 어레이를 포함하여 이루어짐에 기술적 특징이 있다.The CMOS image sensor of the present invention is a two-dimensional image cell array, a two-sided horizontal bus connecting cells in one direction in a bus structure, a PMOS transistor connected to one end of the two-sided horizontal bus, and the other of the two-sided horizontal bus. A CMOS image sensor circuit comprising a secondary differential amplifier coupled to a side end and an A / D converter for converting an amplified signal from the secondary differential amplifier into a digital signal, comprising: RES1 coupled to one end of the cell; RES2 connected to the other end of the cell; CMOS photo diode PD1 reversely biased via one NTR to the supply voltage; NTR1 connected to the gate of the cathode of the CMOS photodiode; A dummy photo diode PD2 in which light input is blocked by thick oxide; Another NTR2 gated to the cathode of the dummy photodiode; And a cell array having a cell structure composed of a current power supply NTR3 providing a bias current to the two NMOS transistors NTR1 and NTR2.
따라서, 본 발명의 씨모스 이미지 센서(CMOS Image Sensor)는 기존의 셀 구조가 항상 전류가 흐르도록 NTR들이 연결된 것에 비해 현저하게 소비전력을 감소시키는 효과가 있다. Therefore, the CMOS image sensor of the present invention has an effect of significantly reducing the power consumption compared to the NTR is connected so that the current cell structure always flows current.
Description
본 발명은 씨모스 이미지 센서에 관한 것으로, 보다 자세하게는 화질을 향상시킬 수 있는 포토 셀 어레이(Photo Cell Array)의 셀 구조 최적화 설계 및 어레이 구조 전반에 있어서의 성능향상을 위한 방법의 제시에 관한 것이다.The present invention relates to a CMOS image sensor, and more particularly, to a cell structure optimization design of a photo cell array capable of improving image quality and to a method for improving performance in the overall array structure. .
종래에는, 이미지 센서가 CCD(Charge Coupled Device)로 구현되어 있었다.In the related art, an image sensor has been implemented as a charge coupled device (CCD).
일반적으로 이미지 센서란 빛에 반응하는 반도체의 성질을 이용하여 이미지를 캡쳐(Capture)하는 장치를 말한다.In general, an image sensor refers to a device for capturing an image by using a property of a semiconductor that reacts to light.
자연계에 존재하는 각 피사체의 부분은 빛의 밝기 및 파장 등이 서로 달라서 감지하는 장치의 각 화소에서 다른 전기적인 값을 보이는데, 이 전기적인 값을 신호처리가 가능한 레벨로 만들어 주는 것이 바로 이미지 센서가 하는 일이다.Each part of the subject in the natural world has a different electrical value in each pixel of the sensing device because the brightness and wavelength of light are different from each other. It is the image sensor that makes the electrical value a signal-processing level. I do it.
그러나, 상기와 같은 종래의 CCD로 구현된 이미지 센서는 비교적 높은 전원However, the image sensor implemented by the conventional CCD as described above has a relatively high power supply.
(약 12V)이 필요하며, 일반 공정과는 달리 많은 공정 스텝(Step) 수를 필요로 한다. 그리고, 아날로그 신호를 출력하여 디지털 신호로 변환하는 별도의 로직 (Logic)을 필요로 하였다. 그래서, 센서 공정과 별도의 로직 공정이 서로 달라 하나의 칩(Chip)으로 구현하기 어려웠다. (About 12V) is required, and unlike the general process, a large number of process steps are required. In addition, a separate logic for outputting an analog signal and converting it into a digital signal was required. Therefore, the sensor process and the separate logic process are different from each other, and thus it is difficult to implement a single chip.
현재 씨모스 이미지 센서는 극미세 가공이 가능한 씨모스 트랜지스터의 제조 공정을 대부분 적용할 수 있다는 장점이 있음에도 불구하고, 화질 측면에서의 문제로 인하여 보다 많은 연구 개발을 필요로 하고 있다.Although the CMOS image sensor has the advantage of being able to apply most of the manufacturing process of the CMOS transistor, which can be processed very finely, more research and development is required due to the problem in terms of image quality.
일반적으로 이미지 센서는 이미지 센서의 픽셀 어레이(Pixel Array)의 컬럼수 만큼의 CDS(Correlated Double Sampling) 회로를 갖는다. 이러한 CDS 회로는 전기적인 특성 및 공정상의 이유로 인하여 회로적인 특성이 서로 불일치하게 된다.In general, an image sensor has as many correlated double sampling (CDS) circuits as there are columns of a pixel array of the image sensor. These CDS circuits have inconsistent circuit characteristics due to electrical characteristics and process reasons.
회로적인 특성의 불일치는 실제로 영상 신호를 처리하는 경우 화질의 저하를 가져오는 문제점이 있다.The inconsistency of the circuit characteristics causes a problem of deterioration in image quality when the video signal is actually processed.
기존에 사용되어 오던 셀 구조는 1-TR, 2-TR, 3-TR 구조로서 공히 포토 다이오드로부터의 과전류에 의한 전류 변화를 전압형태로 바꾼 후, 이 전압을 셀 어레이의 로우 시그널 라인(Row Signal Line) 종단에 연결된 신호 증폭기에 의해 증폭시킨 후, A/D 변환되는 방식이다. 이 경우에 포토 다이오드로부터의 미세 신호는 적절한 초기 입력단에 소신호 증폭기가 없기 때문에 셀자체 혹은 로우 시그널 라인에서 발생하는 잡음이 신호와 함께 동시에 증폭되기 때문에 S/N(Signal to Noise Ratio)비가 현저히 감소하게 된다. 또한, 셀 구조에서 사용하는 NMOS 트랜지스터들은 적절한 바이어스없이 구성된 비선형 증폭회로로서 작동하고 있기 때문에 자체적으로 광신호의 비선형성이 매우 커서 이미지 왜곡이 많이 발생한다. 또한, 포토 다이오드에 근원적으로 존재하는 암전류(Dark Current)의 잡음영향을 최소화 하기 위하여 포토 다이오드를 역방향 바이어스 회로에 리셋 트랜지스터(Reset Transistor)를 첨가하여 이 트랜지스터가 리셋시에 암전류에 의한 전압성분만을 추출하여 커패시터에 저장하고, 이것과 포토 다이오드로부터의 신호를 로우 시그널 라인 종단의 차동증폭기에 의해 차동증폭하는 방법을 사용하고 있다. 그러나, 이 방법 또한 리셋시에 발생하는 전압이 암전류만의 기여에 의한 전압이라고 볼 수 없다. The existing cell structures are 1-TR, 2-TR, and 3-TR structures, and after changing the current change due to the overcurrent from the photodiode into a voltage form, the voltage is converted into a low signal line of the cell array. Line) A / D conversion after amplification by signal amplifier connected to terminal. In this case, the small signal from the photodiode has no small signal amplifier at the proper initial input stage, so the signal to noise ratio (S / N) ratio is significantly reduced because the noise generated in the cell itself or the low signal line is amplified with the signal. Done. In addition, since the NMOS transistors used in the cell structure operate as a nonlinear amplification circuit configured without proper bias, the nonlinearity of the optical signal is very large, resulting in a large amount of image distortion. In addition, in order to minimize the noise effect of dark current that is fundamentally present in the photodiode, a reset transistor is added to the reverse bias circuit of the photodiode to extract only the voltage component due to the dark current when the transistor is reset. And a method of differentially amplifying the signal from the photodiode and the signal from the photodiode by a differential amplifier at the low signal line end. However, this method also cannot be regarded as a voltage caused by the dark current alone.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 포토 셀내에 차동증폭회로를 도입하여 S/N비, 선형도 등을 현저히 증가시키고, 진정한 암전류 상쇄회로를 도입하여 입사종신호만을 증폭시켜 세 가지 주요한 신호저하요인이 제거되도록 하는 씨모스 이미지 센서(CMOS Image Sensor)를 제공함에 본 발명의 목적이 있다. Accordingly, the present invention is to solve all the disadvantages and problems of the prior art as described above, by introducing a differential amplifier circuit in the photo cell to significantly increase the S / N ratio, linearity, etc., by introducing a true dark current cancellation circuit It is an object of the present invention to provide a CMOS image sensor that amplifies only the incident seed signal so that three major signal degradation factors are eliminated.
본 발명의 상기 목적은 이차원 이미지 셀 어레이, 일방향의 셀들을 버스구조로 연결하는 이선식 횡버스, 상기 이선식 횡버스의 일측단 종단에 연결된 PMOS 트랜지스터, 상기 이선식 횡버스의 타측단 종단에 연결된 이차 차동증폭기, 상기 이차 차동증폭기로부터의 증폭신호를 디지털신호로 변환하는 A/D 변환기로 구성된 씨모스 이미지 센서 회로에 있어서, 상기 셀 일측단 종단에 연결된 RES1; 상기 셀 타측단 종단에 연결된 RES2; 전원전압에 1개의 NTR를 거쳐 역방향 바이어스된 씨모스 포토 다이오드 PD1; 상기 씨모스 포토 다이오드의 캐소드와 게이트로 연결된 NTR1; 광의 입력이 씨크 옥사이드에 의해 차단된 더미 포토 다이오드 PD2; 상기 더미 포토 다이오드의 캐소드와 게이트로 연결된 다른 NTR2; 및 상기 두 NMOS 트랜지스터 (NTR1, NTR2)에 바이어스 전류를 제공하는 전류전원 NTR3로 구성된 셀 구조를 가진 셀 어레이를 포함하여 이루어짐을 특징으로 하는 씨모스 이미지 센서(CMOS Image Sensor)에 의해 달성된다.The object of the present invention is a two-dimensional image cell array, a bilinear transverse bus connecting cells in one direction in a bus structure, a PMOS transistor connected to one end of the bilinear transverse bus, and a secondary differential amplifier connected to the other end of the bilinear transverse bus. A CMOS image sensor circuit comprising an A / D converter for converting an amplified signal from the secondary differential amplifier into a digital signal, comprising: RES1 connected to one end of the cell; RES2 connected to the other end of the cell; CMOS photodiode PD1 reverse-biased via one NTR to power supply voltage; NTR1 connected to the gate of the cathode of the CMOS photodiode; Dummy photodiode PD2, whose input of light is blocked by seek oxide; Another NTR2 gated to the cathode of the dummy photodiode; And a cell array having a cell structure consisting of a current power supply NTR3 providing bias currents to the two NMOS transistors NTR1 and NTR2.
여기서, 포토 다이오드는 4개의 동일한 면적 및 형태의 구조로 구성되는데, 3개는 각각 빨간색(Red), 초록색(Green), 파란색(Blue) 신호를 독립적으로 추출하기 위한 것이며, 나머지 한 개는 더미 포토 다이오드로서 캐소드가 NMOS 트랜지스터를 통하여 전원에 연결되어 다른 3개의 포토 다이오드와 동일한 암전류를 가지도록 설계된다. Here, the photodiode is composed of four identical area and shape structures, three of which are used to independently extract red, green, and blue signals, and the other is a dummy photo. As a diode, the cathode is designed to be connected to the power supply via an NMOS transistor and have the same dark current as the other three photodiodes.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.Details of the above object and technical configuration of the present invention and the effects thereof according to the present invention will be more clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention.
먼저 도 1은 본 발명에 따른 씨모스 이미지 센서의 셀 구성도이다.1 is a cell diagram of a CMOS image sensor according to the present invention.
셀 PD1(2)로부터의 전압이 NTR1(3)의 게이트로 입력되고, PD2(5)로부터의 전압이 NTR2(6)의 게이트로 입력되면 이 두 트랜지스터들은 차동증폭기의 트랜지스터 쌍으로서 각 트랜지스터의 드레인은 출력단자로서 이선식 횡버스와 각각 연결되고, 이 버스의 상단 종단에 설치된 PMOS 트랜지스터 쌍의 드레인과 연결되어 이 PMOS 쌍을 각각 드레인 저항(부하저항)으로 사용하게 된다. 이 차동증폭기의 바이어스는 NTR1(3)과 NTR2(6)의 소스들이 커플링(Coupling)된 단자에 드레인이 연결된 NTR3(7)에 의해 제공되며, NTR3(7)는 전류원 역할을 한다. 이때, NTR1(3)은 RES1(1)과 함께 증폭작용을 하는데, NTR1(3)에 흐르는 드레인 전류는 입력 게이트에 걸리는 전압의 제곱에 비례하게 되고(포화전류영역에서 동작), PTR1도 게이트와 드레인을 연결한 형태로서 포화전류 영역에서 동작하도록 하여 RES2(4)의 드레인과 소스 사이의 전압(AC 출력전압)이 드레인 전류의 제곱근에 비례하게 된다. NTR1(3)과 RES1(1)의 드레인 전류가 같으므로 출력전압은 입력 게이트 전압에 비례하게 되어 선형증폭회로가 형성된다. NTR2(6)와 RES2(4)도 마찬가지로 더미 포토 다이오드의 전압에 비례하는 전압을 NTR2(6)의 드레인에 발생하게 되고, 각각 이선식 횡버스의 각각에 PD1(2)과 PD2(5)에 의한 출력이 나타나게 되며, 이 두 선간의 전압은 암전류 성분이 제거된 광신호만의 증폭된 신호라고 볼 수 있다. 이 이선식 횡버스는 횡방향의 모든 셀에 연결되어 있어 각 셀들에게 RES1(1)과 RES2(4)를 부하저항으로 공유하게 하는데, 이것은 각 셀 내의 전류전원 트랜지스터인 NTR3(7)의 게이트가 로우 셀렉트(Row Select) 신호를 인가할 수 있도록 구성할 수 있기 때문에 가능하다. 이때, 로우 셀렉트 신호는 동시에 셀의 차동증폭기를 적절한 동작점에 있도록 할 수 있는 전압이 가해져야 한다. 어느 순간에는 단 한 개의 로우(Row)만이 선택되므로 해당 셀만 전류가 흐르게 되어 전력소모를 최소화 할 수 있다. When the voltage from cell PD1 (2) is input to the gate of NTR1 (3) and the voltage from PD2 (5) is input to the gate of NTR2 (6), these two transistors are the transistor pairs of the differential amplifier and drain of each transistor. The output terminal is connected to the two-wire horizontal bus, respectively, and is connected to the drain of the PMOS transistor pair installed at the upper end of the bus to use the PMOS pair as the drain resistance (load resistance). The bias of this differential amplifier is provided by NTR3 (7), the drain of which is connected to the terminal where the sources of NTR1 (3) and NTR2 (6) are coupled, and NTR3 (7) serves as a current source. At this time, NTR1 (3) amplifies together with RES1 (1), and the drain current flowing through NTR1 (3) is proportional to the square of the voltage applied to the input gate (operating in the saturation current region), and PTR1 is also connected to the gate. The drain is connected to operate in the saturation current region so that the voltage (AC output voltage) between the drain and the source of RES2 (4) is proportional to the square root of the drain current. Since the drain currents of NTR1 (3) and RES1 (1) are the same, the output voltage becomes proportional to the input gate voltage to form a linear amplification circuit. Similarly, NTR2 (6) and RES2 (4) generate a voltage proportional to the voltage of the dummy photodiode at the drain of NTR2 (6), respectively, by PD1 (2) and PD2 (5) on each of the two-wire transverse buses. The output appears, and the voltage between these two lines is an amplified signal of only the optical signal from which the dark current component is removed. This two-wire transverse bus is connected to all cells in the transverse direction, allowing each cell to share RES1 (1) and RES2 (4) as load resistors, which means that the gate of the NTR3 (7), the current-power transistor in each cell, is low. This is possible because it can be configured to apply a select signal (Row Select). At this time, the low select signal should be energized at the same time to enable the differential amplifier of the cell to be at the proper operating point. At any one time, only one row is selected, so that only the current flows in that cell, minimizing power consumption.
다음, 도 2는 본 발명에 따른 씨모스 이미지 센서의 셀 어레이 구성도이다.Next, Figure 2 is a cell array configuration of the CMOS image sensor according to the present invention.
도 1의 셀이 어레이된 전체회로를 나타내고 있으며, 상기 설명되었다.The entire circuit in which the cells of FIG. 1 are arranged is shown and described above.
다음, 도 3은 본 발명에 따른 씨모스 이미지 센서의 픽셀 배치 구성도이다. Next, FIG. 3 is a configuration diagram of pixels of the CMOS image sensor according to the present invention.
FPN(Fixed Pattern Noise)의 제거를 위해 픽셀 레벨(Pixel Level)에서 한번 더 더미 컬러 포토 픽셀 회로(Dummy Color Photo Pixel Circuit)를 적용하였다. 즉, 픽셀 회로(Pixel Circuit)내에서 뿐만 아니라, 각 컬러 픽셀 회로(Color Pixel Circuit)의 출력신호와 더미 컬러 픽셀 회로(Dummy Color Pixel Circuit)의 출력신호를 CDS 회로를 이용하여 비교한 후, 잡음성분을 제거하고, 정상신호만을 출력시킨다. In order to eliminate FPN (Fixed Pattern Noise), a dummy color photo pixel circuit was applied once more at the pixel level. That is, after comparing the output signal of each color pixel circuit and the output signal of the dummy color pixel circuit as well as the pixel circuit using the CDS circuit, the noise The component is removed and only the normal signal is output.
따라서, 본 발명의 씨모스 이미지 센서(CMOS Image Sensor)는 기존의 셀구조가 항상 전류가 흐르도록 NTR들이 연결된 것에 비해 현저하게 소비전력을 감소시키는 효과가 있다.Therefore, the CMOS image sensor of the present invention has an effect of significantly reducing the power consumption compared to the NTR is connected so that the existing cell structure always flows current.
도 1은 본 발명에 따른 씨모스 이미지 센서의 셀 구성도이다.1 is a cell configuration diagram of the CMOS image sensor according to the present invention.
도 2는 본 발명에 따른 씨모스 이미지 센서의 셀 어레이(Cell Array) 구성도이다.2 is a block diagram illustrating a cell array of the CMOS image sensor according to the present invention.
도 3은 본 발명에 따른 씨모스 이미지 센서의 픽셀 배치(Pixel Layout) 구성도이다.3 is a configuration diagram of pixels of the CMOS image sensor according to the present invention.
((도 1의 주요 부분에 대한 부호의 설명)) ((Explanation of symbols for the main part of FIG. 1))
1 : RES1(Reset Transistor 1) 2 : PD1(CMOS Photo Diode 1) 1: RES1 (Reset Transistor 1) 2: PD1 (CMOS Photo Diode 1)
3 : NTR1(NMOS Transistor 1) 4 : RES2(Reset Transistor 2) 3: NTR1 (NMOS Transistor 1) 4: RES2 (Reset Transistor 2)
5 : PD2(Dummy Photo Diode 2) 6 : NTR2(NMOS Transistor 2) 5: PD2 (Dummy Photo Diode 2) 6: NTR2 (NMOS Transistor 2)
7 : NTR3(NMOS Transistor 3) 7: NTR3 (NMOS Transistor 3)
Claims (15)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0072991A KR100490598B1 (en) | 2002-11-22 | 2002-11-22 | CMOS Image Sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0072991A KR100490598B1 (en) | 2002-11-22 | 2002-11-22 | CMOS Image Sensor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040044809A KR20040044809A (en) | 2004-05-31 |
| KR100490598B1 true KR100490598B1 (en) | 2005-05-17 |
Family
ID=37340813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0072991A KR100490598B1 (en) | 2002-11-22 | 2002-11-22 | CMOS Image Sensor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100490598B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100823173B1 (en) | 2007-02-16 | 2008-04-21 | 삼성전자주식회사 | Cmos image sensor |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR880000781A (en) * | 1983-12-29 | 1988-03-29 | 유오피 인코오포레이티드 | Raman spectrum and weak light detector |
| US5923369A (en) * | 1997-07-23 | 1999-07-13 | Foveonics, Inc. | Active pixel sensor cell with differential amplifier and array including same |
| JPH11312822A (en) * | 1998-04-28 | 1999-11-09 | Seiko Instruments Inc | Image sensor |
| JPH11355662A (en) * | 1998-05-08 | 1999-12-24 | Hyundai Electronics Ind Co Ltd | Cmos image sensor and driving method therefor |
| KR20000003346A (en) * | 1998-06-27 | 2000-01-15 | 김영환 | Cmos image sensor having range of wide movement |
| JP2002330348A (en) * | 2001-04-26 | 2002-11-15 | Fujitsu Ltd | Xy address type solid-state image pickup device |
-
2002
- 2002-11-22 KR KR10-2002-0072991A patent/KR100490598B1/en not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR880000781A (en) * | 1983-12-29 | 1988-03-29 | 유오피 인코오포레이티드 | Raman spectrum and weak light detector |
| US5923369A (en) * | 1997-07-23 | 1999-07-13 | Foveonics, Inc. | Active pixel sensor cell with differential amplifier and array including same |
| JPH11312822A (en) * | 1998-04-28 | 1999-11-09 | Seiko Instruments Inc | Image sensor |
| JPH11355662A (en) * | 1998-05-08 | 1999-12-24 | Hyundai Electronics Ind Co Ltd | Cmos image sensor and driving method therefor |
| KR20000003346A (en) * | 1998-06-27 | 2000-01-15 | 김영환 | Cmos image sensor having range of wide movement |
| JP2002330348A (en) * | 2001-04-26 | 2002-11-15 | Fujitsu Ltd | Xy address type solid-state image pickup device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040044809A (en) | 2004-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN209390199U (en) | Imaging sensor and imaging system | |
| US6914227B2 (en) | Image sensing apparatus capable of outputting image by converting resolution by adding and reading out a plurality of pixels, its control method, and image sensing system | |
| KR100723207B1 (en) | Cmos image sensor having function of compensating dark current | |
| US7345269B2 (en) | Method and apparatus providing configurable current source device for image sensors with a selective current at an output node | |
| CN1877667B (en) | Pixel drive circuit and drive method thereof | |
| EP2150038B1 (en) | Image sensor pixel with gain control | |
| US7817198B2 (en) | Active pixel array of CMOS image sensor | |
| KR101900273B1 (en) | Cmos image sensor | |
| JP5812959B2 (en) | Imaging device | |
| US20070018073A1 (en) | CMOS image sensor device with beehive pattern color sensor cell array | |
| US7427790B2 (en) | Image sensor with gain control | |
| CN101521216A (en) | Solid-state imaging device and camera | |
| CN107743206B (en) | Imaging sensor and control method for imaging sensor | |
| KR101696410B1 (en) | Image sensor and method of operating the same | |
| US8026960B2 (en) | Image sensor and associated readout system | |
| KR20060090349A (en) | Cmos active pixel sensor using fingered type source follower transistor | |
| TW201407759A (en) | Reduced pixel area image sensor | |
| US20110279720A1 (en) | Solid-state imaging device and camera | |
| Jendernalik et al. | An analog sub-miliwatt CMOS image sensor with pixel-level convolution processing | |
| JP2001177775A (en) | Solid-state image sensing device, image sensing system, and driving method for the device | |
| KR100718786B1 (en) | Cmos image sensor | |
| KR100801758B1 (en) | Image sensor and controlling method thereof | |
| KR100490598B1 (en) | CMOS Image Sensor | |
| KR101675932B1 (en) | Image sensor | |
| TW202215838A (en) | Image sensor with configurable pixel circuit and method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130510 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140508 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160509 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20170511 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |