KR100490468B1 - Test socket for semiconductor chip package - Google Patents
Test socket for semiconductor chip package Download PDFInfo
- Publication number
- KR100490468B1 KR100490468B1 KR10-2003-0073352A KR20030073352A KR100490468B1 KR 100490468 B1 KR100490468 B1 KR 100490468B1 KR 20030073352 A KR20030073352 A KR 20030073352A KR 100490468 B1 KR100490468 B1 KR 100490468B1
- Authority
- KR
- South Korea
- Prior art keywords
- package
- contact
- semiconductor chip
- external connection
- pair
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
Abstract
본 발명은 반도체칩패키지용 테스트소켓에 관한 것으로서, 상면 중앙영역에 형성된 패키지탑재부와 상기 패키지탑재부를 사이에 두고 대향하도록 형성된 한 쌍의 핀홀더부를 갖는 베이스와, 중앙영역에 패키지탑재개구가 형성되고 상기 베이스의 높이방향을 따라 승강할 수 있도록 상기 베이스에 결합되는 커버와, 바디부와 상기 바디부의 양측으로부터 연장 형성되는 패키지접촉부 및 보드접촉부를 가지고 상기 패키지접촉부가 상기 패키지탑재부에 탑재된 반도체칩패키지의 외부연결단자와 접촉하는 외부연결단자접촉영역에 위치하도록 하고 상기 보드접촉부가 상기 베이스의 저면으로부터 노출되도록 상기 각 핀홀더부에 장착되는 접촉핀과, 상기 커버의 하강동작과 연동하여 상기 패키지접촉부를 상기 외부연결단자접촉영역으로부터 이탈시키고 상기 커버의 상승 동작과 연동하여 상기 패키지접촉부를 상기 외부연결단자접촉영역으로 복귀시키는 패키지접촉안내부를 갖는 반도체칩패키지용 테스트소켓에 있어서, 상기 각 패키지접촉부는 상기 외부연결단자접촉영역에서 상기 패키지탑재부에 탑재된 반도체칩패키지의 외부연결단자 양 측면을 가압할 수 있는 이격거리를 갖는 한 쌍의 압착면부를 포함하고; 상기 패키지접촉안내부는 상기 한 쌍의 압착면부의 이격거리보다 큰 폭을 갖도록 형성되고 상기 커버의 하강 동작시 상기 압착면부사이로 진입할 수 있도록 상기 커버에 형성된 패키지접촉안내돌기를 포함하는 것을 특징으로 한다. 이에 의해, 접촉핀의 길이를 감소시킬 수 있고 와이핑 현상을 해소할 수 있을 뿐만 아니라 베이스의 폭을 감소시킬 수 있다.The present invention relates to a test socket for a semiconductor chip package, comprising: a base having a package mounting portion formed in an upper surface central region and a pair of pin holder portions formed to face each other with the package mounting portion interposed therebetween, and a package mounting opening being formed in the central region; A semiconductor chip package having a cover coupled to the base so as to move up and down along a height direction of the base, a package contact part and a board contact part extending from both sides of the body part and the body part; A contact pin mounted on each pin holder part to be positioned in an external connection terminal contact area in contact with an external connection terminal of the base, and the board contact part is exposed from a bottom surface of the base, and the package contact part in conjunction with a lowering operation of the cover; Is separated from the external connection terminal contact area. And a package contact guide portion for returning the package contact portion to the external connection terminal contact region in association with an upward movement of the cover, wherein each package contact portion is disposed in the package in the external connection terminal contact region. A pair of pressing surfaces having a separation distance capable of pressing both sides of the external connection terminals of the semiconductor chip package mounted on the mounting portion; The package contact guide portion is formed to have a width greater than the separation distance of the pair of the pressing surface portion, characterized in that it comprises a package contact guide protrusion formed on the cover to enter between the pressing surface portion during the lowering operation of the cover . Thereby, the length of the contact pin can be reduced and the wiping phenomenon can be eliminated as well as the width of the base can be reduced.
Description
본 발명은 반도체칩패키지용 테스트소켓에 관한 것으로서, 보다 상세하게는 테스트신호 및 그 테스트결과신호가 테스트 대상 반도체칩패키지와 테스트보드사이에 전달될 수 있도록 테스트대상 반도체칩패키지와 테스트보드를 전기적으로 연결하는 테스트소켓에 관한 것이다.The present invention relates to a test socket for a semiconductor chip package. More particularly, the test target semiconductor chip package and the test board are electrically connected to each other so that the test signal and the test result signal can be transferred between the test target semiconductor chip package and the test board. It is about the test socket to be connected.
집적회로가 수지제 등의 밀봉제로 밀봉되어 있는 반도체칩패키지는 다수의 외부연결단자를 갖고 있으며, 출하되기 전 제품의 신뢰성을 확인하기 위하여 번인(Burn-in )테스트 등을 받게 된다. 이러한 반도체칩패키지(102)의 외부연결단자(102a) 표면에는 주석 등의 도전성 금속이 도금되어 있다. A semiconductor chip package in which an integrated circuit is sealed with a resin such as a resin has a plurality of external connection terminals and undergoes a burn-in test to verify the reliability of the product before shipment. The surface of the external connection terminal 102a of the semiconductor chip package 102 is plated with a conductive metal such as tin.
이러한 신뢰성 테스트에는 테스트 대상 반도체칩패키지와 테스트보드를 전기적으로 연결하는 테스트소켓이 사용된다.The reliability test uses a test socket that electrically connects the semiconductor chip package to the test board.
도9는 종래의"C"자형 접촉핀을 사용한 테스트소켓의 접촉핀의 동작상태도로서, 도9a는 푸셔를 가압하기 전의 동작상태도이고, 도9b는 푸셔를 가압한 후의 동작상태도이다.9 is an operation state diagram of a contact pin of a test socket using a conventional "C" shaped contact pin, FIG. 9A is an operation state diagram before pressing the pusher, and FIG. 9B is an operation state diagram after pressing the pusher.
종래의 테스트소켓은, 도9에 도시된 바와 같이, 하단이 테스트보드(101)에 접촉된 "C"자형의 접촉핀(110)을 갖고 있다.The conventional test socket has a “C” shaped contact pin 110 having a lower end contacting the test board 101, as shown in FIG.
접촉핀(110)은 "C"자형상의 탄성부(111)와, 탄성부(111)의 상측 가지 종단으로부터 상향 절곡되어 형성된 직선상의 패키지접촉부(113)와, 하측 가지의 중앙영역으로부터 하측으로 연장 형성된 직선상의 보드접촉부(112)를 갖고 있다.The contact pin 110 extends downward from the central region of the lower branch with the elastic portion 111 of the "C" shape, the straight package contact portion 113 formed by bending upwardly from the upper branch end of the elastic portion 111, and the lower branch. It has the linear board contact part 112 formed.
패키지접촉부(113)에는 반도체칩패키지(102)의 외부연결단자(102a)가 접촉되고 보드접촉부(112)에는 테스트보드(101)의 외부연결단자가 접촉된다. 여기서 반도체칩패키지(102)의 외부연결단자(102a)와 패키지접촉부(113)사이의 전기적 접촉은 푸셔(Pusher)에 의해 안정적으로 유지된다.The external contact terminal 102a of the semiconductor chip package 102 is in contact with the package contact unit 113, and the external connection terminal of the test board 101 is in contact with the board contact unit 112. The electrical contact between the external connection terminal 102a of the semiconductor chip package 102 and the package contact portion 113 is stably maintained by the pusher.
이러한 구성을 갖는 종래의 테스트소켓을 사용하여 반도체칩패키지를 테스트하는 방법을 설명하면 다음과 같다.A method of testing a semiconductor chip package using a conventional test socket having such a configuration will be described below.
먼저 패키지접촉부(113)의 상측으로부터 테스트대상 반도체칩패키지(102)를 접근시켜 외부연결단자(102a)가 패키지접촉부(113)의 상단에 접촉되도록 한다. 반도체칩패키지(102)의 외부연결단자(102a)와 패키지접촉부(113)가 접촉할 때 패키지접촉부(113)에는 하방향의 압력이 인가되기 때문에 와이핑(Wiping) 즉, 반도체칩패키지(102)의 외부연결단자(102a)와 패키지접촉부(113)가 가압상태로 마찰되는 현상이 발생한다. 이러한 와이핑에 의해 반도체칩패키지(102)의 외부연결단자(102a)의 도금성분은 접촉핀(110)에 묻어나게 된다. 이와 같이 접촉핀(110)에 묻어난 도금성분의 크기는 테스트가 반복됨에 따라 증가한다.First, the test target semiconductor chip package 102 is approached from the upper side of the package contact part 113 such that the external connection terminal 102a contacts the upper end of the package contact part 113. When the external connection terminal 102a of the semiconductor chip package 102 and the package contacting portion 113 are in contact with each other, downward pressure is applied to the package contacting portion 113, that is, the wiping, that is, the semiconductor chip package 102. The external connection terminal 102a and the package contact portion 113 of the friction occurs under pressure. By this wiping, the plating component of the external connection terminal 102a of the semiconductor chip package 102 is buried in the contact pin 110. As such, the size of the plating component buried in the contact pin 110 increases as the test is repeated.
다음에 푸셔(103)를 하방향으로 이동시켜 패키지접촉부(113)와 반도체칩패키지(102)의 외부연결단자(102a)사이의 접촉을 강화한다. 푸셔(103)의 하방향 이동시 패키지접촉부(113)에는 하방향의 압력이 인가되기 때문에 와이핑이 발생한다.Next, the pusher 103 is moved downward to strengthen the contact between the package contact portion 113 and the external connection terminal 102a of the semiconductor chip package 102. During downward movement of the pusher 103, the wiping occurs because downward pressure is applied to the package contact portion 113.
다음에 테스트보드(101)를 통해 테스트신호를 공급한다. 테스트신호는 보드접촉부(112), 탄성부(111)와 패키지접촉부(113)를 순차적으로 통과한 후 반도체칩패키지(102)에 전달된다.Next, a test signal is supplied through the test board 101. The test signal is sequentially passed through the board contact part 112, the elastic part 111, and the package contact part 113, and then transferred to the semiconductor chip package 102.
다음에 반도체칩패키지(102)로부터의 응답신호는 패키지접촉부(113), 탄성부(111)와 보드접촉부(112)를 순차적으로 통과한 후 테스트보드(101)에 전달된다.Next, the response signal from the semiconductor chip package 102 is sequentially passed through the package contact portion 113, the elastic portion 111, and the board contact portion 112, and then transmitted to the test board 101.
그런데 종래의 반도체칩패키지용 테스트소켓에 따르면, 접촉핀(110)은 "C"자형상 탄성부(111)에 의해 접촉핀(110)의 길이가 길어져 전체테스트회로에 대한 접촉핀(110)의 기생인덕턴스성분(접촉핀의 길이에 비례)과 기생저항성분(접촉핀의 길이에 비례)이 증가하기 때문에 테스트할 수 있는 반도체칩패키지의 동작주파수가 제한된다(접촉핀의 기생인덕턴스와 기생저항이 증가하면 테스트신호의 왜곡과 손실이 증가함)는 문제점이 있었다.However, according to the conventional test chip for semiconductor chip package, the contact pin 110 is the length of the contact pin 110 by the "C" shaped elastic portion 111 is the length of the contact pin 110 for the entire test circuit Since the parasitic inductance component (proportional to the contact pin length) and parasitic resistance component (proportional to the contact pin length) increase, the operating frequency of the semiconductor chip package that can be tested is limited (parasitic inductance and parasitic resistance of the contact pin Increasing the distortion and loss of the test signal) has a problem.
그리고 접촉핀(110)의 "C"자형상 탄성부(111)가 패키지접촉부(113)보다 내측에 위치하고 있어 접촉핀(110)이 장착되는 베이스의 폭이 증가하기 때문에 테스트보드에 탑재할 수 있는 테스트소켓의 수가 감소하고 이에 따라 테스트효율이 저하된다는 문제점이 있었다.In addition, since the “C” shaped elastic portion 111 of the contact pin 110 is positioned inside the package contact portion 113, the width of the base on which the contact pin 110 is mounted increases, which can be mounted on the test board. There has been a problem that the number of test sockets decreases and thus the test efficiency decreases.
또한 패키지접촉부(113)의 상단이 반도체칩패키지(102)의 외부연결단자(102a)에 접촉하기 때문에 패키지접촉부(113)의 상단에 오염물질층이 쌓이는 경우 전기적 접촉이 불량해짐으로써 테스트의 신뢰성이 저하될 염려가 있었다.In addition, since the upper end of the package contacting portion 113 contacts the external connection terminal 102a of the semiconductor chip package 102, when a contaminant layer is accumulated on the upper end of the package contacting portion 113, electrical contact is poor, so that the reliability of the test is improved. There was a fear of deterioration.
또한 묻어난 도금성분은 접촉핀(110)의 저항을 증가시키고 인접하는 접촉핀과 전기적 단락을 유발시키며 반도체칩패키지(102)의 외부연결단자(102a)에 다시 전이하기 때문에, 테스트의 신뢰성이 저하될 염려가 있다는 문제점이 있었다.In addition, the buried plating component increases the resistance of the contact pin 110, causes an electrical short with the adjacent contact pins, and transitions back to the external connection terminal 102a of the semiconductor chip package 102, thereby reducing the reliability of the test. There was a problem of concern.
또한 접촉핀(110)의 패키지접촉부(113)에는 하방향의 압력이 순간적으로 인가되기 때문에 기계적 특성이 저하되어 접촉핀(110)의 수명이 단축된다는 문제점이 있었다.In addition, since the downward pressure is momentarily applied to the package contact portion 113 of the contact pin 110, there is a problem that the mechanical characteristics are lowered and the life of the contact pin 110 is shortened.
또한 접촉핀(110)의 패키지접촉부(113)와 반도체칩패키지(102)의 외부연결단자(102a)는 1개소에서 전기적으로 접촉되기 때문에 외부충격에 의해 전기적 접촉이 해제되어 테스트의 신뢰성이 저하될 염려가 있었다.In addition, since the package contact portion 113 of the contact pin 110 and the external connection terminal 102a of the semiconductor chip package 102 are electrically contacted at one place, the electrical contact is released by external shock, thereby reducing the reliability of the test. There was concern.
따라서 본 발명의 목적은, 반도체칩패키지의 외부연결단자의 양 측면에서 압착방식으로 접촉하고 베이스의 가장 안쪽에 패키지접촉부가 위치하도록 한 접촉핀을 갖는 반도체칩패키지용 테스트소켓을 제공하는 것이다.Accordingly, an object of the present invention is to provide a test socket for a semiconductor chip package having contact pins in contact with each other on both sides of the external connection terminals of the semiconductor chip package and having contact pins positioned at the innermost side of the base.
상기 목적은, 본 발명에 따라, 상면 중앙영역에 형성된 패키지탑재부와 상기 패키지탑재부를 사이에 두고 대향하도록 형성된 한 쌍의 핀홀더부를 갖는 베이스와, 중앙영역에 패키지탑재개구가 형성되고 상기 베이스의 높이방향을 따라 승강할 수 있도록 상기 베이스에 결합되는 커버와, 바디부와 상기 바디부의 양측으로부터 연장 형성되는 패키지접촉부 및 보드접촉부를 가지고 상기 패키지접촉부가 상기 패키지탑재부에 탑재된 반도체칩패키지의 외부연결단자와 접촉하는 외부연결단자접촉영역에 위치하도록 하고 상기 보드접촉부가 상기 베이스의 저면으로부터 노출되도록 상기 각 핀홀더부에 장착되는 접촉핀과, 상기 커버의 하강동작과 연동하여 상기 패키지접촉부를 상기 외부연결단자접촉영역으로부터 이탈시키고 상기 커버의 상승 동작과 연동하여 상기 패키지접촉부를 상기 외부연결단자접촉영역으로 복귀시키는 패키지접촉안내부를 갖는 반도체칩패키지용 테스트소켓에 있어서, 상기 각 패키지접촉부는 상기 외부연결단자접촉영역에서 상기 패키지탑재부에 탑재된 반도체칩패키지의 외부연결단자 양 측면을 가압할 수 있는 이격거리를 갖는 한 쌍의 압착면부를 포함하고; 상기 패키지접촉안내부는 상기 한 쌍의 압착면부의 이격거리보다 큰 폭을 갖도록 형성되고 상기 커버의 하강 동작시 상기 압착면부사이로 진입할 수 있도록 상기 커버에 형성된 패키지접촉안내돌기를 포함하는 것을 특징으로 하는 반도체칩패키지용 테스트소켓에 의해 달성된다.The object is, according to the present invention, a base having a package mounting portion formed in the upper surface center region and a pair of pin holder portions formed to face each other with the package mounting portion therebetween, and a package mounting opening is formed in the central region and the height of the base An external connection terminal of a semiconductor chip package having a cover coupled to the base so as to move along a direction, a package contact portion and a board contact portion extending from both sides of the body portion and the body portion, and the package contact portion mounted on the package mounting portion. A contact pin mounted at each pin holder part to be positioned in an external connection terminal contact area in contact with the board, and the board contact part is exposed from a bottom surface of the base, and the package contact part is connected to the external device in conjunction with a lowering operation of the cover. Move away from the terminal contact area and In the test socket for a semiconductor chip package having a package contact guide for returning the package contact portion to the external connection terminal contact region, wherein each package contact portion is a semiconductor chip package mounted on the package mounting portion in the external connection terminal contact region It includes a pair of pressing surface having a separation distance capable of pressing both sides of the external connection terminal of the; The package contact guide portion is formed to have a width greater than the separation distance of the pair of the pressing surface portion and comprises a package contact guide protrusion formed on the cover to enter between the pressing surface portion during the lowering operation of the cover This is achieved by a test socket for a semiconductor chip package.
여기서 커버의 하강 동작시 압착면부가 손상되는 것을 방지할 수 있도록, 상기 각 패키지접촉부는 상기 패키지접촉안내돌기를 상기 압착면부사이로 안내할 수 있도록 상기 각 압착면부로부터 외향 경사를 이루며 연장 형성된 한 쌍의 안내면부를 더 포함하도록 구성하는 것이 바람직하다.Here, the pair of package contacting portions are formed to extend outwardly inclined from each of the pressing surface portions to guide the package contact guide projections between the pressing surface portions to prevent damage to the pressing surface portion during the lowering operation of the cover. It is preferable to comprise the guide surface portion further.
그리고 인접하는 접촉핀사이의 접촉을 방지할 수 있도록, 상기 한 쌍의 압착면부는 각각 다른 폭을 갖도록 형성하고; 상기 안내면부는 상기 한 쌍의 압착면부 중 협폭의 압착면부에는 전폭구간에 걸쳐 형성하고, 상기 한 쌍의 압착면부 중 광폭의 압착면부에는 상기 협폭의 압착면부에 형성된 안내면부와 엇갈리도록 형성하는 것이 바람직하다.And the pair of pressing surfaces are formed to have different widths so as to prevent contact between adjacent contact pins; Preferably, the guide surface portion is formed over a narrow width of the pair of compression surface portions over the entire width section, and the wide surface compression surface portion of the pair of compression surface portions is formed so as to cross the guide surface portion formed on the narrow compression surface portion. Do.
또한 접촉핀의 장착상태를 안정적으로 유지할 수 있도록, 상기 바디부는 상기 압착면부로부터 연장 형성된 곡선부와 상기 곡선부로부터 직선상으로 연장 형성된 디귿자 형상단면의 지지부와, 상기 지지부의 상단으로부터 상기 압착면부와 나란하도록 연장 형성되고 일 측 연부에는 한 쌍의 언더컷형성돌기가 상기 압착면부를 향해 돌출 형성되는 한 쌍의 걸림부를 포함하고; 상기 핀홀더부에는 상기 접촉핀을 장착하기 핀장착홈과 상기 핀장착홈에 장착된 접촉핀의 걸림부를 수용하기 위한 유동방지홀을 형성하는 것이 바람직하다.In addition, the body portion to maintain the mounting state of the contact pin in a stable, the curved portion extending from the pressing surface portion and the support portion of the deformed cross section extending in a straight line from the curved portion, and the pressing surface portion from the upper end of the support portion It is formed to extend side by side and one side edge includes a pair of engaging portions formed by a pair of undercut forming projections protruding toward the pressing surface; In the pin holder portion, it is preferable to form a flow preventing hole for accommodating the pin mounting groove for mounting the contact pin and the engaging portion of the contact pin mounted on the pin mounting groove.
이하에서, 첨부도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도1은 본 발명의 실시예에 따른 반도체칩패키지용 테스트소켓의 분해사시도이고, 도2는 도1의 A-A'선 단면도이고, 도3은 도1의 접촉핀의 확대사시도이며, 도4는 도1의 접촉핀이 상부베이스에 장착되는 상태를 도시한 도면이다.1 is an exploded perspective view of a test socket for a semiconductor chip package according to an embodiment of the present invention, FIG. 2 is a cross-sectional view taken along line AA ′ of FIG. 1, FIG. 3 is an enlarged perspective view of the contact pin of FIG. 1, and FIG. 4. 1 is a view showing a state in which the contact pin of Figure 1 is mounted on the upper base.
본 발명의 실시예에 따른 반도체칩패키지용 테스트소켓은, 이들 도면에 도시된 바와 같이, 대략 장방형상단면을 갖는 베이스(10)와, 베이스(10)의 전면연부와 후면연부에 상호 대향하도록 장착된 접촉핀(30)과, 베이스(10)의 높이방향을 따라 승강할 수 있도록 베이스(10)에 결합되는 커버(50)를 갖고 있다.The test socket for semiconductor chip package according to the embodiment of the present invention, as shown in these figures, is mounted so as to face the base 10 having a substantially rectangular cross-section, the front edge and the rear edge of the base 10 mutually. Has a contact pin 30 and a cover 50 coupled to the base 10 so as to be able to move up and down along the height direction of the base 10.
베이스(10)는 상면 중앙영역에 패키지탑재부(12)가 형성되어 있고 패키지탑재부(12)의 양 측에 핀홀더부(14)가 나란하게 형성되어 있는 상부베이스(11)와, 상부베이스(11)의 저면에 착탈 가능하게 결합되는 하부베이스(21)를 갖고 있다. 각 핀홀더부(14)에는 접촉핀(30)을 장착하기 위한 핀장착홈(14a)이 베이스(10)의 전 길이구간에 걸쳐 형성되어 있고, 핀장착홈(14a)에는 유동방지홀(14b)이 각 접촉핀(30)에 대응하도록 형성되어 있다.The base 10 includes an upper base 11 and an upper base 11 in which a package mounting part 12 is formed at an upper surface central area, and pin holder parts 14 are formed side by side on both sides of the package mounting part 12. It has a lower base 21 that is detachably coupled to the bottom of the). In each pin holder portion 14, a pin mounting groove 14a for mounting the contact pin 30 is formed over the entire length of the base 10, and the pin mounting groove 14a has a flow preventing hole 14b. ) Is formed to correspond to each contact pin 30.
상부베이스(11)의 상면 패키지탑재부(12)의 좌측영역과 우측영역에는 두 쌍의 안내수직부(15, 16, 17, 18)가 상호 대향하도록 판면으로부터 수직으로 연장 형성되어 있다. 각 안내수직부(15, 16, 17, 18)의 상부에는 상승제한돌부(15a, 16a, 17a, 18a)가 상대방 안내수직부(15, 16, 17, 18)를 향해 형성되어 있다. 한 쌍의 안내수직부(15, 16, 17, 18)의 사이영역에는 스프링장착홈(14a)이 하나씩 형성되어 있다. 각 스프링장착홈(14a)에는 커버(50)에 상승탄성력을 제공하기 위한 압축스프링(70)이 베이스(10)의 높이방향을 따라 배치되도록 하나씩 장착되어 있다. 그리고 상부베이스(11)의 중앙영역에는 높이방향을 따라 한 쌍의 고정홀(13)이 형성되어 있다.In the left region and the right region of the upper package mounting portion 12 of the upper base 11, two pairs of guide vertical portions 15, 16, 17, and 18 are vertically extended from the plate surface to face each other. On each of the guide vertical portions 15, 16, 17, and 18, upward limiting protrusions 15a, 16a, 17a, and 18a are formed toward the other guide vertical portions 15, 16, 17, and 18. Spring mounting grooves 14a are formed one by one in the area between the pair of guide vertical portions 15, 16, 17 and 18. Each spring mounting groove 14a is mounted one by one so as to have compression springs 70 for providing upward elasticity to the cover 50 along the height direction of the base 10. In addition, a pair of fixing holes 13 are formed in the central region of the upper base 11 along the height direction.
하부베이스(21)는 중앙영역에 계단상의 압착언덕부(22)가 전 길이구간에 걸쳐 형성되어 있고, 압착언덕부(22)에는 한 쌍의 걸림수직부(23)가 판면으로부터 수직으로 연장되어 형성되어 있다. 여기서 걸림수직부(23)는 상부베이스(11)의 고정홀(13)에 대향하도록 형성되어 있다. 각 걸림수직부(23)의 상부에는 고정돌부(23a)가 상대방을 향해 돌출되도록 형성되어 있다.The lower base 21 has a stepped crimping hill portion 22 formed in the center area over the entire length section, and the crimping hill portion 22 has a pair of locking vertical portions 23 extending vertically from the plate surface. have. The locking vertical portion 23 is formed to face the fixing hole 13 of the upper base 11. The fixing protrusions 23a are formed at the upper portion of each of the locking vertical portions 23 to protrude toward each other.
그리고 하부베이스(21)의 길이방향 양측 연부에는 압착홈(24)이 전 길이구간에 걸쳐 각 접촉핀(30)에 대응하도록 형성되어 있다.In addition, at both edges in the longitudinal direction of the lower base 21, the pressing grooves 24 are formed to correspond to the contact pins 30 over the entire length section.
이러한 구성을 갖는 하부베이스(21)는 접촉핀(30)을 핀장착홈(14a)에 장착한 상태에서 각 압착홈(24)에 접촉핀(30)이 부분적으로 수용되도록 걸림수직부(23)를 고정홀(13)에 억지끼움함으로써 상부베이스(11)에 결합된다. 이 때 하부베이스(21)와 상부베이스(11)의 결합상태는 고정돌부(23a)에 의해 안정적으로 유지된다.The lower base 21 having such a configuration has a latching vertical portion 23 so that the contact pins 30 are partially accommodated in each of the pressing grooves 24 while the contact pins 30 are mounted in the pin mounting grooves 14a. It is coupled to the upper base 11 by forcing the fixing hole (13). At this time, the coupling state of the lower base 21 and the upper base 11 is stably maintained by the fixing protrusion 23a.
접촉핀(30)은 디귿자 형상단면을 갖는 직선상의 지지부(31)와, 지지부(31)로부터 우측으로 연장 형성된 곡선부(32)와, 지지부(31)의 상단으로부터 수직으로 연장 형성된 한 쌍의 걸림부(35)와, 곡선부(32)로부터 걸림부(35)에 나란하도록 연장 형성된 패키지접촉부(33)와, 지지부(31)의 하부 우측단부로부터 곡선부(32)로부터 멀어지는 방향으로 연장 형성된 보드접촉부(34)를 갖고 있다. 지지부(31), 곡선부(32)와 걸림부(35)는 접촉핀(30)의 바디부를 구성한다.The contact pin 30 has a straight support portion 31 having a depression-shaped cross section, a curved portion 32 extending from the support portion 31 to the right side, and a pair of latches extending vertically from the upper end of the support portion 31. The board 35 which extends in the direction away from the curved part 32 from the lower part of the lower part of the support part 31 and the package contact part 33 extended so that it may be parallel to the latch part 35 from the curved part 32 It has a contact part 34. The support part 31, the curved part 32 and the locking part 35 constitute a body part of the contact pin 30.
패키지접촉부(33)는 상호 대향하는 한 쌍의 압착면부(33a, 33a')와, 각 압착면부(33a, 33a')로부터 외향 경사를 이루며 형성된 안내면부(33b, 33b')를 갖고 있다. 여기서 한 쌍의 압착면부(33a, 33a')는 각각 다른 폭을 갖도록 형성되고, 협폭의 압착면부(33a)에는 전폭구간에 걸쳐 안내면부(33b)가 형성되고, 광폭의 압착면부(33a')에는 협폭의 압착면부(33a)에 형성된 안내면부(33b)와 엇갈리도록 안내면부(33b')가 형성되어 있다. 압착면부(33a, 33a')는 테스트 대상 반도체칩패키지의 외부연결단자의 폭보다 약간 작은 즉, 외부연결단자의 양 측면을 가압할 수 있는 이격거리를 갖도록 형성된다.The package contact part 33 has a pair of mutually opposing press surface 33a, 33a ', and the guide surface part 33b, 33b' formed inclined outward from each press surface 33a, 33a '. Here, the pair of pressing surface portions 33a and 33a 'are formed to have different widths, and the narrow pressing surface portion 33a is formed with a guide surface portion 33b over the entire width section, and the wide pressing surface portion 33a' is formed. The guide surface part 33b 'is formed so that it may differ from the guide surface part 33b formed in the narrow crimping surface part 33a. The pressing surface parts 33a and 33a 'are formed to have a separation distance that is slightly smaller than the width of the external connection terminals of the semiconductor chip package under test, that is, to press both sides of the external connection terminals.
걸림부(35)의 우측 연부에는 한 쌍의 언더컷형성돌기(35a)가 압착면부(33a, 33a')를 향해 반원형으로 돌출 형성되어 있다.On the right edge of the locking portion 35, a pair of undercut forming protrusions 35a protrude in a semicircular shape toward the pressing face portions 33a and 33a '.
이러한 구성을 갖는 접촉핀(30)은 언더컷형성돌기(35a)와 지지부(31)의 상면이 형성하는 언더컷홈을 통해 핀장착홈(14a)에 언더컷방식으로 결합된다. 이 때 걸림부(35)의 상단이 유동방지홀(14b)에 삽입되고 이에 따라 접촉핀(30)의 장착상태는 안정적으로 유지될 수 있다(도4 참조).The contact pin 30 having such a configuration is coupled to the pin mounting groove 14a in an undercut manner through an undercut groove formed by the upper surface of the undercut forming protrusion 35a and the support part 31. At this time, the upper end of the locking portion 35 is inserted into the flow preventing hole 14b, whereby the mounting state of the contact pin 30 can be stably maintained (see FIG. 4).
커버(50)는 중앙영역에 탑재개구(51)가 형성되어 있고, 좌측벽면 및 우측벽면에는 각각 안내수직부(15, 16, 17, 18)에 대응하는 안내홀(53)이 저면으로부터 높이방향을 따라 형성되어 있다. 그리고 커버(50)의 저면 스프링장착홈(14a)의 대향영역에는 압축스프링(70)의 내부공간에 삽입되는 지지돌기(도시되지 않음)가 형성되어 있다.The cover 50 is provided with a mounting opening 51 in the center region, and guide holes 53 corresponding to the guide vertical portions 15, 16, 17, and 18 are located in the height direction from the bottom surface on the left and right wall surfaces, respectively. It is formed along. And in the opposing area of the bottom spring mounting groove 14a of the cover 50, a support protrusion (not shown) is inserted into the inner space of the compression spring 70.
이러한 구성을 갖는 커버(50)는 압축스프링(70)이 지지돌기(도시되지 않음)의 도움을 받아 스프링장착홈(19)에 기립상태로 설치된 상태에서 안내홀(53)에 안내수직부(15, 16, 17, 18)가 삽입되도록 상부베이스(11)에 결합된다.The cover 50 having such a configuration may include a guide vertical portion 15 in the guide hole 53 in a state in which the compression spring 70 is installed in the spring mounting groove 19 in an upright state with the aid of a support protrusion (not shown). , 16, 17, 18 are coupled to the upper base 11 to be inserted.
이에 따라 커버(50)는 상부로부터 인가되는 압력에 의해 상부베이스(11)의 높이방향을 따라 하강 한 후, 인가된 압력이 해제될 때 압축스프링(70)의 탄성력에 의해 원위치로 상승할 수 있게 된다. 여기서 커버의 상승동작은 안내수직부(15, 16, 17, 18)의 상부에 형성된 상승제한돌부(15a, 16a, 17a, 18a)와 안내홀(53)의 내벽 상측에 형성된 걸림턱(도시되지 않음)사이의 상호 작용에 의해 제한된다.Accordingly, the cover 50 is lowered along the height direction of the upper base 11 by the pressure applied from the upper side, and when the applied pressure is released, the cover 50 can rise to the original position by the elastic force of the compression spring 70. do. In this case, the lifting operation of the cover may include the lifting limiting protrusions 15a, 16a, 17a, and 18a formed on the upper portions of the guide vertical portions 15, 16, 17, and 18, and the locking jaw formed on the inner wall of the guide hole 53 (not shown). Is not limited by the interaction between them.
그리고 본 발명의 실시예에 따른 반도체칩패키지용 테스트소켓은 커버(50)의 전방벽면 내측하단과 후방벽면 내측하단에 형성된 패키지접촉안내돌기(52)를 갖고 있다. 여기서 패키지접촉안내돌기(52)는 한 쌍의 압착면부(33a, 33a')의 이격거리보다 큰 폭을 갖도록 형성되어 있고 자유단부영역은 테이퍼(taper)져 있다.In addition, the test chip for semiconductor chip package according to the embodiment of the present invention has a package contact guide protrusion 52 formed at the inner bottom end of the front wall and the inner bottom end of the rear wall of the cover 50. Here, the package contact guide protrusion 52 is formed to have a width larger than the separation distance of the pair of pressing surface portions 33a and 33a ', and the free end region is tapered.
전술한 구성을 갖는 본 발명의 실시예에 따른 테스트소켓의 동작을 설명하면 다음과 같다. 설명의 편의를 위해 테스트보드는 보드접촉부(34)가 테스트보드(101)의 외부연결단자(도시되지 않음)에 접촉하도록 테스트보드(101)에 결합되어 있고, 커버(50)는 상승위치에 있는 것으로 한다(도5 및 도6 참조).Referring to the operation of the test socket according to an embodiment of the present invention having the above configuration is as follows. For convenience of description, the test board is coupled to the test board 101 such that the board contacting portion 34 contacts the external connection terminal (not shown) of the test board 101, and the cover 50 is in the raised position. (See FIG. 5 and FIG. 6).
먼저 소정의 커버하강구동부(도시되지 않음)를 조작하여 커버(50)의 상측으로부터 압력을 인가하여 커버(50)를 하강시킨다(도7 참조).First, a predetermined cover lowering drive part (not shown) is operated to apply a pressure from the upper side of the cover 50 to lower the cover 50 (see FIG. 7).
커버(50)가 하강함에 따라, 커버(50)의 패키지접촉안내돌기(52)는 접촉핀(30)의 안내면부(33b, 33b')에 의해 안내되어 압착면부(33a, 33a')사이로 진입한다(도8a 참조). 이 때, 패키지접촉안내돌기(52)는 한 쌍의 압착면부(33a, 33a')의 이격거리보다 큰 폭을 갖도록 형성되어 있기 때문에 각 접촉핀(30)의 압착면부(33a, 33a')사이의 이격거리는 증가된다.As the cover 50 descends, the package contact guide protrusion 52 of the cover 50 is guided by the guide surface portions 33b and 33b 'of the contact pin 30 to enter between the compression surface portions 33a and 33a'. (See FIG. 8A). At this time, the package contact guide protrusion 52 is formed to have a width larger than the separation distance of the pair of the pressing surface (33a, 33a ') between the pressing surface (33a, 33a') of each contact pin 30. The separation distance is increased.
다음에 소정의 패키지탑재시스템을 조작하여 테스트하고자 하는 반도체칩패키지를 커버(50)의 탑재개구(51)를 통해 상부베이스(11)의 패키지탑재부(12)에 탑재한다. 반도체칩패키지(102)가 탑재된 상태에서 반도체칩패키지(102)의 외부연결단자(102a)는 각각 접촉핀(30)의 압착면부(33a, 33a')사이에 진입되게 된다. 이 때 반도체칩패키지(102)의 외부연결단자(102a)는 패키지접촉안내돌기(52)보다 내측에 위치하게 된다.Next, the semiconductor chip package to be tested is mounted on the package mounting portion 12 of the upper base 11 through the mounting opening 51 of the cover 50 by operating a predetermined package mounting system. In the state in which the semiconductor chip package 102 is mounted, the external connection terminals 102a of the semiconductor chip package 102 are respectively entered between the pressing surface portions 33a and 33a 'of the contact pin 30. At this time, the external connection terminal 102a of the semiconductor chip package 102 is located inside the package contact guide protrusion 52.
다음에 커버하강구동부를 조작하여 커버(50)에 인가된 압력을 해제하면, 커버(50)는 압축스프링(70)의 탄성력에 의해 원위치로 상승한다.Next, when the pressure applied to the cover 50 is released by operating the cover lower driving part, the cover 50 is raised to the original position by the elastic force of the compression spring 70.
커버(50)가 상승하면 패키지접촉안내돌기(52)는 접촉핀(30)의 압착면부(33a, 33a')사이로부터 이탈하게 된다. 이와 같이 패키지접촉안내돌기(52)가 압착면부(33a, 33a')사이로부터 이탈함에 따라 접촉핀(30)의 압착면부(33a, 33a')는 패키지탑재부(12)에 탑재된 반도체칩패키지의 외부연결단자(102a)를 양 측면에 가압 접촉하게 된다(도8b 참조).When the cover 50 is raised, the package contact guide protrusion 52 is separated from the contact surface portions 33a and 33a 'of the contact pin 30. As the package contact guide protrusion 52 is separated from the pressing surface portions 33a and 33a ', the pressing surface portions 33a and 33a' of the contact pins 30 are formed of the semiconductor chip package mounted on the package mounting portion 12. The external connection terminal 102a is in pressure contact with both sides (see FIG. 8B).
다음에 테스트보드(101)를 통해 테스트신호를 공급한다. 이 때 테스트신호는 보드접촉부(34), 지지부(31), 곡선부(32)와 압착면부(33a, 33a')를 순차적으로 통과한 후, 반도체칩패키지(102)에 전달된다.Next, a test signal is supplied through the test board 101. At this time, the test signal passes through the board contact part 34, the support part 31, the curved part 32, and the pressing surface parts 33a and 33a ′ sequentially, and then is transmitted to the semiconductor chip package 102.
다음에 반도체칩패키지(102)로부터의 응답신호는 압착면부(33a, 33a'), 곡선부(32), 지지부(31)와 보드접촉부(34)를 순차적으로 통과한 후 테스트보드(101)에 전달된다.Next, the response signal from the semiconductor chip package 102 sequentially passes through the pressing surface portions 33a and 33a ', the curved portion 32, the support portion 31, and the board contact portion 34, and then passes through the test board 101. Delivered.
상술한 바와 같이 본 발명의 실시예에 따르면, 접촉핀(30)에 반도체칩패키지(102)의 외부연결단자(102a)를 양 측면에서 탄성적으로 압착할 수 있는 한 쌍의 대향하는 압착면부(33a, 33a')를 접촉핀(30)에 형성하는 한편 커버(50)의 하강 동작시 반도체칩패키지(102)의 외부연결단자(102a)의 진입공간을 확보하도록 압착면부(33a, 33a')사이의 이격거리를 증가시키는 패키지접촉안내돌기(52)를 커버(50)에 형성함으로써, 접촉핀(30)의 길이가 감소되고 반도체칩패키지(102)의 외부연결단자(102a)와 접촉핀(30)사이의 와이핑 현상을 해소할 수 있게 된다.As described above, according to an embodiment of the present invention, a pair of opposing pressing surface parts capable of elastically pressing the external connection terminals 102a of the semiconductor chip package 102 to the contact pins 30 at both sides ( 33a and 33a 'are formed on the contact pins 30, and the pressing surface portions 33a and 33a' are provided to secure the entry space of the external connection terminal 102a of the semiconductor chip package 102 during the lowering operation of the cover 50. By forming a package contact guide protrusion 52 on the cover 50 to increase the separation distance therebetween, the length of the contact pin 30 is reduced, and the external connection terminal 102a and the contact pin of the semiconductor chip package 102 ( The wiping phenomenon between 30 can be eliminated.
그리고 반도체칩패키지(102)의 외부연결단자(102a)와 접촉하는 압착면부(33a, 33a')가 베이스(10)의 가장 안쪽에 위치하도록 접촉핀(30)을 형성함으로써, 접촉핀(30)에 의해 베이스(10)의 폭이 제한되는 것을 방지할 수 있게 된다.The contact pins 30 are formed by forming the contact pins 30 so that the contact surface parts 33a and 33a 'contacting the external connection terminals 102a of the semiconductor chip package 102 are located at the innermost side of the base 10. By this, the width of the base 10 can be prevented from being limited.
또한 패키지접촉안내돌기(52)를 압착면부(33a, 33a')사이로 안내하기 위한 안내면부(33b, 33b')를 접촉핀(30)에 추가로 형성함으로써, 커버(50)의 하강 동작시 접촉핀(30)의 압착면부(33a, 33a')가 손상되는 것을 방지할 수 있게 된다.In addition, the guide pins 33b and 33b 'for guiding the package contact guide protrusions 52 between the pressing surface portions 33a and 33a' are further formed on the contact pins 30, thereby making contact with the lowering operation of the cover 50. The pressing surfaces 33a and 33a 'of the pin 30 can be prevented from being damaged.
따라서 본 발명에 따르면, 접촉핀이 반도체칩패키지의 외부연결단자를 양 측면에서 탄성적으로 접촉되도록 함으로써, 접촉핀의 길이를 감소시킬 수 있고 와이핑 현상을 해소할 수 있다. 이에 따라 전체테스트회로에 대한 접촉핀의 기생인덕턴스성분과 기생저항성분을 감소되어 테스트할 수 있는 반도체칩패키지의 동작주파수가 증가되고, 와이핑현상에 따른 문제점 즉, 묻어난 도금 등에 의한 전기접촉의 불량, 접촉핀의 기계적 특성의 저하, 외부충격에 의한 전기적 접촉 불안정성, 오염물질층에 의한 전기적 접촉의 불량이 해소된다.Therefore, according to the present invention, by making the contact pins elastically contact the external connection terminals of the semiconductor chip package from both sides, it is possible to reduce the length of the contact pins and to eliminate the wiping phenomenon. As a result, the operating frequency of the semiconductor chip package that can be tested by reducing the parasitic inductance component and parasitic resistance component of the contact pin for the entire test circuit is increased, and the problem due to the wiping phenomenon, that is, poor electrical contact due to buried plating, etc. The degradation of mechanical properties of the contact pins, electrical contact instability due to external impact, and poor electrical contact by the pollutant layer are eliminated.
그리고 접촉핀의 패키지접촉부가 베이스의 가장 안쪽에 위치하도록 함으로써, 베이스의 폭이 감소되어 테스트보드에 탑재할 수 있는 테스트소켓의 수를 증가시킬 수 있다. 이에 따라 테스트효율이 증가된다. In addition, the package contact portion of the contact pin is located on the innermost side of the base, thereby reducing the width of the base, thereby increasing the number of test sockets that can be mounted on the test board. This increases test efficiency.
도1은 본 발명의 실시예에 따른 반도체칩패키지용 테스트소켓의 분해사시도,1 is an exploded perspective view of a test socket for a semiconductor chip package according to an embodiment of the present invention;
도2는 도1의 A-A'선 단면도,Figure 2 is a cross-sectional view taken along the line AA 'of Figure 1;
도3은 도1의 접촉핀의 확대사시도,3 is an enlarged perspective view of the contact pin of FIG.
도4는 도1의 접촉핀이 상부베이스에 장착되는 상태를 도시한 도면,4 is a view showing a state in which the contact pin of Figure 1 is mounted on the upper base,
도5는 본 발명의 실시예에 따른 반도체칩패키지용 테스트소켓이 테스트보드에 결합된 상태를 도시한 도면,5 is a view illustrating a state in which a test socket for a semiconductor chip package is coupled to a test board according to an embodiment of the present invention;
도6은 도5의 B-B'선 단면도,6 is a cross-sectional view taken along line B-B 'of FIG. 5;
도7은 도5는 본 발명의 실시예에 따른 반도체칩패키지용 테스트소켓에 반도체칩패키지를 삽입하는 동작을 도시한 도면,FIG. 7 illustrates an operation of inserting a semiconductor chip package into a test socket for a semiconductor chip package according to an embodiment of the present invention; FIG.
도8은 본 발명의 실시예에 따른 반도체칩패키지용 테스트소켓의 동작상태도로서,8 is an operational state diagram of a test socket for a semiconductor chip package according to an embodiment of the present invention;
도8a는 커버가 하강할 때 패키지접촉안내돌기가 접촉핀의 압착면부 사이로 진입하는 상태를 도시한 도면, 8A illustrates a state in which the package contact guide protrusion enters between the pressing surface portions of the contact pins when the cover is lowered;
도8b는 커버가 상승할 때 접촉핀의 압착면부사이에 반도체칩패키지의 외부연결단자가 접촉된 상태를 도시한 도면, 8B is a view showing a state in which the external connection terminal of the semiconductor chip package is contacted between the pressing surface portions of the contact pins when the cover is raised;
도9는 종래의"C"자형 접촉핀을 사용한 테스트소켓의 접촉핀의 동작상태도로서,9 is an operation state diagram of a contact pin of a test socket using a conventional "C" shaped contact pin;
도9a는 푸셔를 가압하기 전의 동작상태도, Figure 9a is an operating state before pressing the pusher,
도9b는 푸셔를 가압한 후의 동작상태도이다. Fig. 9B is an operation state diagram after pressing the pusher.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
10 : 베이스 11 : 상부베이스10: base 11: upper base
12 : 패키지탑재부 14 : 핀홀더부12: package mounting portion 14: pin holder portion
15, 16, 17, 18 : 안내수직부 21 : 하부베이스 15, 16, 17, 18: guide vertical section 21: lower base
22 : 압착언덕부 23 : 걸림수직부22: crimping hill 23: Hanging vertical part
30, 110 : 접촉핀 31 : 지지부30, 110: contact pin 31: support
32 : 곡선부 33, 113 : 패키지접촉부32: curved portion 33, 113: package contact
33a, 33a' : 압착면부 33b, 33b' : 안내면부33a, 33a ': Crimp surface part 33b, 33b': Guide surface part
34, 112 : 보드접촉부 35 : 걸림부34, 112: board contact part 35: locking part
50 : 커버 53 : 패키지접촉안내돌기50: cover 53: package contact guide projection
70 : 압축스프링70: compression spring
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0073352A KR100490468B1 (en) | 2003-10-21 | 2003-10-21 | Test socket for semiconductor chip package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0073352A KR100490468B1 (en) | 2003-10-21 | 2003-10-21 | Test socket for semiconductor chip package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050038132A KR20050038132A (en) | 2005-04-27 |
| KR100490468B1 true KR100490468B1 (en) | 2005-05-18 |
Family
ID=37240615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0073352A KR100490468B1 (en) | 2003-10-21 | 2003-10-21 | Test socket for semiconductor chip package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100490468B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101016019B1 (en) * | 2008-09-09 | 2011-02-23 | 주식회사 오킨스전자 | Burn-In Socket for WELP Type Package |
| KR102119862B1 (en) * | 2019-02-20 | 2020-06-05 | (주)티에스이 | Test socket |
| CN116879702B (en) * | 2023-07-11 | 2024-04-23 | 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） | Online diagnosis method, system and device for power cycle degradation mechanism of SiC MOSFET |
-
2003
- 2003-10-21 KR KR10-2003-0073352A patent/KR100490468B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050038132A (en) | 2005-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5254012A (en) | Zero insertion force socket | |
| US6503089B2 (en) | Socket for electrical parts | |
| US6758683B2 (en) | Compliant connector for land grid array | |
| US6213804B1 (en) | Socket and connector | |
| KR20070045816A (en) | Test socket having aligner for semiconductor device | |
| US20050174746A1 (en) | LGA contact with pair of cantilever arms | |
| KR20010021425A (en) | Socket for removably mounting electronic parts having a plurality of conductive terminals such as bga packages | |
| US4531792A (en) | IC Connector | |
| US20010010980A1 (en) | Socket and connector therefor for connecting with an electrical component | |
| US6086426A (en) | Electrical connector | |
| US7083457B2 (en) | Land grid array socket with pressing plate | |
| KR100490468B1 (en) | Test socket for semiconductor chip package | |
| US6533595B2 (en) | Socket for electrical parts | |
| US6354856B1 (en) | IC socket and contact pin thereof | |
| US7591065B2 (en) | Assembly system for semiconductor packages | |
| US20060121751A1 (en) | LGA socket connector with floating cover | |
| US7976325B2 (en) | Socket for testing semiconductor package | |
| KR20010050880A (en) | Electrical interconnection socket apparatus | |
| KR200325737Y1 (en) | Probe Pin and Test Socket therewith | |
| KR200343939Y1 (en) | Test Socket for semiconductor Chip Module | |
| JP3842037B2 (en) | Socket for electrical parts | |
| US7789672B2 (en) | Socket with position clumps | |
| US20040214455A1 (en) | Socket for electrical parts | |
| KR200330168Y1 (en) | Test socket for ball grid array package | |
| JPH09113555A (en) | Characteristic measuring device for small electronic component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130510 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140512 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150511 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160511 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |