KR100481212B1 - Apparatus of ethernet interface - Google Patents
Apparatus of ethernet interface Download PDFInfo
- Publication number
- KR100481212B1 KR100481212B1 KR1019970081823A KR19970081823A KR100481212B1 KR 100481212 B1 KR100481212 B1 KR 100481212B1 KR 1019970081823 A KR1019970081823 A KR 1019970081823A KR 19970081823 A KR19970081823 A KR 19970081823A KR 100481212 B1 KR100481212 B1 KR 100481212B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- real
- ethernet
- time data
- content
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L65/00—Network arrangements, protocols or services for supporting real-time applications in data packet communication
- H04L65/10—Architectures or entities
- H04L65/1059—End-user terminal functionalities specially adapted for real-time communication
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/2854—Wide area networks, e.g. public data networks
- H04L12/2856—Access arrangements, e.g. Internet access
- H04L12/2869—Operational details of access network equipments
- H04L12/2878—Access multiplexer, e.g. DSLAM
- H04L12/2879—Access multiplexer, e.g. DSLAM characterised by the network type on the uplink side, i.e. towards the service provider network
- H04L12/2881—IP/Ethernet DSLAM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/50—Network service management, e.g. ensuring proper service fulfilment according to agreements
- H04L41/508—Network service management, e.g. ensuring proper service fulfilment according to agreements based on type of value added network service under agreement
- H04L41/509—Network service management, e.g. ensuring proper service fulfilment according to agreements based on type of value added network service under agreement wherein the managed service relates to media content delivery, e.g. audio, video or TV
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
- H04L47/2416—Real-time traffic
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
- H04L47/2483—Traffic characterised by specific attributes, e.g. priority or QoS involving identification of individual flows
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L65/00—Network arrangements, protocols or services for supporting real-time applications in data packet communication
- H04L65/60—Network streaming of media packets
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer And Data Communications (AREA)
- Small-Scale Networks (AREA)
Abstract
본 발명은 멀티미디어 데이터를 효율적으로 처리하는 이더넷 인터페이스 장치에 관한 것이다.The present invention relates to an Ethernet interface device for efficiently processing multimedia data.
본 발명에 따른 이더넷 인터페이스 장치는, 자신에게 수신되는 실시간 데이터를 수신하는 제2 수신부와, 자신에게 기억된 내용이나 데이터에 의해 주소를 지정하는 내용주소화 기억장치와, 내용주소화 기억장치에 기억된 데이터를 실시간 데이터와 비 실시간 데이터로 구분하는 내용주소화 기억장치 제어부를 구비한다.An Ethernet interface device according to the present invention includes a second receiving unit for receiving real-time data received by the user, a content addressing storage device for addressing the content or data stored in the storage device, and a content addressing storage device. And a content addressing storage unit for dividing the data into real time data and non real time data.
Description
본 발명은 근거리 통신망에서 사용되는 이더넷 수신장치에 관한 것으로, 특히 멀티미디어 데이터를 효율적으로 처리하는 이더넷 인터페이스 장치에 관한 것이다.The present invention relates to an Ethernet receiver for use in a local area network, and more particularly to an Ethernet interface device for efficiently processing multimedia data.
최근, 회사 내에는 사무업무의 효율을 증대시키고자 근거리 통신망(Local Area Network; 이하 "LAN"라 함)을 설치하여 컴퓨터와 단말기 및 디지털 장치들을 상호 연결함으로써, 정보교환 및 데이터 전송을 하고 있다. 이러한 LAN을 구축하는데 가장 많이 사용되는 네트워크 인터페이스(Network Interface) 방식 중 하나가 이더넷 통신이다. 또한, 이더넷 통신은 오랜 기간 광범위하게 사용되어온 방식으로 실시간 데이터와 비실시간 데이터를 구분없이 처리하게 된다.Recently, a local area network (hereinafter referred to as a "LAN") has been installed in a company to increase the efficiency of office work, and computers, terminals, and digital devices are interconnected to exchange information and transmit data. One of the most commonly used network interface methods for building such a LAN is Ethernet communication. In addition, Ethernet communication is a method that has been widely used for a long time to deal with real-time data and non-real-time data.
도 1을 참조하면, 이더넷 인터페이스 장치는 시스템을 제어하는 마이크로 프로세스(2)와, 상기 마이크로 프로세스(2)의 제어에 따라 전송할 데이터를 저장하는 시스템 메모리(4)와, 상기 시스템 메모리(4)에 저장된 전송 데이터를 송신하는 송신부(10)와, 자신에게 전송되는 데이터를 수신하는 수신부(12)와, 상기 송신부(10) 및 수신부(12)를 제어하는 이더넷 제어부(Ethernet Controller;8)와, 상기 이더넷 제어부(8)와 이더넷 망을 접속하는 이더넷 트랜시버(Ethernet Transceiver;14)를 구비한다. 먼저 데이터 수신과정을 설명하면, 이더넷 트랜시버(14)는 CLSN(CoLliSioN)이 없는 동안 미디어(18)로부터 이더넷 프레임의 첫 번째 바이트에 대한 동기를 계속 시도하여, 이더넷 프라임의 첫 번째 바이트가 발견되면 이더넷 트랜시버(14)에 의해 RENA(Receive ENAble)이 액티브 되고, 이더넷 제어부(8)는 RCLK(Receive CLock) 클럭에 동기시켜RxD(Receive Data)를 통해 이더넷 프레임을 수신하기 시작함과 아울러, 이더넷 프레임상의 목적지 주소(Destination Address) 확인작업을 하여 자신에게 보내진 데이터인 경우에는 마이크로 프로세스(2)의 제어에 의해 시스템 메모리(4)에 데이터를 저장하게 되고, 반대의 경우에는 데이터를 시스템 메모리(4)에 저장하지 않는다.Referring to FIG. 1, an Ethernet interface device includes a microprocessor 2 for controlling a system, a system memory 4 for storing data to be transmitted according to the control of the microprocessor 2, and a system memory 4. A transmitter 10 for transmitting stored transmission data, a receiver 12 for receiving data transmitted to the self, an Ethernet controller 8 for controlling the transmitter 10 and the receiver 12, and An Ethernet transceiver 14 for connecting the Ethernet control unit 8 and the Ethernet network is provided. First describing the data reception process, the Ethernet transceiver 14 continues to attempt to synchronize the first byte of the Ethernet frame from the media 18 while there is no CLSN (CoLliSioN), and if the first byte of the Ethernet prime is found, the Ethernet Receive ENAble (RENA) is activated by the transceiver 14, and the Ethernet control unit 8 starts to receive the Ethernet frame through RxD (Receive Data) in synchronization with the Receive CLock (RCLK) clock, and on the Ethernet frame. In the case of data sent to the user by confirming the destination address, the data is stored in the system memory 4 under the control of the microprocessor 2, and in the opposite case, the data is stored in the system memory 4. Do not save.
한편, 데이터 송신과정을 설명하면, 마이크로 프로세스(2)에서 수행되는 상위LAN 프로토콜은 전송할 데이터가 있을 경우, 마이크로 프로세스(2)의 제어에 의해 시스템 메모리(4)에 저장한 후 이더넷 제어부(8)에서 상기 데이터를 송신하도록 명령하게 된다. 이더넷 제어부(8)는 상기 마이크로 프로세스(2)의 명령에 의해 TENA(Transmit ENable)를 액티브(Active) 시킨 다음 TCLK(Transmit CLock) 클럭에 동기시켜 시스템 메모리(4)에 저장된 데이터를 TxD(Transmit data)를 통해 송신하게 된다. 이때, 이더넷 트랜시버(14)는 다른 전송부와의 동시 전송으로 인한 데이터 충돌이 일어날 경우에, CLSN(CoLliSioN)이 액티브(Active) 되어 데이터 전송을 취소한 후, 미디어로 다른 송신부의 전송이 없을 때까지 기다렸다가 데이터를 재전송하게 된다. 데이터 전송이 완료되면 TENA(Transmit ENAble)은 비활성화(Inactive) 된다.Meanwhile, referring to the data transmission process, the upper LAN protocol performed by the microprocessor 2 stores the data in the system memory 4 under the control of the microprocessor 2 when there is data to be transmitted, and then the Ethernet controller 8. Will instruct the data to be sent. The Ethernet controller 8 activates TENA (Transmit ENable) by the command of the microprocessor 2 and then synchronizes the data stored in the system memory 4 with TxD (Transmit data) by synchronizing with a TCLK (Transmit CLock) clock. Will be sent via). At this time, when the Ethernet transceiver 14 has a data collision due to simultaneous transmission with other transmitters, when the CLSN (CoLliSioN) is activated and cancels data transmission, when there is no transmission of other transmitters to the media, It will wait until the data is resent. When the data transfer is complete, the TENA (Transmit ENAble) is inactive.
한편, 상기와 같은 방식에서 실시간성 데이터와 비실시간성 데이터의 수신시, 실시간성 데이터에 우선 순위를 부여하여 실시간성 데이터를 우선 처리하기 위해서는 기존 이더넷 디바이스 드라이버 소프트웨어를 변경하거나 상위 프로토콜의 변경을 통해서 구현되어진다.On the other hand, when receiving real-time data and non-real-time data in the above manner, in order to prioritize the real-time data by giving priority to the real-time data, by changing the existing Ethernet device driver software or by changing the upper protocol Is implemented.
그러나, 현재와 같이 음성, 비디오 데이터 등을 포함하는 멀티미디어 데이터는 실시간성 데이터들로써, 상기 멀티미디어 데이터와 비실시간 데이터를 이더넷 인터페이스 장치에서 구분없이 처리할 경우에는 상대적으로 심각한 성능저하를 가져오게 된다.However, multimedia data including voice, video data, and the like as real-time data are real-time data, and when the multimedia data and the non-real-time data are processed indiscriminately by the Ethernet interface device, relatively serious performance degradation is brought about.
따라서, 본 발명의 목적은 멀티미디어 데이터를 효율적으로 처리하는 이더넷 인터페이스 장치를 제공하는 데 있다.Accordingly, an object of the present invention is to provide an Ethernet interface device for efficiently processing multimedia data.
상기 목적을 달성하기 위하여 본 발명에 따른 이더넷 인터페이스 장치는, 자신에게 수신되는 실시간 데이터를 수신하는 제2 수신부와, 자신에게 기억된 내용이나 데이터에 의해 주소를 지정하는 내용주소화 기억장치와, 내용주소화 기억장치에 기억된 데이터를 실시간 데이터와 비실시간 데이터로 구분하는 내용주소화 기억장치 제어부를 구비한다.In order to achieve the above object, an Ethernet interface device according to the present invention includes a second receiving unit for receiving real-time data received by the user, a content addressing storage device for specifying an address by the content or data stored in the self, and a content; And a content addressing memory control unit for dividing data stored in the addressing memory into real-time data and non-real-time data.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above object will be apparent from the description of the embodiments with reference to the accompanying drawings.
도 2 내지 도 3을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.With reference to Figures 2 to 3 will be described a preferred embodiment of the present invention.
도 2는 본 발명에 따른 이더넷 인터페이스 장치를 나타내는 도면으로써, 도 2의 구성에서 본 발명에 따른 이더넷 인터페이스 장치는, 시스템을 제어하는 마이크로 프로세스(22)와, 상기 마이크로 프로세스(22)의 제어에 따라 전송할 데이터를 저장하는 시스템 메모리(24)와, 상기 시스템 메모리(24)에 저장된 전송 데이터를 송신하는 송신부(30)와, 자신에게 전송되는 비실시간 데이터를 수신하는 제1 수신부(32)와, 자신에게 수신되는 실시간 데이터를 수신하는 제2 수신부(34)와, 상기 송신부(30) 및 제1 및 제2 수신부(32,34)를 제어하는 이더넷 제어부(28)와, 자신에게 기억된 내용이나 데이터에 의해 주소를 지정하는 내용주소화 기억장치(Content Addresed Memory;38 이하 "CAM"라 함)와, 상기 CAM에 기억된 데이터를 실시간 데이터와 비실시간 데이터로 구분하는 CAM제어부(36)와, 상기 이더넷 제어부(28)와 이더넷 망을 접속하는 이더넷트랜시버(40)를 구비한다. 상기 송신부(30)와 제1 수신부(32)의 동작은 도 1에 설명한 바와 동일하므로 상세한 설명은 생략하기로 한다.FIG. 2 is a diagram illustrating an Ethernet interface device according to the present invention. In the configuration of FIG. 2, the Ethernet interface device according to the present invention includes a microprocessor 22 for controlling a system and a control according to the microprocessor 22. A system memory 24 for storing data to be transmitted, a transmitter 30 for transmitting the transmission data stored in the system memory 24, a first receiver 32 for receiving non-real-time data transmitted to the self, and A second receiver 34 for receiving real-time data received by the user, an Ethernet controller 28 for controlling the transmitter 30 and the first and second receivers 32 and 34, and contents or data stored in the self. A CAM control unit 36 for dividing a content addressed storage device (Content Addresed Memory; " CAM " below 38) addressed by < RTI ID = 0.0 > and < / RTI > And an Ethernet transceiver 40 for connecting the Ethernet control unit 28 and the Ethernet network. Since the operations of the transmitter 30 and the first receiver 32 are the same as those described with reference to FIG. 1, detailed descriptions thereof will be omitted.
제2 수신부(34)는 CAM제어부(36)의 제어에 의해 실시간 데이터를 수신하게 되며, 이때의 동작은 제1 수신분(32)와 동일한 동작을 하게 된다. 이를 상세히 설명하면, 이더넷 트랜시버(14)는 CLSN(CoLliSioN)이 없는 동안 미디어(18)로부터 이더넷 프레임의 첫 번째 바이트에 대한 동기를 계속 시도하여, 이더넷 프레임의 첫 번째 바이트가 발견되면 이더넷 트랜시버(14)에 의해 RENA(Receive ENAble)이 액티브 되고, CAM제어부(36)에서 실시간 데이터로 판단하면, 이더넷 제어부(8)는 RCLK(Receive CLock) 클럭에 동기시켜 RxD(Receive Data)를 통해 이더넷 프레임을 제2 수신부(34)로 수신하기 시작함과 아울러, 이더넷 프레임상의 목적지 주소(Destination Address) 확인작업을 하여 자신에게 보내진 데이터인 경우에는 마이크로 프로세스(2)의 제어에 의해 시스템 메모리(4)에 데이터를 저장하게 되고, 반대의 경우에는 데이터를 시스템 메모리(4)에 저장하지 않는다.The second receiver 34 receives the real-time data under the control of the CAM controller 36, and the operation of the second receiver 34 performs the same operation as that of the first receiver 32. To illustrate this in detail, the Ethernet transceiver 14 continues to attempt to synchronize the first byte of the Ethernet frame from the media 18 while there is no CLSN (CoLliSioN), so that when the first byte of the Ethernet frame is found, the Ethernet transceiver 14 When RENA (Receive ENAble) is activated and the CAM control unit 36 determines the real time data, the Ethernet control unit 8 removes the Ethernet frame through RxD (Receive Data) in synchronization with the RCLK (Receive CLock) clock. 2, the data is sent to the receiver 34, and the data is sent to itself by checking the destination address on the Ethernet frame, and the data is sent to the system memory 4 under the control of the microprocessor 2. The data is not stored in the system memory 4.
또한, 제2 수신부(34)는 CAM 인터페이스 기능(SDACK,Reject)을 가지게 된다. 이를 상세히 설명하면, SDACK(Serial Data ACknowledge) 신호는 현재 수신되는 이더넷 프레임상의 위치를 CAM제어부(36)가 알 수 있게 하며, Reject 신호는 원하지 않는 데이터인 경우 CAM제어부(36)의 제어에 의해 수신된 이더넷 프레임을 저장하지 않게 한다. CAM(38)은 CAM제어부(36)의 제어에 의해 실시간 데이터와 비실시간 데이터를 구분해 줄 수 있는 이더넷 프레임상의 특정 데이터 비트들을 CAM 메모리의 어드레스버스에 입력해 주면 그 결과를 데이터 버스에 출력해주는 내용 주소화 기억장치이다.In addition, the second receiver 34 has a CAM interface function (SDACK, Reject). In detail, the SDACK (Serial Data ACknowledge) signal allows the CAM controller 36 to know the position on the currently received Ethernet frame, and the Reject signal is received by the control of the CAM controller 36 in case of unwanted data. Do not save the ethernet frame. The CAM 38 inputs specific data bits on an Ethernet frame that can distinguish real-time data from non-real-time data by the control of the CAM controller 36 to the address bus of the CAM memory, and outputs the result to the data bus. Content addressing storage.
실시간 데이터와 비실시간 데이터를 구분하기 위해 이더넷의 2바이트짜리 유형필드(Type Field)를 사용하여 특정유형의 이더넷 프레임은 실시간 데이터로 분류하도록 CAM(38)의 데이터를 구성할 수가 있다.In order to distinguish between real-time data and non-real-time data, the data of the CAM 38 may be configured to classify specific types of Ethernet frames into real-time data by using an Ethernet 2-byte type field.
도 3은 도 2의 CAM제어부 로직의 동작 흐름도이다.3 is an operation flowchart of the logic of the CAM controller of FIG. 2.
SDACK신호를 수신하여 데이터 판단비트들을 내용 주소화 기억장치의 어드레스 버스에 입력한다.(제1 단계) SDACK신호에 의해 CAM제어부(36)는 현재 수신되는 데이터의 이더넷 프레임상의 위치를 알게 된다. 상기 내용 주소화 기억장치로부터 출력되는 데이터의 실시간 데이터여부를 판단한다.(제2 단계) CAM제어부(36)는 데이터 판단비트들을 내용주소화 기억장치의 어드레스 버스에 입력하여 현재 출력되는 데이터의 실시간 데이터 여부를 판단하게 된다. 데이터의 실시간 여부를 판단한 후, 현재 수신되는 데이터가 실시간 데이터로 판단될 경우, 제2 수신부에서는 실시간 데이터가 저장된다. 또한, 현재 수신되는 데이터가 비실시간 데이터로 판단될 경우, 제2수신부에서는 비실시간 데이터를 저장하지 않도록 Reject신호가 발생된다.The SDACK signal is received and the data determination bits are input to the address bus of the content addressing storage device. (First step) The CAM controller 36 knows the position of the currently received data on the Ethernet frame. (2nd step) The CAM controller 36 inputs the data determination bits to the address bus of the content addressing storage device to real-time data. It is determined whether the data. After determining whether the data is in real time, if the currently received data is determined to be real time data, the second receiver stores the real time data. In addition, if it is determined that the currently received data is non-real time data, the second receiver generates a Reject signal so as not to store the non real time data.
상술한 바와 같이, 본 발명에 따른 이더넷 인터페이스 장치는, 비실시간 데이터와 실시간 데이터를 수신하기 위한 제1 및 제2수신부를 각각 형성시키므로, 멀티미디어 데이터를 효율적으로 처리할 수 있으며, 차후 개발중인 멀티미디어 시스템의 응용 소프트웨어 및 하드웨어 구현을 비교적 간단하게 구성할 수 있는 장점이 있다.As described above, the Ethernet interface device according to the present invention forms the first and second receivers for receiving non-real-time data and real-time data, respectively, and can efficiently process multimedia data. The advantage is that the implementation of the application software and hardware can be configured relatively simply.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
도 1은 종래 기술에 따른 이더넷 인터페이스 장치의 구성을 나타낸 도면.1 is a view showing the configuration of an Ethernet interface device according to the prior art.
도 2는 본 발명에 따른 이더넷 인터페이스 장치의 구성을 나타낸 도면.2 is a diagram showing the configuration of an Ethernet interface device according to the present invention;
도 3은 도 2의 CAM제어부 로직의 동작 흐름도.3 is an operation flowchart of the logic of the CAM controller of FIG. 2;
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
2,22 : 마이크로 프로세스 4,24 : 시스템 메모리2,22: micro process 4,24: system memory
6,26 : 시스템 버스 8,28 : 이더넷 제어부6,26: system bus 8,28: Ethernet control unit
10,30 : 송신부 12 : 수신부10,30: transmitter 12: receiver
14,40 : 이더넷 트랜시버 16,42 : 트랜스포머14,40: Ethernet Transceiver 16,42: Transformer
18,44 : 미디어 32 : 제1 수신부18, 44: Media 32: first receiving unit
34 : 제2 수신부 36 : CAM제어부34: second receiving unit 36: CAM control unit
38 : 내용 주소화 기억장치38: content addressing storage
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970081823A KR100481212B1 (en) | 1997-12-31 | 1997-12-31 | Apparatus of ethernet interface |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970081823A KR100481212B1 (en) | 1997-12-31 | 1997-12-31 | Apparatus of ethernet interface |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990061556A KR19990061556A (en) | 1999-07-26 |
| KR100481212B1 true KR100481212B1 (en) | 2005-07-07 |
Family
ID=37303472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970081823A KR100481212B1 (en) | 1997-12-31 | 1997-12-31 | Apparatus of ethernet interface |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100481212B1 (en) |
-
1997
- 1997-12-31 KR KR1019970081823A patent/KR100481212B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990061556A (en) | 1999-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101322357A (en) | Explicit flow control in a gigabit/10 gigabit Ethernet system | |
| US6765878B1 (en) | Selective use of transmit complete interrupt delay on small sized packets in an ethernet controller | |
| JPH04142642A (en) | Information processor having communication function | |
| WO1997010663A1 (en) | Method and apparatus for implementing a two-port ethernet bridge using a semaphoring technique | |
| US20040233923A1 (en) | Method and system for transmitting data from a first data network into a second data network | |
| JPH10229410A (en) | Data processor, electronic device, and communication system | |
| JPH10327190A (en) | Network traffic priority determining method | |
| KR100481212B1 (en) | Apparatus of ethernet interface | |
| JP2002351813A (en) | Transmission unit and transmission method | |
| JP3255148B2 (en) | Communications system | |
| US6295280B1 (en) | Method for network node recognition | |
| JP2002271334A (en) | Controller and control method of network terminal | |
| US7401134B2 (en) | Packet processing architecture | |
| JP2007306221A (en) | Network switch and communication network | |
| JP3003349B2 (en) | Computer Network Data Relay Method | |
| KR100364756B1 (en) | apparatus for receiving of asynchronous data having automatic receive mode | |
| JP2542461B2 (en) | Collision detection transmission system | |
| JPH0923245A (en) | Inter-network connector | |
| KR0146996B1 (en) | Apparatus for rrocessing the address resolution protocol | |
| JPH0644171A (en) | Multi-drop communication control system | |
| JPH0522295A (en) | Bridge device | |
| JPH05160836A (en) | Loopback test system for local area network | |
| JPH04344742A (en) | Flow control system | |
| JP2001094438A (en) | Serial interface circuit | |
| JPH0440551A (en) | Data transfer system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |