KR100477597B1 - Tap delay adjustment method using bit error rate and tap delay adjustment device using it - Google Patents

Tap delay adjustment method using bit error rate and tap delay adjustment device using it Download PDF

Info

Publication number
KR100477597B1
KR100477597B1 KR1019970045325A KR19970045325A KR100477597B1 KR 100477597 B1 KR100477597 B1 KR 100477597B1 KR 1019970045325 A KR1019970045325 A KR 1019970045325A KR 19970045325 A KR19970045325 A KR 19970045325A KR 100477597 B1 KR100477597 B1 KR 100477597B1
Authority
KR
South Korea
Prior art keywords
error rate
delay
bit error
signal
tap delay
Prior art date
Application number
KR1019970045325A
Other languages
Korean (ko)
Other versions
KR19990021751A (en
Inventor
김복규
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1019970045325A priority Critical patent/KR100477597B1/en
Publication of KR19990021751A publication Critical patent/KR19990021751A/en
Application granted granted Critical
Publication of KR100477597B1 publication Critical patent/KR100477597B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7097Interference-related aspects
    • H04B1/711Interference-related aspects the interference being multi-path interference
    • H04B1/7115Constructive combining of multi-path signals, i.e. RAKE receivers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B2201/00Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/7097Direct sequence modulation interference
    • H04B2201/709727GRAKE type RAKE receivers

Abstract

본 발명은 페이딩 환경에서 수신신호의 디코딩 에러를 방지하여 레이크 수신기의 수신성능을 향상 시키도록하는 비트에러율을 이용한 탭 딜레이 조절방법 및 그를 이용한 탭 딜레이 조절장치에 관한 것이다.The present invention relates to a tap delay adjustment method using a bit error rate to prevent a decoding error of a received signal in a fading environment to improve the reception performance of the rake receiver, and a tap delay adjustment device using the same.

본 발명의 비트에러율을 이용한 탭 딜레이 조절장치는 각각의 지연시간을 갖는 신호가 공급되어 조합되는 결합수단과, 지연시간을 갖는 신호의 신호세기를 검출하는 신호세기 검출수단과, 결합수단에 직렬접속되어 결합수단으로부터의 신호에서 비트 에러율을 검출하는 에러정정수단과, 신호세기 검출수단과 에러정정수단에 공통접속되어 비트 에러율과 신호세기의 값에 따라 지연시간을 선택적으로 가변하는 제어수단을 구비한다.The tap delay adjustment apparatus using the bit error rate of the present invention includes a coupling means for supplying and combining signals having respective delay times, a signal strength detecting means for detecting signal strength of a signal having a delay time, and a serial connection to the coupling means. And error correction means for detecting the bit error rate in the signal from the combining means, and control means for selectively varying the delay time in accordance with the value of the bit error rate and the signal strength in common connection with the signal strength detecting means and the error correction means. .

본 발명의 비트에러율을 이용한 탭 딜레이 조절방법 및 그를 이용한 탭 딜레이 조절장치는 페이딩 환경에서 디코딩 에러확률을 줄임과 아울러 페이딩 환경에 적응하도록 탭 딜레이를 조절하여 이동통신 단말기 및 기지국의 수신 성능을 향상시킬수 있다.The tap delay adjustment method using the bit error rate and the tap delay adjustment device using the same can improve the reception performance of the mobile communication terminal and the base station by adjusting the tap delay to adapt to the fading environment while reducing the decoding error probability in the fading environment. have.

Description

비트에러율을 이용한 탭 딜레이 조절방법 및 그를 이용한 탭 딜레이 조절장치Tap delay adjustment method using beat error rate and tap delay adjustment device using the same

본 발명은 셀룰러 폰등과 같은 단말기와 기지국간에 고주파 무선통신을 제공하는 이동통신 시스템에 관한 것으로, 특히 페이딩 환경에서 수신신호의 디코딩 에러를 방지하여 레이크 수신기의 수신성능을 향상 시키도록하는 비트에러율을 이용한 탭 딜레이 조절방법 및 그를 이용한 탭 딜레이 조절장치에 관한 것이다.The present invention relates to a mobile communication system for providing high frequency wireless communication between a base station and a base station such as a cellular phone. Particularly, the present invention relates to a bit error rate for improving a reception performance of a rake receiver by preventing a decoding error of a received signal in a fading environment. The present invention relates to a tap delay adjustment method and a tap delay adjustment device using the same.

통상적으로, 셀룰러 폰등과 같은 휴대용 통신 단말기는 사용자에게 양방향의 이동 무선통신을 수행하게 한다. 이동통신 기지국(Base Station)은 코드분할 다중접속(Code Division Multiple Access ; 이하 "CDMA"라 함)대역확산 신호등을 사용하는 셀 사이트(Cell Site)를 통하여 휴대용 통신 단말기와 고주파(RF)무선통신을 수행한다. 기지국은 또한 휴대용 통신 단말기의 사용자와 유선 가입자간의 통화연결을 위해 공중전화망(Public Switched Telephone network ; PSTN)과도 연결되어 있다.Typically, portable communication terminals, such as cellular phones, allow a user to perform bidirectional mobile wireless communications. The mobile base station communicates radio frequency (RF) radio communications with a portable communication terminal through a cell site using code division multiple access (CDMA) spread spectrum signals. Perform. The base station is also connected to a Public Switched Telephone Network (PSTN) for making phone calls between users of portable communication terminals and wired subscribers.

한편, 이동통신 시스템에서 고주파 무선신호를 수신하는 수신기는 기지국 뿐만 아니라 단말기에도 채용되어 있다. 기지국에 채용된 수신기는 단말기로부터 전송되는 고주파 무선신호를 디코딩하여 복조를 수행하며, 단말기에 채용된 수신기는 기지국으로부터 전송된 고주파 무선신호를 디코딩하여 복조를 수행한다. 통상적인 이동통신 시스템에 적용되는 수신기를 도 1에 도시한다.On the other hand, a receiver for receiving a high frequency radio signal in a mobile communication system is employed in not only a base station but also a terminal. The receiver employed in the base station decodes and demodulates the high frequency radio signal transmitted from the terminal. The receiver employed in the terminal decodes and demodulates the high frequency radio signal transmitted from the base station. 1 illustrates a receiver applied to a typical mobile communication system.

도 1을 참조하면, 통상적인 이동통신 시스템에 적용되는 수신기는 수신된 고주파 신호(RF)를 중간주파수(IF)신호로 다운 컨버팅하는 중간주파수(Intermidiate Frequency ; 이하" IF"라 칭함) 처리부(2)와, IF 신호를 로우패스 필터링하는 로패스필터(LPF ; 4)와, 로패스필터(4)로부터의 아날로그 신호를 4비트의 디지털 신호로 변환하는 아날로그/디지탈 변환기(ADC ; 6)와, 로패스필터(4)의 출력 신호의 세기를 검출하는 수신신호세기(RSSI)검출기(8)와, 탭지연선(Tab Delayed Line ; 이하 "TDL"이라 함) 구조를 갖는 레이크 수신기(10)를 구비한다.Referring to FIG. 1, a receiver applied to a conventional mobile communication system includes an intermediate frequency processor (hereinafter referred to as “IF”) which converts a received high frequency signal (RF) into an intermediate frequency (IF) signal. ), A low pass filter (LPF) 4 for low-pass filtering the IF signal, an analog / digital converter (ADC; 6) for converting an analog signal from the low pass filter 4 into a 4-bit digital signal, A received signal strength (RSSI) detector 8 for detecting the intensity of the output signal of the low pass filter 4 and a rake receiver 10 having a tab delay line (hereinafter referred to as "TDL") structure Equipped.

IF 처리부(2)는 로패스필터(4)와 직렬접속되고, 로패스필터(4)는 아날로그/디지털 변환기(6)와 수신신호 세기 검출기(8)과 공통 접속된다. 아날로그/디지털 변환기(6)는 레이크 수신기(10)에 직렬 접속된다. 아날로그/디지털 변환기(6)는 로패스필터(4)로부터의 신호를 4비트 디지털 데이터로 변환하여 레이크 수신기(10)에 공급한다. IF 신호는 로패스 필터(4)에 의해 저대역 필터링되고, 아날로그/디지털 변환기(6)에 의해 한 칩(chip ; 1 칩 = 1/w w=주파수)당 n으로 샘플링(통상 8 bit로 샘플링됨)된다. 이는 레이크 수신기(10)에서 상관값을 구할 때, 아날로그 값을 적분하지 못하므로 디지탈화하여 한 칩당 n 개(통상 8 개)의 값으로 그 에너지를 검출하는 것을 의미한다.The IF processing section 2 is connected in series with the low pass filter 4, and the low pass filter 4 is connected in common with the analog / digital converter 6 and the received signal strength detector 8. The analog-to-digital converter 6 is connected in series to the rake receiver 10. The analog-to-digital converter 6 converts the signal from the low pass filter 4 into 4-bit digital data and supplies it to the rake receiver 10. The IF signal is low band filtered by the low pass filter 4 and sampled at n per chip (typically 1 chip = 1 / ww = frequency) by the analog-to-digital converter 6 (typically sampled at 8 bits). )do. This means that when the correlation value is obtained from the rake receiver 10, since the analog value cannot be integrated, it is digitalized to detect the energy with n values (normally 8 values) per chip.

도 2는 도1에 도시된 레이크 수신기(10)의 상세 구성을 설명하기 위한 블록도로서 도 2를 참조하면, 레이크 수신기(10)는 수신된 신호(4비트 디지털 신호)를 고정된 지연시간으로 지연시키는 제1 내지 제n 딜레이부 (21 내지 2n)와 각 딜레이부(21 내지 2n)의 출력신호에 의사잡음(Pseudo Noise ; PN) 코드를 승산하는 제1 내지 제n+1 승산기(31 내지 3n+1)로 이루어진 n+1개의 핑거(Finger)와, n+1개의 핑거에 출력 심볼(symbol)을 결합하는 결합기(40)를 구비한다.FIG. 2 is a block diagram illustrating a detailed configuration of the rake receiver 10 shown in FIG. 1. Referring to FIG. 2, the rake receiver 10 converts a received signal (a 4-bit digital signal) into a fixed delay time. First through n + 1 multipliers 31 through n that multiply pseudo noise (PN) codes by the first through nth delay units 21 through 2n to delay and the output signals of the delay units 21 through 2n. N + 1 fingers consisting of 3n + 1), and a combiner 40 for coupling an output symbol to n + 1 fingers.

제1 딜레이부(29)는 인접한 제2 딜레이부(21)와 제2 승산기(31)와 공통접속되고, 이어 순차적으로 각 딜레이부는 인접한 딜레이부와 한 개의 승산기에 공통접속된다. 제1 내지 제n+1 승산기(31 내지 3n+1)에는 공통적으로 의사잡음 코드(PN Code)가 공급 된다. 제1 핑거는 직접파로 아날로그/디지털 변환기(6)로부터의 4비트 디지털 데이터에 의사잡음 코드(PN code)가 승산되어 지연없이 결합기(40)에 공급된다. 제2 핑거는 입력된 디지털 데이터에 제1 딜레이부(21)에 의해 소정의 지연시간으로 지연되고 의사잡음 코드(PN code)가 더해져 결합기(40)에 공급된다. 제n+1 핑거는 제1 딜레이부(21) 내지 제n 딜레이부(2n)에 의해 누적된 지연시간으로 지연된 디지털 데이터에 의사잡음 코드가 더해져 결합기(40)에 공급된다.The first delay unit 29 is commonly connected to the adjacent second delay unit 21 and the second multiplier 31, and in turn, each delay unit is commonly connected to the adjacent delay unit and one multiplier. PN codes are commonly supplied to the first to n + 1 multipliers 31 to 3n + 1. The first finger is fed to the combiner 40 without delay by multiplying the 4-bit digital data from the analog-to-digital converter 6 by a direct wave and a PN code. The second finger is delayed for a predetermined delay time by the first delay unit 21 to the input digital data, and a pseudo noise code (PN code) is added to the combiner 40. The n + 1th finger is supplied to the combiner 40 by adding a pseudo noise code to digital data delayed by the delay time accumulated by the first delay unit 21 to the nth delay unit 2n.

레이크 수신기(10)는 페이딩 환경에 기인하여 발생된 디지탈 데이터의 지연을 다이버시티를 이용하여 동기시키는 역할을 수행한다. 즉, CDMA방식에서 통상적으로 레이크 수신기(10)를 채용하는 것은 기지국과 단말기간에 송수신이 수행될시 메인 신호는 물론 건물, 지형등에 의해 지연된 신호가 포함되기 때문이다. 따라서, 이러한 신호들을 수신하는 수신단(단말기 또는 기지국)에서는 디코딩(비터비 디코딩)하기 전에 레이크수신기(10)를 이용하여 페이딩에 의한 시간지연 만큼의 지연 과정을 갖게 한 다음, 메인신호 샘플과 지연신호 샘플(적어도 2타임 시프트)에 대해 상관 과정을 수행한다. 그 상관결과를 심볼 결합기(40)에서 결합하여 신호의 내용을 결정하는 것이다. 레이크 수신기(10)는 다수의 딜레이부(21 내지 2n)에 의해 상관과정을 수행하므로 탭지연선(Tab Delayed Line ; TDL)의 구조라 하며 여기서, 딜레이부(21 내지 2n)의 지연량은 고정되어 있다. 그러나 이 딜레이부(21 내지 2n)는 탭 딜레이를 고정함에 따라 다양한 경로를 거쳐온 수신 신호들을 제대로 동기시키지 못하여 디코딩 에러가 발생하는 경우가 있었다.The rake receiver 10 serves to synchronize the delay of the digital data generated due to the fading environment by using diversity. That is, in the CDMA scheme, the rake receiver 10 is typically adopted because a signal delayed by a building, a terrain, etc. as well as a main signal is included when transmitting and receiving between a base station and a terminal. Therefore, the receiving end (terminal or base station) receiving these signals has a delay process as much as the time delay by fading using the rake receiver 10 before decoding (Viterbi decoding), and then the main signal sample and the delay signal. The correlation process is performed on a sample (at least 2 time shifts). The correlation result is combined in the symbol combiner 40 to determine the content of the signal. Since the rake receiver 10 performs a correlation process by the plurality of delay units 21 to 2n, it is called a structure of a tab delayed line (TDL), and the delay amount of the delay units 21 to 2n is fixed. have. However, as the delay units 21 to 2n fix tap delays, decoding errors may occur due to failure of properly synchronizing the received signals through various paths.

이러한 문제를 해결하기 위하여, 수신신호의 수신신호세기(Received Signal Strength Identity ; 이하 "RSSI"라 함)를 이용하여 레이크 수신기의 탭 딜레이를 조절하는 방법이 기출원된 한국특허 P96-69502에서 제안된 바 있다. 제안된 기술에서, 탭딜레이를 조절하는 방법은 탭딜레이가 정해진 시간(예를 들면, 10ms) 마다 RSSI의 크기에 따라 탭 딜레이를 조절하는 것이다. 이에 따라, 종래 기술에 따른 레이크 수신기의 탭딜레이 방법은 단말기의 이동속도가 빨라서 페이딩 골이 심하게 생기는 경우와 그렇지 않은 경우에 지연시간을 조절할 필요가 있다. 또한, 레이크 수신기의 탭 딜레이는 페이딩 체널과 같은 지연량을 가져야 다이버시티를 통해 상관과정이 이루어진다. 그러나 페이딩 채널에 의한 칩 지연은 채널환경에 따라 달라지며 경로의 수도 달라진다. 따라서, 레이크 수신기가 최적의 상관관계를 이룰 수 있도록 탭 딜레이의 제어가 요구된다.In order to solve this problem, a method for adjusting a tap delay of a rake receiver using a received signal strength identity (hereinafter referred to as "RSSI") of a received signal is proposed in Korean Patent Application No. P96-69502. There is a bar. In the proposed technique, a method of adjusting the tap delay is to adjust the tap delay according to the size of the RSSI every predetermined time (for example, 10 ms). Accordingly, the tap delay method of the rake receiver according to the related art needs to adjust the delay time when the fading goal is severely generated due to the fast moving speed of the terminal. In addition, the tap delay of the rake receiver must have the same amount of delay as the fading channel for correlation through diversity. However, the chip delay caused by the fading channel depends on the channel environment and the number of paths. Therefore, control of the tap delay is required so that the rake receiver can be optimally correlated.

따라서, 본 발명의 목적은 페이딩 환경에서 디코딩 에러확률을 줄임과 아울러 페이딩 환경에 적응하는 탭 딜레이 조절을 이용하여 이동통신 단말기 및 기지국의 수신 성능을 향상시키도록한 비트에러율을 이용한 탭 딜레이 조절방법 및 그를 이용한 탭 딜레이 조절장치를 제공 하는데 있다.Accordingly, an object of the present invention is to reduce the decoding error probability in a fading environment, and to adjust the tap delay using a bit error rate to improve the reception performance of the mobile communication terminal and the base station by using a tap delay adjustment adapted to the fading environment and It is to provide a tap delay control device using the same.

상기 목적을 달성하기 위하여, 본 발명의 비트에러율을 이용한 탭 딜레이 조절장치는 각각의 지연시간을 갖는 신호가 공급되어 조합되는 결합수단과, 지연시간을 갖는 신호의 신호세기를 검출하는 신호세기 검출수단과, 결합수단에 직렬접속되어 결합수단으로부터의 신호에서 비트 에러율을 검출하는 에러정정수단과, 신호세기 검출수단과 에러정정수단에 공통접속되어 비트 에러율과 신호세기의 값에 따라 지연시간을 선택적으로 가변하는 제어수단을 구비한다.In order to achieve the above object, the tap delay adjustment apparatus using the bit error rate of the present invention is combined means that is supplied and combined with a signal having a respective delay time, and signal strength detection means for detecting the signal strength of the signal having a delay time And error correction means for detecting a bit error rate in the signal from the coupling means in series with the coupling means, and commonly connected to the signal strength detection means and the error correction means to selectively select a delay time according to the values of the bit error rate and the signal strength. And variable control means.

본 발명의 비트에러율을 이용한 탭 딜레이 조절방법은 지연시간을 갖는 신호를 입력하는 과정과, 지연시간으로부터 비트에러율과 신호세기를 검출하는 과정과, 상기 비트에러율을 소정의 제1 기준값과 그리고 상기 신호세기를 소정의 제2 기준값과 비교하여 그 비교 결과에 따라 상기 지연시간을 선택적으로 가변하는 조절과정을 포함한다.The tap delay adjustment method using the bit error rate according to the present invention comprises the steps of inputting a signal having a delay time, detecting a bit error rate and a signal strength from the delay time, and setting the bit error rate to a predetermined first reference value and the signal. And comparing the intensity with a second predetermined reference value and selectively varying the delay time according to the comparison result.

상기 목적외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention other than the above object will become apparent from the description of the embodiments with reference to the accompanying drawings.

이하, 도 3 내지 도 5를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 3 to 5.

도 3은 본 발명에 따른 비트에러율을 이용한 탭 딜레이 조절장치를 나타내는 블록도를 도시한다.3 is a block diagram illustrating a tap delay adjustment apparatus using a bit error rate according to the present invention.

도 3을 참조하면, 본 발명에 따른 비트에러율을 이용한 탭 딜레이 조절장치는 각각의 시간지연량에 의해 지연되는 제1 내지 제3 핑거(41 내지 43)와, 제2 및 제3 핑거(41 내지 43)에 접속되어 제2 및 제3 핑거(42,43)로부터 평균적으로 입력되는 신호의 세기를 검출하는 제1 및 제2 RSSI 검출부(44,45)와, 제1 내지 제3 핑거(41 내지 43)와 제1 및 제2 RSSI 검출부(44,45)와 공통접속되어 제1 내지 제3 핑거(41 내지 43)로부터의 신호에서 한 비트(bit)의 의사잡음(PN)이 더해지는 결합기(46)와, 결합기(46)와 직렬접속되어 결합기(46)로부티의 신호에서 비트값을 디코딩(decoding)하고 에러정정을 하며 이에 따른 에러율(Bit Error Rate : BER)을 발생하는 비터비 디코더(47)와, 제2 및 제3 핑거(42,43)의 딜레이부(42a,43b)와 제1 및 제2 RSSI 검출부(44,45) 및 비터비 디코더(47)와 공통접속되어 RSSI 검출부(44,45)로부터의 RSSI 레벨과 비터비 디코더(47)로부터의 에러율로 제2 및 제3 핑거(41 내지 43)의 탭 딜레이를 조절하는 딜레이 제어부(48)를 구비한다.Referring to FIG. 3, the tap delay adjustment apparatus using the bit error rate according to the present invention includes first to third fingers 41 to 43 and second and third fingers 41 to 43 delayed by respective amounts of time delay. The first and second RSSI detectors 44 and 45 connected to the second and third fingers 42 and 43 to detect the intensity of the signal input on average from the second and third fingers 42 and 43; 43 and a combiner 46 connected in common with the first and second RSSI detectors 44 and 45 to add a bit of pseudo noise (PN) to the signal from the first to third fingers 41 to 43. And a Viterbi decoder 47 that is connected in series with the combiner 46 and decodes the bit value from the signal of the bootie to the combiner 46, corrects the error, and generates a bit error rate (BER) accordingly. ) And the RSSI detector (3) are commonly connected to the delay units 42a and 43b of the second and third fingers 42 and 43, the first and second RSSI detectors 44 and 45, and the Viterbi decoder 47. And a delay control unit 48 for adjusting tap delays of the second and third fingers 41 to 43 at the RSSI level from 44 and 45 and the error rate from the Viterbi decoder 47.

아날로그/디지탈 변환기(6)로부터의 샘플링된 신호는 제1 내지 제3 노드(51 내지 53)를 경유하여 제1 핑거 내지 제 3 핑거(41 내지 43)에 공통으로 공급된다. 제1 핑거(41)는 직접파를 검출하는 것으로 디지털 데이터가 지연없이 결합기(46)에 공급된다. 제2 핑거(42)와 제3 핑거(43)는 각각의 딜레이부(42a,43a)에 의한 지연시간을 가진다. 제2 핑거(42)로부터의 출력신호는 제4 노드(54)를 경유하여 제1 RSSI 검출부(44)와 결합기(46)에 공통적으로 공급된다. 그리고 제3 핑거(43)로부터의 출력신호는 제5 노드(55)를 경유하여 제2 RSSI 검출부(45)와 결합기(46)에 공통적으로 공급된다.The sampled signal from the analog / digital converter 6 is commonly supplied to the first to third fingers 41 to 43 via the first to third nodes 51 to 53. The first finger 41 detects a direct wave and digital data is supplied to the combiner 46 without delay. The second finger 42 and the third finger 43 have a delay time by the delay parts 42a and 43a, respectively. The output signal from the second finger 42 is commonly supplied to the first RSSI detector 44 and the combiner 46 via the fourth node 54. The output signal from the third finger 43 is commonly supplied to the second RSSI detector 45 and the combiner 46 via the fifth node 55.

제1 및 제2 RSSI 검출부(44,45)는 제4 및 제5 노드를 경유하여 입력된 제2 및 제3 핑거의 출력신호의 세기를 검출하여 그 RSSI 레벨을 딜레이 제어부(48)에 공급한다. 비터비 디코더(47)는 결합기(46)로부터의 신호에서 에러정정을 수행하며 이에 따른 에러율(Bit Error Rate)을 딜레이 제어부(48)에 공급한다. 딜레이 제어부(48)는 제1 및 제2 RSSI 검출부(44,45)로부터의 RSSI 레벨과 비터비 디코더(47)로부터의 에러율로 제2 및 제3 핑거(42,43)의 딜레이부(42a,43a)의 지연시간을 선택적으로 조절한다. 이 때, 딜레이 제어부(48)는 비터비 디코더(47)의 에러율이 특정레벨 이상이면 RSSI 레벨을 조사하고 RSSI가 특정레벨 이하이면 제2 및 제3 핑거(42,43)의 딜레이부(42a,43a)의 지연시간을 조절한다. 그리고 딜레이 제어부(48)는 데이터의 형태에 따라 선택적으로 탭 딜레이를 조절하는 에러율(Bit Error Rate)과 비교의 기준이 되는 기준 에러율이 가변되도록 한다. 따라서, 딜레이 제어부(48)는 비교적 큰 허용 에러율을 갖는 음성 데이터의 기준 에러율을 크게 하고, 중요한 데이터의 기준 에러율을 작게 조정한다.The first and second RSSI detectors 44 and 45 detect the strengths of the output signals of the second and third fingers input via the fourth and fifth nodes, and supply the RSSI level to the delay controller 48. . The Viterbi decoder 47 performs error correction on the signal from the combiner 46 and supplies the bit error rate to the delay controller 48. The delay control unit 48 controls the delay unit 42a of the second and third fingers 42 and 43 at the RSSI level from the first and second RSSI detection units 44 and 45 and the error rate from the Viterbi decoder 47. The delay time of 43a) is selectively adjusted. At this time, the delay control unit 48 checks the RSSI level when the error rate of the Viterbi decoder 47 is equal to or greater than a specific level, and the delay units 42a of the second and third fingers 42 and 43 when the RSSI is less than or equal to the specific level. Adjust the delay time of 43a). In addition, the delay control unit 48 allows the error rate (Bit Error Rate) to selectively adjust the tap delay and the reference error rate, which is a reference for comparison, to vary according to the type of data. Therefore, the delay control unit 48 increases the reference error rate of the voice data having a relatively large allowable error rate, and adjusts the reference error rate of the important data to be small.

도 4는 본 발명에 따른 비트에러율을 이용한 탭 딜레이 조절방법을 설명하는 흐름도로서 딜레이 제어부(48)에서 수행되어지며, 도 4의 흐름도를 도 3의 블럭도와 결부시켜 설명하기로 한다.4 is a flowchart illustrating a tap delay adjustment method using a bit error rate according to the present invention, which is performed by the delay controller 48. The flowchart of FIG. 4 will be described with reference to the block diagram of FIG.

딜레이 제어부(48)는 제1 및 제2 RSSI 검출부(44,45)로부터의 RSSI 레벨과 비터비 디코더(47)로부터의 에러율(Bit Error Rate ; BER)을 공급받는다. 딜레이 제어부(48)는 비터비 디코더(47)로부터의 에러율(Bit Error Rate ; 이하 "BER"이라 함)을 소정의 기준 에러율과 비교한다.(제 60 단계) 이 때, BER이 기준 에러율 보다 작은 경우, 제 60 단계를 반복 수행하여 이어서 공급되는 BER을 기준 에러율과 비교한다. 이와 달리 BER이 기준 에러율 보다 큰 경우, RSSI 검출부(44,45)로부터의 RSSI 레벨과 소정의 기준레벨과 비교한다.(제 61 단계) RSSI 레벨이 기준레벨 보다 작은 경우, 제 60 단계를 반복 수행한다. RSSI 레벨이 기준레벨 보다 큰 경우, 제2 및 제3 핑거(42,43)의 딜레이부(42a,43a)의 탭 딜레이를 조절하여 제 61 단계를 수행한다.(제 62단계)The delay control unit 48 receives the RSSI levels from the first and second RSSI detection units 44 and 45 and the bit error rate (BER) from the Viterbi decoder 47. The delay control unit 48 compares an error rate (hereinafter referred to as "BER") from the Viterbi decoder 47 with a predetermined reference error rate. (60 step) At this time, the BER is smaller than the reference error rate. In this case, step 60 is repeated to compare the BER supplied with the reference error rate. On the other hand, when the BER is larger than the reference error rate, the RSSI level from the RSSI detectors 44 and 45 is compared with the predetermined reference level. (Step 61) If the RSSI level is smaller than the reference level, the step 60 is repeated. do. If the RSSI level is greater than the reference level, the 61st step is performed by adjusting the tap delays of the delay parts 42a and 43a of the second and third fingers 42 and 43 (step 62).

기준 에러율은 써비스되어지는 데이터의 형태에 따라 적응적으로 가변되는 기준값으로 이러한 기준 에러율과 BER을 비교한 결과, BER이 기준 에러율 보다 작은 경우 써비스되는 데이터의 수신상태가 양호하므로 탭 딜레이를 조절할 필요가 없다. 이와 달리, BER이 기준 에러율 보다 큰 경우는 검출된 RSSI를 소정의 기준값과 비교하여 그 결과 RSSI가 기준값 보다 큰 탭 딜레이를 조절한다.The reference error rate is a reference value that is adaptively changed according to the type of data to be serviced. As a result of comparing this error rate with BER, when the BER is less than the reference error rate, the reception of the serviced data is good, so it is necessary to adjust the tap delay. none. In contrast, when the BER is larger than the reference error rate, the detected RSSI is compared with a predetermined reference value, and as a result, the tap delay in which the RSSI is larger than the reference value is adjusted.

이 때, 조절되는 탭 딜레이는 한 칩의 범위 안에서 조절되고, K번 샘플링한 신호에 대해서는 K개의 딜레이 조절점이 존재한다. 탭 딜레이 조절점은 각 핑거별로 독립적이며, 제1 핑거는 직접파를 검출하는 것으로 딜레이를 조절하지 않는다.At this time, the adjusted tap delay is adjusted within the range of one chip, and there are K delay control points for the signal sampled K times. The tap delay control point is independent of each finger, and the first finger detects a direct wave and does not adjust the delay.

도 5는 레이크 수신기에 디지털 데이터가 입력될 때, 각 핑거의 딜레이가 고정되는 경우(도 5(A))와 가변되는 경우(도 5(B))를 설명하기 위한 도면이다.FIG. 5 is a diagram for explaining the case where the delay of each finger is fixed (FIG. 5 (A)) and when the digital data is input to the rake receiver (FIG. 5 (B)).

도 5(A) 및 도 5(B)를 참조하면, 레이크 수신기(10)는 다중경로로부터 수신된 신호의 상관값을 구할 때 아날로그 값을 적분하지 못하므로 디지탈화하여 한 칩당 샘플링된 K개의 값으로 그 에너지를 검출한다. 이 경우, 딜레이가 고정된 경우에 비해 딜레이가 가변되는 경우에 페이딩 환경에 따라 칩이 지연되는 시간 만큼 레이크 수신기(10)의 딜레이를 동기시키는 것을 보여준다.5 (A) and 5 (B), the rake receiver 10 does not integrate an analog value when obtaining a correlation value of a signal received from a multipath, so that the rake receiver 10 is digitalized to K values sampled per chip. The energy is detected. In this case, it is shown that the delay of the rake receiver 10 is synchronized by the time that the chip is delayed according to the fading environment when the delay is variable compared to the case where the delay is fixed.

결과적으로, 본 발명에 따른 비트에러율을 이용한 탭 딜레이 조절방법 및 그를 이용한 탭 딜레이 조절장치는 BER과 RSSI를 검출하여 소정의 기준값과 비교함으로서 탭 딜레이를 조절한다.As a result, the tap delay adjustment method using the bit error rate and the tap delay adjustment device using the same adjust the tap delay by detecting the BER and the RSSI and comparing them with a predetermined reference value.

상술한 바와같이, 본 발명의 비트에러율을 이용한 탭 딜레이 조절방법 및 그를 이용한 탭 딜레이 조절장치는 페이딩 환경에서 디코딩 에러확률을 줄임과 아울러 페이딩 환경에 적응하도록 탭 딜레이를 조절하여 이동통신 단말기 및 기지국의 수신 성능을 향상시킬수 있다.As described above, the tap delay adjustment method using the bit error rate and the tap delay adjustment device using the same reduce the error probability of decoding in the fading environment and adjust the tap delay to adapt to the fading environment of the mobile communication terminal and the base station. Receive performance can be improved.

이상 설명한 내용을 통해 당업자 라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

도 1은 통상적인 이동통신 시스템에 적용되는 수신기의 블럭도.1 is a block diagram of a receiver applied to a conventional mobile communication system.

도 2는 제1도중 레이크 수신기의 상세 블럭도.FIG. 2 is a detailed block diagram of a rake receiver during a first trip; FIG.

도 3은 본 발명의 실시예에 따른 비트에러율을 이용한 탭 딜레이 조절장치의 상세 블록도.3 is a detailed block diagram of a tap delay adjustment apparatus using a bit error rate according to an embodiment of the present invention.

도 4는 도 3에 도시된 딜레이 제어부의 탭 딜레이 조절에 대한 동작제어 흐름도.FIG. 4 is a flowchart illustrating operation of tap delay adjustment of the delay controller of FIG. 3. FIG.

도 5는 종래의 탭 딜레이 고정방식과 본 발명의 탭 딜레이 조절방식을 비교하여 나타낸 도면.5 is a view showing a comparison between the conventional tap delay fixed method and the tap delay adjustment method of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

2 : 중간주파수 처리부 4 : 로패스 필터2: intermediate frequency processing unit 4: low pass filter

6 : 아날로그/디지탈 변환기 8,44,45 : 수신신호기 검출부6: Analog-to-digital converter 8,44,45: Receiving signal detector

10 : 레이크 수신기 21 내지 2n : 딜레이부10: Rake receiver 21 to 2n: delay unit

31 내지 3n+1 : 승산기 40,46 : 결합기31 to 3n + 1: Multiplier 40,46: Combiner

41,42,43 : 핑거 47 : 비터비 디코더41,42,43: finger 47: Viterbi decoder

48 : 딜레이 제어부48: delay control unit

Claims (4)

레이크 수신기에 있어서,For a rake receiver, 각각의 지연시간을 갖는 신호가 공급되어 조합되는 결합수단과,Combining means for supplying and combining signals having respective delay times; 상기 지연시간을 갖는 신호의 신호세기를 검출하는 신호세기 검출수단과,Signal strength detecting means for detecting signal strength of the signal having the delay time; 상기 결합수단에 직렬접속되어 상기 결합수단으로부터의 신호에서 비트 에러율을 검출하는 에러정정수단과,Error correcting means connected in series with said combining means for detecting a bit error rate in a signal from said combining means; 상기 신호세기 검출수단과 상기 에러정정수단에 공통접속되어 상기 비트 에러율과 상기 신호세기의 값에 따라 상기 지연시간을 선택적으로 가변하는 제어수단을 구비한 것을 특징으로 하는 비트에러율을 이용한 탭 딜레이 조절장치.And a control means connected to the signal strength detecting means and the error correcting means and selectively varying the delay time according to the bit error rate and the value of the signal strength. . 제 1 항에 있어서,The method of claim 1, 상기 제어수단은 상기 비트 에러율을 소정의 제1 기준값과 비교하여 상기 비트 에러율이 상기 소정의 제1 기준값보다 큰 값을 갖는 조건에 상기 신호세기와 소정의 제2 기준값을 비교하여,The control means compares the signal strength with a predetermined second reference value under a condition that the bit error rate is greater than the predetermined first reference value by comparing the bit error rate with a predetermined first reference value. 상기 신호세기가 상기 제2 기준값 보다 큰 경우 상기 지연시간을 선택적으로 가변하는 것을 특징으로 하는 비트에러율을 이용한 탭 딜레이 조절장치.And wherein the delay time is selectively varied when the signal strength is greater than the second reference value. 레이크 수신기에 있어서,For a rake receiver, 지연시간을 갖는 신호를 입력하는 과정과,Inputting a signal having a delay time; 상기 지연시간으로부터 비트에러율과 신호세기를 검출하는 과정과,Detecting a bit error rate and a signal strength from the delay time; 상기 비트에러율을 소정의 제1 기준값과 그리고 상기 신호세기를 소정의 제2 기준값과 비교하여 그 비교 결과에 따라 상기 지연시간을 선택적으로 가변하는 조절과정을 포함하는 것을 특징으로 하는 비트에러율을 이용한 탭 딜레이 조절방법.And adjusting the delay time selectively by comparing the bit error rate with a predetermined first reference value and the signal strength with a predetermined second reference value. How to adjust the delay. 제 3 항에 있어서,The method of claim 3, wherein 상기 비트에러율이 상기 제1 기준값 보다 크고,The bit error rate is greater than the first reference value, 상기 신호세기가 상기 제2 기준값 보다 적을 때 상기 지연시간을 조절하는 것을 특징으로 하는 비트에러율을 이용한 탭 딜레이 조절방법.And adjusting the delay time when the signal strength is less than the second reference value.
KR1019970045325A 1997-08-30 1997-08-30 Tap delay adjustment method using bit error rate and tap delay adjustment device using it KR100477597B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970045325A KR100477597B1 (en) 1997-08-30 1997-08-30 Tap delay adjustment method using bit error rate and tap delay adjustment device using it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970045325A KR100477597B1 (en) 1997-08-30 1997-08-30 Tap delay adjustment method using bit error rate and tap delay adjustment device using it

Publications (2)

Publication Number Publication Date
KR19990021751A KR19990021751A (en) 1999-03-25
KR100477597B1 true KR100477597B1 (en) 2005-07-18

Family

ID=37303577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970045325A KR100477597B1 (en) 1997-08-30 1997-08-30 Tap delay adjustment method using bit error rate and tap delay adjustment device using it

Country Status (1)

Country Link
KR (1) KR100477597B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07250004A (en) * 1994-03-09 1995-09-26 Nippondenso Co Ltd Received signal amplifying device
KR970068239A (en) * 1996-03-05 1997-10-13 정장호 Space diversity receiver
KR19980050657A (en) * 1996-12-21 1998-09-15 구자홍 Rake receiver of mobile communication system and adjusting method of tap delay

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07250004A (en) * 1994-03-09 1995-09-26 Nippondenso Co Ltd Received signal amplifying device
KR970068239A (en) * 1996-03-05 1997-10-13 정장호 Space diversity receiver
KR19980050657A (en) * 1996-12-21 1998-09-15 구자홍 Rake receiver of mobile communication system and adjusting method of tap delay

Also Published As

Publication number Publication date
KR19990021751A (en) 1999-03-25

Similar Documents

Publication Publication Date Title
AU756272B2 (en) Cellular system, mobile portable apparatus, base station apparatus, optimum path detecting method, and apparatus thereof
US6408039B1 (en) Radio communication apparatus employing a rake receiver
AU2003297343B2 (en) Transmission diversity systems
US6549525B2 (en) High data rate CDMA wireless communication system
JP3967472B2 (en) CDMA receiver
US20030236107A1 (en) Calibration system for array antenna receiving apparatus
EP1214809B1 (en) Method and system for measuring and adjusting the quality of an orthogonal transmit diversity signal
JPWO2005083897A1 (en) CDMA receiver and method
JPH10190527A (en) Pn code generating circuit and terminal equipment of radio system
JPH10209919A (en) Equipment, method for reception and terminal equipment for portable telephone system
JPH10200508A (en) Terminal equipment for radio system and search method
US7095811B1 (en) Apparatus and method for secondary synchronization channel detection in a 3GPP WCDMA receiver
US6741665B2 (en) Method and apparatus providing an amplitude independent automatic frequency control circuit
JPH10200444A (en) Reception equipment, reception method and terminal equipment for radio system
US6075811A (en) Receiving apparatus, receiving method, and terminal unit for use with radio system
KR100477597B1 (en) Tap delay adjustment method using bit error rate and tap delay adjustment device using it
US5983105A (en) Method and receiver implemented on the rake principle
WO1998059417A1 (en) Gain control
KR100240103B1 (en) Rake receiver of mobile communication system and method of controlling tab delay
JPH10190564A (en) Terminal equipment of portable telephone system and receiving method
JP3277412B2 (en) Reception method and apparatus for spread spectrum communication
JPH10190525A (en) Receiving device, receiving method and terminal equipment of radio system
JP3309840B2 (en) Receiver circuit
KR19990023704A (en) Digital receiver
JP2003509946A (en) Spread spectrum transmission system with reduced intersymbol interference

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee