KR100477564B1 - track and hold circuit of the A/D converter built in display output system - Google Patents

track and hold circuit of the A/D converter built in display output system Download PDF

Info

Publication number
KR100477564B1
KR100477564B1 KR10-2002-0048831A KR20020048831A KR100477564B1 KR 100477564 B1 KR100477564 B1 KR 100477564B1 KR 20020048831 A KR20020048831 A KR 20020048831A KR 100477564 B1 KR100477564 B1 KR 100477564B1
Authority
KR
South Korea
Prior art keywords
switch
sampling switch
sampling
dummy
signal
Prior art date
Application number
KR10-2002-0048831A
Other languages
Korean (ko)
Other versions
KR20040016587A (en
Inventor
송민규
황상훈
김상규
Original Assignee
이디텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이디텍 주식회사 filed Critical 이디텍 주식회사
Priority to KR10-2002-0048831A priority Critical patent/KR100477564B1/en
Publication of KR20040016587A publication Critical patent/KR20040016587A/en
Application granted granted Critical
Publication of KR100477564B1 publication Critical patent/KR100477564B1/en

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02Sample-and-hold arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/124Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245Details of sampling arrangements or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 영상출력장치로부터 출력된 아날로그의 영상출력신호를 샘플 및 홀드 스위칭하는 샘플링 스위치와, 상기 샘플링 스위치와 동일한 타입의 펄스신호에 동기되어 샘플링 스위치에서 발생된 미세한 기생 커패시턴스와 누설전류를 내부 MOS작용에 의해 홀딩하여 이들의 영향을 최소화하는 제1모스 더미스위치와, 상기 제1모스 더미스위치와는 반대펄스신호에 동기되어 샘플링 스위치의 미세한 기생 커패시턴스와 누설전류를 상기 제1모드 더미스위치와 상보작용으로 제거하는 제2모스 더미스위치와, 상기 샘플링 스위치가 턴온되는 동안 충전되었다가 이 샘플링 스위치의 턴오프시 방전하는 충전 캐패시터와, 상기 샘플링스위치 및 충전캐패시터의 출력전압을 신호정형 및 증폭하여 출력하는 소오스플로워 증폭기를 포함하는 영상출력시스템에 내장되는 에이디변환기의 트랙앤 홀드회로장치를 제공한다.The present invention provides a sampling switch for sampling and holding switching an analog image output signal output from an image output device, and an internal MOS for minute parasitic capacitance and leakage current generated in a sampling switch in synchronization with a pulse signal of the same type as the sampling switch. And a first parasitic capacitance and a leakage current of the sampling switch complementary to the first mode dummy switch in synchronization with a pulse signal opposite to the first Morse dummy switch and the first Morse dummy switch. Signal shaping and amplifying a second MOS dummy switch that is removed by operation, a charging capacitor that is charged while the sampling switch is turned on and discharges when the sampling switch is turned off, and an output voltage of the sampling switch and the charging capacitor. To an image output system including a source follower amplifier Chapter track of eyidi converters and provides a hold circuit device.

상기와 같은 본 발명은 A/D 컨버터의 트랙앤 홀드회로에서 샘플링스위치의 다음단에 더불 더미스위치를 연결시켜 구성하므로써, 낮은 공정전압하에서의 심각한 누설전류의 영향을 줄일 수 있어 그에 따라 트랙앤 홀드회로의 동작안정성도 향상시킬 수 있음은 물론 더불 더미스위치의 기능에 의해 높은 동작속도로 트랙앤 홀드신호를 생성해 내므로 그에 따라 트랙앤 홀드회로의 응답스위칭특성도 상당히 향상시킨다.The present invention as described above is configured by connecting the dummy switch to the next stage of the sampling switch in the track and hold circuit of the A / D converter, thereby reducing the influence of serious leakage current under low process voltage, and thus the track and hold circuit. In addition, the operation and stability of the circuit can be improved, as well as the track and hold signal generated by the function of the dummy switch at a high operating speed, thereby significantly improving the response switching characteristics of the track and hold circuit.

Description

영상출력시스템에 내장되는 에이디변환기의 트랙앤 홀드회로장치{track and hold circuit of the A/D converter built in display output system}Track and hold circuit of the A / D converter built in video output system

본 발명은 영상출력시스템에 내장되는 에이디변환기의 트랙앤 홀드회로장치에 관한 것으로, 특히 아날로그 표시신호를 디지털 표시신호로 변환하는 A/D 컨버터의 트랙앤 홀드회로에서 샘플링스위치의 다음단에 더불 더미스위치를 연결구성시키는 영상출력시스템에 내장되는 에이디변환기의 트랙앤 홀드회로장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a track and hold circuit device of an A / D converter embedded in an image output system. In particular, the present invention relates to a track and hold circuit of an A / D converter for converting an analog display signal into a digital display signal. The present invention relates to a track and hold circuit device of an AD converter embedded in an image output system for connecting and configuring a switch.

일반적으로 과학문명이 발전함에 따라 사람들의 편리를 도모하기 위한 다수의 전기 혹은 전자장치들이 개발되어 사용되고 있는데, 예를 들어 LCD모니터나 컴퓨터 및 영상표시장치 등 다양한 장치들이 현재 개발되어 사용되고 있다.In general, as the scientific civilization develops, a number of electric or electronic devices have been developed and used for the convenience of people. For example, various devices such as LCD monitors, computers, and image display devices have been developed and used.

그런데, 이와같은 전기 혹은 전자장치들은 그 본래의 기능을 실현시키기위해 다수의 전자회로가 내장되어 있는데, 이러한 전자회로를 그 용도별로 작동시키기위하여 보통 다수의 스위치들이 사용되고 있다. 예를들어, 상기 영상표시장치의 전원공급단에 구비되어 공급전력을 스위칭제어하는 파워 스위칭 트랜지스터나 혹은 상기 LCD 모니터의 영상출력단에 구비되어 디지털 영상출력신호를 LCD패널상에 표시되도록 일정전압을 걸어주는 전류스위치(CURRENT SWITCH) 혹은 영상출력시스템 예컨대, PC와 같은 장치로부터 케이블을 통해 입력되는 아날로그 표시신호를 디지털신호로 변환시켜주는 A/D 컨버터 등 다수의 구동장치가 현재 개발되어 사용되고 있다. 여기서, 상기 A/D 컨버터는 CMOS 아날로그/ 혼성모드 집적회로로 설계하는 것이 가장 통상적인데, 이때 이러한 A/D 컨버터의 입력주파수가 증가함에 따라 발생되는 어퍼쳐 에러(aperture error)를 줄이기 위해 일반적으로 트랙앤(track_and) 홀드(hold) 회로( 이하 T&H회로라 함)를 설치한다.However, such electric or electronic devices have a plurality of electronic circuits built in to realize their original functions, and a plurality of switches are usually used to operate such electronic circuits for each purpose. For example, a power switching transistor provided at a power supply terminal of the video display device or a power switching transistor for switching control of supply power, or provided at a video output terminal of the LCD monitor to apply a predetermined voltage to display a digital video output signal on an LCD panel. A large number of driving devices, such as an A / D converter for converting an analog display signal input through a cable from a current switch (CURRENT SWITCH) or an image output system such as a PC into a digital signal, are currently developed and used. In this case, the A / D converter is most commonly designed as a CMOS analog / mixed mode integrated circuit. In this case, the A / D converter is generally designed to reduce the aperture error generated as the input frequency of the A / D converter increases. A track_and hold circuit (hereinafter referred to as a T & H circuit) is provided.

그러면, 상기와 같은 영상출력시스템에 내장되는 A/D 컨버터의 종래 T&H회로를 도 1을 참고로 살펴보면, 예컨대, 컴퓨터의 본체와 같은 영상출력부(70)로부터 출력된 아날로그의 영상출력신호를 샘플 및 홀드 스위칭하는 샘플링 스위치(71)와, 상기 샘플링 스위치(71)에 발생되는 미세한 기생 커패시턴스(parasistic capacitance)와 누설전류(leakage current)를 내부 MOS작용에 의해 홀딩하여 이들의 영향을 최소화하는 모스 더미스위치(72)와, 상기 샘플링 스위치(71)가 턴온되는 동안 충전되었다가 이 샘플링 스위치(71)의 턴오프시 방전하는 충전 캐패시터(73)와, 상기 샘플링 스위치(71)의 출력전압과 충전캐패시터(73)의 방전전압을 신호정형 및 증폭하여 출력하는 소오스플로워 증폭기(74)로 이루어진다.Then, referring to Figure 1 of the conventional T & H circuit of the A / D converter built in the image output system as described above, for example, the analog image output signal output from the image output unit 70, such as the main body of the computer sample And a MOS dummy for holding the sampling switch 71 for performing switching, and minimizing parasitic capacitance and leakage current generated in the sampling switch 71 by internal MOS action to minimize their effects. A switch 72, a charging capacitor 73 that is charged while the sampling switch 71 is turned on and discharges when the sampling switch 71 is turned off, and an output voltage and a charging capacitor of the sampling switch 71; And a source follower 74 for signal shaping and amplifying the discharge voltage of 73.

그리고, 상기 샘플링 스위치(71)와 모스 더미스위치(72)에 클럭신호를 공급하는 클럭발생기(75)가 상기 샘플링 스위치(71)와 모스 더미스위치(72)에 각각 연결되어 있는데, 이때, 상기 클럭발생기(75)는 샘플링스위치(71)와 모드 더미스위치(72)의 클럭타입을 반대로 공급시킨다.In addition, a clock generator 75 for supplying a clock signal to the sampling switch 71 and the MOS dummy switch 72 is connected to the sampling switch 71 and the MOS dummy switch 72, respectively. The generator 75 supplies the clock type of the sampling switch 71 and the mode dummy switch 72 in reverse.

여기서, 상기 샘플링 스위치(71)는 MOSFET[MOSFET (metal-oxide semiconductor field-effect transistor); 모스 전계 효과 트랜지스터]를 사용하며, 이 MOSFET은 MOS 기술로 만들어진 단일 트랜지스터로서, 전도 채널이 산화물 층에 의해 게이트 단자로부터 절연되어 있다. 그러므로, MOSFET은 게이트에 역전압이 가해지더라도 전도하지 않는다. MOSFET은 바이폴라 트랜지스터보다 적은 전력으로 작동할 수 있으며, 전기 신호의 증폭에 널리 사용된다. Here, the sampling switch 71 includes a MOSFET (metal-oxide semiconductor field-effect transistor); MOS field effect transistor, which is a single transistor made of MOS technology, in which the conducting channel is insulated from the gate terminal by an oxide layer. Therefore, the MOSFET does not conduct even if a reverse voltage is applied to the gate. MOSFETs can operate with less power than bipolar transistors and are widely used to amplify electrical signals.

또한, 상기 모스 더미스위치(72)는 n_MOS Dummy Switch를 사용하는데, 이 모스 더미스위치(72)의 소오스단과 드레인단은 쓰루(Through)노드(76)로 연결된다.In addition, the MOS dummy switch 72 uses an n_MOS dummy switch, and a source terminal and a drain terminal of the MOS dummy switch 72 are connected to a through node 76.

한편, 상기와 같은 종래 T&H회로의 동작을 살펴보면, 먼저 영상출력장치 예컨대, PC(70)로부터 케이블(77)을 통해 A/D 컨버터의 T&H회로(78)의 샘플링 스위치(71)로 아날로그 영상출력신호를 출력하게 될 경우 상기 샘플링 스위치(71)는 클럭발생기(75)로부터 공급되는 하이신호동안에 턴온되어 상기 PC(70)의 신호를 선형적으로 읽어들여 도 2의 "A"에 도시된 바와같은 트랙(Track)형태로 처리한다. 여기서, 상기 샘플링 스위치(71)가 턴온되는 동안 트랙되어 출력되는 출력신호는 오프되어 있는 모스 더미스위치(72)의 쓰루노드(76)를 경유하여 소오스플로워 증폭기(74)로 출력된다. 그러면 상기 소오스플로워 증폭기(74)는 샘플링 스위치(71)로부터 트랙형태로 입력되는 PC(70)의 출력신호를 신호정형 및 게인 "1"로 증폭하여 다음단의 비교회로부(도시안됨)로 출력시킨다.On the other hand, referring to the operation of the conventional T & H circuit as described above, first, an analog image output from the image output device, for example, from the PC 70 to the sampling switch 71 of the T & H circuit 78 of the A / D converter via the cable 77. When outputting a signal, the sampling switch 71 is turned on during the high signal supplied from the clock generator 75 to linearly read the signal of the PC 70 as shown in "A" of FIG. Process in the form of track. Here, the output signal tracked and output while the sampling switch 71 is turned on is output to the source follower 74 via the through node 76 of the MOS dummy switch 72 which is turned off. Then, the source follower 74 amplifies the output signal of the PC 70, which is input from the sampling switch 71 in a track form, into a signal shaping and a gain "1", and outputs the signal to a comparison circuit section (not shown) in the next stage. .

이때, 상기 샘플링 스위치(71)가 턴온되는 동안에는 이 샘플링 스위치(71)의 출력전압이 충전 캐패시터(73)에 충전된다.At this time, while the sampling switch 71 is turned on, the output voltage of the sampling switch 71 is charged in the charging capacitor 73.

여기서, 만약 상기 클럭발생기(75)가 샘플링 스위치(71)에 로우클럭신호를 공급하고 모스 더미스위치(72)에 하이신호를 공급하면 샘플링 스위치(71)는 턴오프되고 모스 더미스위치(72)는 턴온되게 되는데, 이때, 상기 과정중에는 샘플링 스위치(71)가 PC(70)의 출력신호를 트랙형태로 읽지 않고 차단되고, 반면에 충전 캐패시터(73)에 충전되어 있던 전압이 일정한 전위로 방전되어 소오스플로워 증폭기(74)로 출력된다. 그러면 상기 소오스플로워 증폭기(74)는 충전 캐패시터(73)로부터 일정전위형태로 입력되는 방전신호를 신호정형 및 게인 "1"로 증폭하여 도 2의 "B"에 도시된 바와같은 홀드(Hold)형태로 하여 다음단의 비교회로부(도시안됨)로 출력시킨다.Here, if the clock generator 75 supplies a low clock signal to the sampling switch 71 and a high signal to the MOS dummy switch 72, the sampling switch 71 is turned off and the MOS dummy switch 72 is In this process, the sampling switch 71 is cut off without reading the output signal of the PC 70 in the form of a track, while the voltage that is charged in the charging capacitor 73 is discharged to a constant electric potential so that the source is turned on. It is output to the follower amplifier 74. Then, the source follower 74 amplifies the discharge signal input from the charging capacitor 73 in the form of a constant potential with a signal shaping and a gain "1" to hold the shape as shown in "B" of FIG. To the next comparison circuit section (not shown).

따라서, 상기와 같이 PC(70)의 아날로그 영상출력신호가 상기 A/D 컨버터의 T&H회로(78)를 경유하면 도 2에 도시된 바와같이 전체적으로 바이너리코드와 유사한 트랙(Track)과 홀드(hold)형태의 값으로 출력되어 A/D 컨버젼이 가능하게 된다.Accordingly, when the analog image output signal of the PC 70 passes through the T & H circuit 78 of the A / D converter, as shown in FIG. 2, a track and a hold similar to the binary code as a whole are shown. The value is output in the form of A / D conversion.

그런데, 상기 과정중에 만약, MOSFET로 구성된 상기 샘플링 스위치(71)가 턴오프되게 될 경우 T&H회로(78)의 충전 캐패시터(73)에 영향을 줄 수 있는 모스 스위치의 특성상 미세한 전자(Electron)형태의 누설전류와 기생 캐패시턴스가 발생되어 인접연결되어 있는 모스 더미스위치(72)의 쓰루노드(76)측으로 이동하게 되는데, 이때, 상기 모스 더미스위치(72)는 턴온되어 있으므로 이 모스 더미스위치(72)가 상기 샘플링 스위치(71)로부터 이동되는 누설전류와 기생캐패시턴스를 자신의 채널로 끌어 쌓아 이 불필요한 신호들이 충전 캐패시터(73)로 유입되는 것을 방지한다.However, in the process, if the sampling switch 71 composed of the MOSFET is turned off, due to the characteristics of the MOS switch that can affect the charging capacitor 73 of the T & H circuit 78 of the fine electron (Electron) form The leakage current and parasitic capacitance are generated to move to the through node 76 side of the Morse dummy switch 72 which is adjacently connected. At this time, since the Morse dummy switch 72 is turned on, the Morse dummy switch 72 is The leakage current and parasitic capacitance moved from the sampling switch 71 are attracted and accumulated in its channel to prevent these unnecessary signals from flowing into the charging capacitor 73.

그리고, 상기 T&H회로는 상기와 같은 과정을 반복하므로 통상의 A/D 컨버젼을 원활히 수행되게한다.In addition, the T & H circuit repeats the above process so that normal A / D conversion can be performed smoothly.

그러나, 상기와 같은 종래 A/D 컨버터의 T&H회로는 MOSFET로 구성된 상기 샘플링 스위치(71)가 턴오프되게 될 경우 발생되는 미세한 전자형태의 누설전류와 기생캐패시턴스가 충전캐패시터로 유입되는 것을 방지하기위해 모스 더미스위치가 이들을 자신의 채널로 끌어 쌓아두게되는데, 이때 상기 모스 더미스위치는 NMOS타입이므로 전자가 주구성요소이기 때문에 상기 과정이 반복될 경우 모스 더미스위치의 본래의 기능을 할 수 없게되어 누설전류와 기생 캐패시턴스가 충전 캐패시터에 영향을 주는 것을 방지하지 못하므로 그에 따라 T&H회로의 안정성을 저하시키는 문제점이 발생되었다.However, in the T & H circuit of the conventional A / D converter, the microelectronic leakage current and parasitic capacitance generated when the sampling switch 71 composed of MOSFETs are turned off are prevented from flowing into the charging capacitor. The MOS dummy switch stacks them in its own channel. Since the MOS dummy switch is an NMOS type electron, since the electron is a main component, when the above process is repeated, the MOS dummy switch cannot function as the original function of the MOS dummy switch and thus leak current. Since the parasitic capacitance is not prevented from affecting the charging capacitor, there is a problem of lowering the stability of the T & H circuit.

또한, 상기와 같은 종래 A/D 컨버터의 T&H회로는 샘플링 스위치에 단 하나의 nMOS 더미스위치가 사용되기 때문에 낮은 공정전압을 사용하기 어려웠으며, 또한, 기생 캐패시턴스와 누설전류의 영향이 심각히 증가하였으며, 도 2의 "C"와 같이 Fast transition time에 따른 입력신호와 같은 출력신호의 reference top and bottom을 홀딩하기가 매우 어렵다는 문제점도 발생되었다.In addition, in the T & H circuit of the conventional A / D converter, it is difficult to use a low process voltage because only one nMOS dummy switch is used for the sampling switch, and the effects of parasitic capacitance and leakage current are greatly increased. As shown in FIG. 2, it is also difficult to hold a reference top and bottom of an output signal such as an input signal according to a fast transition time.

이에 본 발명은 상기와 같은 종래 제반 문제점을 해결하기 위해 발명된 것으로, 낮은 공정전압하에서의 심각한 누설전류의 영향을 줄일 수 있어 그에 따라 트랙앤 홀드회로의 동작안정성도 향상시킬 수 있는 영상출력시스템에 내장되는 에이디변환기의 트랙앤 홀드회로장치를 제공함에 그 목적이 있다.Accordingly, the present invention has been invented to solve the above-mentioned conventional problems, and it is possible to reduce the influence of serious leakage current under a low process voltage, and is therefore incorporated in an image output system that can improve the operation stability of the track and hold circuit. It is an object of the present invention to provide a track and hold circuit device of an AD converter.

본 발명의 다른 목적은 더불 더미스위치의 기능에 의해 높은 동작속도로 트랙앤 홀드신호를 생성해 내므로 그에 따라 트랙앤 홀드회로의 응답스위칭특성도 상당히 향상되는 영상출력시스템에 내장되는 에이디변환기의 트랙앤 홀드회로장치를 제공하는데 있다.Another object of the present invention is to generate a track and hold signal at a high operating speed by the function of a dummy switch, so that the response switching characteristics of the track and hold circuit are also significantly improved. To provide a hold and hold circuit device.

상기와 같은 목적을 달성하기 위한 본 발명은 영상출력장치로부터 출력된 아날로그신호를 디지털신호로 변환하는 A/D컨버터의 T&H회로에 있어서, 상기 영상출력장치로부터 출력된 아날로그의 영상출력신호를 샘플 및 홀드 스위칭하는 샘플링 스위치와, 상기 샘플링 스위치와 동일한 타입의 펄스신호에 동기되어 샘플링 스위치에서 발생된 미세한 기생 커패시턴스와 누설전류를 내부 MOS작용에 의해 홀딩처리하는 pMOS 더미스위치와, 상기 샘플링 스위치 및 pMOS 더미스위치와는 반대가 되는 펄스신호에 동기되어 샘플링 스위치에서 발생된 미세한 기생 커패시턴스와 누설전류를 상기 pMOS 더미스위치와 상보작용으로 제거하는 nMOS 더미스위치와, 상기 샘플링 스위치와 pMOS 더미스위치및 nMOS 더미스위치로 PLL방식으로 생성한 시스템클럭펄스신호를 제공하는 PLL클럭발생부와, 상기 샘플링 스위치가 턴온되는 동안 충전되었다가 이 샘플링 스위치의 턴오프시 방전하는 충전 캐패시터와, 상기 샘플링 스위치의 출력전압과 충전캐패시터의 방전전압을 신호정형 및 증폭하여 출력하는 소오스플로워 증폭기를 포함하는 영상출력시스템에 내장되는 에이디변환기의 트랙앤 홀드회로장치를 제공한다.In order to achieve the above object, the present invention provides a T & H circuit of an A / D converter for converting an analog signal output from an image output apparatus into a digital signal, wherein the analog image output signal output from the image output apparatus is sampled and A sampling switch for holding switching, a pMOS dummy switch for holding a small parasitic capacitance and a leakage current generated by the sampling switch in synchronization with a pulse signal of the same type as the sampling switch by an internal MOS action, the sampling switch and the pMOS dummy An nMOS dummy switch, which complements the fine parasitic capacitance and leakage current generated by the sampling switch in synchronism with the pMOS dummy switch in synchronization with the pulse signal opposite to the switch, the sampling switch, the pMOS dummy switch, and the nMOS dummy switch. Providing system clock pulse signal generated by PLL method A PLL clock generator, a charging capacitor which is charged while the sampling switch is turned on and discharges when the sampling switch is turned off, and a source for shaping and amplifying the output voltage of the sampling switch and the discharge voltage of the charging capacitor. The present invention provides a track and hold circuit device for an AD converter embedded in an image output system including a follower amplifier.

이하, 본 발명을 첨부된 예시도면에 의거 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 T&H장치는 도 3에 도시된 바와같이 영상출력장치 예컨대, 컴퓨터의 본체와 같은 영상출력장치(1)로부터 출력된 아날로그의 영상출력신호를 샘플 및 홀드 스위칭하는 샘플링 스위치(2)와, 상기 샘플링 스위치(2)와 동일한 타입의 펄스신호에 동기되어 샘플링 스위치(2)에서 발생된 미세한 기생 커패시턴스와 누설전류를 내부 MOS작용에 의해 홀딩하여 이들의 영향을 최소화하는 제1모스 더미스위치(3)와, 상기 샘플링 스위치(2) 및 제1모스 더미스위치(3)와는 반대가 되는 펄스신호에 동기되어 샘플링 스위치(2)에서 발생된 미세한 기생 커패시턴스와 누설전류를 상기 제1모스 더미스위치(3)와 상보작용으로 제거하는 제2모스 더미스위치(4)와, 상기 샘플링 스위치(2)와 제1모스 더미스위치(3) 및 제2모스 더미스위치(4)로 PLL를 구동하여 시스템클럭펄스신호를 제공하는 PLL클럭발생부(5)와, 상기 샘플링 스위치(2)가 턴온되는 동안 충전되었다가 이 샘플링 스위치(2)의 턴오프시 방전하는 충전 캐패시터(6)와, 상기 샘플링 스위치(2)의 출력전압과 충전 캐패시터(6)의 방전전압을 신호정형 및 증폭하여 출력하는 소오스플로워 증폭기(7)로 이루어진다.As shown in FIG. 3, the T & H apparatus of the present invention includes a sampling switch 2 for sampling and holding switching an analog image output signal output from an image output device 1, such as a main body of a computer, as shown in FIG. The first MOS dummy switch 3 which minimizes the influence of the micro parasitic capacitance and leakage current generated by the sampling switch 2 in synchronization with the pulse signal of the same type as the sampling switch 2 by minimizing their effects. And the first parasitic capacitance and leakage current generated by the sampling switch 2 in synchronization with the pulse signal opposite to the sampling switch 2 and the first MOS dummy switch 3. And a second MOS dummy switch 4 to be removed by complementary action, and the sampling switch 2, the first MOS dummy switch 3 and the second MOS dummy switch 4 to drive the PLL. A PLL clock generator (5) for providing a charge capacitor (6) which is charged while the sampling switch (2) is turned on and then discharged when the sampling switch (2) is turned off, and the sampling switch (2) And a source follower 7 for shaping and amplifying the output voltage and the discharge voltage of the charging capacitor 6.

여기서, 상기 샘플링 스위치(2)는 MOSFET로 구성된다. 또한, 상기 제1모스 더미스위치(3)는 pMOS 스위치를 사용한다. 그리고, 상기 제2모스 더미스위치(4)는 nMOS 스위치를 사용한다.Here, the sampling switch 2 is composed of a MOSFET. In addition, the first MOS dummy switch 3 uses a pMOS switch. In addition, the second MOS dummy switch 4 uses an nMOS switch.

한편, 상기와 같은 A/D 컨버터(8)에 내장된 T&H 회로(9)의 소오스플로워 증폭기(7)의 후단에는 정확한 바이너리코드를 검출하기 위한 비교부(10)가 구비되어 있고, 상기 A/D 컨버터(8)의 후단에는 이 A/D 컨버터(8)에 의해 디지털신호로 변환된 영상출력장치(1)의 영상출력신호를 비디오신호처리 예컨대, 에러정정하고 신호를 복원하는 스케일러(11)와, 상기 영상구동장치부(12)의 스케일러(11)로부터 출력된 디지털 영상출력신호를 디스플레이(13)상에 표시되도록 일정전압을 걸어주는 전류스위치(14)가 연결된다.On the other hand, a comparator 10 for detecting an accurate binary code is provided at the rear end of the source follower 7 of the T & H circuit 9 embedded in the A / D converter 8 as described above. At the rear end of the D converter 8, a scaler 11 for converting the video output signal of the video output device 1 converted into a digital signal by the A / D converter 8 into video signal processing, for example, error correction and restoring the signal. And a current switch 14 for applying a predetermined voltage to display the digital image output signal output from the scaler 11 of the image driving unit 12 on the display 13.

다음에는 상기와 같은 본 발명장치의 작용, 효과를 설명한다.Next, the operation and effects of the apparatus of the present invention as described above will be described.

본 발명장치는 영상출력장치 예컨대, PC(1)로 작업을 한 다음 이 작업한 데이터를 디스플레이(13)상에 표시시키기를 원할 경우 연결된 케이블(15)을 통해 A/D 컨버터의 T&H 회로(9)의 샘플링 스위치(2)로 그 아날로그 영상출력신호를 출력하게된다. 그러면, 상기 샘플링 스위치(2)는 도 4에 도시된 바와같이 PLL클럭발생부(5)로부터 공급되는 하이신호동안에 턴온되어 상기 PC(1)의 신호를 선형적으로 읽어들여 도 7의 "A"에 도시된 바와같은 트랙(Track)형태로 처리한다.The apparatus of the present invention uses a T & H circuit (9) of an A / D converter via a connected cable (15) when working with an image output device (e.g., PC) 1 and then wants to display this work data on a display (13). The analog video output signal is outputted to the sampling switch 2). Then, the sampling switch 2 is turned on during the high signal supplied from the PLL clock generator 5 as shown in FIG. 4 to linearly read the signal of the PC 1 to " A " Process in the form of a track as shown.

이때, 상기 PLL클럭발생부(5)는 제1모스 더미스위치(3)로는 상기 샘플링 스위치(2)와 동일한 타입의 펄스신호를 공급하고, 반면에, 상기 제2모스 더미스위치(4)로는 상기 샘플링 스위치(2)와 제1모스 더미스위치(3)와는 반대 타입의 펄스신호를 공급한다.In this case, the PLL clock generator 5 supplies a pulse signal of the same type as that of the sampling switch 2 to the first MOS dummy switch 3, whereas the PLL clock generator 5 supplies the pulse signal to the second MOS dummy switch 4. The pulse signal of the opposite type is supplied to the sampling switch 2 and the first MOS dummy switch 3.

그러면, 상기 샘플링 스위치(2)와 제1모스 더미스위치(3)가 턴온되는 동안 트랙되어 출력되는 출력신호는 제1모스 더미스위치(3)의 쓰루노드(16)와 현재 오프되어 있는 제2모스 더미스위치(4)의 쓰루노드(17)를 경유하여 소오스플로워 증폭기(7)로 출력된다. 그러면 상기 소오스플로워 증폭기(7)는 샘플링 스위치(2)로부터 트랙형태로 입력되는 PC(1)의 출력신호를 신호정형 및 게인 "1"로 증폭하여 다음단의 비교부(10)로 출력시킨다.Then, the output signal tracked and output while the sampling switch 2 and the first Morse dummy switch 3 are turned on is the second Morse currently off with the through node 16 of the first Morse dummy switch 3. It is output to the source follower amplifier 7 via the through node 17 of the dummy switch 4. Then, the source follower 7 amplifies the output signal of the PC 1, which is input from the sampling switch 2 in the form of a track, with signal shaping and gain " 1 " and outputs it to the comparator 10 of the next stage.

이때, 상기 샘플링 스위치(2)가 턴온되는 동안에는 이 샘플링 스위치(2)의 출력전압이 충전 캐패시터(6)에 충전된다.At this time, while the sampling switch 2 is turned on, the output voltage of the sampling switch 2 is charged to the charging capacitor 6.

여기서, 상기 과정 즉, 상기 샘플링 스위치(2)와 제1모스 더미스위치(3)에 하이신호가 공급되는 동안에는 도 5에 도시된 바와같이 상기 샘플링 스위치(2)의 주 흐름이 전자가 되는데, 이때, 상기 pMOS의 제1모스 더미스위치(3)가 샘플링 스위치(2)보다 예컨대, 3배 더큰 폭사이즈를 갖고 있기 때문에 상기 샘플링 스위치(2)의 전자는 상기 제1모스 더미스위치(3)의 주 흐름인 정공들에 의해 결합되어 소멸된다.(즉, 상기 신호 흐름이 원활해지게 하기위해서는 샘플링 스위치보다 제1모스 스위치의 폭 사이즈가 반드시 커야한다.)Here, while the high signal is supplied to the process, that is, the sampling switch 2 and the first MOS dummy switch 3, as shown in FIG. 5, the main flow of the sampling switch 2 becomes electrons. Since the first MOS dummy switch 3 of the pMOS has, for example, a width size three times larger than that of the sampling switch 2, the electrons of the sampling switch 2 are mainly used as the mains of the first MOS dummy switch 3. It is combined and destroyed by holes, which are flows (ie, the width of the first MOS switch must be larger than that of the sampling switch in order to smooth the signal flow).

따라서, 상기 샘플링 스위치(2)와 제1모스 더미스위치(3)에 하이신호가 공급되는 동안에는 영상출력신호가 충전 캐패시터(6)에 원활히 충전될 뿐만아니라 소오스플로워 증폭기(7)로도 원활히 출력된다.Accordingly, while the high signal is supplied to the sampling switch 2 and the first MOS dummy switch 3, the image output signal is not only smoothly charged to the charging capacitor 6 but also smoothly output to the source follower amplifier 7.

그러나, 만약 상기 과정중에 PLL클럭발생부(5)가 샘플링 스위치(2)와 pMOS인 제1모스 더미스위치(3)에 로우클럭신호를 공급하고 nMOS인 제2모스 더미스위치(4)에 하이신호를 공급할 경우 상기 샘플링 스위치(2)와 제1모스 더미스위치(3)는 턴오프되고 제2모스 더미스위치(4)는 턴온되게 되는데, However, if the PLL clock generator 5 supplies the low clock signal to the sampling switch 2 and the first MOS dummy switch 3 which is the pMOS during the above process, the high signal is applied to the second MOS dummy switch 4 which is the nMOS. When supplying the sampling switch 2 and the first MOS dummy switch 3 is turned off and the second MOS dummy switch 4 is turned on,

이때, 상기 과정중에는 샘플링 스위치(2)가 PC(1)의 출력신호를 트랙형태로 읽지 않고 차단되고, 반면에 충전 캐패시터(6)에 충전되어 있던 전압이 일정한 전위로 방전되어 소오스플로워 증폭기(7)로 출력된다. 그러면 상기 소오스플로워 증폭기(7)는 충전 캐패시터(6)로부터 일정전위형태로 입력되는 방전신호를 신호정형 및 게인 "1"로 증폭하여 도 7의 "B"에 도시된 바와같은 홀드(Hold)형태로 하여 A/D 컨버터부(8)의 비교부(10)로 출력시킨다. 그리고, 상기 비교부(10)는 상기 T&H회로부(9)로부터 출력되는 트랙앤 홀드신호들을 이용하여 정확한 바이너리코드를 검출한 다음 이를 스케일러(11)로 출력시킨다. 또한, 상기 스케일러(11)는 상기 A/D 컨버터(8)에 의해 디지털신호로 변환된 영상출력장치(1)의 영상출력신호를 비디오신호처리 예컨대, 에러정정하고 신호를 복원한다음 전류스위치(14)로 출력시킨다. 그러면, 상기 전류스위치(14)는 상기 영상구동장치부(12)의 스케일러(11)로부터 출력된 디지털 영상출력신호를 일정전압을 걸어주어 PC(1)의 작업내용을 디스플레이(13)상에 표시한다.At this time, the sampling switch 2 is cut off without reading the output signal of the PC 1 in the form of a track, while the voltage charged in the charging capacitor 6 is discharged to a constant potential so that the source follower amplifier 7 Will be printed). Then, the source follower 7 amplifies the discharge signal input from the charging capacitor 6 in the form of a constant potential with a signal shaping and a gain "1" to hold the shape as shown in "B" of FIG. To the comparator 10 of the A / D converter 8. Then, the comparison unit 10 detects the correct binary code by using the track and hold signals output from the T & H circuit unit 9 and then outputs it to the scaler 11. In addition, the scaler 11 corrects the video output signal of the video output device 1, which has been converted into a digital signal by the A / D converter 8, by video signal processing, for example, error correction, and recovers the signal. 14). Then, the current switch 14 applies the digital image output signal output from the scaler 11 of the image driving unit 12 to a predetermined voltage to display the work contents of the PC 1 on the display 13. do.

그런데, 상기 과정중에 만약, PLL국부발진부(5)가 MOSFET로 구성된 상기 샘플링 스위치(2)와 제1모스 더미스위치(3)에 로우클럭신호를 인가하고 제2모스 더미스위치(4)로는 하이신호를 인가하게 될 경우 상기 제2모스 더미스위치(4)는 턴온되고 반면에, 상기 샘플링 스위치(2)와 제1모스 더미스위치(3)는 턴오프되게된다.However, in the process, if the PLL local oscillator 5 applies a low clock signal to the sampling switch 2 and the first MOS dummy switch 3 composed of MOSFETs and the high signal to the second MOS dummy switch 4, When the second MOS dummy switch 4 is turned on, the sampling switch 2 and the first MOS dummy switch 3 are turned off.

이때, 상기 샘플링 스위치(2)가 턴오프될 경우에는 이 샘플링 스위치(2)에서 그 모스 스위치의 특성상 T&H 회로(9)의 충전 캐패시터(6)에 심각한 영향을 줄 수 있는 미세한 전자(Electron)형태의 누설전류와 기생 캐패시턴스가 발생되어 인접연결되어 있는 제1모스 더미스위치(3)와 제2모스 더미스위치(4)의 쓰루노드(16,17)측으로 이동하게 되는데, 이때, 도 6에 도시된 바와같이 상기 샘플링 스위치(2)에서 누설전류와 기생캐패시턴스에 따라 발생된 전자는 현재 오프되어 있는 pMOS 스위치인 제1모스 더미스위치(3)에 남아있던 정공들에 의해 일정량 결합되어 소멸되고 그 나머지는 제2모스 더미스위치(4)의 쓰루노드(17)를 통해 충전캐패시터(6)측으로 이동한다.At this time, when the sampling switch 2 is turned off, the shape of a fine electron (Electron) that can seriously affect the charging capacitor 6 of the T & H circuit 9 due to the characteristics of the MOS switch in the sampling switch (2). Leakage current and parasitic capacitance of the generated is moved to the through-node (16, 17) side of the first MOS dummy switch 3 and the second MOS dummy switch (4) which are adjacently connected, which is shown in Figure 6 As described above, the electrons generated according to the leakage current and the parasitic capacitance in the sampling switch 2 are combined and extinguished by a certain amount by holes remaining in the first MOS dummy switch 3 which is a pMOS switch that is currently turned off. It moves toward the charging capacitor 6 through the through node 17 of the second MOS dummy switch 4.

이때, 상기 제2모스 더미스위치(4)가 턴온되어 있으므로 상기 샘플링 스위치(2)로부터 이동되는 누설전류와 기생캐패시턴스에 따른 전하들을 이 턴온된 제2모스 더미스위치(4)가 자신의 채널로 끌어 쌓아 이 불필요한 신호들이 충전 캐패시터(6)로 유입되는 것을 방지한다. 그러므로, 상기 제2모스 더미스위치(4)는 제1모스 더미스위치(3)에 의해 샘플링 스위치(2)에서 발생된 누설전류와 기생캐패시턴스를 일부 소멸시켜버리므로 종래의 스위치에 비해서 상대적으로 스위치의 폭사이즈가 상당히 감소시키게 된다.At this time, since the second MOS dummy switch 4 is turned on, the turned-on second MOS dummy switch 4 draws charges according to the leakage current and parasitic capacitance transferred from the sampling switch 2 to its own channel. Stacking prevents these unwanted signals from entering the charging capacitor 6. Therefore, the second MOS dummy switch 4 dissipates some of the leakage current and parasitic capacitance generated in the sampling switch 2 by the first MOS dummy switch 3, and thus, the switch of the switch The width size will be significantly reduced.

그리고, 상기 T&H회로는 상기와 같은 과정을 반복하므로 통상의 A/D 컨버젼을 원활히 수행되게한다.In addition, the T & H circuit repeats the above process so that normal A / D conversion can be performed smoothly.

따라서, 상기와 같은 본 발명에 의하면, 도 7에 도시된 바와같이 본래 설정된 아날로그 영상출력값이 설정된 피크-피크값 예컨대, 0.6[v]범위안에 드는 트랙(track)과 홀드(hold)형태로 정확히 출력된다.Therefore, according to the present invention as described above, as shown in FIG. 7, the originally set analog video output value is accurately output in the form of a track and hold in the set peak-peak value, for example, in the range of 0.6 [v]. do.

뿐만아니라, 상기와 같은 본 발명의 다른 실시예 즉, 도 8에서도 살펴보는 바와같이 입력주파수 예컨대, 62.5MHz, 125MHz 및 500MHz와 같이 다양한 입력주파수신호를 본 발명 장치에 인가할 경우 그 설정된 정확한 형태로 트랙과 홀드값을 산출함을 자체실험결과 관찰할 수 있었다.In addition, as shown in another embodiment of the present invention as described above, that is, as shown in FIG. 8, when various input frequency signals such as 62.5 MHz, 125 MHz, and 500 MHz are applied to the present invention, Self-test results show that the track and hold values are calculated.

그리고, 본 발명에 의하면, 상기 턴오프상태에 있는 nMOS 타입의 제2모스 더미스위치에 의해 발생된 기생커패시턴스에 의한 전자의 영향을 pMOS 타입의 제1모스 더미스위치의 정공이 최소화시키므로써, 입력신호에 대한 스위치 기생 차지의 영향을 저감시킨다. 또한, 상기 PLL클럭발생부의 클럭신호가 빨라지면서 발생되는 transition time에 대한 문제에 있어서도 상기와 같은 본 발명 장치의 작용에서 보시는 바와같이 pMOS 타입의 제1모스 더미스위치와 nMOS 타입의 제2모스 더미스위치에 의해 charge feedthrough cancel이 유리하므로 종래의 싱글 더미스위치 보다 높은 동작속도를 만족시켜주게 된다.According to the present invention, the hole of the first MOS dummy switch of the pMOS type minimizes the influence of electrons caused by parasitic capacitance generated by the second MOS dummy switch of the nMOS type in the turn-off state. Reduce the effects of switch parasitic charges on In addition, in the problem of the transition time that is generated as the clock signal of the PLL clock generator is faster, the first MOS dummy switch of the pMOS type and the second MOS dummy switch of the nMOS type, as shown in the operation of the apparatus as described above. The charge feedthrough canceling is advantageous because it satisfies the higher operating speed than the conventional single dummy switch.

다시말해서, 본 발명 장치에서 pMOS 타입의 제1모스 더미스위치와 nMOS 타입의 제2모스 더미스위치를 사용하므로 이들의 상보적 관계에 의해 샘플스위치의 기생 캐패시턴스와 누설전류에 의한 영향을 최소화하므로 낮은 공정전압과 빠른 속도에서 T&H회로를 구동시키게된다.In other words, since the pMOS-type first MOS dummy switch and the nMOS-type second MOS dummy switch are used in the apparatus of the present invention, the effects of parasitic capacitance and leakage current of the sample switch are minimized due to their complementary relationship, thereby lowering the process. It drives the T & H circuit at high voltage and high speed.

이상 설명에서와 같이 본 발명은 아날로그 표시신호를 디지털 표시신호로 변환하는 A/D 컨버터의 트랙앤 홀드회로를 샘플링스위치의 다음단에 더불 더미스위치를 연결시켜 구성하므로써, 낮은 공정전압하에서의 심각한 누설전류의 영향을 줄일 수 있어 그에 따라 트랙앤 홀드회로의 동작안정성도 향상시킬 수 있는 장점을 가지고 있다.As described above, the present invention configures a track and hold circuit of an A / D converter that converts an analog display signal into a digital display signal by connecting a dummy switch to the next stage of the sampling switch, thereby providing a serious leakage current under a low process voltage. Therefore, it is possible to reduce the influence of the track and hold circuit, thereby improving the operational stability.

또한, 본 발명에 의하면, 더불 더미스위치의 기능에 의해 높은 동작속도로 트랙앤 홀드신호를 생성해 내므로 그에 따라 트랙앤 홀드회로의 응답스위칭특성도 상당히 향상되는 효과도 있다.In addition, according to the present invention, since the track and hold signal is generated at a high operating speed by the function of the dummy switch, the response switching characteristic of the track and hold circuit is also significantly improved.

도 1은 종래 A/D 컨버터의 T&H 회로를 설명하는 설명도.1 is an explanatory diagram illustrating a T & H circuit of a conventional A / D converter.

도 2는 종래 T&H 회로에 적용되는 파형설명도.2 is a diagram illustrating waveforms applied to a conventional T & H circuit.

도 3은 본 발명의 A/D 컨버터의 T&H 회로를 설명하는 설명도.3 is an explanatory diagram illustrating a T & H circuit of the A / D converter of the present invention.

도 4는 본 발명의 T&H회로의 더블 더미스위치의 구조를 설명하는 설명도.4 is an explanatory diagram for explaining the structure of a double dummy switch of the T & H circuit of the present invention;

도 5는 본 발명의 T&H회로의 제1모스 더미스위치의 턴온시의 작용을 설명하는 설명도.Fig. 5 is an explanatory diagram for explaining the operation of the first MOS dummy switch in the T & H circuit of the present invention when it is turned on;

도 6은 본 발명의 T&H회로의 제2모스 더미스위치의 턴온시의 작용을 설명하는 설명도.Fig. 6 is an explanatory diagram for explaining the action when the second MOS dummy switch in the T & H circuit of the present invention is turned on.

도 7은 본 발명의 T&H회로에 적용되는 파형을 설명하는 설명도.7 is an explanatory diagram for explaining waveforms applied to the T & H circuit of the invention.

도 8은 본 발명의 T&H회로에 적용되는 다른 실시예를 설명하는 설명도.8 is an explanatory diagram illustrating another embodiment applied to the T & H circuit of the present invention.

<부호의 상세한 설명><Detailed Description of Codes>

1 : 영상출력장치 2 : 샘플링 스위치1: Video output device 2: Sampling switch

3 : 제1모스 더미스위치 4 : 제2모스 더미스위치3: first morse dummy switch 4: second morse dummy switch

5 : PLL클럭발생부 6 : 충전 캐패시터5: PLL clock generator 6: charge capacitor

7 : 소오스플로워 증폭기 8 : A/D 컨버터7: Source follower amplifier 8: A / D converter

9 : T&H 회로 10: 비교부9: T & H circuit 10: comparator

11: 스케일러 12: 영상구동장치부11: scaler 12: video drive unit

13: 디스플레이 14: 전류스위치13: Display 14: Current switch

15: 케이블 16: 쓰루노드 15: Cable 16: Through Node

17: 쓰루노드17: Thru-node

Claims (4)

영상출력장치로부터 출력된 아날로그신호를 디지털신호로 변환하는 A/D컨버터의 T&H회로에 있어서,In the T & H circuit of the A / D converter for converting the analog signal output from the video output device to a digital signal, 상기 영상출력장치로부터 출력된 아날로그의 영상출력신호를 샘플 및 홀드 스위칭하는 샘플링 스위치와, 상기 샘플링 스위치와 동일한 타입의 펄스신호에 동기되어 샘플링 스위치에서 발생된 미세한 기생 커패시턴스와 누설전류를 내부 MOS작용에 의해 홀딩처리하는 pMOS 더미스위치와, 상기 샘플링 스위치 및 pMOS 더미스위치와는 반대가 되는 펄스신호에 동기되어 샘플링 스위치에서 발생된 미세한 기생 커패시턴스와 누설전류를 상기 pMOS 더미스위치와 상보작용으로 제거하는 nMOS 더미스위치와, 상기 샘플링 스위치와 pMOS 더미스위치및 nMOS 더미스위치로 PLL방식으로 생성한 시스템클럭펄스신호를 제공하는 PLL클럭발생부와, 상기 샘플링 스위치가 턴온되는 동안 충전되었다가 이 샘플링 스위치의 턴오프시 방전하는 충전 캐패시터와, 상기 샘플링 스위치의 출력전압과 충전캐패시터의 방전전압을 신호정형 및 증폭하여 출력하는 소오스플로워 증폭기를 포함하는 것을 특징으로 하는 영상출력시스템에 내장되는 에이디변환기의 트랙앤 홀드회로장치.Sampling switch for sample and hold switching the analog image output signal outputted from the image output device, fine parasitic capacitance and leakage current generated in the sampling switch in synchronization with the pulse signal of the same type as the sampling switch to the internal MOS action PMOS dummy switch to be held, and the nMOS dummy which complements the pMOS dummy switch to remove minute parasitic capacitance and leakage current generated in the sampling switch in synchronization with a pulse signal opposite to the sampling switch and the pMOS dummy switch. A switch, a PLL clock generator for providing a system clock pulse signal generated by the PLL method with the sampling switch, the pMOS dummy switch, and the nMOS dummy switch, and is charged while the sampling switch is turned on and then turned off when the sampling switch is turned on. A charging capacitor to discharge and the sampling switch The track-and-hold circuit device eyidi converter incorporated in the image output system, characterized in that the discharge voltage of the output voltage and the charge capacitor comprises a source-follower amplifier for signal shaping and amplifying the output. 삭제delete 삭제delete 삭제delete
KR10-2002-0048831A 2002-08-19 2002-08-19 track and hold circuit of the A/D converter built in display output system KR100477564B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0048831A KR100477564B1 (en) 2002-08-19 2002-08-19 track and hold circuit of the A/D converter built in display output system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0048831A KR100477564B1 (en) 2002-08-19 2002-08-19 track and hold circuit of the A/D converter built in display output system

Publications (2)

Publication Number Publication Date
KR20040016587A KR20040016587A (en) 2004-02-25
KR100477564B1 true KR100477564B1 (en) 2005-03-18

Family

ID=37322523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0048831A KR100477564B1 (en) 2002-08-19 2002-08-19 track and hold circuit of the A/D converter built in display output system

Country Status (1)

Country Link
KR (1) KR100477564B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI371209B (en) 2008-07-02 2012-08-21 Novatek Microelectronics Corp Display apparatus and phase detect method thereof
EP2341622A3 (en) * 2009-12-03 2014-09-24 Nxp B.V. Switch-body NMOS-PMOS switch with complementary clocked switch-body NMOS-PMOS dummies
US9224499B2 (en) * 2014-02-07 2015-12-29 Infineon Technologies Ag Pre-charge sample-and-hold circuit and method for pre-charging a sample-and-hold circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4922130A (en) * 1988-05-26 1990-05-01 Hewlett-Packard Company High performance track/hold for a digital multimeter
US6052000A (en) * 1997-04-30 2000-04-18 Texas Instruments Incorporated MOS sample and hold circuit
JP2001126492A (en) * 1999-10-27 2001-05-11 Agilent Technologies Japan Ltd Track-and-hold circuit
KR20010102362A (en) * 1999-12-24 2001-11-15 롤페스 요하네스 게라투스 알베르투스 Double input buffer for track-and-hold amplifier
JP2003163553A (en) * 2001-11-27 2003-06-06 New Japan Radio Co Ltd Track hold circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4922130A (en) * 1988-05-26 1990-05-01 Hewlett-Packard Company High performance track/hold for a digital multimeter
US6052000A (en) * 1997-04-30 2000-04-18 Texas Instruments Incorporated MOS sample and hold circuit
JP2001126492A (en) * 1999-10-27 2001-05-11 Agilent Technologies Japan Ltd Track-and-hold circuit
KR20010102362A (en) * 1999-12-24 2001-11-15 롤페스 요하네스 게라투스 알베르투스 Double input buffer for track-and-hold amplifier
JP2003163553A (en) * 2001-11-27 2003-06-06 New Japan Radio Co Ltd Track hold circuit

Also Published As

Publication number Publication date
KR20040016587A (en) 2004-02-25

Similar Documents

Publication Publication Date Title
US6323697B1 (en) Low distortion sample and hold circuit
US7969203B1 (en) Switch-body PMOS switch with switch-body dummies
US6118326A (en) Two-phase bootstrapped CMOS switch drive technique and circuit
US8344759B2 (en) Track and hold circuit
US9287862B2 (en) Bootstrapped sampling switch circuits and systems
US6265911B1 (en) Sample and hold circuit having improved linearity
JP2005333465A (en) Sampling switch
US6977544B2 (en) Boosted sampling circuit and relative method of driving
US20050219102A1 (en) Analog switch circuit and sample-and-hold circuit including the same
US6518901B2 (en) Boosted switch device for a sampler of an analog/digital converter, and operating method thereof
US20060082482A1 (en) Reference buffer with dynamic current control
US6496132B2 (en) Method and apparatus for increasing linearity and reducing noise coupling in a digital to analog converter
US7119585B2 (en) Sample and hold circuit based on an ultra linear switch
KR100477564B1 (en) track and hold circuit of the A/D converter built in display output system
CN111614356B (en) Grid voltage bootstrapping sampling circuit
CN111970004A (en) Bootstrap switch structure without influencing service life of device
US20110148473A1 (en) Switch-body pmos switch with switch-body dummies
US6693479B1 (en) Boost structures for switched-capacitor systems
EP2330741A2 (en) Switch-body PMOS switch with switch-body dummies
JP2004129276A (en) Track and hold circuit
CN212785316U (en) Bootstrap switch structure without influencing service life of device
US6833753B2 (en) Method and system for signal dependent boosting in sampling circuits
US11005460B1 (en) Flying level shifter for narrow pulses
WO2009153921A1 (en) Analog switch
US10778208B2 (en) Current steering circuit, corresponding device, system and method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130311

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140310

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee