KR100475180B1 - Diminish appatatus for Peak to Average Ratio in multi-carrier transmitter - Google Patents

Diminish appatatus for Peak to Average Ratio in multi-carrier transmitter Download PDF

Info

Publication number
KR100475180B1
KR100475180B1 KR10-2002-0065190A KR20020065190A KR100475180B1 KR 100475180 B1 KR100475180 B1 KR 100475180B1 KR 20020065190 A KR20020065190 A KR 20020065190A KR 100475180 B1 KR100475180 B1 KR 100475180B1
Authority
KR
South Korea
Prior art keywords
signal
maximum
channel
maximum value
value
Prior art date
Application number
KR10-2002-0065190A
Other languages
Korean (ko)
Other versions
KR20040036240A (en
Inventor
양승진
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2002-0065190A priority Critical patent/KR100475180B1/en
Publication of KR20040036240A publication Critical patent/KR20040036240A/en
Application granted granted Critical
Publication of KR100475180B1 publication Critical patent/KR100475180B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B2201/00Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70706Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation with means for reducing the peak-to-average power ratio
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/70Reducing energy consumption in communication networks in wireless communication networks

Abstract

본 발명은 CDMA 방식 기지국의 송신기에 있어서, 특히 각 채널 신호로부터 임계값 이상의 최대치를 검출하여 PAR를 감소시켜 줌으로써, 동일 출력 증폭기로 더 많은 트래픽을 처리할 수 있도록 하는 것이다.In the present invention, a transmitter of a CDMA base station can reduce the PAR by detecting a maximum value above a threshold value, especially from each channel signal, so that more traffic can be processed by the same output amplifier.

본 발명에 따른 멀티캐리어 송신기용 피에이알 감소장치는, 각 채널 신호를 확산 코드로 확산시키는 제 1 및 제 2곱셈기와; 상기 확산된 각 채널 신호의 크기를 검출하여 임계치와 비교하여 최대치를 검출하고 검출된 임계치 이상의 최대치에 대응하는 최대치 제한 신호를 발생하는 최대치 제한 신호 발생수단과; 상기 제 1 및 제 2곱셈기의 출력 신호와 최대치 제한신호 발생수단의 출력을 동기시켜 각 채널신호를 지연시켜 주기 위한 제 1 및 제 2지연부와; 상기 제 1 및 제 2지연부로부터 지연 출력된 각 채널 신호를 상기 최대치 제한 신호로 감산하여 최대치가 임계값 이하로 제한된 각 채널 신호로 출력하는 제 1 및 제 2감산부와; 상기 최대치가 제한된 각 채널 신호에 서로 다른 캐리어 주파수를 누적 가산하여 송신하는 멀티캐리어 송신부를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a PA reduction apparatus for a multicarrier transmitter, comprising: first and second multipliers for spreading each channel signal with a spreading code; Maximum limit signal generation means for detecting the magnitude of each spread channel signal, comparing the threshold value with a maximum value, and generating a maximum limit signal corresponding to the maximum value of the detected threshold value or more; First and second delay units for delaying each channel signal by synchronizing the output signals of the first and second multipliers with the output of the maximum limit signal generating means; First and second subtractors configured to subtract each channel signal delayed and output from the first and second delay units to the maximum limit signal to output each channel signal whose maximum value is less than or equal to a threshold value; And a multicarrier transmitter for accumulating and adding different carrier frequencies to each channel signal of which the maximum value is limited.

Description

멀티캐리어 송신기용 피에이알(PAR) 감소장치{Diminish appatatus for Peak to Average Ratio in multi-carrier transmitter}PAIR reduction device for multicarrier transmitters {Diminish appatatus for Peak to Average Ratio in multi-carrier transmitter}

본 발명은 시디엠에이(CDMA: Code Division Multiple Access)방식 기지국의 송신기에 사용되는 고출력 증폭기에 관한 것으로, 특히 고출력 증폭 신호의 피에이알(PAR: Peak to Average Ratio)을 제한함으로써 적은 출력의 증폭기로 큰 출력의 증폭기와 동일하게 사용할 수 있으며, 동일한 출력의 증폭기로 더 많은 트래픽(Traffic)을 처리할 수 있도록 하는 피에이알 제한장치 및 그 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high power amplifier for use in a transmitter of a code division multiple access (CDMA) base station, and in particular, a low output amplifier by limiting the peak to average ratio (PAR) of a high output amplified signal. The present invention relates to a PAL limiter and a method thereof, which can be used in the same way as an amplifier of a large output and that can process more traffic with an amplifier of the same output.

CDMA 방식의 디지털 신호를 송신하려면 최대 출력(Peak Power)을 산정하고, 상기 최대 출력을 증폭기의 선형(linear) 증폭영역에서 일정한 증폭율로 증폭하여 송신할 수 있는 기능의 충분한 출력을 갖고 있는 고출력 증폭기를 사용하여야 한다. 그리고 CDMA방식의 통신은 여러 가입자 채널을 각각 디지털 신호로 변환하고, 다중화(Multiplexing)한 후, 하나의 통신 채널을 이용하여 동시에 보낼 수 있는 방식으로서, 주파수를 효율적으로 사용할 수 있는 장점이 있다. To transmit a CDMA digital signal, a peak power is calculated and a high output amplifier having a sufficient output capable of amplifying and transmitting the maximum output at a constant amplification rate in the linear amplification region of the amplifier. Should be used. In addition, CDMA communication is a method of converting a plurality of subscriber channels into digital signals, multiplexing them, and then simultaneously transmitting the signals using one communication channel, which has an advantage of efficiently using frequencies.

그러나, CDMA방식에서 사용되는 송신기는 다수의 가입자 채널의 신호를 각각 디지털화하고, 다중화하여 하나의 전송 채널을 통하여 다수의 가입자 신호를 전송하기 위해서는, 하나의 가입자 채널이 필요로 하는 평균출력(Average Power)에 평균율에 의한 최대치(PAR : Peak to Average Ratio)를 곱한 값과 같은 출력을 내는 고출력 증폭기를 사용하는 송신기를 사용하여야 한다. However, the transmitter used in the CDMA method requires the average power required by one subscriber channel to digitize and multiplex signals of multiple subscriber channels, and to transmit multiple subscriber signals through one transmission channel. ), A transmitter using a high-power amplifier that produces an output equal to the product of the peak to average ratio (PAR) is to be used.

여러 채널이 다중화될수록 PAR은 점점 더 커지게되며 특히, 멀티캐리어 송신기(multi-carrier transmitter)에서 출력되는 신호의 PAR은 단일 캐리어보다 더 큰 PAR을 가지므로 더욱더 큰 출력의 증폭기를 사용하여야 한다. 이러한 고출력 증폭기는 선형 동작 영역에서 필요한 출력을 증폭할 수 있어야 하므로, 고주파(Radio Frequency)를 증폭하는 고출력 증폭기의 가격이 비싸지게 되고, 상기와 같은 고출력의 송신기에 의해 발생되는 열이 많음으로 인하여 고용량의 방열 장치를 별도로 사용하여야 하고, 고출력 증폭기를 사용하는 CDMA 기지국의 전체 송신기의 부피가 커지고, 상기의 고출력 증폭기가 소모하는 전력이 많은 등의 문제점이 있다.As multiple channels are multiplexed, the PAR becomes larger and larger. In particular, since a PAR of a signal output from a multi-carrier transmitter has a larger PAR than a single carrier, an amplifier having a larger output should be used. Since such a high power amplifier must be able to amplify the required output in the linear operating region, the cost of the high power amplifier for amplifying the radio frequency becomes high, and the high capacity due to the large amount of heat generated by the high power transmitter as described above. The heat dissipation device must be used separately, and the volume of the entire transmitter of the CDMA base station using the high power amplifier is increased, and the power consumed by the high power amplifier is high.

도 1은 종래 CDMA 방식 신호를 송신하는 기지국의 블록 구성도이다.1 is a block diagram of a base station for transmitting a conventional CDMA signal.

도 1을 참조하면, 다수의 가입자 디지털 신호를 입력받아 다중화하는 디지털 멀티플렉서(11)와, 입력되는 신호의 전압을 제한하여 출력하는 전압 제한기(12)와, 상기 특정 밴드의 신호를 통과하지 못하게 하는 밴드제한필터(13)와, 상기 밴드제한필터(13)의 출력과 국부 발진기의 국부 발진 주파수(15)를 혼합하여 고주파로 변조하고 드라이버 증폭기(16)에 인가하는 주파수 상향 변조기(14)를 포함하는 구성이다.Referring to FIG. 1, a digital multiplexer 11 that receives and multiplexes a plurality of subscriber digital signals, a voltage limiter 12 that limits and outputs a voltage of an input signal, and prevents the signal of the specific band from passing through. The band limiting filter 13, the output of the band limiting filter 13 and the local oscillation frequency 15 of the local oscillator are mixed and modulated at high frequency and applied to the driver amplifier 16. It is a configuration to include.

도 1을 참조하여, 종래 PAR 감소장치에 대하여 설명하면 다음과 같다. 도 1은 단일 캐리어 송신기를 위한 방식이다.Referring to FIG. 1, a conventional PAR reduction apparatus will be described. 1 is a scheme for a single carrier transmitter.

디지털 멀티플렉서(11)는 다수의 가입자 디지털 신호가 입력되면 이를 다중화하여 출력하고, 전압 제한기(12)는 다중화된 신호의 전압을 제한하여 출력하게 된다. 즉, 전압 제한기(12)는 다중화된 기저대역 신호가 입력되면 도 2의 (a)와 같은 동작 특성을 갖고 입력되는 신호의 최대치 신호(A이상, -A이하)를 클리핑(clipping)하여 출력한다.When multiple subscriber digital signals are input, the digital multiplexer 11 multiplexes them and outputs them, and the voltage limiter 12 limits the voltages of the multiplexed signals and outputs them. That is, when the multiplexed baseband signal is input, the voltage limiter 12 has an operation characteristic as shown in FIG. 2A and outputs by clipping a maximum value signal (A or more and -A or less) of the input signal. do.

그리고, 밴드제한 필터(13)는 전압제한기(12)의 출력을 입력받아 도 2의 (b)와 같이 특정 밴드의 신호를 통과하지 못하게 제한하여 출력한다.The band limiting filter 13 receives the output of the voltage limiter 12 and restricts the signal of a specific band from passing through as shown in FIG.

그러면, 주파수 상향 조정기(14)는 국부 발진기의 국부 발진주파수(fLo)(15)와 전압 제한기(12)로부터 인가된 신호를 혼합하여 고주파로 변조하고 드라이버 증폭기(16)를 통해 증폭하여 송출하게 된다.Then, the frequency uplink regulator 14 mixes the signals applied from the local oscillation frequency (f Lo ) 15 of the local oscillator and the voltage limiter 12, modulates them to high frequency, amplifies them through the driver amplifier 16, and sends them out. Done.

도 3의 (a)와 같이 최대치 신호(P1)를 갖는 임의의 신호가 입력되면, 최대치 신호는 전압 제한기(12)에 의해 도 3의 (b)와 같이 클리핑되어 제거된다.When any signal having the maximum signal P1 is input as shown in FIG. 3A, the maximum signal is clipped and removed as shown in FIG. 3B by the voltage limiter 12.

도 4는 주파수 영역에서의 신호를 나타낸 것으로, 4a와 같이 클리핑하기 전의 신호는 전압 제한기(12)를 통과하면 4b와 같이 잡음 성분(Sn)이 나타나며, 전압 제한기(12)를 통과한 신호를 대역 제한 필터(13)를 통과시키면 4c와 같이 대역외 잡음(Sn')을 제거하게 된다.4 shows a signal in the frequency domain. When the signal before clipping as shown in 4a passes through the voltage limiter 12, the noise component Sn appears as shown in 4b, and the signal passes through the voltage limiter 12. Passing the band-limiting filter 13 removes the out-of-band noise Sn 'as shown in 4c.

이와 같이, PAR를 감소하기 위하여 전압 제한기(12)를 사용하여 고의적으로 출력을 제한함으로써, 고출력 증폭기의 입력전압을 제한하여 임의의 낮은 비트에러 발생율을 발생시킨다. 또한 밴드 제한 필터(13)를 사용하여 고출력 증폭기의 출력에서 불요파 및 일그러짐에 의한 잡음이 발생하지 못하게 한다.As such, by deliberately limiting the output using the voltage limiter 12 to reduce the PAR, the input voltage of the high output amplifier is limited to generate any low bit error rate. In addition, the band limiting filter 13 is used to prevent noise from distortion and distortion at the output of the high output amplifier.

상기의 도 1은 단일 캐리어 송신기를 위한 방법이며, 멀티 캐리어 송신기 구조에서는 적합하지가 않다.1 above is a method for a single carrier transmitter and is not suitable for a multicarrier transmitter architecture.

도 5 및 도 6은 멀티 캐리어 송신기의 구조를 각각 나타낸 구성이다.5 and 6 show the structure of the multi-carrier transmitter, respectively.

도 5는 제 1실시 예로서, 다수의 가입자 디지털 신호를 입력받는 복수개의 디지털 멀티플렉서(21a~21n)와, 복수의 디지털 멀티플렉서(21a~21n)의 출력을 입력받아 전압을 제한하는 복수개의 전압 제한기(22a~22n)와, 특정 밴드의 신호를 통과하지 못하도록 하는 복수개의 밴드 제한 필터(23a~23n)와, 상기 밴드 제한 필터의 출력 각각에 서로 다른 캐리어(f1,f2)를 곱하여 출력하는 복수개의 믹서(24a~24n)와, 상기 복수개의 믹서의 출력을 누적 가산하는 누적 가산기(25)와, 상기 누적 가산기의 출력을 아날로그 신호로 변환하는 디지털/아날로그 변환기(D/A)(26)와, 상기 디지털/아날로그 변환기의 출력에 국부발진 주파수를 혼합하여 고주파로 변조하는 주파수 상향 변조기(27)로 구성된다.FIG. 5 illustrates a first voltage limit for limiting a voltage by receiving outputs of a plurality of digital multiplexers 21a through 21n and a plurality of digital multiplexers 21a through 21n as a first embodiment. Groups 22a to 22n, a plurality of band limiting filters 23a to 23n for preventing a signal of a specific band from passing through, and a plurality of bands for outputting the output of the band limiting filter by multiplying different carriers f1 and f2. Mixers 24a to 24n, a cumulative adder 25 for cumulatively adding the outputs of the plurality of mixers, a digital-to-analog converter (D / A) 26 for converting the outputs of the cumulative adders into analog signals, and And a frequency up-modulator 27 for mixing the local oscillation frequency with the output of the digital-to-analog converter and modulating it at a high frequency.

도 5는 복수개의 멀티플렉서(21a~21n), 전압 제한기(22a~22n), 밴드제한 필터(23a~23n)를 구성하고, 각 밴드제한 필터(23a~23n)의 출력 신호들이 서로 다른 주파수에 위치하도록 믹서(24a~24n)에서 서로 다른 캐리어(f1,f2)를 각각 곱해주며, 이 신호를 누적 가산기(25)에서 누적 가산하며, 디지털/아날로그 변환기(D/A)(25)에서 아날로그 신호로 변환한다. 그리고 주파수 상향 변조기(27)에서 국부 발진 주파수 신호(fL0)와 곱해져 다중 캐리어를 갖는 고주파 신호로 변조되어 출력된다.FIG. 5 shows a plurality of multiplexers 21a to 21n, voltage limiters 22a to 22n, and band limiting filters 23a to 23n, and output signals of the band limiting filters 23a to 23n at different frequencies. Multiply the different carriers f1 and f2 in the mixers 24a to 24n so that they are located, and accumulate and add this signal in the accumulator adder 25 and the analog signal in the digital-to-analog converter (D / A) 25. Convert to Then, the frequency uplink modulator 27 is multiplied by the local oscillation frequency signal f L0 to be modulated and output to a high frequency signal having multiple carriers.

이러한 도 5에서의 PAR 감소장치인 전압 제한기(22a~22n)는 각 채널의 PAR을 감소시키게 된다. 그러나, 멀티캐리어 송신기에서의 출력 신호는 각 채널의 신호와 결합하여 출력됨으로써, 임의의 채널에서 발생된 최대치 신호는 다중캐리어로 결합한 후에, 최대치 신호를 발생시키지 않을 수 있으며, 또한 각각의 채널은 최대치 신호를 갖지 않지만 결합한 후에 최대치 신호를 발생시킬 수 있다. 따라서, 각 채널별로 최대치 신호를 감지하여 클리핑(clipping)하는 것이 아니라, 이들 채널의 값들을 결합한 후에 최대치여부를 판단한 후에 클리핑해야 한다.The voltage limiters 22a to 22n, which are PAR reduction devices in FIG. 5, reduce the PAR of each channel. However, the output signal from the multicarrier transmitter is output in combination with the signal of each channel, so that the maximum signal generated in any channel may not generate the maximum signal after combining into the multicarrier, and each channel is the maximum value. It does not have a signal but can generate a maximum signal after combining. Therefore, instead of sensing and clipping the maximum signal for each channel, it is necessary to clip after combining the values of these channels and determining whether the maximum value is present.

도 6은 복수개의 멀티플렉서(31a~31n)의 출력에 믹서(32a~32n)에서 서로 다른 주파수를 곱하여 다중 캐리어로 출력하고, 적산기(33)에서 누적하고, 누적된 신호를 전압 제한기(34), 밴드제한필터(35), 디지털/아날로그 변환기(36)를 통과시키고, 국부 발진 주파수 신호를 곱하여 고주파 신호로 변조하여 송출하는 구성이다.6 multiplies the outputs of the multiplexers 31a through 31n by different frequencies in the mixers 32a through 32n, outputs them as multiple carriers, accumulates in the accumulator 33, and accumulates the accumulated signals in the voltage limiter 34. Pass through the band limiting filter 35 and the digital-to-analog converter 36, and multiplies the local oscillation frequency signal to modulate the high frequency signal.

도 6에서는 멀티캐리어를 결합한 후 클리핑과 필터링을 수행하게 되는데, 이 경우 멀티캐리어가 결합된 신호를 전압 제한기(34)로 클리핑했을 때 각 채널의 신호는 도 7과 같이 대역외 잡음을 갖게 되고, 이 잡음성분들은 인접 채널에 영향을 주어 신호의 특성을 악화시키게 된다.In FIG. 6, after the multicarrier is combined, clipping and filtering are performed. In this case, when the multicarrier combined signal is clipped to the voltage limiter 34, the signal of each channel has out-of-band noise as shown in FIG. 7. As a result, these noise components affect adjacent channels and degrade the signal.

본 발명은 상기한 문제를 해결하기 위해 안출된 것으로서, 멀티캐리어 송신기에서 입력 채널 신호의 최대치를 유무 및 최대치를 검출하고 검출된 최대치에 대응하는 펄스로 상기 최대치를 감소시켜 줌으로써, 적은 출력의 증폭기로 큰 출력의 증폭기와 동일하게 사용할 수 있도록 하는 한편, 동일한 출력의 증폭기로 더 많은 트래픽을 처리할 수 있도록 한 멀티캐리어 송신기용 피에이알 감소장치를 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problem, and the multicarrier transmitter detects the presence or absence of the maximum value of the input channel signal and reduces the maximum value with a pulse corresponding to the detected maximum value, thereby reducing the amplifier to a low output. It is an object of the present invention to provide a PA reduction device for a multicarrier transmitter, which can be used in the same way as an amplifier of a large output while processing more traffic with an amplifier of the same output.

본 발명은 각 채널 신호가 동상과 직교 신호로 분리되거나 동상과 직교신호로 분리되지 시스템 모두 적용이 가능한 피에이알 감소장치를 제공함에 그 목적이 있다.It is an object of the present invention to provide a PA reduction apparatus in which each channel signal is separated into an in-phase signal and an orthogonal signal, or is applicable to a system that is not divided into an in-phase signal and an orthogonal signal.

본 발명은 임의의 입력신호의 최대치를 감소시켜 주기 위한 최대치 제한신호를 발생하기 위해서, 입력 신호의 최대치를 검출하고, 이에 가중치를 곱하여 입력 신호의 임계치 이상의 최대치 신호에 대응하는 최대치 제한 신호로 임의의 입력신호와 감산함으로써, PAR를 감소시켜 줄 수 있도록 한 피에이알 감소장치를 제공함에 그 목적이 있다.The present invention detects a maximum value of an input signal, multiplies the weighted value, and generates a maximum limit signal corresponding to a maximum value signal above a threshold value of the input signal in order to generate a maximum limit signal for reducing the maximum value of any input signal. It is an object of the present invention to provide a PA reduction device capable of reducing PAR by subtracting an input signal.

본 발명에서의 가중치는 입력신호의 최대치, 최대치 유무를 판별하기 위한 임계값, 송신기 내에서 사용하는 캐리어의 수, 임펄스의 크기를 이용하여, 입력신호 중에서 임계값 이상의 최대치와 대응하는 값으로 구하는 것을 특징으로 하는 피에알 감소장치를 제공함에 그 목적이 있다.In the present invention, the weight is obtained by using the maximum value of the input signal, the threshold value for determining the presence or absence of the maximum value, the number of carriers used in the transmitter, and the magnitude of the impulse to correspond to the maximum value of the input signal or more. It is an object of the present invention to provide a pieal reduction device characterized in that.

상기한 목적 달성을 위한 본 발명에 따른 멀티캐리어 송신기용 피엘알 감소장치는, PEL reduction device for a multicarrier transmitter according to the present invention for achieving the above object,

멀티캐리어 송신기에 있어서,In a multicarrier transmitter,

각 채널 신호를 확산 코드로 확산시키는 제 1 및 제 2곱셈기와,First and second multipliers for spreading each channel signal with a spreading code,

상기 확산된 각 채널 신호의 크기를 검출하여 임계치와 비교하여 최대치를 검출하고 상기 검출된 임계치 이상의 최대치에 대응하는 최대치 제한 신호를 발생하는 최대치 제한 신호 발생수단과;Maximum limit signal generating means for detecting the magnitude of each spread channel signal, comparing the threshold value with a maximum value, and generating a maximum limit signal corresponding to the maximum value of the detected threshold value or more;

상기 제 1 및 제 2곱셈기의 출력 각 채널 신호와 최대치 제한신호 발생수단의 출력을 동기시켜 각 채널 신호를 지연시켜 주기 위한 제 1 및 제 2지연부와;First and second delay units for delaying each channel signal by synchronizing the output of each channel signal of the first and second multipliers with the output of the maximum limit signal generating means;

상기 제 1 및 제 2지연부로부터 지연 출력된 각 채널 신호를 상기 최대치 제한 신호로 감산하여 최대치가 임계값 이하로 제한된 각 채널 신호로 출력하는 제 1 및 제 2감산부와,First and second subtractors for subtracting each channel signal delayed and output from the first and second delay units to the maximum limit signal and outputting each channel signal whose maximum value is less than or equal to a threshold value;

상기 최대치가 제한된 각 채널 신호에 서로 다른 캐리어 주파수를 누적 가산하여 송신하는 멀티캐리어 송신부를 포함하는 것을 특징으로 한다.And a multicarrier transmitter for accumulating and adding different carrier frequencies to each channel signal of which the maximum value is limited.

바람직하게, 상기 각 채널 신호는 동상과 직교 신호가 분리되지 않은 신호인 것을 특징으로 한다.Preferably, each channel signal is a signal in which the in-phase and quadrature signals are not separated.

삭제delete

바람직하게, 상기 확산된 각 채널 신호의 샘플링 레이트를 높여주기 위해 일정 보간 벡터로 각각 보간하는 보간부를 더 포함하는 것을 특징으로 한다.The interpolation unit may further include an interpolation unit configured to interpolate each of the spread channel signals with a predetermined interpolation vector in order to increase the sampling rate of each spread channel signal.

바람직하게, 상기 최대치 제한신호 발생수단은 각 채널 신호에 절대값을 취하여 크기를 검출하는 절대값 검출부와, 절대값 검출부의 출력을 누적 가산하여 입력 신호 합을 구하는 제 2누적 가산기와, 누적 가산된 입력신호의 합으로부터 임계값과 비교하여 임계값 이상의 최대치를 검출하는 최대치 검출부와, 상기 검출된 최대치에 대응하는 임펄스를 발생하는 임펄스 발생기와, 상기 제 2누적 가산기의 누적 가산된 신호와 캐리어의 수, 그리고 피크 신호 여부를 판단할 임계값을 이용하여 최대치를 제한할 가중치를 계산하는 가중치 계산부와, 상기 임펄스 발생기의 출력 임펄스에 상기 가중치를 곱하여 최대치 제한 신호를 발생하는 제 5곱셈기를 포함하는 것을 특징으로 한다.Preferably, the maximum limit signal generating means includes: an absolute value detector for detecting magnitude by taking an absolute value in each channel signal, a second cumulative adder for cumulatively adding the output of the absolute value detector to obtain a sum of input signals, and a cumulative adder; A maximum value detector for detecting a maximum value equal to or greater than a threshold value from a sum of input signals, an impulse generator for generating an impulse corresponding to the detected maximum value, and a cumulatively added signal and number of carriers of the second cumulative adder And a weight calculator configured to calculate a weight to limit the maximum value by using a threshold value to determine whether the peak signal is present, and a fifth multiplier to generate a maximum limit signal by multiplying the output impulse of the impulse generator by the weight. It features.

바람직하게, 상기 최대치 제한신호 발생수단은 동상과 직교신호를 자승하는 자승기와, 자승시킨 동상과 직교신호의 채널 합을 구하는 채널 누적 가산기와, 채널 누적가산기의 출력을 루트처리하여 크기를 검출하는 루트처리부와, 루트처리부의 출력을 누적 가산하여 입력 신호 합을 구하는 제 3누적 가산기와, 누적 가산된 입력신호의 합으로부터 임계값과 비교하여 임계값 최대치를 검출하는 최대치 검출부와, 상기 검출된 최대치에 대응하는 임펄스를 발생하는 임펄스 발생기와, 상기 제 2누적 가산기의 누적 가산된 신호와 캐리어의 수, 그리고 피크 신호 여부를 판단할 임계값을 이용하여 최대치를 제한할 가중치를 계산하는 가중치 계산부와, 상기 임펄스 발생기의 출력 임펄스에 상기 가중치를 곱하여 최대치 제한 신호를 발생하는 제 5곱셈기를 포함하는 것을 특징으로 한다.Preferably, the maximum limit signal generating means includes: a square generator for squared in-phase and quadrature signals, a channel cumulative adder for obtaining a channel sum of the squared in-phase and orthogonal signals, and a magnitude of the output of the channel cumulative adder for detecting magnitude. A third cumulative adder that accumulatively adds the root processor and the output of the root processor to obtain an input signal sum, a maximum detector that detects a threshold maximum from a sum of the cumulatively added input signals and a threshold value, and the detected maximum value; A weight calculation unit configured to calculate a weight to limit the maximum value by using an impulse generator for generating an impulse corresponding to the second cumulative adder, a cumulatively added signal and a number of carriers, and a threshold value for determining whether a peak signal is present; And a fifth multiplier for generating a maximum limit signal by multiplying the output impulse of the impulse generator by the weight. It is characterized by including.

바람직하게, 상기 가중치 계산부는 입력 신호의 합과 최대치 신호 임계값을 감산한 값을 멀티캐리어 송신기 내에서 처리하는 캐리어의 수로 나누고, 이 값을 임펄스 크기로 나누어 임펄스에 대한 가중치를 계산하는 것을 특징으로 한다.Preferably, the weight calculator divides the sum of the input signal and the maximum signal threshold by the number of carriers processed in the multicarrier transmitter, and divides this value by the impulse size to calculate the weight of the impulse. do.

바람직하게, 상기 임펄스에 가중치가 곱해져 구해진 최대치 제한 신호의 펄스 신호를 대역내로 제한하여 상기 제 1 및 제 2감산부로 출력하는 저역통과필터를 더 포함하는 것을 특징으로 한다.The method may further include a low pass filter outputting the pulse signal of the maximum limit signal obtained by multiplying the impulse to the band and outputting the resultant signal to the first and second subtractors.

이하 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, described in detail with reference to the accompanying drawings.

도 8은 본 발명 제 1실시 예에 따른 멀티캐리어 송신기용 피에이알 감소 장치를 나타낸 구성도이다.FIG. 8 is a block diagram illustrating a PA reduction apparatus for a multicarrier transmitter according to a first embodiment of the present invention.

도 8을 참조하면, 각 채널의 신호를 확산 코드로 확산하는 제 1 및 제 2곱셈기(110,111)와, 상기 제 1 및 제 2곱셈기(110,111)의 출력을 보간하는 보간부(120,121)와, 각 채널 신호의 최대치 신호를 미리 감지하여 각 채널 신호의 최대치와 대응하는 최대치 제한신호를 발생하는 최대치 제한신호 발생부(130)와, 상기 보간부(130)의 출력과 최대치 제한신호 발생부(130)의 출력 동기를 맞추기 위해 지연시켜 주는 제 1 및 제 2지연부(140,141)와, 상기 제 1 및 제 2지연부(140,141)로부터 출력된 각 채널 신호의 최대치를 상기 최대치 제한신호 발생부(130)의 최대치 제한신호에 의해 감산하여 출력하는 제 1 및 제 2감산부(150,151)와, 상기 제 1 및 제 2감산부(150,151)의 출력 신호 각각에 서로 다른 캐리어 주파수(f1,fN)를 곱해주는 제 3 및 제 4곱셈기(160,161)와, 상기 제 3 및 제 4곱셈기(160,161)의 각 출력을 누적시켜 합하는 누적 가산기(170)와, 상기 누적 가산기(170)의 출력을 아날로그 신호로 변환하는 디지털/아날로그 변환부(180)와, 상기 아날로그 변환된 신호를 고주파로 변조하는 주파수 상향 변조기(190)와, 상기 주파수 상향 변조기(190)의 출력을 증폭하여 안테나(210)를 통해 방사하는 고주파 증폭부(200)를 포함하는 구성이다.Referring to FIG. 8, first and second multipliers 110 and 111 for spreading a signal of each channel with a spreading code, interpolators 120 and 121 for interpolating outputs of the first and second multipliers 110 and 111, and each A maximum limit signal generator 130 which detects a maximum value signal of a channel signal in advance and generates a maximum limit signal corresponding to the maximum value of each channel signal; an output of the interpolator 130 and a maximum limit signal generator 130 The first and second delay units 140 and 141 delaying to match the output synchronization of the first and second delay units 140 and 141, and the maximum value of each channel signal output from the first and second delay units 140 and 141. Different carrier frequencies f 1 and f N are respectively applied to the first and second subtracting units 150 and 151 and the output signals of the first and second subtracting units 150 and 151, which are subtracted and output by the maximum limit signal of the signal. The third and fourth multipliers 160 and 161 to multiply, and the third and fourth multipliers ( A cumulative adder 170 that accumulates and sums the outputs of the 160 and 161, a digital / analog converter 180 that converts the output of the cumulative adder 170 into an analog signal, and modulates the analog converted signal at a high frequency. A frequency uplink modulator 190 and a high frequency amplifier 200 amplifying the output of the frequency uplink modulator 190 and radiates through the antenna 210.

여기서, 상기 최대치 제한신호 발생부(130)는 각 채널 신호에 절대값을 취하여 크기를 검출하는 절대값 검출부(131a~131b)와, 절대값 검출부(131a~131b)의 출력을누적 가산하는 제 2누적 가산기(132)와, 누적 가산된 신호를 임계값과 비교하여 임계값 이상의 최대치를 검출하는 최대치 검출부(133)와, 상기 검출된 최대치에 대응하는 신호를 발생하는 임펄스 발생기(134)와, 상기 제 2누적 가산기(132)의 누적 가산된 신호와 캐리어의 수, 그리고 피크 신호 여부를 판단할 기준 값을 이용하여 최대치를 제한할 가중치를 계산하는 가중치 계산부(135)와, 상기 임펄스 발생기(134)의 출력 임펄스에 상기 가중치를 곱하여 최대치 제한 신호를 발생하는 제 5곱셈기(137)와, 상기 최대치 제한 신호의 펄스 신호를 대역내로 제한하여 제 1 및 제 2감산부(150,151)로 출력하는 저역통과필터(137)를 포함하는 구성이다. Here, the maximum limit signal generator 130 may accumulate and add the absolute value detectors 131a to 131b for detecting magnitude by taking an absolute value on each channel signal and the outputs of the absolute value detectors 131a to 131b. A cumulative adder 132, a maximum value detector 133 which detects a maximum value equal to or greater than a threshold value by comparing the cumulatively added signal with a threshold value, an impulse generator 134 for generating a signal corresponding to the detected maximum value, and A weight calculator 135 for calculating a weight to limit the maximum value by using the cumulative added signal of the second cumulative adder 132, the number of carriers, and a reference value to determine whether the peak signal is present; and the impulse generator 134. The fifth multiplier 137 for generating a maximum limit signal by multiplying the output impulse of the multiplier by the weight, and the low pass for limiting the pulse signal of the maximum limit signal in a band to the first and second subtractors 150 and 151. Phil It is a structure including the rotor 137.

상기와 같이 구성되는 본 발명에 따른 멀티 캐리어 송신기의 피에알 감소장치에 대하여 첨부된 도면을 참조하여 설명하면 다음과 같다.Referring to the accompanying drawings, a pieal reduction apparatus of a multicarrier transmitter according to the present invention configured as described above is as follows.

도 8은 본 발명 제 1실시 예로서, 채널이 동상과 직교 신호로 분리되지 않는 시스템을 나타낸 구성이다.8 is a diagram illustrating a system in which a channel is not separated into in-phase and quadrature signals according to the first embodiment of the present invention.

도 8을 참조하면, 각 채널 신호는 제 1 및 제 2곱셈기(110,111)에서 확산코드와 곱해져 확산되고, 제 1 및 제 2보간부(120,121)는 보간 벡터에 의해 상기 확산된 각 채널 신호를 일정 배수로 보간하여, 샘플링 레이트를 높여서 출력한다. Referring to FIG. 8, each channel signal is spread by being multiplied by a spreading code in the first and second multipliers 110 and 111, and the first and second interpolators 120 and 121 each of the channel signals spread by the interpolation vector. By interpolating by a constant multiple, the sampling rate is increased and output.

상기 제 1 및 제 2보간부(120,121)의 출력 신호는 제 1 및 제 2지연부(140,141) 및 최대치 제한신호 발생부(130)에 입력된다. 최대치 제한신호 발생부(130)는 상기 각 채널 신호가 최대치 값을 갖게 될 경우 그 최대치 신호를 제거하기 위한 펄스를 생성하여 출력하게 된다.The output signals of the first and second interpolators 120 and 121 are input to the first and second delay units 140 and 141 and the maximum limit signal generator 130. The maximum limit signal generator 130 generates and outputs a pulse for removing the maximum value signal when each channel signal has a maximum value.

그리고, 제 1 및 제 2지연부(140,141)는 상기 각 채널 신호와 상기 최대치 제한신호 발생부(130)의 최대치 제한 신호의 타이밍이 일치(동기)하도록 지연시켜 주게 된다.The first and second delay units 140 and 141 delay the timing of the channel limit signal and the maximum limit signal of the maximum limit signal generator 130 to coincide (synchronize).

상기 제 1 및 제 2지연부(140,141)로부터 출력된 각 채널 신호는 제 1 및 제 2감산부(150,151)에서 최대치 제한신호 발생부(130)에서 발생된 최대치 제한신호(Pc)에 의해 감산되어, 최대치 성분만을 제거하게 된다. Each channel signal output from the first and second delay units 140 and 141 is subtracted by the maximum limit signal Pc generated by the maximum limit signal generator 130 in the first and second subtractors 150 and 151. Only the maximum component is removed.

그리고, 제 1 및 제 2감산부(150,151)에서 최대치가 제거된 각 채널 신호는 제 3 및 제 4곱셈기(160,161)에서 서로 다른 캐리어(Carrier) 주파수(Carrier 1~Carrier n)가 곱해져 각 채널이 서로 다른 주파수 상에 위치하도록 한다.Each channel signal whose maximum value is removed from the first and second subtractors 150 and 151 is multiplied by different carrier frequencies Carrier 1 to Carrier n in the third and fourth multipliers 160 and 161. Are located on different frequencies.

누적 가산기(170)는 제 3 및 제 4곱셈기(150,151)의 출력을 누적 가산하여 멀티캐리어로 결합하여 출력하며, 디지털/아날로그 변환기(D/A)(180)는 각 채널 신호를 아날로그 신호로 변환하며, 주파수 상향 변조기(190)는 고주파 캐리어 주파수(RF Carrier)를 멀티캐리어 신호에 곱하여 고주파 신호로 변조하며, 변조된 고주파 신호는 고주파 증폭부(RF AMP)(200)에 의해 증폭되고 안테나(210)를 통해서 방사된다. 여기서, 상향 변조기(190)에 곱해지는 고주파 캐리어 주파수는 하나의 실시 예이며, 실시 예로서 국부 발진 주파수(fLO)를 곱하여 변조할 수도 있다.The accumulator adder 170 accumulatively adds the outputs of the third and fourth multipliers 150 and 151 to combine and output the multicarrier, and the digital-to-analog converter (D / A) 180 converts each channel signal into an analog signal. The frequency uplink modulator 190 multiplies a high frequency carrier frequency (RF Carrier) by a multicarrier signal and modulates the high frequency signal, and the modulated high frequency signal is amplified by the RF AMP 200 and the antenna 210. Is emitted through). Here, the high frequency carrier frequency multiplied by the uplink modulator 190 is an embodiment, and may be modulated by multiplying the local oscillation frequency f LO by way of example.

이러한 제 3 및 제 4곱셈기(160,161), 누적 가산기(170)과 그 이후의 단은 하나의 송신기에서 여러 개의 캐리어로 송신할 수 있도록 하는 멀티캐리어 송신기의 특성상 변경 가능함으로써, 멀티캐리어 송신부로 간단하게 구성할 수도 있다.The third and fourth multipliers 160 and 161, the cumulative adder 170, and the subsequent stages can be changed by the characteristics of the multicarrier transmitter, which enables transmission from one transmitter to multiple carriers, thereby simplifying the multicarrier transmitter. It can also be configured.

구체적으로, 최대치 제한신호 발생부(130)에 대해 도 9를 참조하여 설명하면 다음과 같다. Specifically, the maximum limit signal generator 130 will be described with reference to FIG. 9 as follows.

최대치 제한 신호 발생부(130)는 절대값 검출부(131a~131b), 누적 가산기(132), 최대치 검출부(133), 임펄스 발생기(134), 가중치 계산부(135), 제 5곱셈기(136), 저역통과필터(LPF)(137)를 포함한다.The maximum limit signal generator 130 may include an absolute value detector 131a to 131b, an accumulator adder 132, a maximum value detector 133, an impulse generator 134, a weight calculator 135, a fifth multiplier 136, A low pass filter (LPF) 137.

제 1 및 제 2절대값 검출부(131~131b)는 제 1 및 제 2곱셈기(110,111)와 제 1 및 제 2보간부(120,121)를 거친 각 채널 신호가 입력되면 그 신호에 절대값을 취하여, 크기를 구하게 된다. The first and second absolute value detectors 131 to 131b take an absolute value when the respective channel signals passing through the first and second multipliers 110 and 111 and the first and second interpolators 120 and 121 are input. The size is obtained.

누적 가산기(132)는 상기 제 1 및 제 2절대값 검출부(131a~131b)에 의해 검출되는 크기를 누적시켜 합하여 입력신호의 합(T)을 도 11의 (a)와 같이 구하여 출력하게 된다. 이때 입력신호의 합(T)은 최대치 검출부(133) 및 가중치 계산부(135)에 각각 입력되며, 최대치 검출부(133)는 최대치 신호를 판별해 내기 위해 입력 신호의 합(T)과 기준값(A)을 비교하여 입력 신호의 합(T-A, T-(-A))이 클 경우 입력 신호가 최대치 값을 갖고 있다는 것을 임펄스 발생기(134)에 전달한다. The cumulative adder 132 accumulates and sums the magnitudes detected by the first and second absolute value detectors 131a to 131b, and calculates and outputs the sum T of the input signals as shown in FIG. In this case, the sum T of the input signals is input to the maximum detector 133 and the weight calculator 135, respectively, and the maximum detector 133 determines the sum T of the input signals and the reference value A to determine the maximum signal. ) Is transmitted to the impulse generator 134 that the input signal has the maximum value when the sum of the input signals (TA, T-(-A)) is large.

그러면, 임펄스 발생기(134)는 최대치 신호 발생시 해당 입력 신호에 대응하는 임펄스(P)를 발생시켜 도 12의 (b)와 같이 출력하고 , 피크 신호가 아닐 경우에는 0을 발생시킨다. 즉, 임펄스 발생기(134)는 기준 값을 초과하는 최대치의 위치에 대응하는 양의 값을 갖는 펄스를 발생시켜 출력하게 된다.Then, the impulse generator 134 generates an impulse P corresponding to the corresponding input signal when the maximum value signal is generated and outputs it as shown in FIG. 12 (b), and generates 0 when it is not a peak signal. That is, the impulse generator 134 generates and outputs a pulse having a positive value corresponding to the position of the maximum value exceeding the reference value.

이때, 상기 임펄스 발생기(134)에 의해 발생된 임펄스와 가중치 계산부(135)에 의해 계산된 가중치는 제 5곱셈기(136)에서 곱해주어, 최대치 신호에 대응하는 최대치 제한 신호를 도 12의 (c)와 같이 발생하게 된다. 이는 도 12의 (a)에서 정/부의 값 측면에서 기준치를 초과하는 크기만큼의 펄스신호가 출력되도록 상기 발생된 임펄스에 가중치가 곱해져 출력된다. In this case, the impulse generated by the impulse generator 134 and the weight calculated by the weight calculator 135 are multiplied by the fifth multiplier 136 to multiply the maximum limit signal corresponding to the maximum value signal of FIG. ) Will occur. The weight is multiplied by the generated impulse so that a pulse signal having a magnitude exceeding a reference value is output in terms of a positive / negative value in FIG.

여기서, 가중치 계산부(135)는 최대치 신호를 제거할 펄스 신호의 크기를 결정해 주는데, 가중치 값은 입력 신호의 합(T), 피크 신호인지를 판단할 기준값(A), 멀티캐리어 송신기내에서 처리하는 캐리어 수(N)에 의해서 결정된다. 이를 수식으로 표현하면 수학식 1과 같다.Here, the weight calculation unit 135 determines the magnitude of the pulse signal to remove the maximum signal, the weight value is the sum (T) of the input signal, the reference value (A) to determine whether the peak signal, the multicarrier transmitter It is determined by the number N of carriers to be processed. If this is expressed as an equation, Equation 1 is obtained.

여기서, T-A에서 T는 입력 신호의 합(±T), A는 피크 신호인지를 판단할 수 있는 기준 값이므로 T-A, T-(-A)로 표현된다. 예컨대, 임의의 입력신호의 최대치가 각각 10, -8이고 기준 값(A)이 ±7이라면 10-7은 3, -8-(-7)은 -1이 되며, 결정된 값이 최대치 신호를 제거할 펄스 신호의 크기이다.Here, in T-A, T is the sum (± T) of the input signal and A is a reference value for determining whether the peak signal is represented by T-A and T-(-A). For example, if the maximum value of any input signal is 10, -8 and reference value A is ± 7, 10-7 is 3, -8-(-7) is -1, and the determined value removes the maximum signal. The magnitude of the pulse signal to do.

그리고, 임펄스 발생기(134)에서 발생된 임펄스와 가중치 계산부(135)의 가중치가 곱해진 신호를 저역 통과 필터(137)를 통과시키면 대역이 제한된 최대치를 제거하기 위한 신호(Pc)가 출력된다. 이는 생성된 펄스의 대역이 제한되도록 함으로써 인접채널에 영향을 주지 않도록 한다.When the signal obtained by multiplying the impulse generated by the impulse generator 134 and the weight of the weight calculator 135 passes through the low pass filter 137, a signal Pc for removing the band-limited maximum value is output. This allows the band of the generated pulse to be limited so that it does not affect the adjacent channel.

그러므로, 최대치 제한 신호 발생부(130)로부터 출력되는 최대치 제한 신호에 의해 상기 제 1 및 제 2지연부(140,141)에서 지연된 신호의 최대치가 감소된다.Therefore, the maximum value of the signal delayed in the first and second delay units 140 and 141 is reduced by the maximum limit signal output from the maximum limit signal generator 130.

도 10은 본 발명 실시 예에 따른 멀티캐리어 송신기용 피에이알 감소장치에 있어서, 각 채널에 동상과 직교신호가 분리된 시스템의 멀티캐리어 송신기이다.FIG. 10 is a multicarrier transmitter of a system in which an in-phase and orthogonal signal is separated in each channel in the PA reduction apparatus for a multicarrier transmitter according to an exemplary embodiment of the present invention.

각 채널 신호가 입력되면 제 1 및 제 2곱셈기(311,313)는 확산코드(PNI,PNQ)에 의해 확산된 동상과 직교신호(I,Q)로 출력되며, 확산된 동상과 직교신호(I,Q)는 제 1 및 제 2보간부(321,323)에 의해 일정배수(M)로 샘플링 레이트가 보간된다.When each channel signal is input, the first and second multipliers 311 and 313 are output as in-phase and quadrature signals I and Q spread by the spreading codes PN I and PN Q , and the in-phase and quadrature signals I are spread. Q is interpolated at a predetermined multiple M by the first and second interpolators 321 and 323.

상기 제 1 및 제 2보간부(321,323)의 출력은 최대치 제한 신호 발생부(330) 및 제 1 및 제 2지연부(341,343)에 각각 입력되며, 최대치 제한 신호 발생부(330)에서 각 채널의 동상과 직교성분의 합을 구한 후 임계값(A) 이상의 최대치를 검출하고, 검출된 임계값 이상의 최대치 신호에 대응하는 최대치 제한 신호(Pc)를 발생하여 출력한다.The outputs of the first and second interpolators 321 and 323 are input to the maximum limit signal generator 330 and the first and second delay units 341 and 343, respectively. After the sum of the in-phase and quadrature components is obtained, the maximum value of the threshold value A or more is detected, and a maximum limit signal Pc corresponding to the detected maximum value signal is generated and output.

그러면, 제 1 및 제 2감산부(351,353)는 제 1 및 제 2지연부(341,343)에 의해 지연된 동상과 직교신호가 최대치 제한 신호만큼 감산되어, 최대치가 제한된 신호 즉, 임계값 이상의 최대치 신호는 임계값 이하로 출력된다.Then, the first and second subtractors 351 and 353 subtract the in-phase and quadrature signals delayed by the first and second delay units 341 and 343 by the maximum limit signal, so that the signal whose maximum value is limited, that is, the maximum signal above the threshold value is Outputs below the threshold.

위상 천이기(361,363)는 제 1 및 제 2감산부(351,353)의 출력 동상과 직교신호 중 동상 신호에만 90°빠른 반송파 신호를 곱해주고, 직교신호에 반송파 신호만을 곱해줌으로써, 동상과 직교신호는 서로 90 위상 천이된 반송파에 의해 다중 캐리어로 출력된다.The phase shifters 361 and 363 multiply a 90 ° fast carrier signal only to the in-phase signal of the first and second subtracting units 351 and 353 and the in-phase signal, and multiply only the carrier signal by the orthogonal signal, whereby the in-phase and quadrature signals It is output as multiple carriers by carriers 90 phase shifted from each other.

누적 가산기(361,363)는 상기 위상 천이기(361,363)의 출력을 누적 가산하고, 디지털/아날로그 변환기(370)는 아날로그 신호로 변환하며, 주파수 상향변환기(380)는 RF 캐리어로 상향 변조시켜 RF 증폭부를 통해서 방사시켜 준다.Cumulative adders 361 and 363 add and accumulate the outputs of the phase shifters 361 and 363, the digital-to-analog converter 370 converts them into analog signals, and the frequency up-converter 380 up-modulates the RF carriers. Radiate through.

이를 위해 최대치 제한 신호 발생부(330)는 도 11에 도시된 바와 같이, 제 1 및 제 2자승기(331a,331b), 채널 누적 가산기(332a,332b), 루트 처리부(333a,333b), 제 3누적 가산기(334), 최대치 검출부(335), 임펄스 발생기(336), 가중치 계산부(337), 제 4곱셈기(338), 저역통과필터(339)로 구성된다.To this end, as shown in FIG. 11, the maximum limit signal generator 330 includes the first and second multipliers 331a and 331b, the channel accumulator adders 332a and 332b, the root processing units 333a and 333b, It consists of a three cumulative adder 334, a maximum value detector 335, an impulse generator 336, a weight calculator 337, a fourth multiplier 338, and a low pass filter 339.

제 1 및 제 2자승기는 확산된 각 채널의 동상과 직교 신호(I,Q)를 각각 자승하여 출력하고, 채널 누적 가산기(332a,332b)는 자승시킨 각 채널의 동상과 직교신호를 누적 가산하고, 루트 처리부(332a,332b)는 채널 누적 가산기(332a,332b)의 출력 신호에 루트를 씌어 연산하여 크기를 구하며, 누적 가산기(334)는 루트 처리된 채널 신호들을 누적 가산하여 채널 신호의 합(T)을 출력하게 된다.The first and second squarers square and output the in-phase and quadrature signals I and Q of each of the spread channels, and the channel accumulators 332a and 332b add and accumulate the in-phase and quadrature signals of each channel. In addition, the root processing units 332a and 332b calculate a magnitude by applying a root to the output signals of the channel accumulators 332a and 332b, and the accumulator adder 334 accumulatively adds the root-processed channel signals to sum the channel signals. Will output (T).

그리고, 누적 가산기(334)로부터 출력되는 채널 신호의 합은 최대치 검출부(335) 및 가중치 계산부(337)에 입력되며, 최대치 검출부(334)는 채널 신호의 합 중에서 임계값과 비교하여 임계값 이상의 신호(T-A, T-(-A))들을 검출하여 출력하고, 임펄스 발생기(336)는 임계값 이상의 최대치 신호에 대응하는 양(+)의 크기를 갖는 펄스를 발생시켜 출력한다. 그러나, 최대치 신호가 검출되지 않을 경우에는 0을 발생시킨다.The sum of the channel signals output from the cumulative adder 334 is input to the maximum value detector 335 and the weight calculator 337, and the maximum value detector 334 is equal to or greater than the threshold value among the sum of the channel signals and is equal to or greater than the threshold value. The signals TA and T-(-A) are detected and output, and the impulse generator 336 generates and outputs a pulse having a positive magnitude corresponding to the maximum signal above the threshold. However, if the maximum value signal is not detected, zero is generated.

여기서, 가중치 계산부(135)는 최대치 신호를 제거할 펄스 신호의 크기를 결정해 주는데, 가중치 값은 입력 신호의 합(T), 피크 신호인지를 판단할 기준값(A), 멀티캐리어 송신기내에서 처리하는 캐리어 수(N)에 의해서 결정된다. 이를 수식으로 표현하면 수학식 1과 같다.Here, the weight calculation unit 135 determines the magnitude of the pulse signal to remove the maximum signal, the weight value is the sum (T) of the input signal, the reference value (A) to determine whether the peak signal, the multicarrier transmitter It is determined by the number N of carriers to be processed. If this is expressed as an equation, Equation 1 is obtained.

---수학식 1 --- Equation 1

여기서, T-A에서 T는 입력 신호의 합(±T), A는 피크 신호인지를 판단할 수 있는 기준 값이므로 T-A, T-(-A)로 표현된다. 예컨대, 임의의 입력신호의 최대치가 각각 10, -8이고 기준 값(A)이 ±7이라면 10-7은 3, -8-(-7)은 -1이 되며, 결정된 값이 최대치 신호를 제거할 펄스 신호의 크기이다.Here, in T-A, T is the sum (± T) of the input signal and A is a reference value for determining whether the peak signal is represented by T-A and T-(-A). For example, if the maximum value of any input signal is 10, -8 and reference value A is ± 7, 10-7 is 3, -8-(-7) is -1, and the determined value removes the maximum signal. The magnitude of the pulse signal to do.

상기 임펄스 발생기(336)로부터 발생되는 최대치에 대응하는 임펄스와 가중치 계산부(337)에서 계산된 가중치는 제 3곱셈기(338)에서 곱해져 최대치 제한신호가 출력되며, 최대치 제한신호(Pc)는 로우패스필터(339)에 의해 대역이 제한되어 상기의 제 1 및 제 2감산부(351,353)로 각각 입력되어, 입력되는 동상과 직교 신호의 최대치 성분을 최대치 제한신호에 의해 임계값 이하로 제한한다.The impulse corresponding to the maximum value generated from the impulse generator 336 and the weight calculated by the weight calculator 337 are multiplied by the third multiplier 338 to output the maximum limit signal, and the maximum limit signal Pc is low. The band is limited by the pass filter 339 and input to the first and second subtracting units 351 and 353, respectively, to limit the maximum component of the in-phase and quadrature signals to be below the threshold by the maximum limit signal.

부가하여 설명하면 도 12에 도시된 바와 같이, (a)의 신호 중에서 임계값(A) 이상의 최대치 신호가 존재하면 이에 대응하는 임펄스(P)가 발생되며, (c)와 같이 발생된 임펄스에 임계값 보다 얼마나 큰 정도를 나타내는 가중치를 곱해줌으로써, 발생된 임펄스의 크기는 정 또는 부의 신호로 상기의 가중치 크기에 비례하는 신호로 최대치 제한신호가 발생된다.In addition, as shown in FIG. 12, if a maximum signal equal to or greater than the threshold value A exists in the signal of (a), an impulse P corresponding thereto is generated, and the threshold is generated in the generated impulse as shown in (c). By multiplying the weight indicating how much greater than the value, the generated maximum impulse signal is generated as a signal proportional to the magnitude of the weight as a positive or negative signal.

실시 예로서, 임의의 입력 신호의 최대치에 대응하는 펄스를 발생시켜 최대치를 제한하는 PAR 감소장치는 기존의 DS-CDMA(direct sequence CDMA) 뿐만 아니라 MC-CDMA(multicarrier CDMA), OFDM-CDMA등 멀티캐리어를 필요로 하는 모든 CDMA방식의 기지국 및 단말기에 PAR(Peak-to-Average Ratio)를 줄이는 장치로 적용할 수 있다. In an exemplary embodiment, a PAR reduction apparatus for generating a pulse corresponding to a maximum value of an arbitrary input signal and limiting the maximum value may include multi-carrier CDMA (DMA-CDMA), OFDM-CDMA, etc. It can be applied as a device to reduce the peak-to-average ratio (PAR) to all CDMA base stations and terminals requiring a carrier.

상술한 바와 같이 본 발명에 따른 멀티캐리어 송신기용 피에이알 감소장치는 CDMA 멀티캐리어 송신기에서 송신전력의 피에이알을 감소시켜 줌으로써, 최대 출력(Peak Power)이 낮아져서 낮은 증폭기를 사용할 수 있고, 고출력 증폭기를 사용하는 송신기의 가격이 싸지며, 고출력의 송신기에 의해 발생되는 열을 줄일 수 있는 한편, 불필요한 전력을 절약할 수 있으며, 송신기의 크기를 줄일 수 있는 효과가 있다. 또한 기존의 DS-CDMA(direct sequence CDMA)뿐만 아니라 MC-CDMA(multicarrier CDMA), OFDM-CDMA등 multicarrier를 필요로 하는 모든 CDMA방식의 기지국 및 단말기에 Peak-to-Average(PAR)를 줄이는 장치로 적용할 수 있다. As described above, the PA reduction apparatus for a multicarrier transmitter according to the present invention reduces the PA of the transmission power in a CDMA multicarrier transmitter, thereby lowering the peak power and using a low amplifier. The cost of a transmitter using an amplifier is low, and heat generated by a high power transmitter can be reduced, unnecessary power can be saved, and the size of the transmitter can be reduced. In addition, it is a device that reduces Peak-to-Average (PAR) in all CDMA base stations and terminals that require multicarriers such as MC-CDMA (multicarrier CDMA) and OFDM-CDMA as well as conventional DS-CDMA (direct sequence CDMA). Applicable

도 1은 종래 CDMA 방식을 송신하는 기지국의 단일 캐리어 송신기의 구성도.1 is a block diagram of a single carrier transmitter of a base station transmitting a conventional CDMA scheme.

도 2는 종래 도 1의 전압제한기 및 밴드제한필터의 출력특성을 나타낸 도면.FIG. 2 is a view showing output characteristics of the voltage limiter and the band limiting filter of FIG.

도 3은 도 1의 전압 제한기의 입/출력 신호를 나타낸 도면.3 illustrates an input / output signal of the voltage limiter of FIG. 1.

도 4는 도 1에서 입력 신호의 클리핑 전, 클리핑 후, 필터링 후의 주파수 영역에서의 신호를 나타낸 도면.4 is a diagram illustrating a signal in a frequency domain before, after clipping, and after filtering of an input signal in FIG. 1;

도 5는 종래 멀티캐리어 송신기용 제 1실시 예를 나타낸 도면.5 is a diagram illustrating a first embodiment of a conventional multicarrier transmitter.

도 6은 종래 멀티캐리어 송신기용 제 2실시 예를 나타낸 도면.6 illustrates a second embodiment of a conventional multicarrier transmitter.

도 7은 종래 도 6에서의 멀티캐리어로 결합된 신호를 클리핑할 때의 출력 특성을 나타낸 도면.FIG. 7 is a diagram showing output characteristics when clipping signals combined with a multicarrier in FIG.

도 8은 본 발명 제 1실시 예에 따른 멀티캐리어 송신기용 PAR 감소장치를 나타낸 구성도.8 is a block diagram illustrating a PAR reduction apparatus for a multicarrier transmitter according to the first embodiment of the present invention.

도 9는 도 8의 최대치 제한 신호 발생부의 상세 구성도.FIG. 9 is a detailed configuration diagram of the maximum limit signal generator of FIG. 8; FIG.

도 10은 본 발명 제 2실시 예에 따른 멀티캐리어 송신기용 PAR 감소장치를 나타낸 구성도.10 is a block diagram illustrating a PAR reduction apparatus for a multicarrier transmitter according to a second embodiment of the present invention.

도 11은 도 10의 최대치 제한 신호 발생부의 상세 구성도.FIG. 11 is a detailed configuration diagram of the maximum limit signal generator of FIG. 10. FIG.

도 12는 본 발명 실시 예에 따른 최대치 제한 신호 발생부에서의 최대치 제한 신호를 생성하는 예를 나타낸 도면. 12 illustrates an example of generating a maximum limit signal in a maximum limit signal generator according to an exemplary embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

110,111,160,161,136,311,313...곱셈기110,111,160,161,136,311,313 ... multiplier

120,121,321,323...보간부120,121,321,323 ... Interpolator

130,330...최대치 제한 신호 발생부130,330 ... Maximum limit signal generator

140,141,341,343...지연부 150,151,351,353...감산부140,141,341,343 ... Delayed 150,151,351,353 ... Subtracted

170,132,370,334...누적 가산기 180,280...디지털/아날로그 변환기170,132,370,334 ... cumulative adder 180,280 ... digital / analog converter

190,290...주파수 상향 변환기 200,400...고주파 증폭부190,290 ... Frequency Upconverter 200,400 ... High Frequency Amplifier

Claims (8)

멀티캐리어 송신기에 있어서,In a multicarrier transmitter, 각 채널 신호를 확산 코드로 확산시키는 제 1 및 제 2곱셈기와,First and second multipliers for spreading each channel signal with a spreading code, 상기 확산된 각 채널 신호의 크기를 검출하여 임계치와 비교하여 상기 임대치 이상의 최대치를 검출하고 상기 검출된 최대치에 대응하는 최대치 제한 신호를 발생하는 최대치 제한 신호 발생수단과;A maximum limit signal generation means for detecting the magnitude of each spread channel signal, comparing the threshold value with a maximum value of the lease value, and generating a maximum limit signal corresponding to the detected maximum value; 상기 제 1 및 제 2곱셈기에 의해 확산된 각 채널 신호와 상기 최대치 제한신호 발생수단의 최대치 제한 신호의 동기를 맞추기 위해 지연시켜 주는 제 1 및 제 2지연부와;First and second delay units for delaying synchronization of each channel signal spread by the first and second multipliers with the maximum limit signal of the maximum limit signal generator; 상기 제 1 및 제 2지연부로부터 지연 출력된 각 채널 신호를 상기 최대치 제한 신호 발생수단의 최대치 제한 신호로 감산하여 최대치가 임계값 이하로 제한된 각 채널 신호로 출력하는 제 1 및 제 2감산부와;First and second subtractors for subtracting each channel signal delayed from the first and second delay units by the maximum limit signal of the maximum limit signal generating means and outputting each channel signal whose maximum value is less than or equal to a threshold value; ; 상기 제 1 및 제 2감산부로부터 최대치가 제한된 각 채널 신호에 서로 다른 캐리어 주파수를 누적 가산하여 송신하는 멀티캐리어 송신부를 포함하는 것을 특징으로 하는 멀티캐리어 송신기용 피에이알 감소장치.And a multicarrier transmitter for accumulating and adding different carrier frequencies to each channel signal whose maximum value is limited from the first and second subtractors. 제 1항에 있어서,The method of claim 1, 상기 각 채널 신호는 동상과 직교 신호가 분리되지 않은 신호인 것을 특징으로 하는 멀티캐리어 송신기용 피에이알 감소장치.And each channel signal is a signal in which in-phase and quadrature signals are not separated. 삭제delete 제 1항에 있어서,The method of claim 1, 상기 확산된 각 채널 신호의 샘플링 레이트를 높여주기 위해 일정 보간 벡터로 보간하는 보간부를 더 포함하는 것을 특징으로 하는 멀티캐리어 송신기용 피에이알 감소장치.And an interpolation unit for interpolating a predetermined interpolation vector to increase a sampling rate of each spread channel signal. 제 1항에 있어서,The method of claim 1, 상기 최대치 제한신호 발생수단은 상기 각 채널 신호에 절대값을 취하여 크기를 검출하는 절대값 검출부와, 상기 절대값 검출부로부터 검출된 각 채널신호의 크기를 누적 가산하여 입력 신호 합을 구하는 제 2누적 가산기와, 상기 누적 가산된 입력신호의 합으로부터 임계값과 비교하여 임계값 이상의 최대치를 검출하는 최대치 검출부와, 상기 최대치 검출부에 의해 검출된 임계값 이상의 최대치에 대응하는 임펄스를 발생하는 임펄스 발생기와, 상기 제 2누적 가산기의 누적 가산된 입력 신호의 합과, 상기 멀티캐리어 송신기 내에서 처리하는 캐리어의 수, 그리고 피크 신호 여부를 판단할 임계값을 이용하여 최대치를 제한할 가중치를 계산하는 가중치 계산부와, 상기 임펄스 발생기의 출력 임펄스에 상기 가중치를 곱하여 최대치 제한 신호를 발생하는 제 5곱셈기를 포함하는 것을 특징으로 하는 멀티캐리어 송신기용 피에이알 감소장치.The maximum limit signal generating means includes an absolute value detector which detects magnitude by taking an absolute value of the respective channel signals, and a second cumulative adder that accumulatively adds the magnitude of each channel signal detected by the absolute value detector to obtain an input signal sum. A maximum value detector for detecting a maximum value of a threshold value or more from a sum of the cumulatively added input signals, an impulse generator for generating an impulse corresponding to a maximum value of a threshold value or more detected by the maximum value detector, A weight calculator configured to calculate a weight to limit the maximum value using a sum of the cumulatively added input signals of the second cumulative adder, the number of carriers processed in the multicarrier transmitter, and a threshold value to determine whether the peak signal is present; And generating a maximum limit signal by multiplying the output impulse of the impulse generator by the weight. The piezoelectric reducing device for a multicarrier transmitter, characterized in that it comprises a fifth multiplier. 제 1항에 있어서,The method of claim 1, 상기 최대치 제한신호 발생수단은 동상과 직교신호를 자승하는 자승기와, 상기 자승시킨 동상과 직교신호의 채널 합을 구하는 채널 누적 가산기와, 상기 채널 누적가산기의 출력 채널 합을 루트처리하여 크기를 검출하는 루트처리부와, 상기 루트처리부의 검출된 크기를 누적 가산하여 입력 신호 합을 구하는 제 3누적 가산기와, 상기 제 3누적 가산기에서 누적 가산된 입력신호의 합으로부터 임계값과 비교하여 임계값 이상의 최대치를 검출하는 최대치 검출부와, 상기 최대치 검출부에서 검출된 최대치에 대응하는 임펄스를 발생하는 임펄스 발생기와, 상기 제 3누적 가산기의 누적 가산된 입력신호의 합과, 상기 멀티캐리어 송신기 내에서 처리하는 캐리어의 수, 그리고 피크 신호 여부를 판단할 임계값을 이용하여 최대치를 제한할 가중치를 계산하는 가중치 계산부와, 상기 임펄스 발생기의 출력 임펄스에 상기 가중치를 곱하여 최대치 제한 신호를 발생하는 제 5곱셈기를 포함하는 것을 특징으로 하는 멀티캐리어 송신기용 피에이알 감소장치.The maximum limit signal generating means includes: a root squarer for square of in-phase and quadrature signals, a channel cumulative adder for obtaining a channel sum of the squared in-phase and orthogonal signals, and an output channel sum of the channel cumulative adder for detecting magnitudes; A third cumulative adder that accumulatively adds the detected magnitudes of the root processor, a cumulative addition of the detected magnitudes of the root processor, and a maximum value equal to or greater than a threshold from a sum of the cumulatively added input signals in the third cumulative adder. Of the maximum value detection unit for detecting a signal, an impulse generator for generating an impulse corresponding to the maximum value detected by the maximum value detection unit, a cumulatively added input signal of the third cumulative adder, and a carrier for processing in the multicarrier transmitter. Number and weights to limit the maximum using thresholds to determine peak signals. And a weight multiplier and a fifth multiplier generating a maximum limit signal by multiplying the output impulse of the impulse generator by the weight. 제 5항 또는 제 6항에 있어서,The method according to claim 5 or 6, 상기 가중치 계산부는 상기 누적 가산기에서 누적된 입력 신호의 합과 최대치 신호 임계값을 감산한 값을 멀티캐리어 송신기 내에서 처리하는 캐리어의 수로 나누고, 이 값을 임펄스 크기로 나누어 임펄스에 대한 가중치를 계산하는 것을 특징으로 하는 멀티캐리어 송신기용 피에이알 감소장치.The weight calculator divides the sum of the accumulated input signals and the maximum signal threshold value by the cumulative adder by the number of carriers processed in the multicarrier transmitter, and divides this value by the impulse size to calculate the weight of the impulse. Pieal reduction device for multicarrier transmitter, characterized in that. 제 5항 또는 제 6항에 있어서,The method according to claim 5 or 6, 상기 임펄스에 가중치가 곱해져 구해진 최대치 제한 신호의 펄스 신호를 대역내로 제한하여 상기 제 1 및 제 2감산부로 출력하는 저역통과필터를 더 포함하는 것을 특징으로 하는 멀티캐리어 송신기용 피에이알 감소장치.And a low pass filter which limits the pulse signal of the maximum limit signal obtained by multiplying the impulse by a weight and outputs it to the first and second subtractors.
KR10-2002-0065190A 2002-10-24 2002-10-24 Diminish appatatus for Peak to Average Ratio in multi-carrier transmitter KR100475180B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0065190A KR100475180B1 (en) 2002-10-24 2002-10-24 Diminish appatatus for Peak to Average Ratio in multi-carrier transmitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0065190A KR100475180B1 (en) 2002-10-24 2002-10-24 Diminish appatatus for Peak to Average Ratio in multi-carrier transmitter

Publications (2)

Publication Number Publication Date
KR20040036240A KR20040036240A (en) 2004-04-30
KR100475180B1 true KR100475180B1 (en) 2005-03-10

Family

ID=37334832

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0065190A KR100475180B1 (en) 2002-10-24 2002-10-24 Diminish appatatus for Peak to Average Ratio in multi-carrier transmitter

Country Status (1)

Country Link
KR (1) KR100475180B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000013337A2 (en) * 1998-08-31 2000-03-09 Qualcomm Incorporated Method and apparatus for reducing amplitude variations in communication signals employing inserted pilot symbol
WO2000042752A1 (en) * 1999-01-12 2000-07-20 Sony Electronics Inc. Generation of complex spreading sequences with low peak to average power ratio
WO2000054426A1 (en) * 1999-03-10 2000-09-14 Qualcomm Incorporated Decresting peaks in a cdma signal
US20010055282A1 (en) * 1997-12-15 2001-12-27 Douglas Knisely Reducing peak to average ratio of transmit signal by intentional phase rotating among composed signals
WO2002009373A2 (en) * 2000-07-21 2002-01-31 Pmc-Sierra, Ltd. Reduction of peak to average power ratio

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010055282A1 (en) * 1997-12-15 2001-12-27 Douglas Knisely Reducing peak to average ratio of transmit signal by intentional phase rotating among composed signals
WO2000013337A2 (en) * 1998-08-31 2000-03-09 Qualcomm Incorporated Method and apparatus for reducing amplitude variations in communication signals employing inserted pilot symbol
WO2000042752A1 (en) * 1999-01-12 2000-07-20 Sony Electronics Inc. Generation of complex spreading sequences with low peak to average power ratio
WO2000054426A1 (en) * 1999-03-10 2000-09-14 Qualcomm Incorporated Decresting peaks in a cdma signal
WO2002009373A2 (en) * 2000-07-21 2002-01-31 Pmc-Sierra, Ltd. Reduction of peak to average power ratio

Also Published As

Publication number Publication date
KR20040036240A (en) 2004-04-30

Similar Documents

Publication Publication Date Title
US7307943B2 (en) Mobile station, base station, communication system, and communication method
KR100232554B1 (en) Code multiplexing wireless apparatus
JP2718398B2 (en) CDMA base station transmitter
EP1350341B1 (en) Peak power and envelope magnitude regulators and cdma transmitters featuring such regulators
KR100367433B1 (en) Transmitter
EP1133837B1 (en) Peak power and envelope magnitude regulators and cdma transmitters featuring such regulators
KR100605440B1 (en) Amplitude limitation in a cdma system
KR101120685B1 (en) Peak suppressing method
US7773678B2 (en) Method and apparatus for reducing the dynamic range of a radio signal
JP4043287B2 (en) Wireless communication system, communication apparatus, and reception quality measuring method
US20030012292A1 (en) System and method for post filtering peak power reduction in communications systems
KR20090113915A (en) Radio communication system
JP2002044054A (en) Combination carrier transmission circuit with limiter circuit
JP3126904B2 (en) Spread spectrum communication equipment
KR100475180B1 (en) Diminish appatatus for Peak to Average Ratio in multi-carrier transmitter
JP3843562B2 (en) Spread spectrum communication equipment
US7848459B2 (en) Radio receiving apparatus and radio receiving method
JP2003174370A (en) Non-linear compensation circuit, base station device and method for clipping transmission power
EP1405427B1 (en) System and method for post filtering peak power reduction in communications systems
JP2005072959A (en) Transmitter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100127

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee