KR100468818B1 - single electron transistor - Google Patents

single electron transistor Download PDF

Info

Publication number
KR100468818B1
KR100468818B1 KR1019970020722A KR19970020722A KR100468818B1 KR 100468818 B1 KR100468818 B1 KR 100468818B1 KR 1019970020722 A KR1019970020722 A KR 1019970020722A KR 19970020722 A KR19970020722 A KR 19970020722A KR 100468818 B1 KR100468818 B1 KR 100468818B1
Authority
KR
South Korea
Prior art keywords
region
insulating
source region
layer
electron transistor
Prior art date
Application number
KR1019970020722A
Other languages
Korean (ko)
Other versions
KR19980084823A (en
Inventor
김원식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970020722A priority Critical patent/KR100468818B1/en
Publication of KR19980084823A publication Critical patent/KR19980084823A/en
Application granted granted Critical
Publication of KR100468818B1 publication Critical patent/KR100468818B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7613—Single electron transistors; Coulomb blockade devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor

Abstract

PURPOSE: A single electron transistor is provided to remarkably reduce power consumption by controlling electromigration between a source region and a drain region by a potential applied across a gate region and the source region. CONSTITUTION: A substrate(11) is prepared. An oxide layer(12) is formed on the substrate. A gate region(13), a source region(15) and a drain region(14) are two-dimensionally disposed on the oxide layer, separated from one another by an insulation part(20) made of an insulation material of a predetermined pattern. The insulation part includes the first insulation layer(21), the second insulation layer(23) and a plurality of insulation barrier layers(24). The first insulation layer isolates the gate region from the drain region and the source region. The second insulation layer is formed between the source region and the gate region, located in a position separated from the first insulation layer by a predetermined distance. The second insulation layer and the first insulation layer are interconnected by the plurality of insulation barrier layers that are of strip types and run in parallel with one another. A conductive material for electromigration between the source region and the drain region is filled in a gap between the insulation barrier layers.

Description

단일 전자 트랜지스터{single electron transistor} Single electron transistor

본 발명은 단일 전자 트랜지스터(single electron transistor)에 관한 것이다.The present invention relates to a single electron transistor.

반도체소자의 하나인 FET(field effect transistor)는, 트랜지스터가 태동한 이후, 소비전력이 적고, 간단한 구조로 소형으로 만들 수 있는 장점을 갖고있어, 단일소자로서는 증폭기, 스위칭소자 등에 이용되고, 디지탈 시계, 계산기, 마이크로프로세서, 메모리소자 등 전력소비가 특히 많은 대규모 집적 IC를 구성하는 기본단위소자로 이용되고 있다.Field effect transistor (FET), which is one of the semiconductor devices, has the advantage of being small in power consumption and simple in structure since the transistor is started. As a single device, it is used in amplifiers, switching devices, and the like. In particular, power consumption, such as a computer, a calculator, a microprocessor, and a memory device, is used as a basic unit device that constitutes a large integrated IC.

그러나, 집적되는 반도체 소자의 기능확장요구에 따른 집적의 대규모화에도 종래의 FET 집적에 의한 크기보다 소형화할 수 있도록 집적밀도를 증가시키면서도 소비전력을 저감할 수 있는 단위소자의 개발이 꾸준히 요구되고 있다.However, there is a continuous demand for the development of unit devices that can reduce power consumption while increasing the integration density so as to be smaller than the size of the conventional FET integration, even in the large scale of integration due to the functional expansion requirements of the integrated semiconductor devices. .

본 발명은 상기와 같은 요구에 대응하여 창안된 것으로서, 소비전력이 낮고,그 크기가 작아 소형화에 적합한 단일 전자 트랜지스터를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made in response to the above requirements, and an object thereof is to provide a single electronic transistor suitable for miniaturization due to low power consumption and small size.

상기의 목적을 달성하기 위하여, 본 발명에 따른 단일전자 트랜지스터는In order to achieve the above object, a single electron transistor according to the present invention

기판위에 산화막이 마련되어 있고, 산화막 위에 소정 패턴의 절연물질로 형성된 절연부에 의해 상호 분리된 게이트 영역, 소오스 영역, 드레인 영역을 갖는다. An oxide film is provided on the substrate and has a gate region, a source region, and a drain region separated from each other by an insulating portion formed of an insulating material having a predetermined pattern on the oxide film.

상기 절연부는 상기 게이트 영역을 상기 드레인영역 및 소오스영역으로부터 분리하는 제1절연층, 상기 소오스 영역과 상기 게이트 영역 사이에서 상기 제1절연층에 대해 소정거리 떨어진 위치에 형성된 제2절연층 및 상기 제2절연층과 상기 제1절연층 사이를 스트립상으로 상호 나란하게 연결하는 다수의 절연장벽층을 구비하고, 상기 절연장벽층 사이에는 도전물질로 메워져 있다. 그리고, 폭이 5nm, 길이가 10nm정도로 상기 절연장벽층이 6개 형성되어 있는 것이 바람직하다.The insulating part may include a first insulating layer separating the gate region from the drain region and the source region, a second insulating layer and a second insulating layer formed at a predetermined distance from the source region and the gate region with respect to the first insulating layer. (2) A plurality of insulating barrier layers are formed between the insulating layers and the first insulating layer in parallel to each other in strip form, and are filled with a conductive material between the insulating barrier layers. It is preferable that six insulating barrier layers are formed at a width of 5 nm and a length of about 10 nm.

이하 첨부된 도면을 참조하여 본 발명에 따른 단일 전자 트랜지스터 및 그 제조방법을 보다 상세하게 설명한다.Hereinafter, a single electronic transistor and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일실시예 따른 단일 전자 트랜지스터를 나타내보인 사시도이다.1 is a perspective view showing a single electronic transistor according to an embodiment of the present invention.

이를 참조하면, 기판(11) 위에 산화막(12)이 형성되어 있고, 산화막(12) 위에 게이트 영역(13), 드레인 영역(14), 소오스 영역(15)이 절연부(20)에 의해 상호 분리되어 형성되어 있다.Referring to this, the oxide film 12 is formed on the substrate 11, and the gate region 13, the drain region 14, and the source region 15 are separated from each other by the insulating portion 20 on the oxide film 12. It is formed.

기판(11)은 가장 널리 사용되는 실리콘 단결정에 n형물질이 도핑된 것이 사용되었다.As the substrate 11, an n-type material doped with the most popular silicon single crystal was used.

전기적으로 절연성을 갖는 SiO2 산화막(12)위에 도전물질인 알루미늄으로 게이트 영역(13), 드레인 영역(14), 소오스 영역(15)이 각각 소정 두께로 형성되어 있다.On the electrically insulating SiO 2 oxide film 12, the gate region 13, the drain region 14, and the source region 15 are each formed of aluminum as a conductive material to a predetermined thickness.

그리고, 게이트 영역(13), 소오스 영역(15), 드레인 영역(14) 사이에 마련된 절연부(20)는 산화 알루미늄(Al2O3)으로 된 제1절연층(21), 제2절연층(23) 및 제1절연층(21)과 제2절연층(23) 사이를 연결하는 6개의 절연장벽층(24)을 구비한다. 여기서 게이트 영역(13)을 드레인영역(14) 및 소오스영역(15)으로부터 분리하는 제1절연층(21)은 절연장벽층(24)과 그 일측에서 연결되는 중앙부분(21a)의 폭(W1)이 중앙부분(21a) 양측에서 연속된 외측부분(21b)의 폭보다 얇게 형성되어 있다. 중앙부분(21a)의 폭(W1)은 5nm정도로 형성시키는 것이 바람직하다.The insulating portion 20 provided between the gate region 13, the source region 15, and the drain region 14 includes a first insulating layer 21 and a second insulating layer made of aluminum oxide (Al 2 O 3 ). 6 and six insulating barrier layers 24 connecting the first insulating layer 21 and the second insulating layer 23. The first insulating layer 21 separating the gate region 13 from the drain region 14 and the source region 15 may have a width W1 of the central portion 21a connected to the insulating barrier layer 24 at one side thereof. ) Is formed thinner than the width of the outer portion 21b which is continuous at both sides of the central portion 21a. It is preferable to form the width W1 of the center portion 21a at about 5 nm.

6개의 절연장벽층(24)은 각각 폭(W2)이 5nm , 길이(L)가 10nm정도로 형성되어 있다. 그리고 각 절연장벽층(24) 사이는 도전물질층(25) 예컨대 알루미늄층으로 채워져있고, 그 사이의 거리(W3)는 5nm정도로 유지된다. 여기서 절연장벽층(24)의 개수는 소자의 기능 등을 고려하여 적절히 선택된다. 본 실시예에서는 터널링 효과에 의한 전자이동이 용이하게 이루어지도록 상기에서 열거된 폭(W2), 길이(L)와 관련하여 절연장벽층(24)이 6개로 형성시켰다. The six insulating barrier layers 24 are each formed with a width W2 of 5 nm and a length L of about 10 nm. The insulating barrier layer 24 is filled with a conductive material layer 25, for example, an aluminum layer, and the distance W3 therebetween is maintained at about 5 nm. The number of insulating barrier layers 24 is appropriately selected in consideration of the function of the device and the like. In this embodiment, six insulating barrier layers 24 are formed in relation to the width W2 and the length L listed above to facilitate electron transfer by the tunneling effect.

상기와 같은 구조를 갖는 단일 전자 트랜지스터는 명칭에서 암시하듯이 소오스 영역(15)과 드레인 영역(14)사이로 터널링 효과에 의한 전자이동에 이루어지고, 이때 게이트영역(13)과 소오스 영역(15) 사이에 가해지는 포텐셜에 의해 전자이동이 제어된다. 특히, 터닐링효과에 의해 이동되는 전자의 수는 하나 또는 그이상의 극 소수로 이루어지기 때문에 신호처리에 이용되는 단위소자로서의 소비전력이 대단히 작게된다. 또한 그 크기가 수 내지 수십나노미터 정도 이기 때문에 집적시 집적밀도를 높일 수 있다.As the name implies, a single electron transistor having the structure described above is used for electron transfer between the source region 15 and the drain region 14 by the tunneling effect, and between the gate region 13 and the source region 15. The electron transfer is controlled by the potential applied to the. In particular, since the number of electrons moved by the tunneling effect is made up of one or more poles, the power consumption as a unit element used for signal processing is extremely small. In addition, since the size is about several tens of nanometers, the integration density can be increased.

그리고, 게이트 영역(13), 소오스 영역(15), 드레인 영역(14)이 비저항이 낮은 알루미늄으로 조성되고, 절연부(20)가 열적, 화학적으로 안정한 산화 알루미늄으로 조성됨으로써, 소자의 동작특성변동이 적고, 제작이 용이하다. The gate region 13, the source region 15, and the drain region 14 are made of aluminum having low specific resistance, and the insulating portion 20 is made of aluminum oxide, which is thermally and chemically stable, thereby changing the operating characteristics of the device. This is small and easy to manufacture.

다음은 본 발명의 단일전자트랜지스터를 제조하는 방법을 설명한다.The following describes a method of manufacturing the single electron transistor of the present invention.

먼저, 준비된 기판(11) 위에 실리콘 산화막(12)을 5nm정도의 두께로 입힌다. 이때 기판(11)은 제한적인 의미가 아닌 일예로서 실리콘 단결정에 n형물질이 도핑된 것을 이용한다. First, the silicon oxide film 12 is coated on the prepared substrate 11 to a thickness of about 5 nm. At this time, the substrate 11 is used as an example in which the n-type material is doped into the silicon single crystal as a non-limiting example.

다음은 실리콘 산화막(12) 위에 알루미늄층을 3nm정도의 두께로 형성한다.Next, an aluminum layer is formed on the silicon oxide film 12 to a thickness of about 3 nm.

이후에, 알루미늄층의 일부를 소정의 패턴으로 산화시켜, 전기적인 절연특성을 갖는 절연부(20)를 형성시킨다. 이때 산화에 의해 형성된 절연부(20)에 의해 상호 분리된 게이트 영역(13), 소오스 영역(15), 드레인 영역(14)을 각각 형성시킨다. 산화에 의한 절연부(20) 형성은 먼저, 실온 대기압 하에서 알루미늄 전도층 위에서 수직방향으로 설정된 패턴모양으로 스캔닝하면서 AFM 팁을 통해 산화시켜 제1절연층(21)을 형성시키고, 다시 같은 방법으로 수평방향으로 스캔닝하면서 6개의 절연장벽층(24) 및 제2절연층(23)을 만든다.Subsequently, a part of the aluminum layer is oxidized in a predetermined pattern to form an insulating portion 20 having electrical insulating properties. At this time, the gate region 13, the source region 15, and the drain region 14 separated from each other by the insulating portion 20 formed by oxidation are formed. The formation of the insulating portion 20 by oxidation is first performed by oxidizing through the AFM tip while scanning in a pattern shape set in the vertical direction on the aluminum conductive layer under an atmospheric pressure at room temperature to form the first insulating layer 21, and again The six insulating barrier layers 24 and the second insulating layer 23 are made while scanning in the horizontal direction.

이때 상기 절연장벽층(24)의 폭(W2)은 5nm 정도로, 그 길이(L)는 10nm정도가 되도록 한다. 그리고, 제1절연층은 그 중앙부분이 5nm정도에서 그 외곽부분은 더 넓게 되도록 형성시킨다. In this case, the width W2 of the insulating barrier layer 24 is about 5 nm, and the length L is about 10 nm. The first insulating layer is formed such that its outer portion is wider at the center portion of about 5 nm.

설명된 제조공정을 통해 알수 있는 바와 같이 알루미늄층을 산화막(12) 전면에 입히고 나서, 설정된 패턴에 따라 산화에 의해 쉽게 소자가 제작됨으로써 제작이 용이하다. As can be seen through the described manufacturing process, the aluminum layer is coated on the entire surface of the oxide film 12, and then the device is easily manufactured by oxidation according to the set pattern, thereby making the production easy.

또한, 종래의 MOSFET로 4기가(giga) 바이트 정도의 메모리용량에 해당하는 집적면적내에 본 발명에 따른 단일 전자 트랜지스터로는 1테라(tera)바이트 정도의 메모리 용량을 집적시킬 수 있다. 그리고 스위칭 속도를 나타내는 지연시간 또한 0.1PS로 종래 MOSFET보다 100배정도 증가된다.  In addition, a single electronic transistor according to the present invention can integrate a memory capacity of about 1 terabyte in an integrated area corresponding to a memory capacity of about 4 gigabytes with a conventional MOSFET. The delay time, which represents the switching speed, is also 0.1PS, which is about 100 times higher than that of conventional MOSFETs.

지금까지 설명된 바와 같이 본 발명에 따른 단일 전자 트랜지스터 및 그 제조방법에 따르면 크기가 작고, 소비전력이 낮으며, 제작이 용이하다. As described so far, according to the single electronic transistor and the manufacturing method thereof according to the present invention, the size is small, the power consumption is low, and the manufacturing is easy.

도 1은 본 발명의 일실시예 따른 단일 전자 트랜지스터를 나타내보인 사시도이다.1 is a perspective view showing a single electronic transistor according to an embodiment of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

11: 기판 12: 산화막11: substrate 12: oxide film

13: 게이트 영역 14: 드레인 영역13: gate region 14: drain region

15: 소오스 영역 20: 절연부15: source region 20: insulation

21: 제1절연층 21a: 중앙부분 21: first insulating layer 21a: central portion

21b: 외곽부분 23: 제2절연층 21b: outer portion 23: second insulating layer

24: 절연장벽층 24: insulation barrier layer

Claims (10)

기판; Board; 상기 기판 위에 형성된 산화막;An oxide film formed on the substrate; 상기 산화막 위에 평면상으로 배치되는 것으로, 소정 패턴의 절연물질로 형성된 절연부에 의해 상호 분리된 게이트 영역, 소오스 영역, 드레인 영역;을 구비하고,A gate region, a source region, and a drain region disposed on the oxide film in a plane and separated from each other by an insulating portion formed of an insulating material having a predetermined pattern; 상기 절연부는 상기 게이트 영역을 상기 드레인영역 및 소오스영역으로부터 분리하는 제1절연층, 상기 소오스 영역과 상기 게이트 영역 사이에서 상기 제1절연층에 대해 소정거리 떨어진 위치에 형성된 제2절연층 및 상기 제2절연층과 상기 제1절연층 사이를 스트립 상으로 상호 나란하게 연결하는 다수의 절연장벽층을 구비하고, 상기 절연장벽층 사이에는 상기 소오스 영역과 드레인 영역 사이의 전자 이동을 이동을 위한 도전물질로 메워져 있는 것을 특징으로 하는 단일 전자 트랜지스터.The insulating part may include a first insulating layer separating the gate region from the drain region and the source region, a second insulating layer and a second insulating layer formed at a predetermined distance from the source region and the gate region with respect to the first insulating layer. A plurality of insulating barrier layers interconnecting the insulating layer and the first insulating layer side by side on a strip; and a conductive material for transferring electron movement between the source region and the drain region between the insulating barrier layers. A single electronic transistor, characterized in that it is filled with. 제1항에 있어서, 상기 게이트 영역, 소오스 영역, 드레인 영역은 알루비늄을 함유하여 조성된 것을 특징으로 하는 단일 전자 트랜지스터.The single-electron transistor according to claim 1, wherein the gate region, the source region, and the drain region contain aluminium. 제1항에 있어서, 상기 절연부는 Al2O3를 함유하여 조성된 것을 특징으로 하는 단일 전자트랜지스터.The single electron transistor of claim 1, wherein the insulating part contains Al 2 O 3 . 제1항에 있어서, 상기 기판은 실리콘을 함유하여 조성된 것을 특징으로 하는 단일 전자트랜지스터. The single electron transistor of claim 1, wherein the substrate is formed of silicon. 제1항에 있어서, 상기 산화막은 SiO2를 함유하는 것을 특징으로 하는 단일 전자트랜지스터.The single electron transistor of claim 1, wherein the oxide film contains SiO 2 . 제1항에 있어서, 상기 절연장벽층은 6개 형성되어 있는 것을 특징으로 하는 단일 전자 트랜지스터. The single electron transistor according to claim 1, wherein six insulating barrier layers are formed. 제6항에 있어서, 상기 절연장벽층의 폭은 5nm정도인 것을 특징으로 하는 단일 전자 트랜지스터.7. The single electron transistor of claim 6, wherein the insulating barrier layer has a width of about 5 nm. 제6항에 있어서, 상기 절연장벽층의 길이는 10nm정도인 것을 특징으로 하는 단일 전자 트랜지스터.7. The single electron transistor according to claim 6, wherein the insulating barrier layer has a length of about 10 nm. 제1항에 있어서, 상기 제1절연층은 상기 절연장벽층과 그 일측에서 연결되는 중앙부분과 상기 중앙부분 양측에서 연속된 외측부분으로 형성되어 있되, 상기 중앙부분의 폭이 상기 외측부분의 폭보다 얇게 형성되어 있는 것을 특징으로 하는 단일 전자 트랜지스터. According to claim 1, wherein the first insulating layer is formed of a central portion connected to the insulating barrier layer and one side and the outer portion continuous from both sides of the central portion, the width of the central portion is the width of the outer portion A single electronic transistor, which is formed thinner. 제9항에 있어서, 상기 중앙부분의 폭은 5nm정도인 것을 특징으로 하는 단일 전자 트랜지스터. 10. The single electron transistor of claim 9, wherein the center portion has a width of about 5 nm.
KR1019970020722A 1997-05-26 1997-05-26 single electron transistor KR100468818B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970020722A KR100468818B1 (en) 1997-05-26 1997-05-26 single electron transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970020722A KR100468818B1 (en) 1997-05-26 1997-05-26 single electron transistor

Publications (2)

Publication Number Publication Date
KR19980084823A KR19980084823A (en) 1998-12-05
KR100468818B1 true KR100468818B1 (en) 2005-03-16

Family

ID=37224191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970020722A KR100468818B1 (en) 1997-05-26 1997-05-26 single electron transistor

Country Status (1)

Country Link
KR (1) KR100468818B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100300967B1 (en) * 1999-08-11 2001-11-01 윤종용 Volatile single electron transistor memory

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350044A (en) * 1993-06-11 1994-12-22 Hitachi Ltd Memory element
JPH0794759A (en) * 1993-09-22 1995-04-07 Toshiba Corp Single electron tunneling device
JPH08102537A (en) * 1994-09-30 1996-04-16 Nec Corp Single electronic element and its manufacture
KR19980043739A (en) * 1996-12-04 1998-09-05 양승택 Single-electron transistor and its manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350044A (en) * 1993-06-11 1994-12-22 Hitachi Ltd Memory element
JPH0794759A (en) * 1993-09-22 1995-04-07 Toshiba Corp Single electron tunneling device
JPH08102537A (en) * 1994-09-30 1996-04-16 Nec Corp Single electronic element and its manufacture
KR19980043739A (en) * 1996-12-04 1998-09-05 양승택 Single-electron transistor and its manufacturing method

Also Published As

Publication number Publication date
KR19980084823A (en) 1998-12-05

Similar Documents

Publication Publication Date Title
US6953726B2 (en) High-density split-gate FinFET
KR100324973B1 (en) Electrically erasable programmable ROM (EEPROM) with field effect transistor (FET) and control gate in the same plane on the insulator
US7652322B2 (en) Split gate flash memory device having self-aligned control gate and method of manufacturing the same
US20050051843A1 (en) Semiconductor device and manufacturing method thereof
KR920010904A (en) Semiconductor memory circuit device and manufacturing method thereof
KR950028198A (en) Capacitor Manufacturing Method
US20020171125A1 (en) Organic semiconductor devices with short channels
KR950034731A (en) Manufacturing method of nonvolatile semiconductor memory device
JP2002158350A5 (en)
JP2000269358A5 (en)
JP2002026312A (en) Semiconductor device
KR100468818B1 (en) single electron transistor
KR940001505B1 (en) Semiconductor device
JP3316103B2 (en) Semiconductor integrated circuit and manufacturing method thereof
JP3402905B2 (en) Semiconductor element
JPS59130455A (en) Mos transistor integrated circuit
JP2000077678A (en) Semiconductor element and its manufacture
KR100200880B1 (en) Method for forming a contact of a semiconductor device
JPH0560266B2 (en)
JP2002009183A (en) Semiconductor storage device and its manufacturing method
JP2827588B2 (en) Semiconductor device and manufacturing method thereof
JPS59201463A (en) Semiconductor device
KR940022796A (en) Transistor Isolation
JP2812244B2 (en) Fabrication method of single electron tunnel device
JP2000150863A (en) High-speed element

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee