KR100468673B1 - Method for controlling process priority for decreasing stay in semiconductor manufacturing - Google Patents

Method for controlling process priority for decreasing stay in semiconductor manufacturing Download PDF

Info

Publication number
KR100468673B1
KR100468673B1 KR1019970034012A KR19970034012A KR100468673B1 KR 100468673 B1 KR100468673 B1 KR 100468673B1 KR 1019970034012 A KR1019970034012 A KR 1019970034012A KR 19970034012 A KR19970034012 A KR 19970034012A KR 100468673 B1 KR100468673 B1 KR 100468673B1
Authority
KR
South Korea
Prior art keywords
lot
index
determined
priority
expected
Prior art date
Application number
KR1019970034012A
Other languages
Korean (ko)
Other versions
KR19990011071A (en
Inventor
조도현
이영중
박승호
윤종선
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970034012A priority Critical patent/KR100468673B1/en
Publication of KR19990011071A publication Critical patent/KR19990011071A/en
Application granted granted Critical
Publication of KR100468673B1 publication Critical patent/KR100468673B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput

Abstract

PURPOSE: A method for controlling a process priority for reducing an interval of standby time in a semiconductor fabrication process is provided to efficiently reduce an interval of standby time in a dynamic dispatching system by reasonably determining a process treatment priority based upon an index of a production plan, a reference process of each device, standard time with respect to the reference process, a progression degree of a process, equipment stopping possibility and unexpected variables. CONSTITUTION: A priority index(Pr)(10) is determined based upon a production plan, a reference process of each process and standard time with respect to the reference process. A process progression index(Li)(20) of a particular lot is determined. A process treatment priority index(Ip)(30) that is not influenced by equipment capable of stopping is determined. An index(Af)(40) by unexpected variables is determined. A process treatment priority that is determined based upon a composition of Pr, Li, Ip and Af is Pr - Li + Ip + Af.

Description

반도체 제조 공정에서의 체류 시간 감소를 위한 공정 처리 우선 순위 제어 방법{Method for controlling process priority for decreasing stay in semiconductor manufacturing}Method for controlling process priority for decreasing stay in semiconductor manufacturing

본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 반도체 제조 공정중 다이나믹 디스패칭 시스템(dynamic dispatching system)에서의 체류 시간 감소를 위한 공정 처리 우선 순위 제어 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a process processing priority control method for reducing residence time in a dynamic dispatching system during a semiconductor manufacturing process.

반도체 장치의 제조 공정은 다양한 장비, 다양한 소자 등과 같은 요인에 의하여 생산 계획된 일정을 맞추기 어렵다. 그에 따라, 현재까지는 일부 소자에 대한 진척도를 관리하고, 생산 라인의 현황을 모니터링함으로써 생산 관리를 하였으며, 이와 같은 관리를 통한 생산은 주로 FIFO(First In First Out) 방식에 의하여 행하여졌다. The manufacturing process of the semiconductor device is difficult to meet the production schedule due to factors such as various equipment, various devices. Accordingly, until now, production management has been managed by managing the progress of some devices and monitoring the status of production lines. Production through such management was mainly performed by FIFO (First In First Out) method.

그러나, 고객이 제품을 신속하게 인도하기를 요구하는 경우, 또는 연구 개발을 위한 라인의 경우에는 제품의 조기 셋업(set up)을 위하여 생산 및 개발 일정을 조기에 달성하는 일이 시급하다. However, it is urgent to achieve early production and development schedules for early set-up of products when customers require prompt delivery of the product, or for lines for research and development.

이에 따라, 정해진 각 생산 라인에서 생산 제품, 즉 로트(lot)가 체류하는 시간을 감소시키는 일이 중요하다. 이를 위하여, 우선 각 생산 라인에서 체류 시간을 분석하고 그 체류 원인을 파악한 결과, 주로 대기 시간, 설비 이상(異常)으로 인하여 로트의 흐름이 지체되는 것으로 나타났다. 그러나, 주지하는 바와 같이 반도체 장치를 생산할 때 다양한 장비, 다양한 소자 등과 같은 요인에 의하여 로트와 설비간에 복잡한 연계성을 이루고, 이로 인하여 로트의 체류 시간을 감소시키는 것은 쉬운 일이 아니었다. Accordingly, it is important to reduce the time for which the product of production, ie, lot, stays at each defined production line. To this end, first of all, the analysis of the residence time in each production line and the cause of the retention, it was found that the lot flow is delayed mainly due to the waiting time, equipment failure. However, as is well known, when producing a semiconductor device, a complex connection between a lot and a facility is made due to factors such as various equipment and various devices, and thus, it is not easy to reduce the residence time of the lot.

본 발명의 목적은 반도체 제조 공정중 다이나믹 디스패칭 시스템(dynamic dispatching system)에서의 체류 시간을 효율적으로 감소시킬 수 있는 처리 우선 순위 제어 방법을 제공하는 것이다. It is an object of the present invention to provide a process priority control method that can efficiently reduce residence time in a dynamic dispatching system during a semiconductor manufacturing process.

상기 목적을 달성하기 위한 본 발명에 따른 공정 처리 우선 순위 제어 방법에서는 생산 계획과 소자별 기준 공정 및 그 기준 공정에 대한 표준 시간에 의거한 우선 순위 지수(Pr)를 결정한다. 어느 특정한 로트의 공정 진척도 지수(Li)를 결정한다. 가동 정지 가능성이 있는 설비에 영향을 받지 않는 공정 처리 우선 순위 지수(Ip)를 결정한다. 돌발적인 변수에 의한 지수(Af)를 결정한다. 상기 Pr, Li, Ip 및 Af 의 조합에 의거하여 공정 처리 우선 순위를 결정한다.In the process treatment priority control method according to the present invention for achieving the above object, a priority index ( Pr ) based on a production plan, a device-specific reference process, and a standard time for the reference process is determined. Determine the Process Progress Index ( Li ) of any particular lot. Determine process treatment priority indices ( Ip ) that are not affected by facilities that may have downtime. Determine the exponent ( Af ) due to sudden variables. Process processing priority is determined based on the combination of Pr, Li, Ip and Af .

본 발명에 의하면, 공정 처리 우선 순위를 합리적으로 결정함으로써 반도체 제조 공정에서의 체류 시간을 감소시킬 수 있다. According to the present invention, the residence time in the semiconductor manufacturing process can be reduced by reasonably determining the process processing priority.

다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.Next, a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

반도체 제조 공정 라인상에서 웨이퍼들은 모든 공정이 완료되어 제품이 완성되기까지 비교적 긴 시간 동안 여러 가지 공정을 거치게 된다. 이와 같은 공정을 거치는 동안 어느 특정한 단계에서 웨이퍼가 비효율적으로 체류되는 체류 시간을 감소시키기 위하여 다음에 설명하는 바와 같은 로직에 따라 시스템을 구성하고, 그 결과를 관리자 또는 작업자에게 전달하여, 여러 가지 공정 변수를 고려한 공정 처리 우선 순위에 따라 특정한 웨이퍼에 대한 공정을 진행한다. Wafers on the semiconductor manufacturing process line go through various processes for a relatively long time before all processes are completed and the product is completed. To reduce the dwell time in which a wafer stays inefficient at any particular stage during this process, the system is configured according to logic as described below, and the results are communicated to a manager or operator to provide various process parameters. Process for a specific wafer in accordance with the process processing priority taking into account the.

도 1은 본 발명의 바람직한 실시예에 따른 공정 처리 우선 순위 제어 방법을 설명하는 개략적인 흐름도이다. 1 is a schematic flowchart illustrating a process processing priority control method according to a preferred embodiment of the present invention.

도 1을 참조하여 설명하면, 먼저 본 발명에서는 일단 생산 계획과 소자별 기준 공정 및 그 기준 공정에 대한 표준 시간을 설정하여 그에 따른 우선 순위를 결정한다(단계 10). Referring to FIG. 1, first, in the present invention, a production plan, a reference process for each device, and a standard time for the reference process are set and priorities thereof are determined (step 10).

보다 구체적으로 설명하면, 특정한 제품 생산을 계획할 때에는 각 소자별로 제품이 완성되어야 하는 날짜를 기준으로 하여 로트에 대한 공정이 어느 정도의 속도로 진행되어야 하는가를 결정한다. 소자별 기준 공정 및 표준 시간은 이와 같은 공정 진행 속도를 결정하는 데 반드시 필요한 요소이며, 동시에 로트에 대한 공정 진행 순서에 의거하여 원하는 소자를 생산하기 위한 필수 요소이다. More specifically, when planning the production of a particular product, each device determines how fast the process for the lot should be based on the date the product should be completed. The device-specific reference process and standard time are essential factors in determining this process progress rate, and at the same time, are essential elements for producing a desired device based on the process progress order for the lot.

따라서, 상기한 두가지 요소, 즉 소자별 기준 공정 및 표준 시간에 대한 데이터 베이스 테이블의 조합에 의하여 각 로트별로 진행할 기준 공정이 정해지고, 그에 따라 로트의 공정 처리 우선 순위가 결정된다. Accordingly, the reference process to be performed for each lot is determined by the combination of the above two factors, that is, the reference process for each device and the database table for the standard time, and thus the process processing priority of the lot is determined accordingly.

각 로트의 소자별 기준 공정에 따른 공정 처리 우선 순위를 결정하는 것은 다음에 제시하는 수학식 1에 따라 결정된다. Determination of the process processing priority according to the reference process for each lot of elements is determined according to Equation 1 shown below.

Figure pat00001
Figure pat00001

수학식 1에서, Pr은 로트의 제품 완성 예정일에 의거한 공정 처리 우선 순위 지수를 나타내고, FODD req 는 요구되는 제품 완성 예정일로서, 외부 입력되는 데이터이고, ST는 각 공정 단계별 표준 시간이다. ST에 관한 정보는 소자별 기준 정보 데이터 베이스(1)(도 1 참조)로부터 공급받는다. 수학식 1에서와 같이, 한 로트의 우선 순위는 그 로트의 제품 완성 예정일과 각 공정 단계별 표준 시간의 합의 비로 표시된다. 여기서, Pr이 작은 값을 가질수록 로트의 공정 처리 우선 순위가 높아지게 된다.In Equation 1, Pr represents a process processing priority index based on a lot scheduled product completion date, FODD req is a required product completion date, externally input data, and ST is standard time for each process step. The information about ST is supplied from the elementary reference information database 1 (see FIG. 1). As in Equation 1, the priority of a lot is expressed as the ratio of the scheduled date of completion of the lot to the standard time of each process step. Here, the smaller Pr is, the higher the process priority of the lot.

다음에, 본 발명에서는 어느 특정한 로트가 특정한 단계에 있다고 가정할 때 그 로트의 제품 완성 예정일을 기준으로 빠르게 진행되고 있는가, 아니면 느리게 진행되고 있는가를 판단하여 공정 진척도를 판정한다(단계 20).Next, in the present invention, assuming that a particular lot is in a certain stage, the process progress is determined by determining whether the lot is progressing quickly or slowly based on the scheduled date of completion of the product (step 20).

각 로트의 소자별 기준 공정의 표준 시간에 따른 공정 진척도는 다음에 제시하는 수학식 2에 따라 결정된다. Process progression according to the standard time of the reference process for each lot of devices is determined according to the following equation (2).

Figure pat00002
Figure pat00002

수학식 2에서 Li는 공정 진척도 지수를 나타내고, Accu_Dt step 은 특정한 로트가 특정한 공정 단계에 이르는 데까지의 실제 경과일이고, Tgt_Dt step 은 각 공정 단계별로 ST에 의하여 계산된 특정한 공정 단계까지의 예상 경과일이다. Tgt_Dt step 에 관한 정보는 소자별 기준 정보 데이터 베이스(1)로부터 공급받는다.In Equation 2, Li represents a process progress index, Accu_Dt step is the actual elapsed time until a specific lot reaches a specific process step, and Tgt_Dt step is an estimated elapsed time until a specific process step calculated by ST for each process step. to be. Information on the Tgt_Dt step is supplied from the element-specific reference information database 1.

다음에, 본 발명에서는 생산 설비가 어느 공정 단계에서 가능한지를 알려주는 정보에 의거하여 가동 정지 가능성이 있는 설비에 영향을 받지 않는 공정 처리 우선 순위를 결정한다(단계 30). Next, in the present invention, the process processing priority is determined based on the information indicative of which process step the production facility is possible at, which is not influenced by the facility which may be shut down (step 30).

구체적으로 설명하면, 설비는 다양한 공정 단계를 진행하는 것이 가능하다. 따라서, 로트에 대하여 공정이 진행될 때 로트가 어느 설비로 진행되어야 할것인가를 예측하기 어렵다. 그러나, 어느 설비군으로 진행되는가는 이미 결정되어 있으므로, 히스토리(history) 데이터(2) 및 대체 설비군(3)(도 1 참조)에 대한 데이터를 조합한다면 어느 설비로 진행할 것인가는 예측이 가능하며, 이들 데이터를 로트에 대하여 진행될 공정을 결정하는 중요한 요소로서 사용할 수 있다. 이 때, 대체 설비에 대한 데이터를 얻기 위하여 대체 장애 요소 데이터 베이스(5)(도 1 참조)를 사용한다. Specifically, the facility is able to go through various process steps. Therefore, it is difficult to predict which equipment the lot should go to when the process proceeds with the lot. However, since it is already determined which equipment group to proceed to, it is possible to predict which equipment to proceed to by combining the data for the history data 2 and the replacement equipment group 3 (see FIG. 1). These data can then be used as an important factor in determining the process to proceed with the lot. At this time, the alternative obstacle database 5 (see Fig. 1) is used to obtain data on the alternative installation.

수학식 1에 표시한 Pr은 로트 전체에 대하여 요구되는 제품 완성 예정일에 의거한 지수이고, 수학식 2에 표시한 Li는 어느 특정한 로트가 현재에 이르기까지 어떻게 진행되어 왔는가를 나타내는 공정 진척도 지수이다. 상기 두 지수 Pr 및 Li의 조합만으로도 어떤 로트가 우선적으로 진행되어야 하는가 정도는 알 수 있다. 즉, Li 지수가 높다는 것은 그 로트의 진행이 초기에 계획하였던 제품 완성 계획보다 느리다는 것을 의미하고, 하나의 공정 단계에 여러 로트가 있다면 당연히 그 로트를 먼저 진행시킴으로써 그 로트에 대한 제품 완성 스케쥴에 맞추도록 할것이다. Pr shown in Equation 1 is an index based on the expected completion date of the product for the whole lot, and Li in Equation 2 is a process progress index indicating how a specific lot has progressed to the present. The combination of the two exponents Pr and Li alone may indicate which lot should proceed first. In other words, a high Li index means that the progress of the lot is slower than the planned product completion plan, and if there are several lots in one process step, of course, the lot goes first to get the product completion schedule for that lot. I will try to make it fit.

그러나, 상기와 같이 두 지수 Pr 및 Li의 조합에 의거한 방법만으로는 로트의 공정 진행을 완벽하게 제어할 수 없다. 그 이유는, 그 로트에 대한 공정이 적절하게 진행되어 계획된 바와 같은 제품 완성 예정일을 맞출 수 있는가는 앞으로 진행하게 될 설비의 상태에 따라 결정되기 때문이다.However, only the method based on the combination of the two indices Pr and Li as described above cannot completely control the progress of the lot. The reason for this is that the process for the lot can be properly processed to meet the scheduled product completion date as planned, depending on the condition of the plant to be carried out.

상기와 같은 점을 해결하기 위하여, 각 설비에 대하여 정기 검사 등과 같은 가동 정지가 예측되는 사항과 관련된 데이터, 즉 장애 요소의 가동 정지 데이터(4)(도 1 참조)를 확보한다. 설비의 가동 정지가 발생되는 경우에는 그 설비의 가동 정지에 의하여 그 이전 단계에서 진행중인 로트들이 대기하여야 하는 시간을 최소화하기 위하여, 설비의 가동 정지에 영향을 받지 않는 로트를 우선적으로 진행시키고, 가동 정지에 대하여 영향을 받는 로트의 경우에는 로트의 공정 진행을 제어할 필요가 있다. In order to solve the above points, data relating to the matters for which the shutdown is predicted, such as periodic inspection, is obtained for each facility, that is, the shutdown data 4 (see FIG. 1) of the obstacles. In the event of a shutdown of the facility, the lot that is not affected by the shutdown of the facility is preferentially run in order to minimize the time that the lot in progress in the previous step should wait due to the shutdown of the facility. In the case of lots affected by, it is necessary to control the process progress of the lot.

상기와 같은 제어를 행하는 데 있어서 가장 큰 영향을 미치는 인자는 이와 같은 설비의 가동 정지에 의하여 로트의 공정 진행이 지연되는 시간과, 그 단계로 진행될 예정인 로트들이 해당 공정 단계에 도착하기까지의 시간이다. The most influential factors in performing the above control are the time delay of the process of the lot due to the shutdown of such equipment, and the time until the lot scheduled to proceed to the stage reaches the process step. .

따라서, 상기와 같은 상황을 고려한 지수로서, 설비에서 예상되는 가동 정지가 미치는 영향에 따른 인자를 고려하여 다음의 수학식 3에 나타낸 바와 같은 인자에 의하여 가동 정지 설비에 영향을 받지 않는 공정 처리 우선 순위를 결정한다. Therefore, as an index in consideration of the above situation, in consideration of the factors depending on the effect of the expected downtime in the facility, the process processing priority that is not influenced by the downtime facility by the factor shown in Equation 3 below. Determine.

Figure pat00003
Figure pat00003

수학식 3에서, Ip는 설비 가동 정지에 따른 우선 순위 지수를 나타내고, 단계 i는 해당 로트가 있는 단계를 나타내고, 단계 j는 설비의 가동 정지가 예상되는 단계를 나타내고, T rcv 는 가동 정지가 예상되는 설비에서 예측되는 복구 시간을 나타낸다. T rcv 에 관한 정보는 장애 요소의 가동 정지 예측 데이터(4)로부터 얻는다.In Equation 3, Ip denotes a priority index according to the shutdown of the facility, step i denotes a step in which the corresponding lot is present, step j denotes a step in which the shutdown of the facility is expected, and T rcv denotes a shutdown expected. Indicates the expected recovery time at the installation. Information about T rcv is obtained from the downtime prediction data 4 of the obstacle.

설비의 가동 정지가 로트의 공정 진행에 미치는 영향을 최소화하는 방향으로 제어하기 위하여, 가동 정지 예정인 설비중에서 언제 가동 정지되는 설비가 로트의 공정 진행에 최소한의 영향을 미칠 것인가를 시뮬레이션하고, 그에 따라 설비의 정해진 정기 검사 주기내에 설비의 가동 정지를 조절하는 방법도 가능하다. To control in the direction of minimizing the effect of equipment downtime on the process of the lot, simulate when the equipment downtime will have the least impact on the process of the lot, and accordingly It is also possible to control the shutdown of the equipment within a given periodic inspection cycle.

본 발명에서 고려하는 또 하나의 지수는 돌발적인 변수에 대한 점검 데이터이다. 예를 들면, 설비에서 예측되지 않은 가동 정지 현상이 발생하거나 특정한 단계에서 2개의 로트가 동시에 존재하게 되는 경우 등에는 해당 단계 이전의 경우까지 고려할 때, 설비 가동 정지에 따른 우선 순위 지수 Ip 만으로는 시뮬레이션의 해답을 얻기 어렵고, 단지 해당 단계에서만 계산이 가능하게 된다.Another index contemplated by the present invention is check data for sudden variables. For example, if an unexpected downtime occurs in a facility, or two lots are present at the same time in a particular phase, prior to that phase, the priority index Ip according to the shutdown will only be The answer is difficult to get, and only at that stage can calculations be made.

따라서, 본 발명에서는 다음의 수학식 4에 나타낸 바와 같은 돌발적인 변수에 의한 지수에 의거하여 공정 처리 우선 순위를 결정한다(단계 40). Therefore, in the present invention, the process processing priority is determined based on the exponent by the sudden variable as shown in Equation 4 below (step 40).

Figure pat00004
Figure pat00004

수학식 4에서, Af는 돌발적 변수에 의한 지수를 나타내고, N lot 는 대기 로트 수를 나타내고, N wfrs 는 로트당 웨이퍼 수를 나타내고, C eq 는 설비에서 현재 진행 가능한 웨이퍼 수를 나타내고, N eq 는 설비 대수를 나타낸다. 상기 Af를 결정하기 위하여 대체 장애 요소 데이터 베이스(5), 출력 요소ㆍ장애 요소의 리얼 타임 데이터(6) 및 돌발 장애 요소 데이터(7)로부터 정보를 얻는다.In Equation 4, Af represents the exponent by the sudden variable, N lot represents the number of waiting lots, N wfrs represents the number of wafers per lot, C eq represents the number of wafers currently available in the plant, and N eq represents The number of facilities is shown. In order to determine the Af , information is obtained from the replacement obstacle element database 5, real-time data 6 of the output element and the obstacle element, and accidental obstacle element data 7.

수학식 1, 수학식 2, 수학식 3 및 수학식 4에 의하여 다이나믹 디스패칭 시스템에서의 체류 시간 감소를 위한 공정 처리 우선 순위를 결정하는 함수 Fo를 다음의 수학식 5와 같이 정의할 수 있다.According to Equation 1, Equation 2, Equation 3, and Equation 4, a function Fo for determining a process processing priority for reducing residence time in the dynamic dispatching system may be defined as in Equation 5 below.

Figure pat00005
Figure pat00005

즉, 본 발명에 따른 공정 처리 우선 순위를 생산 계획과 소자별 기준 공정 및 그 기준 공정에 대한 표준 시간, 공정 진척도, 설비의 가동 정지 가능성 및 돌발적인 변수에 의한 지수의 조합에 의하여 결정한다(단계 50).In other words, the process processing priority according to the present invention is determined by the combination of production planning and standard process by device and standard time, process progress, possibility of downtime of the equipment, and indexes by sudden variables (steps). 50).

수학식 5에 의거하여 Fo를 모든 로트에 적용하고, 그 Fo 값이 작은 로트에 대하여 공정을 우선적으로 진행한다. 또한, 이와 같은 원리를 동일한 설비군 또는 설비에 여러 개의 로트가 있는 경우에도 적용한다.Based on Equation 5, Fo is applied to all lots, and the process is preferentially carried out for lots having a small Fo value. This principle also applies to the case where there are several lots in the same plant or plant.

상기한 바와 같이, 본 발명에서는 생산 계획과 소자별 기준 공정 및 그 기준 공정에 대한 표준 시간, 공정 진척도, 설비의 가동 정지 가능성 및 돌발적인 변수에 의한 지수에 의거하여 공정 처리 우선 순위를 결정하므로, 공정 처리 우선 순위를 합리적으로 결정함으로써 반도체 제조 공정에서의 체류 시간을 감소시킬 수 있다. 또한, Fo를 계산하기 위하여 우선적으로 Pr, Li, Ip 및 Af 를 순서대로 구하고, 항상 먼저 구한 지수는 나중에 구한 지수에 관계 없이 로트의 공정 처리 우선 순위를 결정하게 된다.As described above, in the present invention, the process processing priority is determined based on the production plan, the reference process for each device, and the standard time, process progress, possibility of downtime of the equipment, and an index due to unexpected variables. By reasonably determining the process treatment priority, it is possible to reduce the residence time in the semiconductor manufacturing process. In order to calculate Fo , Pr, Li, Ip, and Af are first obtained in order, and the index obtained first always determines the process processing priority of the lot regardless of the index obtained later.

이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다. The present invention has been described in detail with reference to preferred embodiments, but the present invention is not limited to the above embodiments, and various modifications can be made by those skilled in the art within the scope of the technical idea of the present invention. Do.

도 1은 본 발명의 바람직한 실시예에 따른 공정 처리 우선 순위 제어 방법을 설명하는 개략적인 흐름도이다. 1 is a schematic flowchart illustrating a process processing priority control method according to a preferred embodiment of the present invention.

Claims (5)

생산 계획과 소자별 기준 공정 및 그 기준 공정에 대한 표준 시간에 의거한 우선 순위 지수(Pr)를 결정하는 단계와,Determining a priority index ( Pr ) based on the production plan and the reference process for each device and the standard time for that reference process, 어느 특정한 로트의 공정 진척도 지수(Li)를 결정하는 단계와,Determining a process progress index ( Li ) of a particular lot, 가동 정지 가능성이 있는 설비에 영향을 받지 않는 공정 처리 우선 순위 지수(Ip)를 결정하는 단계와,Determining a process treatment priority index ( Ip ) that is not affected by equipment that may have downtime; 돌발적인 변수에 의한 지수(Af)를 결정하는 단계와,Determining an index Af by an unexpected variable, 상기 Pr, Li, Ip 및 Af 의 조합에 의거하여 공정 처리 우선 순위를 결정하는 단계를 포함하고,Determining process processing priorities based on the combination of Pr, Li, Ip and Af , 상기 공정 처리 우선 순위는 Pr - Li + Ip + Af 로 결정되는 것을 특징으로 하는 공정 처리 우선 순위 제어 방법.The process priority control method according to claim 1, characterized in that determined by Pr - Li + Ip + Af . 제1항에 있어서, 상기 Pr은 로트의 제품 완성 예정일과 각 공정 단계별 표준 시간의 합의 비로 결정되는 것을 특징으로 하는 공정 처리 우선 순위 제어 방법.The method of claim 1, wherein the Pr is determined by a ratio of an expected date of completion of the lot to a standard time of each process step. 제1항에 있어서, 상기 Li는 상기 특정한 로트가 특정한 공정 단계에 이르는 데까지의 실제 경과일과, 각 공정 단계별 표준 시간의하여 계산된 상기 특정한 공정 단계까지의 예상 경과일에 의거하여 결정되는 것을 특징으로 하는 공정 처리 우선 순위 제어 방법.The method of claim 1, wherein Li is determined based on an actual elapsed time until the specific lot reaches a specific process step and an expected elapsed time until the specific process step calculated based on a standard time for each process step. Process processing priority control method. 제1항에 있어서, 상기 Ip는 생산 설비가 어느 공정 단계에서 가능한지를 알려주는 정보에 의거하여, 가동 정지가 예상되는 설비에서 예측되는 복구 시간과, 해당 로트가 잇는 단계로부터 설비의 가동 정지가 예상되는 단계까지의 표준 시간의 합의 비로 결정되는 것을 특징으로 하는 공정 처리 우선 순위 제어 방법.The method of claim 1, wherein Ip is based on information indicating which process step the production facility is capable of, and the expected recovery time at the facility where the shutdown is expected and the shutdown of the facility from the step in which the lot is expected are expected. Process control priority control method characterized in that it is determined by the ratio of the sum of the standard time to the step. 제1항에 있어서, 상기 Af는 대기 로트수와 로트당 웨이퍼 수의 곱과, 설비에서 현재 진행 가능한 웨이퍼수와 설비 대수의 곱의 비로 결정되는 것을 특징으로하는 공정 처리 우선 순위 제어 방법.The process priority control method according to claim 1, wherein the Af is determined by a product of the number of waiting lots and the number of wafers per lot, and the product of the number of wafers currently available in the facility and the number of installations.
KR1019970034012A 1997-07-21 1997-07-21 Method for controlling process priority for decreasing stay in semiconductor manufacturing KR100468673B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970034012A KR100468673B1 (en) 1997-07-21 1997-07-21 Method for controlling process priority for decreasing stay in semiconductor manufacturing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970034012A KR100468673B1 (en) 1997-07-21 1997-07-21 Method for controlling process priority for decreasing stay in semiconductor manufacturing

Publications (2)

Publication Number Publication Date
KR19990011071A KR19990011071A (en) 1999-02-18
KR100468673B1 true KR100468673B1 (en) 2005-03-16

Family

ID=37224168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970034012A KR100468673B1 (en) 1997-07-21 1997-07-21 Method for controlling process priority for decreasing stay in semiconductor manufacturing

Country Status (1)

Country Link
KR (1) KR100468673B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003036107A (en) * 2001-07-26 2003-02-07 Nec Corp Method and device for facility processing time computation, and recording medium with recorded facility processing time computing program

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100244700B1 (en) * 1995-07-10 2000-03-02 다니구찌 이찌로오, 기타오카 다카시 Machining method using numerical control apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100244700B1 (en) * 1995-07-10 2000-03-02 다니구찌 이찌로오, 기타오카 다카시 Machining method using numerical control apparatus

Also Published As

Publication number Publication date
KR19990011071A (en) 1999-02-18

Similar Documents

Publication Publication Date Title
US6615097B2 (en) Production management system
US6408220B1 (en) Semiconductor processing techniques
US6583509B2 (en) Semiconductor processing techniques
US6622055B2 (en) Method of control management of production line
JP4722479B2 (en) Specialization of active software agents in automated manufacturing environments
JP2001126969A (en) Semiconductor processing technique
CN109740813B (en) Analysis and prediction method for on-line product batch running state in wafer manufacturing
DE102006009248B4 (en) Method and system for modeling a product flow in a manufacturing environment through process and facility categorization
US20030236585A1 (en) Method of identifying bottlenecks and improving throughput in wafer processing equipment
KR100468673B1 (en) Method for controlling process priority for decreasing stay in semiconductor manufacturing
KR20040086140A (en) Production management method using delivery date prediction
Kuhl et al. A simulation study of dispatching rules and rework strategies in semiconductor manufacturing
KR20120133362A (en) Optimized production scheduling system using loading simulation engine with dynamic feedback scheduling algorithm
JPH09285948A (en) Stop time scheduling system for manufacturing device
US20090171493A1 (en) System and method for performance based production scheduling and dispatching
CN211478944U (en) Control device of accessory equipment
US20070142954A1 (en) Method and apparatus for automated processing by upfront specification of process parameters
Konopka Capacity utilization bottleneck efficiency system-CUBES
KR20070056512A (en) Production management method
Hassoun et al. Identification and cost estimation of WIP bubbles in a fab
Nakamura et al. Precise and flexible modeling for semiconductor wafer fabrication
JP2004152052A (en) Production management method and manufacturing method of electronic equipment
JPH11170144A (en) Semiconductor production system
US7392105B2 (en) Method and system for improved performance of manufacturing processes
KR20010029772A (en) Semiconductor processing method and apparatus for the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee