KR100465913B1 - 보조프로세서를 이용한 멀티미디어 처리를 위한 가속장치 - Google Patents

보조프로세서를 이용한 멀티미디어 처리를 위한 가속장치 Download PDF

Info

Publication number
KR100465913B1
KR100465913B1 KR10-2003-0033574A KR20030033574A KR100465913B1 KR 100465913 B1 KR100465913 B1 KR 100465913B1 KR 20030033574 A KR20030033574 A KR 20030033574A KR 100465913 B1 KR100465913 B1 KR 100465913B1
Authority
KR
South Korea
Prior art keywords
coprocessor
data
multimedia
stream
main processor
Prior art date
Application number
KR10-2003-0033574A
Other languages
English (en)
Other versions
KR20040102251A (ko
Inventor
손주호
우람찬
유회준
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR10-2003-0033574A priority Critical patent/KR100465913B1/ko
Publication of KR20040102251A publication Critical patent/KR20040102251A/ko
Application granted granted Critical
Publication of KR100465913B1 publication Critical patent/KR100465913B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • G06F15/7871—Reconfiguration support, e.g. configuration loading, configuration switching, or hardware OS
    • G06F15/7878—Reconfiguration support, e.g. configuration loading, configuration switching, or hardware OS for pipeline reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Advance Control (AREA)
  • Image Processing (AREA)

Abstract

본 발명은 보조프로세서를 이용한 멀티미디어 처리를 위한 가속장치에 관한 것으로서, 휴대용 시스템에서 MPEG 비디오나 오디오, 실시간 3D 그래픽 등의 2D/3D 멀티미디어 연산을 가속하기 위해 일련의 프로그램을 자동으로 수행하기 위한 프로그램 메모리를 내장한 보조프로세서에서 주프로세서를 직접 호출할 수 있도록 할 뿐만 아니라 연산 레지스터처럼 사용할 수 있는 별도의 시스템버스 인터페이스 유닛을 갖는 스트림 버퍼를 구비하여 적은 전력으로 멀티미디어 데이터 스트림을 효율적으로 처리할 수 있는 이점이 있다.

Description

보조프로세서를 이용한 멀티미디어 처리를 위한 가속장치{APPARATUS FOR ACCELERATING MULTIMEDIA PROCESSING BY USING THE COPROCESSOR}
본 발명은 보조프로세서를 이용한 멀티미디어 처리를 위한 가속장치에 관한 것으로서, 보다 상세하게는 휴대용 시스템에서 MPEG 비디오나 오디오, 실시간 3D 그래픽 등의 2D/3D 멀티미디어 연산을 가속하기 위해 일련의 프로그램을 자동으로 수행하기 위한 프로그램 메모리를 내장한 보조프로세서에서 주프로세서를 직접 호출할 수 있도록 할 뿐만 아니라 연산 레지스터처럼 사용할 수 있는 별도의 시스템버스 인터페이스 유닛을 갖는 스트림 버퍼를 구비하여 적은 전력으로 멀티미디어 데이터 스트림을 효율적으로 처리할 수 있도록 한 보조프로세서를 이용한 멀티미디어 처리를 위한 가속장치에 관한 것이다.
일반적으로 범용 연산에 적합하도록 설계된 CPU(Central Processing Unit ; 중앙처리장치)를 사용하는 컴퓨터 시스템에서 MPEG(Motion Picture Expert Group) 비디오나 오디오, 실시간 3D 그래픽 등의 2D/3D 멀티미디어 처리를 가속하기 위해 다양한 방법이 사용되고 있다.
특히, PC(Personal Computer)나 워크스테이션 등의 시스템에서는 주프로세서 외에 그래픽을 처리하는 비디오 카드를 추가로 사용하고 있고, 2D 비디오나 오디오 처리를 위해 범용 연산을 하는 CPU의 데이터 경로(data path)에 멀티미디어 처리를 빠르게 할 수 있는 하드웨어 블록을 추가하여 원하는 성능을 얻고 있다.
또한, PDA나 휴대전화 등의 개인 휴대용 시스템(personal mobile system)에서는 다양한 응용 프로그램을 저전력으로 처리하기 위해 일반적인 작업을 효과적으로 수행하는 저전력 CPU들이 많이 사용되고 있다.
한편, 근래에 와서는 다양한 멀티미디어 기능이 휴대용 시스템에 요구됨에 따라 범용 CPU외에 멀티미디어 처리에 최적화되어 있는 ASIC(application specific integrated circuits) 하드웨어를 CPU와 단일 칩에 집적한 시스템들이 개발되고 있으며, 휴대용 시스템에서 사용되는 저전력 CPU에 멀티미디어 처리에 적합한 명령어 체계를 가지는 보조프로세서를 한 칩에 집적하여 성능을 향상시키는 시스템도 개발되었다.
그렇지만 지금까지 개발된 보조프로세서는 주프로세서에 멀티미디어 기능을 향상 시기키 위해 필요한 명령어 조합을 단순히 확장한 것으로 주프로세서와의 병렬적 데이터 처리가 어렵거나 특정 멀티미디어 연산의 처리에서 기능상의 한계가 존재할 뿐만 아니라 ASIC을 사용한 시스템에서는 설계의 유연성이 줄어들어 다양한 멀티미디어 기능을 구현하기가 어려운 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 휴대용 시스템에서 MPEG 비디오나 오디오, 실시간 3D 그래픽 등의 2D/3D 멀티미디어 연산을 가속하기 위해 일련의 프로그램을 자동으로 수행하기 위한 프로그램 메모리를 내장한 보조프로세서에서 주프로세서를 직접 호출할 수 있도록 할 뿐만 아니라 연산 레지스터처럼 사용할 수 있는 별도의 시스템버스 인터페이스 유닛을 갖는 스트림 버퍼를 구비하여 적은 전력으로 멀티미디어 데이터 스트림을 효율적으로 처리할 수 있도록 한 보조프로세서를 이용한 멀티미디어 처리를 위한 가속장치를 제공함에 있다.
도 1은 본 발명에 의한 보조프로세서를 이용한 멀티미디어 처리를 위한 가속를 나타낸 블록구성도이다.
- 도면의 주요부분에 대한 부호의 설명 -
100 : 주프로세서
200 : 보조프로세서
201 : 보조프로세서 인터페이스 유닛
202 : 시스템버스 인터페이스
203 : 스트림버퍼
204 : 레지스터 맵핑 유닛
205 : SIMD 레지스터 파일
206 : SIMD 데이터경로
207 : 프로그램 메모리
208 : 상태제어 유닛
상기와 같은 목적을 실현하기 위한 본 발명은 주프로세서와 보조프로세서간의 연결을 위한 보조프로세서 인터페이스 유닛과, 보조프로세서에서 독립적인 수행을 위한 프로그램을 저장하기 위한 내부 프로그램 메모리와, 보조프로세서에서 주프로세서의 명령어를 실행하도록 제어하고 필요한 연산을 주프로세서에 요청하는 상태제어 유닛과, 멀티미디어 데이터 스트림을 위해 시스템버스와 직접 연결하기 위한 하나 이상의 시스템버스 인터페이스를 가지며 보조프로세서가 스트림을 처리하는 프로그램을 수행 중일 때 다음에 접근할 스트림 상의 데이터를 미리 읽어 들여 저장하는 스트림버퍼와, 스트림버퍼의 내용을 보조프로세서가 연산 레지스터처럼 사용할 수 있도록 맵핑하는 레지스터 맵핑 유닛과, 보조프로세서에서 멀티미디어 데이터에 대해 하나의 명령으로 복수의 데이터를 처리할 수 있도록 SIMD연산을 수행하는 SIMD 데이터경로를 더 구비하여 이루어진 것을 특징으로 한다.
위에서 레지스터 맵핑 유닛은 현재 데이터와 다음 데이터로 각각 파이프라인 방식으로 맵핑하는 것을 특징으로 한다.
또한, 레지스터 맵핑 유닛에서 레지스터 맵핑시 상기 스트림버퍼상의 인덱스에 따라 실제 데이터로 맵핑하는 것을 특징으로 한다.
위와 같이 이루어진 본 발명은 일련의 프로그램을 자동으로 수행하기 위한 프로그램 메모리를 내장한 보조프로세서에서 주프로세서를 직접 호출할 수 있도록 하며 연산 레지스터처럼 사용할 수 있는 별도의 시스템버스 인터페이스 유닛을 갖는 스트림 버퍼를 통해 적은 전력으로 멀티미디어 데이터 스트림을 효율적으로 처리할 수 있도록 한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.
도 1은 본 발명에 의한 보조프로세서를 이용한 멀티미디어 처리를 위한 가속를 나타낸 블록구성도이다.
여기에 도시된 바와 같이 보조프로세서(200)는 주프로세서(100) 와 보조프로세서 인터페이스 유닛(Coprocessor interface unit, 201)을 통해 서로 연결된다. 보조프로세서 인터페이스 유닛(201)은 주프로세서(100)의 명령어 버스로부터 보조프로세서(200)의 명령어를 읽어 보조프로세서(200)의 파이프라인에 전달한다. 일반적으로 보조프로세서(200)는 주프로세서(100)의 부족한 명령어 체계를 확장하는 것으로 독립적인 SIMD 레지스터 파일(SIMD register file, 205)을 가지고 데이터 처리(Data processing) 나 메모리 억세스(Memory access) 명령을 수행한다. 그러나 분기(Branch)를 포함한 모든 제어는 주프로세서(100)가 담당한다.
그러나, 일반적인 멀티미디어 연산은 멀티미디어 데이터들이 일련의 시퀀스를 이루어 스트림(stream) 형태로 존재하게 되고 이를 받아들여 연산을 수행한 후 다시 스트림 형태의 결과 데이터를 만들어낸다. 즉 동일한 데이터 구조를 가지는 순차적인 데이터들에 대해 반복적인 연산을 수행하게 된다.
따라서 일반적인 캐쉬 시스템(cache system)에서 나타나는 시간적 로칼리티(timing locality)와 공간적 로칼리티(spatial locality)가 적어 범용 CPU의 캐쉬시스템을 사용할 수가 없다. 그런데 멀티미디어 스트림은 동일한 데이터 구조를 가지기 때문에 미리 정해진 순서대로 데이터들을 내부의 버퍼에 프리패치(prefetch) 시킬 수 있다.
그래서 본 발명에서의 보조프로세서(200)는 일반적인 보조프로세서와는 달리 멀티미디어 스트림을 위한 별도의 시스템버스 인터페이스(BUS I/F, 202)를 가지는 스트림 버퍼(203)를 가지고 있다. 그리고 스트림 버퍼(203)에 저장된 데이터들의 각 구성요소를 보조프로세서(200)의 SIMD 데이터경로(datapath, 205)에서 일종의 연산 레지스터로 사용할 수 있도록 파이프라인(pipeline) 방식으로 맵핑하기 위한 레지스터 맵핑 유닛(register mapping unit, 204)을 가지고 있다.
이를 좀더 상세하게 설명하면, 본 발명의 보조프로세서(200)는 주프로세서(100)로부터 보조프로세서 인터페이스 유닛(201)으로부터 필요한 값과 수행할 명령을 전달받고 주프로세서(100)에 연결된 시스템버스 인터페이스(BUS I/F)를 통한 캐쉬시스템을 거치지 않고 자신의 독립적인 시스템버스 인터페이스(202)로부터 직접 시스템의 메모리제어기(300)에 접근하여 필요한 데이터 스트림을 내부의 스트림버퍼(203)에 저장한다. 또한 저장된 데이터 스트림은 레지스터 맵핑 유닛(204)을 통해 데이터 스트림내의 각각의 데이터와 이 데이터 내부의 각각의 구성요소들이 보조프로세서(200)의 SIMD(Single Instruction Multiple Data) 연산을 수행하는 SIMD 데이터경로(206)의 연산 레지스터로 맵핑되게 된다.
이와 같은 레지스터 맵핑을 통해 스트림내의 각각의 데이터들을 접근할 때 주소를 다시 변환해줄 필요 없이 스트림상의 다음 데이터(Next)를 읽을 때 레지스터로 맵핑될 주소가 자동으로 계산되게 된다. 그리고 스트림 상의 데이터를 레지스터로 맵핑할 때 현재 데이터(Current)와 다음 데이터(Next)에 대해 각각 별도의 맵핑을 수행하게 되고 이 두개의 맵핑된 레지스터 중 하나만이 멀티플렉싱되어 SIMD 데이터경로(206)로 전달된다. 이와 같은 레지스터 맵핑 유닛(204)은 멀티미디어 데이터 스트림에서 각각의 데이터에 대해 파이프라인(pipeline) 방식의 연산을 가능하게 한다.
이때, 전력 소비를 줄이기 위해 스트림버퍼(203)에서 데이터를 읽을 때는 레지스터 맵핑 유닛(204)에서 멀티플렉싱된 후 실제 SIMD 데이터경로(206)로 가게될 하나의 구성요소에 대해서만 메모리 억세스가 발생한다. 레지스터 맵핑은 내부의 레지스터 맵핑 유닛(204)에 의해 수행된다. 즉, 레지스터 맵핑 유닛(204)에는 실제로 레지스터들이 들어 있는 것이 아니라 위에서 설명한 바와 같이 레지스터 맵핑만을 수행하게 된다.
그래서 본 발명의 스트림버퍼(203)는 또한 메인 메모리로의 메모리 대역폭을 줄이기 위해 인덱스 방식의 데이터 스트림을 지원한다. 즉, 많은 멀티미디어 데이터들은 각각의 데이터들마다 어느 정도 공통으로 가지는 구성요소들이 존재하고 이런 구성요소들에 대해서는 스트림상에 뒤에 있는 데이터의 경우 스트림상의 이전 데이터에 대한 인덱스만을 실제 값 대신에 저장하게 된다. 이와 같이 멀티미디어 데이터가 실제 값이 아니라 인덱스를 저장하고 있다면, 레지스터 맵핑 유닛(204)이 필요한 구성요소를 맵핑할 때 인덱스를 통해 스트림상의 실제 데이터로 맵핑을 수행하게 한다. 따라서, 전력 소비를 줄이고 설계를 간단히 하기 위해 이와 같은 인덱스 방식은 하나의 스트림버퍼(203) 만을 스캐닝의 영역으로 제한하게 되어 데이터 스트림의 크기를 감소시켜 메모리 대역폭 요구량을 감소시킨다.
위에서 설명한 바와 같이 멀티미디어 데이터 스트림에 대해 반복적인 멀티미디어 연산을 효율적으로 수행하기 위해 본 발명의 보조프로세서(200)는 주프로세서(100)의 제어 없이 스스로 수행할 수 있는 프로그램을 저장할 수 있고 이를 위해 내부에 프로그램 메모리(207)를 가지고 있다.
그래서, 보조프로세서(200)는 시스템을 초기화할 때 보조프로세서 인터페이스 유닛(201)을 통해 주프로세서(100)로부터 프로그램을 전달받아 프로그램 메모리(207)를 초기화하고 실제 수행 중에는 보조프로세서 인터페이스 유닛(201)을 통해 어느 프로그램을 수행할 것인지 만을 제어 받아 프로그램 메모리(207)에 저장된 프로그램에 따라 멀티미디어 스트림에 대해 프로그램된 멀티미디어 연산을 주프로세서(100)의 제어 없이 자동으로 반복적으로 수행하게 된다.
또한 보조프로세서(200)는 프로그램을 수행하는 도중, 수행 과정의 중단 없이 상태제어 유닛(status control unit, 208)을 통해 필요한 연산을 주프로세서(100)에 요청할 수 있다. 이는 자주 사용되지는 않지만 멀티미디어 연산에 필요한 기능을 주프로세서(100)를 통해 수행하면서 동시에 보조프로세서(200)가 중단 없이 연산을 수행함으로써 병렬성을 향상시킬 수 있게 한다. 그리고, 메모리 할당과 스트림 처리 제어와 같은 전체 시스템의 제어를 보조프로세서(200)가 수행되는 멀티미디어 연산의 알고리즘에 따라 유동적으로 주프로세서(100)에 요청할 수 있게 한다.
따라서, 본 발명의 보조프로세서(200)는 전체 시스템과 보조프로세서 인터페이스 유닛(201)과 멀티미디어 스트림의 처리를 위한 독립적인 시스템버스 인터페이스(202)를 통해 시스템 버스에 연결되어 시스템의 메모리제어기(300)와 LCD제어기(400)와 같은 디스플레이 제어기에 접근하여 효과적으로 멀티미디어 연산을 수행하게 된다.
상기한 바와 같이 본 발명은 휴대용 시스템에서 MPEG 비디오나 오디오, 실시간 3D 그래픽 등의 2D/3D 멀티미디어 연산을 가속하기 위해 일련의 프로그램을 자동으로 수행하기 위한 프로그램 메모리를 내장한 보조프로세서에서 주프로세서를 직접 호출할 수 있도록 할 뿐만 아니라 연산 레지스터처럼 사용할 수 있는 별도의 시스템버스 인터페이스 유닛을 갖는 스트림 버퍼를 구비하여 병렬성을 향상시키며 적은 전력으로 멀티미디어 데이터 스트림을 효율적으로 처리할 수 있는 이점이 있다.

Claims (3)

  1. 주프로세서와 보조프로세서간의 연결을 위한 보조프로세서 인터페이스 유닛과,
    상기 보조프로세서에서 독립적인 수행을 위한 프로그램을 저장하기 위한 내부 프로그램 메모리와,
    상기 보조프로세서에서 상기 주프로세서의 명령어를 실행하도록 제어하고 필요한 연산을 상기 주프로세서에 요청하는 상태제어 유닛과,
    멀티미디어 데이터 스트림을 위해 시스템버스와 직접 연결하기 위한 하나 이상의 시스템버스 인터페이스를 가지며 상기 보조프로세서가 스트림을 처리하는 프로그램을 수행 중일 때 다음에 접근할 스트림 상의 데이터를 미리 읽어 들여 저장하는 스트림버퍼와,
    상기 스트림버퍼의 내용을 상기 보조프로세서가 연산 레지스터처럼 사용할 수 있도록 맵핑하는 레지스터 맵핑 유닛과,
    상기 보조프로세서에서 멀티미디어 데이터에 대해 하나의 명령으로 복수의 데이터를 처리할 수 있도록 SIMD연산을 수행하는 SIMD 데이터경로
    를 더 구비하여 이루어진 것을 특징으로 하는 보조프로세서를 이용한 멀티미디어 처리를 위한 가속장치.
  2. 제1항에 있어서, 상기 레지스터 맵핑 유닛은 현재 데이터와 다음 데이터로 각각 파이프라인 방식으로 맵핑하는 것을 특징으로 하는 보조프로세서를 이용한 멀티미디어 처리를 위한 가속장치.
  3. 제1항에 있어서, 상기 레지스터 맵핑 유닛에서 레지스터 맵핑시 상기 스트림버퍼상의 인덱스에 따라 실제 데이터로 맵핑하는 것을 특징으로 하는 보조프로세서를 이용한 멀티미디어 처리를 위한 가속장치.
KR10-2003-0033574A 2003-05-27 2003-05-27 보조프로세서를 이용한 멀티미디어 처리를 위한 가속장치 KR100465913B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0033574A KR100465913B1 (ko) 2003-05-27 2003-05-27 보조프로세서를 이용한 멀티미디어 처리를 위한 가속장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0033574A KR100465913B1 (ko) 2003-05-27 2003-05-27 보조프로세서를 이용한 멀티미디어 처리를 위한 가속장치

Publications (2)

Publication Number Publication Date
KR20040102251A KR20040102251A (ko) 2004-12-04
KR100465913B1 true KR100465913B1 (ko) 2005-01-13

Family

ID=37378569

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0033574A KR100465913B1 (ko) 2003-05-27 2003-05-27 보조프로세서를 이용한 멀티미디어 처리를 위한 가속장치

Country Status (1)

Country Link
KR (1) KR100465913B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618887B1 (ko) * 2005-02-04 2006-09-01 삼성전자주식회사 멀티미디어 파일의 데이터 입출력 제어 방법 및 장치
KR20080048291A (ko) * 2006-11-28 2008-06-02 (주)엠텍소프트 복수의 프로세서를 포함하는 디지털 처리 장치 및 복수의프로세서의 연결 방법

Also Published As

Publication number Publication date
KR20040102251A (ko) 2004-12-04

Similar Documents

Publication Publication Date Title
US20210149820A1 (en) Two address translations from a single table look-aside buffer read
US20200401406A1 (en) Streaming engine with stream metadata saving for context switching
JP4987882B2 (ja) スレッドに最適化されたマルチプロセッサアーキテクチャ
US8869147B2 (en) Multi-threaded processor with deferred thread output control
US6289434B1 (en) Apparatus and method of implementing systems on silicon using dynamic-adaptive run-time reconfigurable circuits for processing multiple, independent data and control streams of varying rates
KR20170027125A (ko) 컴퓨팅 시스템 및 컴퓨팅 시스템에서 연산들을 처리하는 방법
US11119779B2 (en) Dual data streams sharing dual level two cache access ports to maximize bandwidth utilization
Lin et al. ASTRO: Synthesizing application-specific reconfigurable hardware traces to exploit memory-level parallelism
EP2791933B1 (en) Mechanism for using a gpu controller for preloading caches
JP2010532905A (ja) スレッドに最適化されたマルチプロセッサアーキテクチャ
US9563466B2 (en) Method and apparatus for supporting programmable software context state execution during hardware context restore flow
EP2124147B1 (en) Multi-processor system and program execution method in the system
KR100463642B1 (ko) 보조프로세서를 이용한 멀티미디어 처리를 위한 가속장치
US20210357156A1 (en) Defining and accessing dynamic registers in a virtual processor system
Undy et al. A low-cost graphics and multimedia workstation chip set
KR100465913B1 (ko) 보조프로세서를 이용한 멀티미디어 처리를 위한 가속장치
CN112559403A (zh) 一种处理器及其中的中断控制器
JPH10143494A (ja) スカラ／ベクトル演算の組み合わせられた単一命令複数データ処理
US20210089305A1 (en) Instruction executing method and apparatus
KR19980018071A (ko) 멀티미디어 신호 프로세서의 단일 명령 다중 데이터 처리
JP2004246890A (ja) データプロセッシング装置及びコンピュータシステム
KR20110067795A (ko) 실시간 프로세스의 응답성 개선을 위한 ｔｃｍ운용방법
US12019561B2 (en) Pseudo-first in, first out (FIFO) tag line replacement
US11113208B2 (en) Pseudo-first in, first out (FIFO) tag line replacement
US20090287860A1 (en) Programmable Direct Memory Access Controller

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111230

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee