KR100462555B1 - Apparatus and method of interleaving/deinterleaving in communication systems using channel reciprocity - Google Patents
Apparatus and method of interleaving/deinterleaving in communication systems using channel reciprocity Download PDFInfo
- Publication number
- KR100462555B1 KR100462555B1 KR10-2002-0042942A KR20020042942A KR100462555B1 KR 100462555 B1 KR100462555 B1 KR 100462555B1 KR 20020042942 A KR20020042942 A KR 20020042942A KR 100462555 B1 KR100462555 B1 KR 100462555B1
- Authority
- KR
- South Korea
- Prior art keywords
- bits
- uplink
- interleaving
- importance
- low
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0023—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the signalling
- H04L1/0026—Transmission of channel quality indication
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2626—Arrangements specific to the transmitter only
- H04L27/2627—Modulators
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION
본 발명은 채널 가역성을 이용하는 통신시스템에서의 인터리빙/디인터리빙 장치 및 그 방법에 관한 것임.The present invention relates to an interleaving / deinterleaving apparatus and method in a communication system using channel reversibility.
2. 발명이 해결하려고 하는 기술적 과제2. The technical problem to be solved by the invention
본 발명은, 코딩(coding)된 비트의 중요도(priority)에 따라, 상향링크의 채널 추정값의 정확도가 높은 상/하향링크 사이의 지연이 적은 부분에 코딩된 비트 중 중요도가 높은 비트를 전송하고, 상향링크의 채널 추정값의 정확도가 낮은 상/하향링크 사이의 지연이 큰 부분에 코딩된 비트 중 중요도가 낮은 비트를 전송함으로써, 중요도가 높은 비트의 에러 확률을 줄이기 위한 채널 가역성을 이용하는 통신시스템에서의 인터리빙/디인터리빙 장치 및 그 방법을 제공하고자 함.According to the present invention, according to the priority (priority) of the coded (coded), transmit the higher priority bits of the coded bits in the portion of the delay between the uplink / downlink, the accuracy of the uplink channel estimate is high, In a communication system using channel reversibility to reduce the error probability of bits of high importance by transmitting bits of low importance among codes coded in a portion having a large delay between uplink and downlink with low accuracy of uplink channel estimate. An interleaving / deinterleaving device and method thereof are provided.
3. 발명의 해결방법의 요지3. Summary of Solution to Invention
본 발명은, 채널 가역성을 이용하는 통신시스템에서의 인터리빙 장치에 있어서, 입력 데이터 비트들을 인코딩하기 위한 인코딩수단; 상기 인코딩수단을 인코딩된 비트를 중요도에 따라, 중요도가 높은 코딩된 비트와 중요도가 낮은 코딩된 비트로 구분하고, 이를 각각 인터리빙하기 위한 제1 및 제2 인터리빙수단; 상기 제1 및 제2 인터리빙수단을 통해 각각 인터리빙된 비트들 중 중요도가 높은 코딩된 비트를 '상향링크와 하향링크의 채널 상관 특성이 높은 지연이 적은 부분(상향링크와 상관값이 큰 슬롯)'에 멀티플렉싱하고, 중요도가 낮은 코딩된 비트를 '상향링크와 하향링크의 채널 상관 특성이 낮은 지연이 큰 부분(상향링크와 상관값이 작은 슬롯)'에 멀티플렉싱하기 위한 멀티플렉싱수단; 및 상기 멀티플렉싱수단을 통해 멀티플렉싱된 비트를 변조시키기 위한 변조수단을 포함함.The present invention provides an interleaving apparatus in a communication system using channel reversibility, comprising: encoding means for encoding input data bits; First and second interleaving means for classifying the encoded bits into coded bits of high importance and coded bits of low importance, and interleaving the encoded bits according to importance; Among the bits interleaved through the first and second interleaving means, a coded bit having a high importance is a portion having a low delay (slot having a high correlation with uplink) having high channel correlation characteristics of uplink and downlink. Multiplexing means for multiplexing the multiplexed coded bits and multiplexing the coded bits of low importance into a portion having a large delay having low channel correlation characteristics of the uplink and the downlink (slot having a low correlation value with the uplink); And modulation means for modulating the multiplexed bits through the multiplexing means.
4. 발명의 중요한 용도4. Important uses of the invention
본 발명은 채널 가역성을 이용하는 통신시스템 등에 이용됨.The present invention is used in a communication system using channel reversibility.
Description
본 발명은 채널 가역성(channel reciprocity)을 이용하는 통신시스템에서의 인터리빙/디인터리빙 장치 및 그 방법에 관한 것으로, 특히 코딩(coding)된 비트의 중요도(priority)에 따라, 상향링크의 채널 추정값의 정확도가 높은 상/하향링크 사이의 지연이 적은 부분에 코딩된 비트 중 중요도가 높은 비트를 전송하고, 상향링크의 채널 추정값의 정확도가 낮은 상/하향링크 사이의 지연이 큰 부분에 코딩된 비트 중 중요도가 낮은 비트를 전송함으로써, 중요도가 높은 비트의 에러 확률을 줄이기 위한 채널 가역성을 이용하는 통신시스템에서의 인터리빙/디인터리빙 장치 및 그 방법에 관한 것이다.The present invention relates to an interleaving / deinterleaving apparatus and a method thereof in a communication system using channel reciprocity. In particular, according to the priority of the coded bits, the accuracy of the uplink channel estimate is increased. Transmitting the bits of high importance among the bits coded in the portion having low delay between high uplink and downlink, and the importance of the bits coded in the portion having high delay between uplink and downlink with low accuracy of uplink channel estimation value. The present invention relates to an interleaving / deinterleaving apparatus and method in a communication system that uses channel reversibility to reduce error probability of bits of high importance by transmitting low bits.
이동통신 환경에서 멀티코드 직접확산 코드분할다중접속(Direct Sequence/Code Division Multiple Access : 이하 DS/CDMA라 칭함) 시스템은 주파수 선택적 페이딩(Frequency Selective Fading)의 영향을 받는다. 이러한 주파수 선택적 페이딩의 영향을 극복하고자 수신단에서는 레이크 수신기(rake receiver)를 사용하는데, 하향링크(downlink)에서의 레이크 수신기의 사용은 단말기의 복잡도와 전력 소모를 증대시킨다. 복잡도가 간단하고, 전력 소모가 적은 단말기의 구현을 위하여 프리-레이크(Pre-rake)를 사용할 수 있으며, Pre-rake의 경우에는 하향링크 채널에 대한 정보를 미리 알아야 하므로, 채널의 가역성이 존재하는 TDD(Time Division Duplex) 모드에서 효율적으로 구현될 수 있다.In a mobile communication environment, a multi-code direct spread code division multiple access (DS / CDMA) system is affected by frequency selective fading. To overcome the effects of frequency selective fading, a receiver uses a rake receiver. The use of a rake receiver in downlink increases the complexity and power consumption of the terminal. Pre-rake may be used to implement a terminal with low complexity and low power consumption. In the case of pre-rake, information on a downlink channel needs to be known in advance, so that channel reversibility exists. It can be efficiently implemented in the time division duplex (TDD) mode.
TD-CDMA(Time Duplex-Code Divison Multiple Access) 시스템에서도 이러한 성능 저하 문제를 해결하기 위하여 ZF(Zero-Forcing) 또는 MMSE(Minimum Mean Square Error) 방식과 같은 조인트 검출(Joint detection) 방식을 연구하고 있다. 이러한 수신기는 인접 심볼 간섭(Inter-Symbol Interference)과 다중 억세스 간섭(Multiple Access Interference)을 줄이기 때문에 레이크 수신기에 비하여 성능이 우수하나 수신기가 모든 사용자에 대한 정보를 알아야 하며, 이를 이용하여 자기 자신의 데이터를 복조하므로 복잡도가 크게 증가한다. 특히, 하향링크의 경우에는 단말의 복잡도가 크게 증가하는 문제가 발생하게 된다. 따라서, 단말의 복잡도도 해결하고, 인접 심볼 간섭과 다중 억세스 간섭을 줄이기 위하여 TDD의 채널 가역성을 이용하는 조인트 전송(Joint transmission) 방식이 있다.Time-Duplex-Code Divison Multiple Access (TD-CDMA) systems are also investigating joint detection schemes such as Zero-Forcing (ZF) or Minimum Mean Square Error (MMSE) schemes to address this problem. . These receivers perform better than rake receivers because they reduce inter-symbol interference and multiple access interference, but the receiver needs to know information about all users and uses their own data. Demodulation increases the complexity. In particular, in the case of downlink, a problem of greatly increasing the complexity of the terminal occurs. Accordingly, there is a joint transmission scheme using channel reversibility of TDD to solve the complexity of the terminal and to reduce adjacent symbol interference and multiple access interference.
도 1 은 종래의 통신시스템에서 채널 가역성을 이용한 전송 방식의 예시도로서, 채널 가역성을 이용한 전송 방식중에서 TxAA(Transmission Adaptive Array)에 대한 것이다.1 is an exemplary diagram of a transmission scheme using channel reversibility in a conventional communication system, and illustrates a TxAA (Transmission Adaptive Array) in a transmission scheme using channel reversibility.
상향링크의 채널 추정값(uplink channel estimation)을 통하여 신호 대 잡음비를 최대로하는 가중치(weight)인 w1과 w2를 각각의 안테나별로 사용하는 TxAA는 시스템의 성능을 향상시킬 수 있다.TxAA using w 1 and w 2, which are weights for maximizing the signal-to-noise ratio through uplink channel estimation, for each antenna, can improve system performance.
이러한 채널 가역성을 이용한 시스템의 경우에는 단말기의 복잡도를 감소시키거나(Pre-rake, joint transmission), TxAA와 같이 시스템의 성능을 크게 향상시킬 수 있으나, 상향링크의 채널 환경과 하향링크의 채널 환경이 달라질 경우에는 성능이 열화되는 문제점이 발생한다. 즉, 도플러 주파수가 큰 경우에는 상향링크의 정보를 하향링크에 적용할 경우에 채널 상태의 급격한 변화에 의하여 성능이 열화된다. 또한, 도플러 주파수가 크지 않아도 상향링크와 하향링크 사이의 지연이 클 경우에도 채널 환경의 변화 때문에 성능이 열화된다.In the case of the system using the channel reversibility, the complexity of the terminal can be reduced (pre-rake, joint transmission), or the performance of the system can be greatly improved, such as TxAA. If it is different, the performance will be degraded. That is, when the Doppler frequency is large, performance is degraded due to a sudden change in channel state when uplink information is applied to downlink. In addition, even if the Doppler frequency is not large, performance is degraded due to a change in the channel environment even when the delay between the uplink and the downlink is large.
도 2 는 종래의 통신시스템에서 코딩된 후의 출력값들의 중요도가 다른 코딩 방식의 예시도로서, 코딩된 비트의 중요도가 다른 코딩 방법 중에 터보코드에 관한 것이다.2 is an exemplary diagram of a coding scheme in which the importance of output values after being coded in a conventional communication system is different, and relates to a turbo code among coding methods in which the importance of coded bits is different.
도 2는 터보코드 중에 rate=1/3인 경우이며, 코딩된 후의 출력값은 1비트(bit)의 시스트매틱 비트(systematic bit)인 xk와 2bit의 패러티 비트(parity bit)인 zk, z'k로 구성되어 있으며, xk의 중요도가 zk, z'k의 중요도 보다 높다. 즉, xk에서 에러가 발생하는 것보다 2bit의 parity bit인 zk, z'k에서 에러가 발생하는 것이 성능 관점에서 더 유리하다.FIG. 2 shows a case where rate = 1/3 in the turbo code, and the output values after being coded are x k , which is a systematic bit of 1 bit, and z k , z, which is a parity bit of 2 bits. It is composed of ' k ', and the importance of x k is higher than the importance of z k and z ' k . That is, that there is an error in the parity bit of 2bit k z, z 'k than an error has occurred at x k is more advantageous from a performance point of view.
따라서, 현재의 기술분야에서는 채널 가역성을 이용하는 시스템에서 TxAA,Pre-rake, Joint transmission과 같은 전송 방식을 사용할 경우에 효율적인 인터리버/디인터리버가 필요하다.Therefore, in the current technical field, an efficient interleaver / deinterleaver is needed when a transmission scheme such as TxAA, pre-rake, and joint transmission is used in a system using channel reversibility.
본 발명은, 상기한 바와 같은 요구에 부응하기 위하여 제안된 것으로, 코딩(coding)된 비트의 중요도(priority)에 따라, 상향링크의 채널 추정값의 정확도가 높은 상/하향링크 사이의 지연이 적은 부분에 코딩된 비트 중 중요도가 높은 비트를 전송하고, 상향링크의 채널 추정값의 정확도가 낮은 상/하향링크 사이의 지연이 큰 부분에 코딩된 비트 중 중요도가 낮은 비트를 전송함으로써, 중요도가 높은 비트의 에러 확률을 줄이기 위한 채널 가역성을 이용하는 통신시스템에서의 인터리빙/디인터리빙 장치 및 그 방법을 제공하는데 그 목적이 있다.The present invention has been proposed to meet the above-described requirements, and according to the priority of the coded bits, a portion having a low delay between uplink and downlink with high accuracy of uplink channel estimates. By transmitting the high priority bits among the bits coded in the code, and transmitting the low priority bits among the coded bits in the part where the delay between the uplink and the downlink with low accuracy of the uplink channel estimate is high. SUMMARY OF THE INVENTION An object of the present invention is to provide an interleaving / deinterleaving apparatus and method in a communication system using channel reversibility for reducing an error probability.
도 1 은 종래의 통신시스템에서 채널 가역성을 이용한 전송 방식의 예시도,1 is an exemplary diagram of a transmission scheme using channel reversibility in a conventional communication system.
도 2 는 종래의 통신시스템에서 코딩된 후의 출력값들의 중요도가 다른 코딩 방식의 예시도,2 is an exemplary diagram of a coding scheme in which the importance of output values after being coded in a conventional communication system is different;
도 3 은 본 발명에 따른 채널 가역성을 이용하는 통신시스템에서의 인터리빙/디인터리빙 장치의 일실시예 구성도,3 is a block diagram of an embodiment of an interleaving / deinterleaving apparatus in a communication system using channel reversibility according to the present invention;
도 4 는 본 발명이 적용되는 TDD 시스템의 프레임 구조의 예시도,4 is an exemplary diagram of a frame structure of a TDD system to which the present invention is applied;
도 5 는 본 발명에 따른 인터리빙/디인터리빙 장치 중 중요도에 따라 코딩된 비트를 분리한 후 인터리빙을 수행하는 구조에 대한 예시도,5 is an exemplary diagram of a structure for performing interleaving after separating coded bits according to importance among interleaving / deinterleaving apparatuses according to the present invention;
도 6 은 본 발명에 따른 인터리빙/디인터리빙 장치 중 인터리빙된 비트들이 1 프레임에 멀티플렉싱되는 구조의 예시도,6 is an exemplary diagram of a structure in which interleaved bits are multiplexed into one frame in an interleaving / deinterleaving apparatus according to the present invention;
도 7 은 본 발명에 따른 인터리빙/디인터리빙 장치 중 인터리빙된 비트들이 2개 이상의 프레임에 멀티플렉싱되는 구조의 예시도이다.7 is an exemplary diagram of a structure in which interleaved bits are multiplexed into two or more frames in an interleaving / deinterleaving apparatus according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
31 : 인코더 32 : 인터리버131 Encoder 32 Interleaver 1
33 : 인터리버2 34 : 멀티플렉서33: interleaver 2 34: multiplexer
35 : 변조기 36 : 복조기35 modulator 36 demodulator
37 : 디멀티플렉서 38 : 디인터리버137: Demultiplexer 38: Deinterleaver 1
39 : 디인터리버2 40 : 디코더39: Deinterleaver 2 40: Decoder
상기 목적을 달성하기 위한 본 발명의 장치는, 채널 가역성을 이용하는 통신시스템에서의 인터리빙 장치에 있어서, 입력 데이터 비트들을 인코딩하기 위한 인코딩수단; 상기 인코딩수단을 인코딩된 비트를 중요도에 따라, 중요도가 높은 코딩된 비트와 중요도가 낮은 코딩된 비트로 구분하고, 이를 각각 인터리빙하기 위한 제1 및 제2 인터리빙수단; 상기 제1 및 제2 인터리빙수단을 통해 각각 인터리빙된 비트들 중 중요도가 높은 코딩된 비트를 '상향링크와 하향링크의 채널 상관 특성이 높은 지연이 적은 부분(상향링크와 상관값이 큰 슬롯)'에 멀티플렉싱하고, 중요도가 낮은 코딩된 비트를 '상향링크와 하향링크의 채널 상관 특성이 낮은 지연이 큰 부분(상향링크와 상관값이 작은 슬롯)'에 멀티플렉싱하기 위한 멀티플렉싱수단; 및 상기 멀티플렉싱수단을 통해 멀티플렉싱된 비트를 변조시키기 위한 변조수단을 포함하여 이루어진 것을 특징으로 한다.An apparatus of the present invention for achieving the above object comprises: an interleaving apparatus in a communication system using channel reversibility, comprising: encoding means for encoding input data bits; First and second interleaving means for classifying the encoded bits into coded bits of high importance and coded bits of low importance, and interleaving the encoded bits according to importance; Among the bits interleaved through the first and second interleaving means, a coded bit having a high importance is a portion having a low delay (slot having a high correlation with uplink) having high channel correlation characteristics of uplink and downlink. Multiplexing means for multiplexing the multiplexed coded bits and multiplexing the coded bits of low importance into a portion having a large delay having low channel correlation characteristics of the uplink and the downlink (slot having a low correlation value with the uplink); And modulation means for modulating the multiplexed bits through the multiplexing means.
또한, 본 발명의 장치는, 채널 가역성을 이용하는 통신시스템에서의 디인터리빙 장치에 있어서, '상향링크와 하향링크의 채널 상관 특성이 높은 지연이 적은 부분(상향링크와 상관값이 큰 슬롯)'에 변조된 중요도가 높은 비트와 '상향링크와 하향링크의 채널 상관 특성이 낮은 지연이 높은 부분(상향링크와 상관값이 작은 슬롯)'에 변조된 중요도가 낮은 비트를 수신하여, 이를 복조시키기 위한 복조수단; 상기 복조수단을 통과한 복조 비트를 중요도에 따라서 구분하여, 이를 각각 디멀티플렉싱하기 위한 디멀티플렉싱수단; 중요도가 높은 디멀티플렉싱 비트를 디인터리빙하기 위한 제1 디인터리빙 수단; 중요도가 낮은 디멀티플렉싱 비트를 디인터리빙하기 위한 제2 디인터리빙 수단; 및 상기 제1 및 제2 디인터리빙 수단을 통과한 후에 각각의 신호를 출력 데이터 비트로 출력하기 위한 디코딩수단을 포함하여 이루어진 것을 특징으로 한다.In addition, the apparatus of the present invention is a deinterleaving apparatus in a communication system that uses channel reversibility, in a portion having a low delay (slot having a large correlation value) with a high channel correlation characteristic of an uplink and a downlink. Demodulation for receiving and demodulating high-modulated bits and bits of low importance, which are modulated in a portion of a high delay having low channel correlation characteristics between uplink and downlink (slots having low correlation with uplink). Way; Demultiplexing means for dividing the demodulation bits passing through the demodulation means according to importance, and demultiplexing them respectively; First deinterleaving means for deinterleaving the high priority demultiplexing bits; Second deinterleaving means for deinterleaving the low importance demultiplexing bits; And decoding means for outputting each signal as an output data bit after passing through the first and second deinterleaving means.
또한, 본 발명의 방법은, 채널 가역성을 이용하는 통신시스템에서의 인터리빙 방법에 있어서, 입력 데이터 비트들을 인코딩하는 인코딩 단계; 상기 인코딩된 비트를 중요도에 따라, 중요도가 높은 코딩된 비트와 중요도가 낮은 코딩된 비트로 구분하고, 이를 각각 인터리빙하는 인터리빙 단계; 상기 각각 인터리빙된 비트들 중 중요도가 높은 코딩된 비트를 '상향링크와 하향링크의 채널 상관 특성이 높은 지연이 적은 부분(상향링크와 상관값이 큰 슬롯)'에 멀티플렉싱하고, 중요도가 낮은 코딩된 비트를 '상향링크와 하향링크의 채널 상관 특성이 낮은 지연이 큰 부분(상향링크와 상관값이 작은 슬롯)'에 멀티플렉싱하는 멀티플렉싱 단계; 및 상기 멀티플렉싱된 비트를 변조시키는 변조 단계를 포함하여 이루어진 것을 특징으로 한다.The method also includes an interleaving method in a communication system using channel reversibility, comprising: an encoding step of encoding input data bits; An interleaving step of classifying the encoded bits into coded bits of high importance and coded bits of low importance and interleaving the encoded bits according to importance; Multiplexed coded bits of each of the interleaved bits are multiplexed in a portion having a low delay (slot having a high correlation value with uplink) having a high channel correlation characteristic of uplink and downlink, and coded with low importance A multiplexing step of multiplexing the bits into a portion having a high delay (slot having a low correlation value with the uplink) having a low channel correlation characteristic between the uplink and the downlink; And a modulating step of modulating the multiplexed bits.
또한, 본 발명의 방법은, 채널 가역성을 이용하는 통신시스템에서의 디인터리빙 방법에 있어서, '상향링크와 하향링크의 채널 상관 특성이 높은 지연이 적은 부분(상향링크와 상관값이 큰 슬롯)'에 변조된 중요도가 높은 비트와 '상향링크와 하향링크의 채널 상관 특성이 낮은 지연이 높은 부분(상향링크와 상관값이 작은 슬롯)'에 변조된 중요도가 낮은 비트를 수신하여, 이를 복조시키는 복조단계; 상기 복조단계를 통과한 복조 비트를 중요도에 따라서 구분하여, 이를 각각 디멀티플렉싱하는 디멀티플렉싱단계; 중요도가 높은 디멀티플렉싱 비트를 디인터리빙하는 제1 디인터리빙단계; 중요도가 낮은 디멀티플렉싱 비트를 디인터리빙하는 제2 디인터리빙단계; 및 상기 제1 및 제2 디인터리빙단계를 통과한 후에 각각의 신호를 출력 데이터 비트로 출력하는 출력단계를 포함하여 이루어진 것을 특징으로 한다.In addition, the method of the present invention is a deinterleaving method in a communication system using channel reversibility, wherein a portion of a delay having a high uplink and downlink channel correlation characteristic is high (a slot having a high correlation with uplink). A demodulation step of receiving and demodulating the high-modulated bits and the low-signal bits that are modulated in the high delay portion (the slot having the small correlation value) with low channel correlation characteristics of the uplink and downlink. ; A demultiplexing step of classifying demodulation bits passing the demodulation step according to importance, and demultiplexing them respectively; A first deinterleaving step of deinterleaving the high priority demultiplexing bits; A second deinterleaving step of deinterleaving the low importance demultiplexing bits; And an output step of outputting each signal as an output data bit after passing through the first and second deinterleaving steps.
이와 같이, 본 발명은 채널(channel) 가역성(reciprocity)을 이용하는 시스템에서 TxAA(Transmission Adaptive Array), Pre-rake, Joint transmission과 같은 전송 방식을 사용할 경우에 효율적인 인터리버(interleaver)에 관한 것이다.As such, the present invention relates to an efficient interleaver when using transmission schemes such as TxAA (TxAA), pre-rake, and joint transmission in a system using channel reciprocity.
따라서, 본 발명은, 터보(Turbo) 코드(Code)와 같이 코딩(Coding)된 후의 코딩된 비트의 중요도(priority)가 상이한 FEC(Forword Error Code)를 사용하는 경우에 상향링크로 추정된 값의 정확도가 높은 지연이 적은 부분에 중요도(priority)가 높은 코딩된 비트를 전송하고, 중요도가 낮은 코딩된 비트를 지연(delay)이 큰 부분에 전송하므로서 중요도가 높은 비트의 에러(error) 확률을 줄이기 위한 방식이다.Accordingly, the present invention relates to a value estimated by uplink when the priority of a coded bit after coding such as a turbo code uses a different FEC (Forword Error Code). Reduces the probability of errors in high-priority bits by transmitting coded bits of high priority in areas with high accuracy and low delays, and transmitting coded bits of low priority in areas with high delays. That's the way it is.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명하기로 한다.The above objects, features and advantages will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, whereby those skilled in the art may easily implement the technical idea of the present invention. There will be. In addition, in describing the present invention, when it is determined that the detailed description of the known technology related to the present invention may unnecessarily obscure the gist of the present invention, the detailed description thereof will be omitted. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3 은 본 발명에 따른 채널 가역성을 이용하는 통신시스템에서의 인터리빙/디인터리빙 장치의 일실시예 구성도이다.3 is a diagram illustrating an embodiment of an interleaving / deinterleaving apparatus in a communication system using channel reversibility according to the present invention.
도 3에 도시된 바와 같이, 본 발명에 따른 채널 가역성을 이용하는 통신시스템에서의 인터리빙 장치(송신단)는, 입력 데이터 비트들을 인코딩하기 위한 인코더(31)와, 인코더(31)를 통해 인코딩된 비트를 중요도에 따라, 중요도가 높은 코딩된 비트와 중요도가 낮은 코딩된 비트로 구분하고, 이를 각각 인터리빙하기 위한 인터리버1,2(32,33)와, 인터리버1,2(32,33)를 통해 각각 인터리빙된 비트들 중 중요도가 높은 코딩된 비트를 '상향링크와 하향링크의 채널 상관 특성이 높은 지연이 적은 부분(상향링크와 상관값이 큰 슬롯)'에 멀티플렉싱하고, 중요도가 낮은 코딩된 비트를 '상향링크와 하향링크의 채널 상관 특성이 낮은 지연이 큰 부분(상향링크와 상관값이 작은 슬롯)'에 멀티플렉싱하기 위한 멀티플렉서(34)와, 멀티플렉서(34)를 통해 멀티플렉싱된 비트를 변조시키기 위한 변조기(35)를 구비한다.As shown in FIG. 3, an interleaving apparatus (transmitter) in a communication system using channel reversibility according to the present invention includes an encoder 31 for encoding input data bits and a bit encoded through the encoder 31. According to the importance, it is divided into the coded bits of high importance and the coded bits of low importance, and interleaved through interleaver 1, 2 (32, 33) and interleaver 1, 2 (32, 33) for interleaving them, respectively. Multiplexed coded bits of the bits are multiplexed in the portion of the low delay (slot having a high correlation with uplink) having high uplink and downlink channel correlation characteristics, and the coded bits of low importance are A multiplexer 34 for multiplexing into a portion having a large delay (slot having a low correlation with an uplink) having a low channel correlation characteristic of a link and a downlink, and a bit multiplexed through the multiplexer 34 And a modulator (35) for action.
상기한 바와 같은 구조를 갖는 본 발명에 따른 채널 가역성을 이용하는 통신시스템에서의 인터리빙 장치(송신단)의 동작 과정을 상세하게 설명하면 다음과 같다.An operation process of an interleaving apparatus (transmitter) in a communication system using channel reversibility according to the present invention having the above-described structure will be described in detail as follows.
먼저, 전송하고자 하는 입력데이터 비트들은 인코더(31)로 입력되며, 인코더(31)에서 인코딩된 비트는 중요도가 높은 코딩된 비트와 중요도가 낮은 코딩된 비트로 분리되어 각각의 인터리버1,2(32,33)로 입력된다(여기서, 인터리버는 오프(off)되어 사용하지 않을 수도 있으며, 블록 인터리버와 같은 인터리버 기능을 가진 어떠한 장치도 사용할 수 있다).First, the input data bits to be transmitted are input to the encoder 31, and the bits encoded by the encoder 31 are divided into coded bits of high importance and coded bits of low importance and each of the interleavers 1, 2 (32, 33) (where the interleaver may be off and not used, and any device having an interleaver function such as a block interleaver may be used).
이어서, 각각의 인터리버1,2(32,33)를 통해 각각 인터리빙된 비트들 중 중요도가 높은 코딩된 비트를 멀티플렉서(34)를 통해 '상향링크와 하향링크의 채널 상관 특성이 높은 지연이 적은 부분(상향링크와 상관값이 큰 슬롯)'에 멀티플렉싱되고, 중요도가 낮은 코딩된 비트를 '상향링크와 하향링크의 채널 상관 특성이 낮은 지연이 큰 부분(상향링크와 상관값이 작은 슬롯)'에 멀티플렉싱되어, 변조기(변조 방식으로는 BPSK, QPSK, QAM, OFDM 등 여러 방식이 사용될 수 있다.)(35)를 통과하여 수신단으로 전송된다.Subsequently, the coded bits having the highest importance among the interleaved bits through the interleavers 1 and 2 (32 and 33) are multiplexed through the multiplexer 34. (Coded bits that are multiplexed with uplink) and low-critical coded bits are placed in a portion having a high delay (slot with a low correlation with uplink) having a low channel correlation characteristic of uplink and downlink. It is multiplexed and transmitted to the receiving end through a modulator (various schemes such as BPSK, QPSK, QAM, OFDM, etc.).
한편, 본 발명에 따른 채널 가역성을 이용하는 통신시스템에서의 디인터리빙 장치(수신단)는, '상향링크와 하향링크의 채널 상관 특성이 높은 지연이 적은 부분(상향링크와 상관값이 큰 슬롯)'에 변조된 중요도가 높은 비트와 '상향링크와 하향링크의 채널 상관 특성이 낮은 지연이 높은 부분(상향링크와 상관값이 작은 슬롯)'에 변조된 중요도가 낮은 비트를 변조기(35)를 통해 수신하여, 이를 복조시키기 위한 복조기(36)와, 복조기(36)를 통과한 복조 비트를 중요도에 따라서 구분하여, 이를 각각 디멀티플렉싱하기 위한 디멀티플렉서(37)와, 디멀티플렉서(37)를 통해 중요도가 높은 디멀티플렉싱 비트를 디인터리빙하기 위한 디인터리버1(38)와, 디멀티플렉서(37)를 통해 중요도가 낮은 디멀티플렉싱 비트를 디인터리빙하기 위한 디인터리버2(39)와, 디인터리버1,2(38,39)를 통과한 후에 각각의 신호를 출력 데이터 비트로 출력하기 위한 디코더(40)를 구비한다.On the other hand, the deinterleaving apparatus (receiving end) in the communication system using the channel reversibility according to the present invention is used in a portion having a low delay (slot having a high correlation with the uplink) having a high channel correlation characteristic of the uplink and the downlink. The modulator 35 receives the modulated bits having high modulated importance and bits having low modulus modulated in a portion having a high delay (slot having a small correlation value with uplink) having a low channel correlation characteristic of uplink and downlink. In addition, the demodulator 36 for demodulating the demodulator 36 and the demodulation bits passing through the demodulator 36 are classified according to their importance, and the demultiplexer 37 and the demultiplexer 37 for demultiplexing them, respectively, are highly demultiplexed. Deinterleaver 1 (38) for deinterleaving bits, Deinterleaver 2 (39) for deinterleaving demultiplexing bits of low importance through demultiplexer 37, and deinterleaving After passing through the second (38,39) and a decoder 40 for outputting the data bits output a respective signal.
상기한 바와 같은 구조를 갖는 본 발명에 따른 채널 가역성을 이용하는 통신시스템에서의 디인터리빙 장치(수신단)의 동작 과정을 상세하게 설명하면 다음과 같다.An operation process of the deinterleaving apparatus (receiver) in the communication system using the channel reversibility according to the present invention having the above structure will be described in detail as follows.
먼저, 수신단에서는 '상향링크와 하향링크의 채널 상관 특성이 높은 지연이 적은 부분(상향링크와 상관값이 큰 슬롯)'에 변조된 중요도가 높은 비트와 '상향링크와 하향링크의 채널 상관 특성이 낮은 지연이 높은 부분(상향링크와 상관값이 작은 슬롯)'에 변조된 중요도가 낮은 비트를 수신하여, 복조기(36)를 통해 이를 복조시키고, 복조기(36)를 통과한 복조 비트를 중요도에 따라서 구분하여, 디멀티플렉서(37)에서 이를 각각 디멀티플렉싱하며, 중요도가 높은 디멀티플렉싱 비트를 디인터리빙하는 디인터리버1(38) 및 중요도가 낮은 디멀티플렉싱 비트를 디인터리빙하는 디인터리버2(39)를 통과한 후에, 디코더(40)를 통해 각각의 신호를 출력 데이터 비트로 출력한다.First, at the receiving end, a bit having a high degree of modulation and a channel correlation characteristic of an uplink and a downlink are modulated in a portion having a low delay (a slot having a high correlation value) with a high channel correlation characteristic of an uplink and a downlink. Receives a low-priority bit modulated at a portion of a low delay high (slot having a low correlation with uplink), demodulates it through the demodulator 36, and demodulates the demodulated bit that has passed through the demodulator 36 according to importance. Separately, the demultiplexer 37 demultiplexes it, respectively, and passes through the deinterleaver 1 38 for deinterleaving the demultiplexing bits of high importance and the deinterleaver 2 39 for deinterleaving the demultiplexing bits of low importance. Thereafter, each signal is output through the decoder 40 as output data bits.
도 4 는 본 발명이 적용되는 TDD 시스템의 프레임 구조의 예시도로서, TDD 시스템의 구성의 하나의 프레임 구조를 나타내고 있다.4 is an exemplary diagram of a frame structure of a TDD system to which the present invention is applied and shows one frame structure of a configuration of a TDD system.
상기 도 4는 하나의 프레임이 10개의 슬롯으로 구성되어 있는 경우를 나타내고 있다. 10개의 슬롯중에 1번과 4번 슬롯은 상향링크로 사용되고 있으며, 나머지 슬롯은 하향링크로 사용되고 있다. 이러한 상향링크와 하향링크의 구조는 시스템에 따라서 달라질 수 있다. 이러한 프레임 구조에서 상향링크와 하향링크 모두를 하나의 단말기를 위하여 사용할 수도 있고, 여러 개의 단말기를 위하여 사용할 수도 있다. 상기 도 4과 같이 4번 슬롯의 상향링크와 상관값이 가장 큰 슬롯은 지연이 가장 작은 5번 슬롯이고, 상관값이 가장 낮은 슬롯은 지연이 가장 큰 10번째 슬롯이다.4 illustrates a case in which one frame consists of ten slots. Of the ten slots, slots 1 and 4 are used for uplink, and the remaining slots are used for downlink. The structure of the uplink and the downlink may vary depending on the system. In this frame structure, both uplink and downlink may be used for one terminal or may be used for several terminals. As shown in FIG. 4, the slot with the highest correlation with the uplink of slot 4 is slot 5 with the smallest delay, and the slot with the lowest correlation is the 10th slot with the largest delay.
도 5 는 본 발명에 따른 인터리빙/디인터리빙 장치 중 중요도에 따라 코딩된 비트를 분리한 후 인터리빙을 수행하는 구조에 대한 예시도로서, 전송하고자 하는 비트열이 인코더(51)를 통과하여 코딩된 비트들이 생성될 때에 이러한 코딩된 비트들을 중요도가 높은 코딩된 비트와 중요도가 낮은 코딩된 비트들로 구분한 후에 각각 인터리빙을 수행하는 방식에 대한 것이다.FIG. 5 is an exemplary diagram illustrating a structure in which interleaving is performed after separating coded bits according to importance among interleaving / deinterleaving apparatuses according to the present invention, in which a bit string to be transmitted is coded through an encoder 51 Are divided into high priority coded bits and low importance coded bits, and then interleaving is performed.
즉, 전송하고자 하는 전체 비트가 Ntot이고, N 비트의 데이터가 동시에 인코더(51)로 입력된다고 하면, 인코더(51)를 통과한 후의 코딩된 비트 중 중요도가 높은 K1비트는 인터리버 1에서 인터리빙을 수행하기 위하여 버퍼 1(52)에 저장되고, 중요도가 낮은 K2비트는 인터리버2(55)에서 인터리빙을 수행하기 위하여 버퍼2(503)에 저장된다. 이 경우에 코딩 레이트는 N/(K1+K2)가 된다.That is, if the total bits to be transmitted are N tot and the N bits of data are simultaneously input to the encoder 51, the K 1 bits having high importance among the coded bits after passing through the encoder 51 are interleaved in the interleaver 1. The K 2 bits having low importance are stored in the buffer 2 503 to perform interleaving in the interleaver 2 55. In this case, the coding rate is N / (K1 + K2).
버퍼1(52)에 저장된 비트는 인터리버1(54)에서 인터리빙이 수행되며, 버퍼2(53)에 저장된 비트는 인터리버2(55)에서 인터리빙이 수행된다.The bits stored in the buffer 1 (52) are interleaved in the interleaver 1 (54), and the bits stored in the buffer 2 (53) are interleaved in the interleaver 2 (55).
도 6 은 본 발명에 따른 인터리빙/디인터리빙 장치 중 인터리빙된 비트들이 1 프레임에 멀티플렉싱되는 구조의 예시도로서, 중요도에 따라서 각각 인터리빙된 비트들이 프레임 구조에 멀티플렉싱되는 방법을 나타낸 것이다.FIG. 6 is a diagram illustrating a structure in which interleaved bits are multiplexed into one frame in an interleaving / deinterleaving apparatus according to the present invention, and illustrating a method in which interleaved bits are multiplexed into a frame structure according to importance.
도 5와 같이 중요도가 높은 코딩된 비트들이 인터리빙된 출력값은 상향링크와 상관값이 큰 슬롯에 멀티플렉싱되고, 중요도가 낮은 코딩된 비트들이 인터리빙된 출력값은 상향링크와 상관값이 작은 슬롯에 멀티플렉싱된다.As shown in FIG. 5, an output value interleaved with coded bits of high importance is multiplexed into a slot having a high correlation with uplink, and an output value with interleaved coded bits with low importance is multiplexed into a slot having a small correlation with uplink.
도 7 은 본 발명에 따른 인터리빙/디인터리빙 장치 중 인터리빙된 비트들이2개 이상의 프레임에 멀티플렉싱되는 구조의 예시도로서, 인터리빙된 데이터가 2개의 프레임에 멀티플렉싱되는 경우를 나타낸 것이다.FIG. 7 is a diagram illustrating a structure in which interleaved bits are multiplexed into two or more frames among the interleaving / deinterleaving apparatus according to the present invention, and show an example in which interleaved data is multiplexed into two frames.
도 7에 도시된 바와 같이, 각 프레임의 1번째 슬롯을 상향링크로 사용하고, 2,3,4번째를 하향링크로 사용할 경우에 인터리버1의 데이터 2개로 구분되어 상향링크와 하향링크의 채널 상관값이 가장 큰 각각 1번째 프레임의 2번째 슬롯과 2번째 프레임의 2번째 슬롯에 멀티플렉싱되고, 인터리버2의 데이터는 1번째와 2번째 프레임의 3번째와 4번째의 슬롯에 각각 멀티플렉싱된다. 이러한 멀티플렉싱 방식은 3개 이상의 프레임을 사용할 때에도 동일하게 적용된다.As shown in FIG. 7, when the first slot of each frame is used as the uplink and the second, third, and fourth are used as the downlink, two data of the interleaver 1 are divided into uplink and downlink channel correlations. The value is multiplexed into the second slot of the first frame and the second slot of the second frame, respectively, and the data of the interleaver 2 are multiplexed into the third and fourth slots of the first and second frames, respectively. This multiplexing scheme is equally applicable to using three or more frames.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.The present invention described above is capable of various substitutions, modifications, and changes without departing from the technical spirit of the present invention for those skilled in the art to which the present invention pertains. It is not limited by the drawings.
상기한 바와 같은 본 발명은, 인코더를 통과한 후에 코딩된 비트들을 중요도에 따라서 분리한 후에 인터리빙을 수행하고, 상향링크와 하향링크의 채널 상관 특성이 높은 부분에 중요도가 높은 코딩된 비트를 멀티플렉싱하고, 상향링크와 하향링크의 상관 특성이 낮은 부분에 중요도가 낮은 코딩된 비트를 멀티플렉싱함으로써, 디코딩된 후의 에러확률을 줄일 수 있는 효과가 있다.As described above, the present invention performs the interleaving after separating the coded bits according to the importance after passing through the encoder, and multiplexing the coded bits having high importance in the portion where the channel correlation characteristics of the uplink and the downlink are high. In addition, by multiplexing a coded bit of low importance in a portion having a low correlation property between uplink and downlink, an error probability after decoding can be reduced.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0042942A KR100462555B1 (en) | 2002-07-22 | 2002-07-22 | Apparatus and method of interleaving/deinterleaving in communication systems using channel reciprocity |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0042942A KR100462555B1 (en) | 2002-07-22 | 2002-07-22 | Apparatus and method of interleaving/deinterleaving in communication systems using channel reciprocity |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040009109A KR20040009109A (en) | 2004-01-31 |
| KR100462555B1 true KR100462555B1 (en) | 2004-12-17 |
Family
ID=37318059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0042942A KR100462555B1 (en) | 2002-07-22 | 2002-07-22 | Apparatus and method of interleaving/deinterleaving in communication systems using channel reciprocity |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100462555B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060059499A (en) * | 2004-11-29 | 2006-06-02 | 엘지전자 주식회사 | Turbo code encoder or turbo code decoder, and method for selecting internal-interleaver in the same |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH066399A (en) * | 1992-06-18 | 1994-01-14 | Matsushita Electric Ind Co Ltd | Data transmitting method |
| JPH07312562A (en) * | 1994-03-22 | 1995-11-28 | Hitachi Denshi Ltd | Data transmission method |
| JPH11196072A (en) * | 1997-12-30 | 1999-07-21 | Sony Corp | Error correction encoding method and device and data transmission method |
| KR20010009158A (en) * | 1999-07-08 | 2001-02-05 | 서평원 | Rate matching method for channelization code on up-link |
| KR20020079334A (en) * | 2001-04-04 | 2002-10-19 | 삼성전자 주식회사 | Method and apparatus for transporting and receiving data in cdma mobile system |
| KR20030035028A (en) * | 2001-10-29 | 2003-05-09 | 삼성전자주식회사 | Method and apparatus for transporting and receving data in cdma mobile system |
| KR20030052923A (en) * | 2001-12-21 | 2003-06-27 | 삼성전자주식회사 | Apparatus and method for interleaving for smp in hsdpa |
-
2002
- 2002-07-22 KR KR10-2002-0042942A patent/KR100462555B1/en not_active IP Right Cessation
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH066399A (en) * | 1992-06-18 | 1994-01-14 | Matsushita Electric Ind Co Ltd | Data transmitting method |
| JPH07312562A (en) * | 1994-03-22 | 1995-11-28 | Hitachi Denshi Ltd | Data transmission method |
| JPH11196072A (en) * | 1997-12-30 | 1999-07-21 | Sony Corp | Error correction encoding method and device and data transmission method |
| KR20010009158A (en) * | 1999-07-08 | 2001-02-05 | 서평원 | Rate matching method for channelization code on up-link |
| KR20020079334A (en) * | 2001-04-04 | 2002-10-19 | 삼성전자 주식회사 | Method and apparatus for transporting and receiving data in cdma mobile system |
| KR20030035028A (en) * | 2001-10-29 | 2003-05-09 | 삼성전자주식회사 | Method and apparatus for transporting and receving data in cdma mobile system |
| KR20030052923A (en) * | 2001-12-21 | 2003-06-27 | 삼성전자주식회사 | Apparatus and method for interleaving for smp in hsdpa |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040009109A (en) | 2004-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8320499B2 (en) | Dynamic space-time coding for a communication system | |
| KR100887909B1 (en) | Method and system for increased bandwidth efficiency in multiple input-multiple output channels | |
| US6704370B1 (en) | Interleaving methodology and apparatus for CDMA | |
| US6934320B2 (en) | Orthogonalized spatial multiplexing for wireless communication | |
| US6289039B1 (en) | Spread-spectrum communications utilizing variable throughput reduction | |
| US20050243774A1 (en) | Repetition coding for a wireless system | |
| US7672401B2 (en) | System and method for data communication over multi-input, multi-output channels | |
| GB2391775A (en) | Space and time diversity in multicarrier CDMA transmission | |
| US20060007892A1 (en) | Cdma transmitting apparatus and cdma receiving apparatus | |
| WO2002047278A2 (en) | Simple block space time transmit diversity using multiple spreading codes | |
| US7764711B2 (en) | CDMA transmission apparatus and CDMA transmission method | |
| JP4046695B2 (en) | Data transmission / reception apparatus and method in mobile communication system using space-time trellis code | |
| JP4472906B2 (en) | Channel estimation method and apparatus using transmission diversity | |
| KR100843251B1 (en) | Apparatus and method for transmitting signal with multiple antennas | |
| KR100462555B1 (en) | Apparatus and method of interleaving/deinterleaving in communication systems using channel reciprocity | |
| JP5722407B2 (en) | Optimal weights for MMSE space time equalizers in multicode CDMA systems | |
| WO2003019849A1 (en) | Method of improving transmit diversity reliability by including interleaving the transmit data in a single time slot | |
| KR101049113B1 (en) | Transmission Diversity Method of Mobile Communication System | |
| US7778364B2 (en) | Signal strength estimation system and method | |
| KR100518434B1 (en) | transmission method of downlink control signal for MIMO system | |
| Kuganesan et al. | High-speed data transmission with multicode modulation and turbo-codes for wireless personal communications | |
| O'Neill et al. | Multicarrier TDD systems using channel state feedback information | |
| KR20100022629A (en) | Multi input multi output system and method of controlling the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081202 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |