KR100462474B1 - Message exchange device and method for IPC(inter processor communication) using the packet ring - Google Patents

Message exchange device and method for IPC(inter processor communication) using the packet ring Download PDF

Info

Publication number
KR100462474B1
KR100462474B1 KR10-2002-0075405A KR20020075405A KR100462474B1 KR 100462474 B1 KR100462474 B1 KR 100462474B1 KR 20020075405 A KR20020075405 A KR 20020075405A KR 100462474 B1 KR100462474 B1 KR 100462474B1
Authority
KR
South Korea
Prior art keywords
ipc
packeting
message
processor
buffer
Prior art date
Application number
KR10-2002-0075405A
Other languages
Korean (ko)
Other versions
KR20040047259A (en
Inventor
김유진
정해원
강성수
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR10-2002-0075405A priority Critical patent/KR100462474B1/en
Publication of KR20040047259A publication Critical patent/KR20040047259A/en
Application granted granted Critical
Publication of KR100462474B1 publication Critical patent/KR100462474B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00Routing or path finding of packets in data switching networks
    • H04L45/60Router architectures
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/10Packet switching elements characterised by the switching fabric construction
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/30Peripheral units, e.g. input or output ports
    • H04L49/3009Header conversion, routing tables or routing tags
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/35Switches specially adapted for specific applications
    • H04L49/351Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/28DMA

Abstract

본 발명은 예를 들어 10기가비트 이더넷 포트를 가지는 대용량 라우터 시스템 또는 스위치 시스템과 같은 분산형 시스템내에서 중앙 제어기간의 통신(IPC: Inter Processor Communication) 구성을 패킷링(Packet Ring)의 형태로 구성함으로써 이더넷 스위치 없이도 IPC 전송이 가능하도록 한 패킷링 구성을 이용한 IPC 메시지 교환 장치 및 방법에 관한 것이다.The present invention is to configure the Inter Processor Communication (IPC) configuration in the form of Packet Ring in a distributed system such as a large capacity router system or a switch system having a 10 Gigabit Ethernet port, for example. The present invention relates to an IPC message exchange apparatus and method using a packeting configuration that enables IPC transmission without an Ethernet switch.

이를 위한 본 발명은 신뢰성 있는 시스템 동작을 위하여 IPC 구성을 패킷링의 형태로 구성하여 스케이러블(scalable) 라우터에 적용 가능하고, 시스템 내의 장애 발생시 IPC 경로를 바꿀 수 있으며, 라우팅 기능과 패킷처리 기능을 분리하는 분산형 시스템으로의 개발이 가능토록 한다. 본 발명을 이용하면, 시스템의 안정성을 높이며, 시스템 구성을 더욱 간소화 할 수 있어 전체 비용을 줄일 수 있는 이점을 제공한다.To this end, the present invention can be applied to a scalable router by configuring an IPC configuration in the form of packeting for reliable system operation, changing an IPC path when a failure occurs in the system, and providing a routing function and a packet processing function. Allows development of a decentralized, decentralized system. By using the present invention, it is possible to increase the stability of the system and to simplify the system configuration further, thereby reducing the overall cost.

Description

패킷링 구성을 이용한 중앙 제어기간 통신 메시지 교환 장치 및 방법{Message exchange device and method for IPC(inter processor communication) using the packet ring}Message exchange device and method for interprocessor communication (IPC) using the packet ring}

본 발명은 예를 들어 10기가비트 이더넷 포트를 가지는 대용량 라우터 시스템에 있어서, 내부의 라인카드 모듈과 중앙 제어기간의 통신 뿐만 아니라 다른 라우터 시스템간의 중앙제어기간의 통신(IPC: Inter Processor Communication)을 위한 장치 및 방법에 관한 것이다.The present invention is, for example, in a high-capacity router system having a 10 Gigabit Ethernet port, an apparatus for inter-processor communication (IPC) as well as communication between the internal line card module and the central controller as well as other router systems. And to a method.

즉, 본 발명은 라우터 시스템 또는 스위치 시스템과 같은 분산형 시스템내에서 중앙 제어기간의 통신(IPC: Inter Processor Communication) 구성을 패킷링(Packet Ring)의 형태로 구성함으로써 이더넷 스위치 없이도 IPC 전송이 가능하도록 한 패킷링 구성을 이용한 IPC 메시지 교환 장치 및 방법에 관한 것이다.That is, the present invention is to configure the Inter Processor Communication (IPC) configuration in the form of Packet Ring in a distributed system such as a router system or a switch system to enable IPC transmission without an Ethernet switch. An apparatus and method for exchanging an IPC message using a packeting configuration are provided.

근래 인터넷 서비스에 대한 수요의 증가는 VoIP 및 멀티미디어 서비스와 같은 스트림 지향적인 응용 서비스 요구와 이동(mobile) 인터넷 서비스 요구 증가로 인해 인터넷 트래픽의 급증을 가속화하여 왔다. 이러한 서비스 증가는 고속 스위치 장비와 고속 라우터 장비의 사용을 증가시켜왔고, 이러한 장비 개발을 효율적으로하기 위한 연구가 꾸준히 진행되어 왔다.The recent increase in demand for Internet services has accelerated the surge in Internet traffic due to the demand for stream-oriented application services such as VoIP and multimedia services and the demand for mobile Internet services. This increase in services has increased the use of high-speed switch equipment and high-speed router equipment, and research has been continuously conducted to efficiently develop such equipment.

종래의 네트워크 장비의 구성을 도 1을 참조하여 살펴보면, 기존의 일반적인 마이크로 프로세서를 사용한 네트워크 장비의 성능 한계에서 벗어나기 위해, 고속의 패킷 스위칭 및 라우팅을 구현할 수 있고, 레이어3(Layer3) 스위칭 및 디프서브(Diffserv.)를 하드웨어로 지원가능한 네트워크 전용 프로세서인 네트워크 프로세서(NP; Network Processor)(110a..110d)의 사용이 일반화 되고 있다.Looking at the configuration of a conventional network equipment with reference to Figure 1, in order to escape the performance limitations of the network equipment using a conventional general microprocessor, it is possible to implement high-speed packet switching and routing, Layer 3 switching and deep sub The use of a network processor (NP) 110a .. 110d, which is a network-only processor capable of supporting Diffserv. As hardware, has become common.

이하, 본 명세서에서 동일한 또는 유사한 작용을 하는 구성부재들에 대해서는 같은 부재번호를 사용하고, 해당하는 구성부재들을 구별하기 위해서는 부재번호 뒤에 소문자 알파벳을 붙이기로 한다. 따라서, 소문자 알파벳없이 부재번호만을 사용한 경우에는 도면에 도시된 해당하는 구성부재들 전부를 지시하는 것으로 한다.Hereinafter, in the present specification, the same member number is used for constituent members having the same or similar function, and a lower case alphabet is added after the member number to distinguish corresponding constituent members. Therefore, in the case where only the member number is used without the lowercase alphabet, all the corresponding constituent members shown in the drawings will be indicated.

상기한 네트워크 프로세서(110)는 일반적으로 패킷처리를 위한 기능과 제어 및 관리 기능을 분리하기 위하여 일반적인 마이크로프로세서인 호스트 프로세서(CP: Control Processor)(109)와 같이 동작을 시키는 구조가 일반적이다. 이를 위한 인터페이스(117)로써, PCI 버스 등을 제공한다. 네트워크 프로세서(110)가 해더파싱, 패턴 매칭, 비트필트 조작, 테이블 룩업, 패킷 수정 및 트래픽 관리 등을 하드 와이어드 속도(hard-wired speed)를 지원하는 기능을 하는데 반하여, CP(109)는 시스템 초기화를 수행하고, 포워딩 테이블에 엔트리를 더하고, 멀티캐스트 그룹들을 관리하고, 버퍼관리에서 임계값 등을 바꾸는 관리 및 제어 기능을 수행한다.The network processor 110 generally operates like a host processor (CP) 109, which is a general microprocessor, in order to separate a function for packet processing from a control and management function. As an interface 117 for this purpose, a PCI bus or the like is provided. While the network processor 110 functions to support hard-wired speeds such as header parsing, pattern matching, bit filter manipulation, table lookup, packet modification, and traffic management, the CP 109 initializes the system. Performs management and control functions such as adding entries to the forwarding table, managing multicast groups, changing thresholds, etc. in buffer management.

근래에는 네트워크 프로세서(110)의 부가 기능으로 IP 포워딩, 프로토콜 변환 기능, QoS(Quality of Service), 보안, 트래픽 대역폭 할당 기능, VoIP 기능들이 추가되고 있는데, 이를 위해서는 상위 레이어(L4~L7)에 대한 패킷 프로세싱을 요구한다. 이를 위하여 CP(109)가 외부 상위 프로토콜 스택(L4~L7)을 지원하는 기능도 한다.Recently, IP forwarding, protocol conversion, quality of service (QoS), security, traffic bandwidth allocation, and VoIP functions are added as additional functions of the network processor 110. To this end, upper layer (L4 to L7) Requires packet processing For this purpose, the CP 109 also supports external upper protocol stacks L4 to L7.

네트워크 프로세서(110)를 사용한 일반적인 라우터의 경우, 라우팅 관련 프로토콜 처리 및 라우팅 테이블 유지 등을 전담하는 메인 프로세서(MP: Main Processor)(101), 입출력 패킷을 스위칭 해주는 스위치 패브릭(113), 네트워크 인터페이스 및 포워딩 기능을 처리하는 라인카드 모듈(106)들로 구성이 된다.In the case of a general router using the network processor 110, a main processor (MP) 101 dedicated to processing routing related protocols and maintaining a routing table, a switch fabric 113 for switching input / output packets, a network interface, It consists of line card modules 106 that handle the forwarding function.

이러한 종래의 일반적인 라우터 구조에서, 각 라인카드(106) 별로 CP(109)를 두어 라인카드(106)에 있는 네트워크 프로세서(110)를 이 CP(109)가 제어를 하고 n개의 호스트 프로세서(109)를 다시 MP(101)가 시스템 내부의 이더넷 스위치(105)를 이용한 IPC(Inter Processor Communication) 기능을 통하여 관리를 한다. 다수의 라인카드 모듈(106)들로 구성되는 대용량 라우터 시스템에서는 타 모듈의 프로세서와 필요한 정보를 송수신하기 위한 프로세서간 통신(IPC: Inter Processor Communication)이 필요하기 때문이다.In this conventional general router structure, a CP 109 is provided for each line card 106 so that the CP 109 controls the network processor 110 in the line card 106 and the n host processors 109. MP 101 again manages through the IPC (Inter Processor Communication) function using the Ethernet switch 105 in the system. This is because a large-capacity router system composed of a plurality of line card modules 106 requires inter-processor communication (IPC) for transmitting and receiving necessary information with a processor of another module.

종래의 일반적인 구조인 도 1의 구조에서 고속의 패킷 포워딩은 라인카드의 네트워크 프로세서가 담당하고 라우팅 계산 및 테이블 갱신은 호스트 프로세서가 담당을 하게 되어 라우팅 정보를 가진 내용은 IPC 패스(111)를 통하여 통신이 이루어지고 패킷 처리는 스위치 패브릭(113)으로 향하는 패스(112)을 이용하는 분산형 라우터 시스템으로 개발이 되고 있다.In the structure of FIG. 1, which is a conventional general structure, high-speed packet forwarding is performed by a network processor of a line card, and a host processor is responsible for routing calculation and table updating, so that content having routing information is communicated through an IPC pass 111. This is done and packet processing is being developed as a distributed router system using a path 112 towards the switch fabric 113.

분산형 라우터 시스템 구조에서 가장 중요한 동작 중의 하나가 메인 프로세서에서의 라우트 최단 경로의 계산과 함께 라우팅 테이블의 관리이며, 네트워크 프로세서에서의 패킷 분류 및 스케줄링, 효율적인 목적지 검색, QoS 기능 지원의 포워딩 테이블 갱신이다.One of the most important operations in the distributed router system architecture is the management of the routing table, along with the calculation of the route shortest path in the main processor, packet classification and scheduling in the network processor, efficient destination search, and updating of the forwarding table for QoS function support. .

이러한 동작을 신뢰성 있게 하기 위해서는 라우팅 기능과 포워딩 기능의 확실한 분리가 매우 중요하다. 그러나, 네트워크의 불안정에 의한 라우트 플랩(route flap) 발생시 네트워크 프로세서와 메인 프로세서간의 잦은 IPC 트래픽 증가 등의 문제와 장애요인 발생시의 신속한 해결을 위해서는 라우팅 프로세싱의 이중화가 요구되어 메인 프로세서가 두개(101a,101b)가 존재하게 된다. 즉, 한 메인 프로세서(101a)가 장애 발생시 다른 메인 프로세서(101b)가 라우팅 기능을 대신하게 된다. 이러한 메인 프로세서들도 IPC를 위한 이더넷 스위치(105)와 이더넷 연결(103a, 103b)로 정합된다.A reliable separation of routing and forwarding functions is very important to make this operation reliable. However, in order to solve problems such as frequent IPC traffic increase between the network processor and the main processor when a route flap occurs due to instability of the network, and to solve the obstacles quickly, duplication of routing processing is required so that two main processors (101a, 101b) is present. That is, when one main processor 101a fails, the other main processor 101b replaces the routing function. These main processors also mate with Ethernet switch 105 and Ethernet connections 103a and 103b for IPC.

도 1에 있어서, 미설명된 도면부호 107은 물리층 연결부(PHY)이고, 108은 연결포트와 접속되는 트랜스포머이다.In FIG. 1, reference numeral 107 denotes a physical layer connector PHY, and 108 denotes a transformer connected to a connection port.

종래의 기술을 이용한 실시예로서 국내특허(출원번호 10-2000-0070425, 공개번호 2002-040387, 명칭; 이더넷 스위칭 장치를 이용한 아이피씨 메시지 교환장치 및 방법)는 ATM(Asynchronous Transfer Mode)교환기내 이더넷 스위칭장치를 이용한 제어기간 통신(IPC)을 위한 장치 및 방법에 관한 것이다. 이는 ATM 교환기 주제어기 모듈 내에 이더넷 스위칭 장치를 내장하고, 각 모듈 정합용 백플레인을 이용하여 IPC 메시지 전용 방사형 이더넷 망을 구축하는 이더넷 스위칭 방식을 이용하는IPC 메시지 교환방법을 제공하는 것이 목적이다.As an embodiment using a conventional technology, a domestic patent (application number 10-2000-0070425, publication number 2002-040387, name; IP message exchange device and method using an Ethernet switching device) is an Ethernet in an ATM (Asynchronous Transfer Mode) switch. An apparatus and method for control period communication (IPC) using a switching device. It is an object of the present invention to provide an IPC message exchange method using an Ethernet switching scheme in which an Ethernet switching device is embedded in an ATM switch main controller module and a radial Ethernet network dedicated to IPC messages is constructed using a backplane for matching each module.

종래 발명의 경우에, IPC를 위한 이더넷 스위치(105)가 장애시에는 라우팅 기능 전달에 치명적인 결과를 초래 한다. 이에 IPC 경로 이중화를 고려할 수도 있다. 또한 IPC를 위한 이더넷 스위치(105)의 용량과 제공하는 포트 개수의 영향으로 무한정 용량확정은 불가능하다. IPC 경로 이중화는 장비개발의 가격 상승 요인과 더불어 고장요소의 증가를 가져 올 수 있고 확장성에 근본적인 문제를 가지고 있다.In the case of the prior invention, Ethernet switch 105 for IPC has a fatal effect on routing function transfer in case of failure. IPC path redundancy may be considered. In addition, it is impossible to determine the capacity indefinitely due to the influence of the capacity of the Ethernet switch 105 and the number of ports provided for the IPC. IPC path redundancy can lead to an increase in failure factors as well as a price increase in equipment development, and has a fundamental problem in scalability.

확장성이 가능한 구조란, 단일 플랫폼에서 사용자의 서비스 제공 용량에 따라 용이하게 용량을 변경할 수 있도록 하여, 에지급부터 백본 코아급까지의 확장이 가능하게 하고 모든 노드들이 하나의 중앙 테이블에서 관리되는 스케이러블(scalable) 라우터를 의미한다. 즉, 종래기술은 이러한 관점에서 확장의 한계성을 가지는 문제점이 있었다.A scalable architecture allows you to easily change capacity based on your service offering capacity on a single platform, enabling scalability from edge level to backbone core level and all nodes managed in one central table. It means a scalable router. That is, the prior art had a problem of limitation of expansion in this respect.

따라서, 본 발명이 이루고자 하는 기술적 과제는 상기와 같은 종래기술의 문제점을 해결하기 위한 것으로서, IPC 구성을 패킷링(Packet Ring)의 형태로 구성하여 이더넷 스위치 없이도 IPC 전송이 가능하도록 하는 패킷링 구성을 이용한 IPC 메시지 교환장치 및 방법을 제공하는데 그 목적이 있다.Therefore, the technical problem to be achieved by the present invention is to solve the problems of the prior art as described above, by configuring the IPC configuration in the form of a packet (Packet Ring) packeting configuration to enable IPC transmission without an Ethernet switch The purpose of the present invention is to provide an IPC message exchange device and method.

즉, 본 발명이 이루고자 하는 기술적 과제는, IPC 구성을 패킷링(Packet Ring)의 형태로 구성함으로써 링의 복원기능과 패스 변경을 이용하여 용이하게 IPC 메시지 전송이 가능하도록 하고, 그 확장이 용이하여 스케이러블 라우터 구성을 제공할 수 있게 하는 패킷링 구성을 이용한 IPC 메시지 교환장치 및 방법을 제공하는데 그 목적이 있다.That is, the technical problem to be achieved by the present invention is to configure the IPC configuration in the form of a packet ring, so that the IPC message can be easily transmitted using the ring restoration function and the path change, and the expansion is easy. It is an object of the present invention to provide an IPC message exchange apparatus and method using a packeting configuration that can provide a scalable router configuration.

본 발명이 이루고자 하는 다른 기술적 과제는, 시스템의 안정성을 높이며, 시스템 구성을 더욱 간소화 할 수 있어 전체 비용을 줄일 수 있는 패킷링 구성을 이용한 IPC 메시지 교환장치 및 방법을 제공하는데 그 목적이 있다.Another object of the present invention is to provide an IPC message exchange apparatus and method using a packeting configuration that can increase the stability of the system and further simplify the system configuration, thereby reducing the overall cost.

도 1은 종래기술에 의한 네트워크 장비의 구성과 이더넷 스위치를 이용한 IPC의 일실시예의 구성도.1 is a configuration of a network device according to the prior art and an embodiment of the IPC using the Ethernet switch.

도 2는 본 발명의 패킷링 구성을 이용한 IPC 메시지 교환장치의 구성도.2 is a block diagram of an IPC message exchange apparatus using the packeting configuration of the present invention.

도 3은 본 발명 장치 및 방법의 작용을 설명하기 위한 IPC 패킷링 맥(MAC; Media Access Control) 장치의 구성도.3 is a block diagram of an IPC packeting MAC (MAC) device for explaining the operation of the apparatus and method of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

201...메인 프로세서201 ... main processor

203, 211...IPC 패킷링 MAC(Media Access Control)장치203, 211 ... IPC packeting MAC (Media Access Control) device

205...패킷링205 ... Packing

207...라인카드207 Line Card

208...네트워크 프로세서208 ... network processor

210...호스트 프로세서(CP; Control Processor)210 ... Control Processor (CP)

213...스위치 패브릭213 ... switch fabric

301, 302, 303...버퍼301, 302, 303 ... buffers

304...패킷링 맥 제어기304 ... Packeting Mac Controller

305...송신아비터(Tx Arbiter)305.Tx Arbiter

306...수신아비터(Rx Arbiter)306 ... Rx Arbiter

308...프로세서 인터페이스 제어기308 Processor Interface Controller

309...DMA 제어기309 ... DMA controller

상기 목적을 달성하기 위하여 본 발명에 따른 패킷링 구성을 이용한 IPC 메시지 교환장치는, 라우터 시스템 또는 스위치 시스템과 같은 분산형 시스템내에서 IPC 구성을 패킷링(Packet Ring)의 형태로 구성하여 된 것을 그 특징으로 한다.In order to achieve the above object, the IPC message exchange apparatus using the packeting configuration according to the present invention is configured by configuring the IPC configuration in the form of a packet ring in a distributed system such as a router system or a switch system. It features.

본 발명의 바람직한 실시예에 있어서, 상기 교환장치는 이중화를 위한 2개의 메인 프로세서와; 제어기간 통신(IPC) 전달을 위한 2개의 패킷링과; 상기 2개의 패킷링과 각각 연결되어 IPC 메시지 교환을 할 수 있는 2개의 라인카드를 포함하며, 상기 패킷링을 통하여 라우팅 정보와 같은 소정의 정보를 IPC 메시지에 넣어 메시지 교환을 한다.In a preferred embodiment of the present invention, the exchange device comprises: two main processors for redundancy; Two packetings for control period communication (IPC) delivery; It includes two line cards that are connected to each of the two packetings to exchange IPC messages, and through the packeting, message exchange is performed by inserting predetermined information such as routing information into the IPC message.

본 발명의 바람직한 실시예에 있어서, 상기 교환장치에서의 데이터 포워딩은 상기 시스템내의 네트워크 프로세서와 스위치 패브릭간의 인터페이스를 통하여 이루어진다.In a preferred embodiment of the present invention, data forwarding at the exchange is via an interface between a network processor and a switch fabric in the system.

본 발명의 바람직한 실시예에 있어서, 상기 각각의 메인 프로세서는 상기 패킷링과 정합을 위한 IPC 패킷링 MAC (Media Access Control) 장치를 구비하고; 상기 각각의 라인카드는 상기 시스템 초기화를 수행하고, 소정의 포워딩 테이블에 엔트리를 더하고, 멀티캐스트 그룹들을 관리하고, 버퍼관리에서 임계값을 바꾸는 관리 및 제어 기능을 수행하는 호스트 프로세서를 구비하고; 상기 호스트 프로세서는 상기 패킷링과 정합을 위한 IPC 패킷링 MAC 장치를 구비하고; 상기 IPC 패킷링 MAC 장치는 유입되는 상기 IPC 메시지에 대하여 이 메시지를 자신이 사용할 것인지 아니면 인접한 메인 프로세서 또는 호스트 프로세서가 사용하도록 전달할 것인지를 결정하여 해당하는 데이터 흐름을 제어하기 위하여 3개 버퍼로서 수신 버퍼와 송신 버퍼 및 트랜지트 버퍼를 포함하여 이루어진다.In a preferred embodiment of the present invention, each main processor includes an IPC packeting Media Access Control (MAC) device for the packeting and matching; Each line card includes a host processor for performing the system initialization, adding entries to a predetermined forwarding table, managing multicast groups, and performing management and control functions for changing thresholds in buffer management; The host processor has an IPC packeting MAC device for matching with the packeting; The IPC packeting MAC device receives a buffer as three buffers for controlling the corresponding data flow by determining whether to use this message for the incoming IPC message or to transmit it for use by an adjacent main processor or host processor. And a transmit buffer and a transient buffer.

본 발명의 바람직한 실시예에 있어서, 상기 3개의 버퍼를 제어하기 위하여 송신 아비터(Tx Arbiter)와 수신 아비터(Rx Arbiter)가 각각 패킷의 방향과 흐름을 제어하고; 상기 각 IPC 패킷링 MAC장치를 위한 버퍼와 상기 각 아비터를 소정의 패킷링 MAC 제어기가 제어하고; 상기 패킷링 MAC 제어기는 소정의 프로세서 인터페이스 제어기를 통하여 상기 메인 프로세서 또는 호스트 프로세서에 정합되고; 상기 수신 버퍼 및 송신 버퍼에 저장된 데이터를 상기 메인 프로세서와 호스트 프로세서의 메모리에 소정의 DMA(Direct Memory Access) 제어기를 통하여 데이터가 송,수신시 이동을 하도록 된다.In a preferred embodiment of the present invention, a transmit arbiter (Tx Arbiter) and a receive arbiter (Rx Arbiter) respectively control the direction and flow of a packet to control the three buffers; A predetermined packeting MAC controller controls a buffer for each IPC packeting MAC device and each arbiter; The packeting MAC controller is matched to the main processor or host processor via a predetermined processor interface controller; The data stored in the receive buffer and the transmit buffer are transferred to a memory of the main processor and the host processor through a predetermined direct memory access (DMA) controller.

그리고, 상기 목적을 달성하기 위하여 본 발명에 따른 방법은, 분산형 시스템내에서의 제어기간 통신(IPC; Inter Processor Communication)을 위한 방법에 있어서, 소정의 IPC 메시지가 IPC 패킷링 MAC 장치에 유입되면, 자신에게 온 메시지 인지 아닌지를 상기 IPC 메시지의 고유 어드레스를 보고 수신 아비터가 판단하는 단계와; 상기 IPC 메시지가 상기 MAC 장치에 온 것이면 수신 버퍼에 들어가는 단계와; 상기 IPC 메시지의 목적지가 상기 MAC 장치가 아니거나 패스-스루우(path-through)해야 하는 메세지인 경우에는 트랜지트 버퍼로 이동하는 단계와; 상기 수신된 IPC 메시지가 패킷링 MAC 제어기의 제어에 의하여 DMA 제어기를 통하여 상기 메시지가 메인 프로세서나 호스트 프로세서에 있는 메모리로 이동하고 이동된 상기 메시지는 상기 메인 프로세서나 호스트 프로세서의 각각의 메시지 처리 프로세싱을 수행하는 단계와; IPC 메시지 송신시에는 상기 메인 프로세서나 호스트 프로세서에서 만들어진 상기 IPC 메시지는 각각의 메모리 영역에서 DMA 제어기를 경유하여 송신버퍼에 입력하는 단계; 및 송신하려는 상기 IPC메시지는 상기 메인 프로세서나 호스트 프로세서의 제어를 프로세서 인터페이스 제어기를 통하여 상기 패킷링 MAC 제어기를 제어하며 이는 송신버퍼를 다시 제어하고 이 경우 송신 아비터는 송신 메시지의 고유 어드레스를 보고 목적방향을 선택 후 IPC 패킷링에 IPC 메시지를 보내는 단계를 포함하여 된 것을 특징한다.And, in order to achieve the above object, the method according to the present invention, in a method for Inter Processor Communication (IPC) in a distributed system, if a predetermined IPC message flows into the IPC packeting MAC device Determining, by the receiving arbiter, whether the message is sent to the user or not based on the unique address of the IPC message; Entering the receive buffer if the IPC message is on the MAC device; Moving to a transient buffer if the destination of the IPC message is not the MAC device or is a message that must be path-through; The received IPC message is moved to a memory in a main processor or a host processor through a DMA controller under the control of a packeting MAC controller, and the moved message carries out respective message processing processing of the main processor or the host processor. Performing; When the IPC message is transmitted, inputting the IPC message generated by the main processor or the host processor into a transmission buffer through a DMA controller in each memory area; And the IPC message to be transmitted controls the packeting MAC controller through the control of the main processor or the host processor through a processor interface controller, which controls the transmit buffer again, in which case the transmit arbiter sees the unique address of the transmitted message. And then sending the IPC message to IPC packeting.

이하, 첨부한 도면을 참조하면서 본 발명에 따른 패킷링 구성을 이용한 IPC 메시지 교환장치 및 방법의 바람직한 실시예를 상세하게 설명한다. 본 발명을 설명함에 있어서 관련된 공지기술 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.Hereinafter, preferred embodiments of an IPC message exchange apparatus and method using a packeting configuration according to the present invention will be described in detail with reference to the accompanying drawings. In the following description of the present invention, when it is determined that detailed descriptions of related well-known technologies or configurations may unnecessarily obscure the subject matter of the present invention, the detailed description will be omitted. In addition, terms to be described below are terms defined in consideration of functions in the present invention, which may vary according to the intention or custom of a user or an operator. Therefore, the definition should be made based on the contents throughout the specification.

또한, 본 발명을 설명함에 있어서 동일한 또는 유사한 작용을 하는 구성부재들에 대해서는 같은 부재번호를 사용하고, 해당하는 구성부재들을 구별하기 위해서는 부재번호 뒤에 소문자 알파벳을 붙이기로 한다. 따라서, 소문자 알파벳없이 부재번호만을 사용한 경우에는 도면에 도시된 해당하는 구성부재들 전부를 지시하는 것으로 한다.In addition, in describing the present invention, the same member number is used for components having the same or similar function, and a lower case alphabet is added after the member number to distinguish corresponding components. Therefore, in the case where only the member number is used without the lowercase alphabet, all the corresponding constituent members shown in the drawings will be indicated.

도 2는 본 발명에 따른 패킷링 구성을 이용한 IPC 메시지 교환장치의 구성도이고, 도 3은 본 발명에 따른 패킷링 구성을 이용한 IPC 메시지 교환방법을 설명하기 위한 IPC 패킷링 MAC장치의 구성도이다.2 is a configuration diagram of an IPC message exchange apparatus using a packeting configuration according to the present invention, and FIG. 3 is a configuration diagram of an IPC packeting MAC apparatus for explaining an IPC message exchange method using a packeting configuration according to the present invention. .

도 2를 참조하면, 본 발명에 따른 패킷링 구성을 이용한 IPC 메시지 교환장치는 IPC 구성을 패킷링(Packet Ring)의 형태로 구성하여 이더넷 스위치 없이도 IPC 메시지 교환이 가능하도록 하는 장치이다. 본 발명에 따른 장치(200)는 이중화를 위한 2개의 메인 프로세서(201a,201b)와, IPC 전달을 위한 두개의 패킷링(205a,205b), 상기 패킷링(205a,205b)과 연결되어 IPC 메시지 교환이 가능한 라인카드(207)들을 포함하여 이루어진다.Referring to FIG. 2, an IPC message exchange apparatus using a packeting configuration according to the present invention configures an IPC configuration in the form of a packet ring to enable IPC message exchange without an Ethernet switch. The apparatus 200 according to the present invention is connected to two main processors 201a and 201b for redundancy, two packetrings 205a and 205b for IPC delivery, and the packetings 205a and 205b for an IPC message. It comprises a line card 207 which can be exchanged.

본 발명의 장치(200)는 상기한 패킷링(205a,205b)을 통하여 라우팅 정보를 IPC 메시지에 넣어 메시지 교환을 하며, 데이터 포워딩은 네트워크 프로세서(NP)(208)들과 스위치 패브릭(213)간의 인터페이스(212)를 통하여 달성한다.The apparatus 200 of the present invention exchanges messages by inserting routing information into an IPC message through the packetings 205a and 205b described above, and data forwarding is performed between the network processors (NPs) 208 and the switch fabric 213. Achieved via interface 212.

상기 MP(201a,201b)는 패킷링(205a,205b)과 정합을 위한 IPC 패킷링 MAC(Media Access Control)장치(203a,203b)를 포함하여 구성된다. 각각의 라인카드(207)들에는 시스템 초기화를 수행하고, 포워딩 테이블에 엔트리를 더하고, 멀티캐스트 그룹들을 관리하고, 버퍼관리에서 임계값 등을 바꾸는 관리 및 제어 기능을 수행하는 호스트 프로세서(CP)(210)가 있고, 이러한 CP(210)에는 패킷링(205a)(205b)과 정합을 위한 IPC 패킷링 MAC장치(211)가 포함된다.The MPs 201a and 201b include IPC packeting MAC (Media Access Control) devices 203a and 203b for matching with the packetlings 205a and 205b. Each line card 207 has a host processor (CP) that performs system initialization, adds entries to the forwarding table, manages multicast groups, and manages and controls functions such as changing thresholds in buffer management ( 210, and the CP 210 includes an IPC packeting MAC device 211 for matching with packeting 205a and 205b.

도 3을 참조하면, IPC 패킷링 MAC장치(203,211)는 유입되는 IPC 메시지에 대하여 이 메시지가 자신이 사용할 것인지 아니면 인접한 MP나 CP가 사용하기 위하여 전달 할 것인지를 결정하여 해당하는 데이터 흐름을 제어한다. 이를 위하여, IPC 패킷링 MAC장치(203,211)는 수신버퍼(301), 송신버퍼(302), 트랜지트 버퍼(303) 등 3개의 버퍼로 구성된다. 3개의 버퍼를 제어하기 위하여 송신아비터(Tx Arbiter, 305), 수신아비터(Rx Arbiter,306)가 각각 패킷의 방향과 흐름을 제어한다. IPC 패킷링 MAC장치(203,211)의 버퍼(302,301,303)와 아비터(305,306)를 패킷링 맥(MAC)제어기(304)가 제어를 한다. 패킷링 맥제어기(304)는 프로세서 인터페이스 제어기(308)을 통하여 MP(201a,201b) 또는 CP(210)들에 각각 정합된다. 버퍼(301,302)에 저장된 데이터를 MP와 CP의 메모리에 DMA 제어기(309)를 통하여 데이터가 송,수신시 이동을 한다.Referring to FIG. 3, the IPC packeting MAC apparatus 203, 211 controls whether the message is to be used by itself or forwarded by an adjacent MP or CP for the incoming IPC message and controls the corresponding data flow. . To this end, the IPC packeting MAC devices 203 and 211 are composed of three buffers: a reception buffer 301, a transmission buffer 302, and a transient buffer 303. In order to control the three buffers, the Tx Arbiter 305 and the Rx Arbiter 306 respectively control the direction and flow of the packet. A packeting MAC controller 304 controls the buffers 302, 301 and 303 and the arbiters 305 and 306 of the IPC packeting MAC devices 203 and 211. Packeting MAC controller 304 is matched to MPs 201a and 201b or CPs 210 via processor interface controller 308, respectively. The data stored in the buffers 301 and 302 are transferred to the memory of the MP and the CP through the DMA controller 309 when the data is transmitted and received.

상기와 같이 구성된 본 발명은 고속 가입자 엑세스 망 구성 중 링 망에서 사용되는 레지스터-삽입(register-insertion) 링 방식과 유사하다. 그러나, 고속 가입자 엑세스 망은 상위 계층의 서비스에 관계 없이 저속에서 고속까지 가장 경제적인 전달 수단을 제공하는데 목적이 있다. 근래의 인터넷 서비스는 비연결형 서비스로 망의 트래픽 상황에 따라 다이나믹하게 경로가 바뀌는 특성이 있지만, 링크나 노드장애가 발생한 경우 망에 심각한 결과를 초래할 수 있어, 이에 대한 망 보호및 복구 대처방안으로 RPR(Resilient Packet Ring)의 개발이 근래 이루어 지고 있다. 본 발명은 고속 가입자 엑세스 망의 패킷링에 관한 것이 아니라, 라우터 시스템 내부의 패킷링 구성에 관한 것이므로, 종래의 고속 가입자 엑세스 망에서 사용되는 RPR기술과는 차이가 있다.The present invention configured as described above is similar to the register-insertion ring method used in the ring network of the fast subscriber access network. However, the high speed subscriber access network aims to provide the most economical means of delivery from low speed to high speed regardless of the services of the upper layer. Recently, Internet service is a connectionless service, which has a characteristic of dynamically changing the path depending on the traffic conditions of the network. However, if a link or node failure occurs, it can have serious consequences for the network. The development of the Resilient Packet Ring has been recently made. Since the present invention is not related to packetization of a fast subscriber access network, but is related to a packeting configuration inside a router system, there is a difference from the RPR technology used in a conventional fast subscriber access network.

도 3을 참조하면, IPC 메시지(325)가 IPC 패킷링 MAC장치(203)(211)에 유입되면, 자신에게 온 메시지인지 아닌지를 상기 IPC 메시지의 고유 어드레스를 보고 수신 아비터(306)가 판단을 한다. 만약 이 메시지가 자신에게 온 것이면 수신 버퍼(301)에 들어간다. 반면에, 이 메시지의 목적지가 다른 곳이거나 패스-스루우(path-through)해야 하는 메세지인 경우에는 트랜지트 버퍼(303)로 이동하게 된다. 이 경우는 다음 MP나 CP 모듈에 있는 IPC 패킷링 MAC장치(324, 320, 321, 303)의 방향으로 이동을 한다.Referring to FIG. 3, when the IPC message 325 flows into the IPC packeting MAC device 203 (211), the receiving arbiter 306 determines whether the message is sent to itself or not based on the unique address of the IPC message. do. If the message came to itself, it enters the receive buffer 301. On the other hand, if the destination of the message is a different place or a message that needs to be passed through, it is moved to the transient buffer 303. In this case, it moves in the direction of the IPC packeting MAC device 324, 320, 321, 303 in the next MP or CP module.

상기 수신된 IPC 메시지는 패킷링 맥 제어기(304)의 제어에 의하여 DMA 제어기(309)를 통하여 IPC 메시지가 MP나 CP에 있는 메모리로 이동(317) 한다. 이동된 메시지는 MP 또는 CP의 각각의 메시지 처리 프로세싱을 수행한다.The received IPC message is moved 317 to the memory in the MP or CP via the DMA controller 309 under the control of the packeting MAC controller 304. The moved message performs the respective message processing processing of the MP or CP.

IPC 메시지 송신시에는 MP 또는 CP에서 만들어진 IPC 메시지는 각각의 메모리 영역에서 DMA 제어기(309)를 거쳐(316), 송신버퍼(302)에 입력이 된다. 송신하려는 IPC 메시지는 MP 또는 CP의 제어를 프로세서 인터페이스 제어기(308)를 통하여 패킷링 맥제어기(304)를 제어하고 이는 송신버퍼를 다시 제어(310) 한다. 이 경우 송신 아비터(305)는 송신 메시지의 고유 어드레스를 보고 목적방향을 선택 후 IPC 패킷링(205a,205b)에 IPC 메시지를 보낸다.When transmitting an IPC message, the IPC message generated by the MP or the CP is input to the transmission buffer 302 via the DMA controller 309 in each memory area (316). The IPC message to be transmitted controls the packeting MAC controller 304 via the processor interface controller 308 to control the MP or CP, which in turn controls 310 the transmit buffer. In this case, the transmission arbiter 305 selects the destination direction based on the unique address of the transmission message and then sends the IPC message to the IPC packeting 205a and 205b.

상술한 바와 같이 본 발명은 IPC구성을 패킷링(Packet Ring)의 형태로 구성하여 이더넷 스위치 없이도 IPC 전송이 가능하도록 하는 이점을 제공한다.As described above, the present invention provides an IPC configuration in the form of a packet ring to enable IPC transmission without an Ethernet switch.

즉, 본 발명에 따르면, IPC 구성을 패킷링(Packet Ring)의 형태로 구성하면, 링의 복원기능과 패스 변경을 이용하여 용이하게 IPC 메시지 전송이 가능하도록 하고, 확장이 용이하여 스케이러블 라우터의 구성을 제공할 수 있다.That is, according to the present invention, if the IPC configuration is configured in the form of a packet ring, the IPC message can be easily transmitted by using the ring restoration function and the path change, and the expansion is easy. Configuration can be provided.

이로써, 본 발명은 상기한 이점을 바탕으로 본 발명은 시스템의 안정성을 높이며, 시스템 구성을 더욱 간소화 할 수 있어 전체 비용을 줄일 수 있는 효과가 있다.As a result, the present invention has the effect of increasing the stability of the system, and further simplify the system configuration based on the above-described advantages can reduce the overall cost.

이상 본 발명의 바람직한 실시예에 대해 상세히 기술하였지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구 범위에 정의된 본 발명의 정신 및 범위를 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.Although a preferred embodiment of the present invention has been described in detail above, those skilled in the art to which the present invention pertains may make various changes without departing from the spirit and scope of the invention as defined in the appended claims. It will be appreciated that modifications or variations may be made. Therefore, changes in the future embodiments of the present invention will not be able to escape the technology of the present invention.

Claims (5)

분산형 시스템내에서의 제어기간 통신(IPC; Inter Processor Communication)을 위한 장치에 있어서,An apparatus for Inter Processor Communication (IPC) in a distributed system, the apparatus comprising: 이중화를 위한 2개의 메인 프로세서;Two main processors for redundancy; 제어기간 통신(IPC) 전달을 위한 2개의 패킷링;Two packetings for control period communication (IPC) delivery; 상기 2개의 패킷링과 각각 연결되어 IPC 메시지 교환을 할 수 있는 2개의 라인카드를 포함하며,Two line cards each connected to the two packetings to exchange IPC messages, 상기 패킷링을 통하여 라우팅 정보와 같은 소정의 정보를 IPC 메시지에 넣어 메시지 교환을 하도록 된 것을 특징으로 하는 패킷링 구성을 이용한 IPC 메시지 교환장치.IPC message exchange apparatus using a packeting configuration, characterized in that the exchange of messages by putting predetermined information such as routing information into the IPC message through the packeting. 제1항에 있어서, 상기 교환장치에서의 데이터 포워딩은 상기 시스템내의 네트워크 프로세서와 스위치 패브릭간의 인터페이스를 통하여 이루어지도록 된 것을 특징으로 하는 패킷링 구성을 이용한 IPC 메시지 교환장치.2. The apparatus of claim 1, wherein data forwarding in the switching device is performed through an interface between a network processor and a switch fabric in the system. 제1항에 있어서, 상기 각각의 메인 프로세서는 상기 패킷링과 정합을 위한 IPC 패킷링 MAC(Media Access Control) 장치를 구비하고;2. The apparatus of claim 1, wherein each main processor includes an IPC packeting Media Access Control (MAC) device for packeting and matching; 상기 각각의 라인카드는 상기 시스템 초기화를 수행하고, 소정의 포워딩 테이블에 엔트리를 더하고, 멀티캐스트 그룹들을 관리하고, 버퍼관리에서 임계값을 바꾸는 관리 및 제어 기능을 수행하는 호스트 프로세서를 구비하고;Each line card includes a host processor for performing the system initialization, adding entries to a predetermined forwarding table, managing multicast groups, and performing management and control functions for changing thresholds in buffer management; 상기 호스트 프로세서는 상기 패킷링과 정합을 위한 IPC 패킷링 MAC 장치를 구비하고;The host processor has an IPC packeting MAC device for matching with the packeting; 상기 IPC 패킷링 MAC 장치는 유입되는 상기 IPC 메시지에 대하여 이 메시지를 자신이 사용할 것인지 아니면 인접한 메인 프로세서 또는 호스트 프로세서가 사용하도록 전달할 것인지를 결정하여 해당하는 데이터 흐름을 제어하기 위하여 3개버퍼로서 수신 버퍼와 송신 버퍼 및 트랜지트 버퍼를 포함하여 이루어지는 것을 특징으로 하는 패킷링 구성을 이용한 IPC 메시지 교환장치.The IPC packeting MAC device receives a buffer as three buffers to control the corresponding data flow by determining whether to use the message for the incoming IPC message or to be used by an adjacent main processor or host processor. And an IPC message exchange apparatus using a packeting configuration, comprising a transmit buffer and a transient buffer. 제3항에 있어서, 상기 3개의 버퍼를 제어하기 위하여 송신 아비터(Tx Arbiter)와 수신 아비터(Rx Arbiter)가 각각 패킷의 방향과 흐름을 제어하고;4. The apparatus of claim 3, wherein a transmit arbiter and a receive arbiter respectively control the direction and flow of packets to control the three buffers; 상기 각 IPC 패킷링 MAC장치를 위한 버퍼와 상기 각 아비터를 소정의 패킷링 MAC 제어기가 제어하고;A predetermined packeting MAC controller controls a buffer for each IPC packeting MAC device and each arbiter; 상기 패킷링 MAC 제어기는 소정의 프로세서 인터페이스 제어기를 통하여 상기 메인 프로세서 또는 호스트 프로세서에 정합되고;The packeting MAC controller is matched to the main processor or host processor via a predetermined processor interface controller; 상기 수신 버퍼 및 송신 버퍼에 저장된 데이터를 상기 메인 프로세서와 호스트 프로세서의 메모리에 소정의 DMA(Direct Memory Access) 제어기를 통하여 데이터가 송, 수신시 이동을 하도록 된 것을 특징으로 하는 패킷링 구성을 이용한 IPC 메시지 교환장치.IPC using a packeting configuration, wherein the data stored in the reception buffer and the transmission buffer are moved when data is transmitted and received in a memory of the main processor and the host processor through a predetermined direct memory access (DMA) controller. Message exchanger. 분산형 시스템내에서의 제어기간 통신(IPC; Inter Processor Communication)을 위한 방법에 있어서,A method for Inter Processor Communication (IPC) in a distributed system, 소정의 IPC 메시지가 IPC 패킷링 MAC 장치에 유입되면, 자신에게 온 메시지 인지 아닌지를 상기 IPC 메시지의 고유 어드레스를 보고 수신 아비터가 판단하는 단계;When a predetermined IPC message flows into the IPC packeting MAC device, determining whether the received arbiter is based on a unique address of the IPC message to determine whether the message is sent to itself; 상기 IPC 메시지가 상기 MAC 장치에 온 것이면 수신 버퍼에 들어가는 단계;Entering the receive buffer if the IPC message is on the MAC device; 상기 IPC 메시지의 목적지가 상기 MAC 장치가 아니거나 패스-스루우(path-through)해야 하는 메세지인 경우에는 트랜지트 버퍼로 이동하는 단계;Moving to a transient buffer if the destination of the IPC message is not the MAC device or is a message that must be path-through; 상기 수신된 IPC 메시지가 패킷링 MAC 제어기의 제어에 의하여 DMA 제어기를 통하여 상기 메시지가 메인 프로세서나 호스트 프로세서에 있는 메모리로 이동하고 이동된 상기 메시지는 상기 메인 프로세서나 호스트 프로세서의 각각의 메시지 처리 프로세싱을 수행하는 단계;The received IPC message is moved to a memory in a main processor or a host processor through a DMA controller under the control of a packeting MAC controller, and the moved message carries out respective message processing processing of the main processor or the host processor. Performing; IPC 메시지 송신시에는 상기 메인 프로세서나 호스트 프로세서에서 만들어진 상기 IPC 메시지는 각각의 메모리 영역에서 DMA 제어기를 경유하여 송신버퍼에 입력하는 단계;When the IPC message is transmitted, inputting the IPC message generated by the main processor or the host processor into a transmission buffer through a DMA controller in each memory area; 송신하려는 상기 IPC메시지는 상기 메인 프로세서나 호스트 프로세서의 제어를 프로세서 인터페이스 제어기를 통하여 상기 패킷링 MAC 제어기를 제어하며 이는 송신버퍼를 다시 제어하고 이 경우 송신 아비터는 송신 메시지의 고유 어드레스를 보고 목적방향을 선택 후 IPC 패킷링에 IPC 메시지를 보내는 단계를 포함하여 된 것을 특징으로 하는 패킷링 구성을 이용한 IPC 메시지 교환방법.The IPC message to be transmitted controls the packeting MAC controller through the control of the main processor or the host processor through a processor interface controller, which controls the transmission buffer again. In this case, the transmission arbiter looks at the unique address of the transmission message and sets the destination direction. And transmitting the IPC message to the IPC packeting after the selection.
KR10-2002-0075405A 2002-11-29 2002-11-29 Message exchange device and method for IPC(inter processor communication) using the packet ring KR100462474B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0075405A KR100462474B1 (en) 2002-11-29 2002-11-29 Message exchange device and method for IPC(inter processor communication) using the packet ring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0075405A KR100462474B1 (en) 2002-11-29 2002-11-29 Message exchange device and method for IPC(inter processor communication) using the packet ring

Publications (2)

Publication Number Publication Date
KR20040047259A KR20040047259A (en) 2004-06-05
KR100462474B1 true KR100462474B1 (en) 2004-12-17

Family

ID=37342672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0075405A KR100462474B1 (en) 2002-11-29 2002-11-29 Message exchange device and method for IPC(inter processor communication) using the packet ring

Country Status (1)

Country Link
KR (1) KR100462474B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100495511B1 (en) * 2002-12-11 2005-06-16 엘지전자 주식회사 Data Backup Method between Dual Board
US8281031B2 (en) * 2005-01-28 2012-10-02 Standard Microsystems Corporation High speed ethernet MAC and PHY apparatus with a filter based ethernet packet router with priority queuing and single or multiple transport stream interfaces

Also Published As

Publication number Publication date
KR20040047259A (en) 2004-06-05

Similar Documents

Publication Publication Date Title
US5802054A (en) Atomic network switch with integrated circuit switch nodes
Mayhew et al. PCI Express and Advanced Switching: Evolutionary path to building next generation interconnects
US8223633B2 (en) Port trunking at a fabric boundary
US7477655B2 (en) Method and system for power control of fibre channel switches
US6934260B1 (en) Arrangement for controlling learning of layer 3 network addresses in a network switch
US7400590B1 (en) Service level to virtual lane mapping
US8005105B2 (en) Method and system for configuring fibre channel ports
EP2003823B1 (en) Autonegotiation over an interface for which no autonegotiation standard exists
US9118586B2 (en) Multi-speed cut through operation in fibre channel switches
JP2015512584A (en) Packet flow interconnect fabric
WO2010069382A1 (en) Method and apparatus for transferring data packets between a first network and a second network
US7639616B1 (en) Adaptive cut-through algorithm
JP2007519377A (en) How to send a packet through a node
US7733855B1 (en) Community separation enforcement
US6947375B2 (en) System and method for network card switchovers in an IP network
KR100462474B1 (en) Message exchange device and method for IPC(inter processor communication) using the packet ring
US20050249229A1 (en) Dynamically scalable edge router
EP4325800A1 (en) Packet forwarding method and apparatus
US5793981A (en) System for communicating data in a network using both a daisy chain link and separate broadcast links
Cisco Catalyst 3000 Theory of Operation
Cisco Catalyst 3000 Theory of Operation
Cisco Configuring Tag Switching
EP1636926B1 (en) Network switch for link interfaces and processing engines
US6714556B1 (en) In-band management of a stacked group of switches by a single CPU
US8964547B1 (en) Credit announcement

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081202

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee