KR100458828B1 - Buffer Control Apparatus and Method of ATM Switching System - Google Patents

Buffer Control Apparatus and Method of ATM Switching System Download PDF

Info

Publication number
KR100458828B1
KR100458828B1 KR10-2001-0086308A KR20010086308A KR100458828B1 KR 100458828 B1 KR100458828 B1 KR 100458828B1 KR 20010086308 A KR20010086308 A KR 20010086308A KR 100458828 B1 KR100458828 B1 KR 100458828B1
Authority
KR
South Korea
Prior art keywords
buffer
data
class
stored
class buffer
Prior art date
Application number
KR10-2001-0086308A
Other languages
Korean (ko)
Other versions
KR20030056146A (en
Inventor
이섭노
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0086308A priority Critical patent/KR100458828B1/en
Publication of KR20030056146A publication Critical patent/KR20030056146A/en
Application granted granted Critical
Publication of KR100458828B1 publication Critical patent/KR100458828B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5678Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681Buffer or queue management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 실시간 트래픽과 비실시간 트래픽을 구별하여 실시간 트래픽을 우선 처리할 수 있도록 하는 ATM 교환기의 버퍼 제어 장치 및 방법에 관한 것이다.The present invention relates to an apparatus and method for controlling a buffer in an ATM switch that distinguishes real-time traffic from non-real-time traffic so as to first process real-time traffic.

종래 ATM 교환기에서는 공통 버퍼 방식을 사용하여 데이터를 잠시 저장함으로써, 데이터 전송시에는 서비스 클래스 구별없이, 입력된 순서대로 출력을 수행하게 됨에 따라, 실시간 처리를 요하는 데이터가 실시간적으로 처리되지 않아 서비스 품질을 만족시킬 수 없게 되는 문제점이 있다.In the conventional ATM switching system, data is temporarily stored using a common buffer method. Therefore, data transmission is performed in the order of input, regardless of service class, so that data requiring real-time processing is not processed in real time. There is a problem that can not satisfy the quality.

본 발명은, 입력된 데이터의 클래스를 구별하여 클래스별로 나누어져 있는 버퍼에 저장시키고, 클래스의 우선 순위에 따라 버퍼에 저장되어 있는 데이터를 출력함으로써, 실시간 트래픽을 우선 처리할 수 있게 되어 서비스 품질을 만족시킬 수 있게 된다.The present invention distinguishes the classes of input data and stores them in a buffer divided by classes, and outputs the data stored in the buffers according to the priority of the classes so that real-time traffic can be processed first, thereby improving the quality of service. You can be satisfied.

Description

에이티엠 교환기의 버퍼 제어 장치 및 방법{Buffer Control Apparatus and Method of ATM Switching System}Buffer Control Apparatus and Method of ATM Switching System

본 발명은 ATM 교환기의 버퍼 제어 장치 및 방법에 관한 것으로서, 특히 실시간 트래픽과 비실시간 트래픽을 구별하여 실시간 트래픽을 우선 처리할 수 있도록 하는 ATM 교환기의 버퍼 제어 장치 및 방법에 관한 것이다.The present invention relates to a buffer control apparatus and method of an ATM switch, and more particularly, to a buffer control apparatus and method of an ATM switch which distinguishes real-time traffic from non-real-time traffic so as to prioritize real-time traffic.

일반적으로 ATM은 다양한 특성의 서비스를 B-ISDN이라는 하나의 통신망에서 수용 가능하게 하는 것으로, ATM 서비스는 CBR(Constant Bit Rate), VBR(Variable Bit Rate), ABR(Available Bit Rate) 및 UBR(Unavailable Bit Rate)로 분류된다.In general, ATM allows various kinds of services to be accommodated in one communication network called B-ISDN, and ATM services include Constant Bit Rate (CBR), Variable Bit Rate (VBR), Available Bit Rate (ABR), and Unavailable (UBR). Bit Rate).

전술한, CBR 서비스는 회선 에뮬레이션 또는 대화형이나 방송형의 비디오 및 오디오 서비스와 같은 실시간 서비스에 주로 응용되는 서비스로, 항상 고정된 전송 대역폭이 제공되며, 셀 지연과 손실율에 대한 서비스 품질이 보장된다.The CBR service described above is a service mainly applied to real-time services such as circuit emulation or interactive or broadcast video and audio services, and always provides a fixed transmission bandwidth, and guarantees quality of service for cell delay and loss rate. .

VBR 서비스는 일정한 범위 내에서 변화될 수 있도록 허용하는 통계적 파라미터에 의하여 서비스 비트 전송 속도가 지정되는 것으로, 통계적 다중화에 의해 링크를 효율적으로 사용할 수 있다.In VBR service, the service bit rate is specified by a statistical parameter that allows a change within a certain range, and the link can be efficiently used by statistical multiplexing.

ABR 서비스는 최소 셀 전송율을 보장하면서 CBR 및 VBR 트래픽이 사용하지않는 링크의 가용 대역폭을 최대한 활용하여 고속 데이터를 전송한다.The ABR service transmits high speed data while maximizing the available bandwidth of the link that is not used by CBR and VBR traffic while ensuring the minimum cell rate.

UBR 서비스는 CBR, VBR 및 ABR 트래픽이 사용하고 남아 있는 대역폭을 활용하여 데이터를 전송하는 서비스로, 셀 지연이나 셀 손실에 대한 서비스 품질 보장이 없기 때문에 전자 우편이나 파일 전송 서비스 등에 사용된다.UBR service is a service that transmits data by using the remaining bandwidth used by CBR, VBR and ABR traffic. It is used for e-mail or file transfer service because there is no guarantee of quality of service for cell delay or cell loss.

전술한 바와 같이, 다양한 형태의 서비스를 제공하는 ATM 교환기에서 종래에는 도 1에 도시하는 바와 같이, 공통 버퍼 방식을 사용하여 입력 모듈를 통해 데이터가 입력되면, 공통 버퍼(10)에 데이터를 입력된 순서대로 잠시 저장하고 있다가 입력된 순서대로 출력 모듈을 통해 전송하게 되는 데, 이와 같이, 공통 버퍼 방식을 사용하게 되면, 데이터간에 발생하는 셀 지연 변이(Cell Delay Variation;CDV)를 해소할 수 있게 된다.As described above, in the ATM switch which provides various types of services, as shown in FIG. 1, when data is input through an input module using a common buffer scheme, the data is input to the common buffer 10. The data is stored for a while and then transmitted through the output module in the order of input. When using the common buffer method, a cell delay variation (CDV) occurring between data can be eliminated. .

이상에서 살펴본 바와 같이, 종래 ATM 교환기에서는 공통 버퍼 방식을 사용하여 데이터를 잠시 저장함으로써, 셀 지연 변이를 해소할 수는 있지만, 데이터 전송시에는 서비스 클래스 구별없이, 입력된 순서대로 출력을 수행하게 된다.As described above, in the conventional ATM exchanger, the cell delay variation can be eliminated by temporarily storing data using a common buffer method, but the data is output in the order of input without distinguishing the service class. .

따라서, 실시간 처리를 요하는 CBR 데이터가 비실시간적으로 처리해도 무방한 UBR 데이터보다 늦게 입력되는 경우에는, UBR 데이터가 전송된 후에 CBR 데이터가 전송되게 되므로, 서비스 품질(Quality of Service;QoS)을 만족시킬 수 없게 되는 문제점이 있다.Therefore, when CBR data requiring real time processing is input later than UBR data which may be processed in real time, CBR data is transmitted after UBR data is transmitted, thereby satisfying the Quality of Service (QoS). There is a problem that can not be.

본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 입력된 데이터를 클래스별로 나누어져 있는 버퍼에 저장하고, 클래스의 우선 순위에 따라 버퍼에 저장되어 있는 데이터를 추출하여 출력함으로써, 서비스 품질을 만족시킬 수 있도록 하는 ATM 교환기의 버퍼 제어 장치 및 방법을 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and the service quality is satisfied by storing the input data in a buffer divided by class, extracting and outputting the data stored in the buffer according to the priority of the class. It is an object of the present invention to provide an apparatus and a method for controlling a buffer of an ATM exchange.

도 1은 종래 ATM 교환기의 버퍼 제어 방법을 설명하기 위한 도.1 is a view for explaining a buffer control method of a conventional ATM switch.

도 2는 본 발명에 따른 ATM 교환기의 버퍼 제어 장치의 구성을 보인 도.Figure 2 is a diagram showing the configuration of a buffer control device of the ATM switch according to the present invention.

도 3은 클래스 구별부에 구비되어 있는 클래스 구별 테이블의 구성을 예시적으로 보인 도.3 is a diagram showing the configuration of a class discriminating table provided in the class discriminating unit by way of example.

도 4는 본 발명에 적용되는 클래스 버퍼 관리 테이블의 구성을 예시적으로 보인 도.Figure 4 illustrates the configuration of a class buffer management table applied to the present invention by way of example.

도 5는 본 발명에 따라 해당 클래스 버퍼에 데이터가 저장되는 과정을 예시적으로 설명하기 위한 도.FIG. 5 is a diagram for explaining a process of storing data in a corresponding class buffer according to the present invention. FIG.

도 6은 본 발명에 따른 ATM 교환기의 버퍼 제어 방법을 설명하기 위한 플로우챠트.6 is a flowchart for explaining a buffer control method of an ATM exchange according to the present invention;

*** 도면의 주요 부분에 대한 부호의 설명 ****** Explanation of symbols for the main parts of the drawing ***

110. 클래스 버퍼부, 120. 버퍼부,110. class buffer section, 120. buffer section,

121. 실시간 버퍼, 123. 비실시간 버퍼,121. real-time buffer, 123. non-real-time buffer,

125. VBR 버퍼, 127. ABR 버퍼,125.VBR buffer, 127.ABR buffer,

129. UBR 버퍼, 130. 버퍼 제어부,129. UBR buffer, 130. Buffer control unit,

140. 우선 순위 제어부140. Priority Control

전술한 목적을 달성하기 위한 본 발명에 따른 ATM 교환기의 버퍼 제어 장치는, 소정 데이터 채널을 통해 데이터가 입력되면, 상기 데이터 채널 설정시에 지정된 클래스에 따라 상기 입력받은 데이터의 클래스를 구별하는 클래스 구별부와; 상기 클래스의 개수와 대응되는 클래스 버퍼로 나누어지며, 상기 클래스 구별부로부터 전달받은 데이터를 저장하는 버퍼부와; 상기 클래스 구별부에서 클래스가 구별된 데이터를 해당 클래스 버퍼에 저장시키고, 해당 클래스 버퍼에 저장되어 있는 데이터의 수를 1증가시키며, 연결 리스트 구조를 이용하여 이전에 저장된 데이터와 링크시키는 버퍼 제어부와; 상기 클래스의 우선 순위에 따라 상기 버퍼부에 저장되어 있는 데이터를 추출하여 출력하고, 해당 클래스 버퍼에 저장된 데이터의 개수를 1 감소시키는 우선 순위 제어부를 구비하여 이루어진다.In order to achieve the above object, a buffer control apparatus of an ATM switch according to the present invention, when data is input through a predetermined data channel, class discriminates the class of the received data according to the class specified when the data channel is set up. Wealth; A buffer unit which is divided into a class buffer corresponding to the number of classes and stores data received from the class discriminating unit; A buffer control unit for storing the data distinguished by the class in the class discriminating unit in a corresponding class buffer, increasing the number of data stored in the corresponding class buffer by one, and linking the previously stored data using a linked list structure; And a priority control unit for extracting and outputting data stored in the buffer unit according to the priority of the class, and reducing the number of data stored in the corresponding class buffer by one.

한편, 본 발명에 따른 ATM 교환기의 버퍼 제어 방법은, 소정 데이터 채널을 통해 데이터가 입력되면, 상기 데이터 채널의 ID로 클래스 구별 테이블을 검색하여 상기 입력받은 데이터가 저장될 클래스 버퍼를 결정하는 과정과; 상기 입력받은 데이터를 상기 클래스 버퍼에 저장시키는 저장 과정과; 우선 순위에 따라 선택된 클래스 버퍼에서 데이터를 추출하여 출력하는 출력 과정을 포함하여 이루어진다.On the other hand, the buffer control method of the ATM switch according to the present invention, if the data is input through a predetermined data channel, the process of determining the class buffer to store the received data by searching the class identification table by the ID of the data channel and ; A storing step of storing the received data in the class buffer; It includes the output process of extracting and outputting data from the selected class buffer according to the priority.

여기서, 상기 저장 과정은, 상기 클래스 버퍼의 버퍼 크기와 상기 클래스 버퍼에 현재 저장되어 있는 데이터의 개수를 이용하여 상기 클래스 버퍼에 상기 입력받은 데이터를 저장할 수 있는 지를 판단하는 과정과; 상기 판단결과 상기 클래스 버퍼에 상기 입력받은 데이터를 저장할 수 있는 경우에는, 상기 클래스 버퍼의 해당 영역에 상기 입력받은 데이터를 저장하는 과정과; 클래스 버퍼 관리 테이블에서 상기 클래스 버퍼에 저장되어 있는 마지막 데이터의 어드레스 정보를 읽어오는 과정과; 상기 읽어온 어드레스 정보에 의거하여 이전에 저장된 데이터의 링크 리스트 부분에 상기 저장된 데이터의 어드레스를 기록하여 연결 리스트를 생성하는 과정과; 상기 클래스 버퍼에 저장되어 있는 마지막 데이터의 어드레스 정보를 상기 저장된 데이터의 어드레스 정보로 변경하는 과정과; 상기 클래스 버퍼에 저장되어 있는 데이터의 개수를 1 증가시키는 과정으로 이루어지는 것을 특징으로 한다.The storing may include: determining whether the received data may be stored in the class buffer using the buffer size of the class buffer and the number of data currently stored in the class buffer; If it is determined that the received data can be stored in the class buffer, storing the received data in a corresponding area of the class buffer; Reading address information of the last data stored in the class buffer from a class buffer management table; Generating a linked list by recording an address of the stored data in a link list portion of previously stored data based on the read address information; Changing address information of the last data stored in the class buffer to address information of the stored data; And increasing the number of data stored in the class buffer by one.

그리고, 상기 출력 과정은, 우선 순위에 따라 선택된 클래스 버퍼에 데이터가 존재하는 지를 판단하는 과정과; 상기 판단결과 상기 클래스 버퍼에 데이터가 존재하는 경우에는 상기 클래스 버퍼 관리 테이블에서 상기 클래스 버퍼에 저장되어 있는 첫번째 데이터의 어드레스 정보를 읽어오는 과정과; 상기 읽어온 어드레스 정보에 의거하여 상기 클래스 버퍼의 해당 영역에서 데이터를 읽어와 출력하는 과정과; 상기 클래스 버퍼에 저장되어 있는 첫번째 데이터의 어드레스 정보를 상기 출력된 데이터의 링크 리스트 부분에 기록되어 있는 어드레스 정보로 변경하는 과정과; 상기 클래스 버퍼에 저장되어 있는 셀의 개수를 1 감소시키는 과정으로 이루어지는 것을 특징으로 한다.The output may include: determining whether data exists in a selected class buffer according to a priority; Reading the address information of the first data stored in the class buffer from the class buffer management table when there is data in the class buffer as a result of the determination; Reading and outputting data from a corresponding area of the class buffer based on the read address information; Changing address information of the first data stored in the class buffer to address information recorded in the link list portion of the output data; It characterized in that the process of reducing the number of cells stored in the class buffer by one.

여기서, 상기 판단결과 상기 클래스 버퍼에 데이터가 존재하지 않는 경우에는, 다음 우선 순위의 클래스 버퍼에 데이터가 존재하는 지의 여부에 따라 다음 우선 순위의 클래스 버퍼에 저장되어 있는 데이터를 출력시키거나 그 다음 우선 순위의 클래스 버퍼에 저장되어 있는 데이터를 출력시키는 과정을 더 포함하여 이루어지는 것을 특징으로 한다.In this case, if the data does not exist in the class buffer as a result of the determination, the data stored in the class buffer of the next priority is output or next priority depending on whether data exists in the class buffer of the next priority. And outputting the data stored in the class buffer of the rank.

이하에서는 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 ATM 교환기의 버퍼 제어 장치 및 방법에 대해서 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail with respect to the buffer control apparatus and method of the ATM switch according to an embodiment of the present invention.

도 2는 본 발명에 따른 ATM 교환기의 버퍼 제어 장치의 구성을 보인 도로, 클래스 구별부(110)와, 버퍼부(120)와, 버퍼 제어부(130)와, 우선 순위 제어부(140)를 구비하여 이루어진다.2 is a road showing a configuration of a buffer control apparatus of an ATM switch according to the present invention, including a class discriminating unit 110, a buffer unit 120, a buffer control unit 130, and a priority control unit 140. Is done.

이와 같은 구성에 있어서, 클래스 구별부(110)는 특정 데이터 채널을 통해서 데이터(=셀)가 입력되면, 데이터를 입력받은 특정 데이터 채널의 ID로 클래스 구별 테이블을 검색하여 해당 채널에 지정되어 있는 클래스를 알아낸다.In such a configuration, when data (= cell) is input through a specific data channel, the class discriminator 110 searches for a class discrimination table with an ID of a specific data channel receiving the data, and assigns a class assigned to the corresponding channel. Find out.

도 3은 클래스 구별부에 구비되어 있는 클래스 구별 테이블의 구성을 예시적으로 보인 도로, 클래스 구별 테이블에는 현재 설정되어 있는 데이터 채널 ID와, 해당 데이터 채널 설정시에 지정된 클래스가 일대일로 대응되어 저장되어 있다.3 is a diagram illustrating an example of a configuration of a class discrimination table provided in a class discriminating unit. In the class discriminating table, a data channel ID currently set and a class designated at the time of setting the data channel are stored in one-to-one correspondence. have.

따라서, 1번 데이터 채널 설정시에 1번 데이터 채널의 클래스가 CBR로 설정되었다면, 1번 데이터 채널을 통해 입력되는 데이터의 클래스는 모두 CBR로 구별된다.Therefore, if the class of the first data channel is set to CBR when the first data channel is set, all classes of data input through the first data channel are distinguished by CBR.

한편, 버퍼부(120)는 클래스의 개수와 대응되는 클래스 버퍼로 나누어지는 데, 크게 CBR 데이터와 같은 실시간 데이터가 저장되는 실시간 버퍼(121)와, VBR, ABR, UBR 데이터 등과 같은 비실시간 데이터가 저장되는 비실시간 버퍼(123)로 나누어지고, 비실시간 버퍼는 다시 VBR 버퍼(125)와, ABR 버퍼(127)와, UBR 버퍼(129)로 나누어질 수 있다. 여기서, 버퍼부(120)는 공통 버퍼로 구현되며, 나누어지는 버퍼의 개수 및 버퍼 크기는 운용자에 의해 조정된다.On the other hand, the buffer unit 120 is divided into a class buffer corresponding to the number of classes, the real-time buffer 121 is stored largely real-time data such as CBR data, and non-real-time data such as VBR, ABR, UBR data, etc. The non-real time buffer 123 is stored, and the non-real time buffer may be divided into the VBR buffer 125, the ABR buffer 127, and the UBR buffer 129. Here, the buffer unit 120 is implemented as a common buffer, the number of buffers divided and the buffer size is adjusted by the operator.

운용자는 클래스 버퍼 관리 테이블에 구비되어 있는 클래스 종류와, 클래스별로 지정되는 버퍼 크기를 지정함으로써, 나누어지는 버퍼의 개수 및 버퍼 크기를 조정할 수 있다.The operator can adjust the number of buffers and the buffer size divided by designating the class type and the buffer size specified for each class provided in the class buffer management table.

이와 같은, 버퍼부(120)는 버퍼 제어부(130)의 제어하에 클래스 구별부(110)로부터 전달받은 데이터를 해당 클래스 버퍼에 저장한다.As such, the buffer unit 120 stores the data received from the class discriminator 110 under the control of the buffer controller 130 in the corresponding class buffer.

도 4는 본 발명에 적용되는 클래스 버퍼 관리 테이블의 구성을 예시적으로 보인 도로, 클래스 버퍼 관리 테이블에는 클래스 종류와, 클래스별로 지정된 버퍼 크기와, 해당 클래스 버퍼에 저장된 셀의 개수와, 해당 클래스 버퍼에 저장되어 있는 첫 번째 셀의 어드레스 정보와, 해당 클래스 버퍼에 저장되어 있는 마지막 셀의 어드레스 정보 등이 저장된다.4 is a diagram illustrating a configuration of a class buffer management table according to the present invention. In the class buffer management table, a class type, a buffer size specified for each class, a number of cells stored in the class buffer, and a corresponding class buffer are shown. The address information of the first cell stored in the cell and the address information of the last cell stored in the corresponding class buffer are stored.

한편, 버퍼 제어부(130)는 특정 채널을 통해 입력되는 데이터가 있으면 클래스 구별부(110)에서 구별된 데이터를 해당 클래스 버퍼에 저장하고, 해당 클래스 버퍼에 저장되어 있는 데이터의 개수를 1증가시킨다. 그리고, 데이터 저장시에 연결 리스트(Linked List) 구조를 이용하여 이전에 저장된 데이터와 링크시킨다.Meanwhile, if there is data input through a specific channel, the buffer controller 130 stores the data distinguished by the class discriminator 110 in the corresponding class buffer, and increases the number of data stored in the corresponding class buffer by one. When the data is stored, the data is linked with previously stored data using a linked list structure.

도 5는 본 발명에 따라 해당 클래스 버퍼에 데이터가 저장되는 과정을 예시적으로 설명하기 위한 도로, 해당 클래스 버퍼에 2번째 셀까지 저장되어 있는 상태에서 3번째 셀이 입력되면, 해당 클래스 버퍼의 임의의 장소에 입력된 데이터를 저장하고, 클래스 버퍼 관리 테이블에서 해당 클래스 버퍼에 저장되어 있는 마지막 셀(2번째 셀)의 어드레스 정보를 읽어온다.FIG. 5 is a diagram illustrating an example of a process of storing data in a corresponding class buffer according to the present invention. When a third cell is input in a state in which a second cell is stored in the corresponding class buffer, FIG. Stores the data entered at the location and reads the address information of the last cell (second cell) stored in the corresponding class buffer from the class buffer management table.

이후에는, 클래스 버퍼 관리 테이블에서 읽어온 마지막 셀(2번째 셀)의 어드레스 정보에 의거하여 이전에 저장된 셀(2번째 셀)의 링크 리스트 부분에 이번에 마지막으로 저장된 셀(3번째 셀)의 어드레스를 기록하여 연결 리스트를 만들고, 해당 클래스 버퍼에 저장되어 있는 마지막 셀의 어드레스 정보를 2번째 셀의 어드레스 정보에서 3번째 셀의 어드레스 정보로 변경한다.Subsequently, based on the address information of the last cell (second cell) read from the class buffer management table, the address of the cell (third cell) stored last in the link list portion of the previously stored cell (second cell) is selected. Write to make a linked list, and change the address information of the last cell stored in the corresponding class buffer from the address information of the second cell to the address information of the third cell.

마지막으로, 해당 클래스 버퍼에 저장된 셀의 개수를 1증가시킨다.Finally, the number of cells stored in the class buffer is increased by one.

한편, 우선 순위 제어부(140)는 기설정되어 있는 클래스의 우선 순위에 따라서 우선 순위가 높은 클래스 버퍼에 저장되어 있는 데이터를 추출하여 출력한다. 예를 들어, 우선 순위가 CBR, VBR, ABR, UBR 순으로 지정되어 있다면, 우선 순위가 높은 실시간 버퍼인 CBR 버퍼(121)에 저장되어 있는 데이터부터 추출하여 출력하는 데, CBR 버퍼(121)에 3번째 셀까지 저장되어 있는 경우에, 클래스 버퍼 관리 테이블에서 CBR 버퍼(121)에 저장되어 있는 첫번째 셀(1번째 셀)의 어드레스 정보를 읽어오고, 읽어온 어드레스 정보에 의거하여 CBR 버퍼(121)의 해당 위치에서 데이터를 읽어와 출력한다.Meanwhile, the priority control unit 140 extracts and outputs data stored in a class buffer having a high priority according to a preset priority of a class. For example, if the priority is specified in the order of CBR, VBR, ABR, UBR, and extracted from the data stored in the CBR buffer 121, which is a high-priority real-time buffer, and outputs to the CBR buffer 121 When up to the third cell is stored, the address information of the first cell (first cell) stored in the CBR buffer 121 is read from the class buffer management table, and the CBR buffer 121 is read based on the read address information. Read data from the corresponding location of and print it.

이후에는, CBR 버퍼(121)에 저장되어 있는 첫번째 셀의 어드레스 정보를 1번째 셀의 링크 리스트 부분에 기록되어 있는 2번째 셀의 어드레스 정보로 변경하고,CBR 버퍼(121)에 저장된 셀의 개수를 1감소시킨다.Thereafter, the address information of the first cell stored in the CBR buffer 121 is changed to the address information of the second cell recorded in the link list portion of the first cell, and the number of cells stored in the CBR buffer 121 is changed. 1 decreases.

도 6은 본 발명에 따른 ATM 교환기의 버퍼 제어 방법을 설명하기 위한 플로우챠트이다.6 is a flowchart illustrating a buffer control method of an ATM switch according to the present invention.

우선, 시스템 초기화 시에 클래스 종류와 클래스별 버퍼 크기를 지정받아 클래스 버퍼 관리 테이블을 구성하고, 데이터 채널 설정시에 지정된 클래스 종류를 이용하여 클래스 구별 테이블을 구성한다(S10, S12).First, a class buffer management table is configured by specifying a class type and a buffer size for each class at system initialization, and a class discrimination table is configured using the class type specified at data channel setting (S10 and S12).

이후, 설정되어 있는 특정 데이터 채널을 통해 데이터가 입력되면, 데이터가 입력된 데이터 채널의 ID로 클래스 구별 테이블을 검색하여 해당 데이터 채널에 지정되어 있는 클래스를 알아내고, 알아낸 클래스 정보에 의거하여 입력된 데이터가 저장되어야 할 클래스 버퍼를 결정한다(S14, S16). 예를 들어, 1번 데이터 채널 설정시에 1번 데이터 채널의 클래스가 CBR로 설정되었다고 가정했을 때, 1번 데이터 채널을 통해 입력되는 데이터는 CBR 데이터로 구별되어, CBR 버퍼(121)에 저장되도록 결정된다.Subsequently, when data is input through a specific data channel set up, the class identification table is searched by the ID of the data channel to which the data is input to find out the class assigned to the data channel, and input based on the found class information. The class buffer in which the data is to be stored is determined (S14, S16). For example, assuming that the class of the first data channel is set to CBR when the first data channel is set, data input through the first data channel is classified as CBR data and stored in the CBR buffer 121. Is determined.

이후에는 상기한 과정 S16에서 지정받은 클래스 버퍼의 버퍼 크기와 현재 해당 클래스 버퍼에 저장되어 있는 데이터의 개수를 비교하여, 상기한 과정 S14에서 입력된 데이터를 저장할 수 있는 지를 판단한다(S18).Thereafter, by comparing the buffer size of the class buffer designated in step S16 with the number of data currently stored in the corresponding class buffer, it is determined whether the data input in step S14 can be stored (S18).

상기한 과정 S18의 판단결과 데이터를 저장할 수 없는 경우에는 상기한 과정 S14에서 입력된 데이터를 폐기시킨다(S20).If the determination result data of step S18 cannot be stored, the data input in step S14 is discarded (S20).

한편, 상기한 과정 S18의 판단결과 데이터를 저장할 수 있는 경우에는 해당 클래스 버퍼의 임의의 장소에 상기한 과정 S14에서 입력된 데이터를 저장하고, 해당 클래스 버퍼 관리 테이블에서 해당 클래스 버퍼에 저장되어 있는 마지막 데이터의 어드레스 정보를 읽어온다(S22, S24).On the other hand, if the determination result data of step S18 can be stored, the data input in step S14 is stored in an arbitrary place of the corresponding class buffer, and the last stored in the corresponding class buffer in the corresponding class buffer management table. The address information of the data is read (S22, S24).

이후에는, 상기한 과정 S24에서 읽어온 마지막 데이터의 어드레스 정보에 의거하여 이전에 저장된 데이터의 링크 리스트 부분에 상기한 과정 S22에서 마지막으로 저장된 데이터의 어드레스를 기록하여 연결 리스트를 만들고, 클래스 버퍼 관리 테이블에 저장되어 있는 해당 클래스 버퍼에 저장되어 있는 마지막 데이터의 어드레스 정보를 상기한 과정 S22에서 저장된 데이터의 어드레스 정보로 변경한다(S26, S28).Subsequently, based on the address information of the last data read in step S24 described above, a link list is created by writing the address of the data last stored in step S22 in the link list portion of previously stored data, and a class buffer management table The address information of the last data stored in the corresponding class buffer stored at is changed to the address information of the data stored at the above step S22 (S26 and S28).

그리고, 해당 클래스 버퍼에 저장된 데이터의 개수를 1증가시킨다(S30).Then, the number of data stored in the corresponding class buffer is increased by one (S30).

상기한 과정 S18 내지 과정 S30을 통해 해당 클래스 버퍼에 저장된 데이터들은 기설정되어 있는 클래스의 우선 순위에 따라 결정된 클래스 버퍼에 저장되어 있는 데이터들부터 출력되는 데, 클래스 버퍼 관리 테이블을 검색하여 우선 순위가 제일 높은 클래스 버퍼, 예를 들어, CBR 버퍼(121)에 저장된 데이터의 개수가 0보다 큰지를 판단한다(S32).The data stored in the corresponding class buffer are output from the data stored in the class buffer determined according to the priority of the preset class through steps S18 through S30. The priority is increased by searching the class buffer management table. It is determined whether the number of data stored in the highest class buffer, for example, the CBR buffer 121 is greater than zero (S32).

상기한 과정 S32의 판단결과 우선 순위가 제일 높은 클래스 버퍼, 예를 들어, CBR 버퍼(121)에 저장되어 있는 데이터의 개수가 0보다 큰 경우에는, 클래스 버퍼 관리 테이블에서 해당 클래스 버퍼에 저장되어 있는 첫번째 데이터의 어드레스 정보를 읽어오고, 읽어온 어드레스 정보에 의거하여 해당 클래스 버퍼의 해당 위치에서 데이터를 읽어와 출력한다(S34, S36).As a result of the determination in step S32, when the number of data stored in the highest priority class buffer, for example, the CBR buffer 121 is greater than 0, the class buffer is stored in the corresponding class buffer in the class buffer management table. The address information of the first data is read, and data is read and output from the corresponding position of the corresponding class buffer based on the read address information (S34, S36).

이후에는, 해당 클래스 버퍼에 저장되어 있는 첫번째 데이터의 어드레스 정보를 상기한 과정 S36에서 출력한 데이터의 링크 리스트 부분에 기록되어 있는 어드레스 정보로 변경하고, CBR 버퍼(121)에 저장된 셀의 개수를 1감소시킨다(S38, S40).Thereafter, the address information of the first data stored in the corresponding class buffer is changed to the address information recorded in the link list portion of the data output in step S36, and the number of cells stored in the CBR buffer 121 is changed to 1. Decrease (S38, S40).

한편, 상기한 과정 S32의 판단결과 우선 순위가 제일 높은 클래스 버퍼, 예를 들어, CBR 버퍼(121)에 저장되어 있는 데이터의 개수가 0보다 크지 않은 경우에는, 다음으로 우선 순위가 높은 클래스 버퍼, 예를 들어, VBR 버퍼(125)에 저장되어 있는 데이터의 개수가 0보다 큰 지를 판단한다(S42).On the other hand, if the number of data stored in the highest priority class buffer, for example, the CBR buffer 121 is not greater than zero, as a result of the determination in step S32, the next highest priority class buffer, For example, it is determined whether the number of data stored in the VBR buffer 125 is greater than zero (S42).

상기한 과정 S42의 판단결과 다음으로 우선 순위가 높은 클래스 버퍼, 예를 들어, VBR 버퍼(125)에 저장되어 있는 데이터의 개수가 0보다 큰 경우에는 상기한 과정 S34 내지 과정 S40을 반복 수행하여 해당 클래스 버퍼에 저장되어 있는 데이터들을 출력시키고, 나머지 클래스에 대해서도 동일한 과정을 통해 해당 클래스 버퍼에 저장되어 있는 데이터들을 출력시킨다.As a result of the determination of step S42, if the number of data stored in the next-highest priority class buffer, for example, the VBR buffer 125 is greater than zero, the steps S34 to S40 are repeatedly performed. Outputs the data stored in the class buffer and outputs the data stored in the corresponding class buffer through the same process for the remaining classes.

본 발명의 ATM 교환기의 버퍼 제어 장치 및 방법은 전술한 실시예에 국한되지 않고 본 발명의 기술 사상이 허용하는 범위 내에서 다양하게 변형하여 실시할 수 있다.The buffer control apparatus and method of the ATM switch of the present invention are not limited to the above-described embodiments, and various modifications can be made within the scope of the technical idea of the present invention.

이상에서 설명한 바와 같은 본 발명의 ATM 교환기의 버퍼 제어 장치 및 방법에 따르면, 입력된 데이터의 클래스를 구별하여 클래스별로 나누어져 있는 버퍼에 저장시키고, 클래스의 우선 순위에 따라 버퍼에 저장되어 있는 데이터를 출력함으로써, 실시간 트래픽을 우선 처리할 수 있게 되어 서비스 품질을 만족시킬 수 있게 된다. 그리고, 버퍼 자원을 효율적으로 사용할 수 있게 된다.According to the buffer control apparatus and method of the ATM switch of the present invention as described above, the class of the input data is distinguished and stored in a buffer divided into classes, and the data stored in the buffer according to the priority of the class. By outputting, real-time traffic can be processed first, thereby satisfying service quality. Then, the buffer resource can be efficiently used.

Claims (9)

소정 데이터 채널을 통해 데이터가 입력되면, 상기 데이터 채널 설정시에 지정받은 클래스에 의거하여 상기 데이터 채널을 통해 입력받은 데이터의 클래스를 구별하는 클래스 구별부와;A class discriminating unit for classifying a class of data input through the data channel based on a class designated when the data channel is set when data is input through a predetermined data channel; 클래스의 개수와 대응되는 클래스 버퍼로 나누어지며, 상기 클래스 구별부로부터 전달받은 데이터를 해당 클래스 버퍼에 저장하는 버퍼부와;A buffer unit which is divided into a class buffer corresponding to the number of classes, and stores data received from the class discriminating unit in a corresponding class buffer; 상기 클래스 구별부에서 클래스가 구별된 데이터를 해당 클래스 버퍼에 저장시키고, 해당 클래스 버퍼에 저장되어 있는 데이터의 개수를 1증가시키며, 연결 리스트 구조를 이용하여 이전에 저장된 데이터와 링크시키는 버퍼 제어부와;A buffer control unit for storing the data distinguished by the class in the class discriminating unit in a corresponding class buffer, increasing the number of data stored in the corresponding class buffer by one, and linking the previously stored data using a linked list structure; 기설정되어 있는 클래스의 우선 순위에 따라 우선 순위가 높은 클래스 버퍼에 저장되어 있는 데이터를 추출하여 출력하고, 상기 데이터가 출력된 클래스 버퍼에 저장된 데이터의 개수를 1 감소시키는 우선 순위 제어부를 구비하여 이루어지는 에이티엠 교환기의 버퍼 제어 장치.And a priority control unit configured to extract and store data stored in a high priority class buffer according to a preset priority of the class, and to reduce the number of data stored in the class buffer in which the data is output by one. Buffer controller of ATM switch. 제 1항에 있어서, 상기 버퍼부는,The method of claim 1, wherein the buffer unit, 실시간 데이터가 저장되는 실시간 버퍼부와;A real time buffer unit for storing real time data; 비실시간 데이터가 저장되는 비실시간 버퍼부로 이루어지는 것을 특징으로 하는 에이티엠 교환기의 버퍼 제어 장치.A buffer control apparatus of an ATM switch, characterized in that the non-real time buffer unit for storing the non-real time data. 제 2항에 있어서, 상기 비실시간 버퍼부는,The non-real time buffer unit of claim 2, VBR 버퍼, ABR 버퍼, UBR 버퍼 중에서 적어도 어느 하나를 포함하여 이루어지는 것을 특징으로 하는 에이티엠 교환기의 버퍼 제어 장치.A buffer control apparatus of an ATM switch comprising at least one of a VBR buffer, an ABR buffer, and a UBR buffer. 소정 데이터 채널을 통해 데이터가 입력되면, 상기 데이터 채널의 ID로 클래스 구별 테이블을 검색하여 상기 입력받은 데이터가 저장될 클래스 버퍼를 결정하는 과정과;Determining a class buffer in which the received data is to be stored by searching a class discrimination table based on an ID of the data channel when data is input through a predetermined data channel; 상기 입력받은 데이터를 상기 결정된 클래스 버퍼에 저장시키는 저장 과정과;A storing step of storing the received data in the determined class buffer; 기설정되어 있는 클래스의 우선 순위에 따라 우선 순위가 높은 클래스 버퍼에 저장되어 있는 데이터를 추출하여 출력하는 출력 과정을 포함하여 이루어지는 에이티엠 교환기의 버퍼 제어 방법.And an output process of extracting and outputting data stored in a high priority class buffer according to a preset priority of a class. 제 4항에 있어서, 상기 클래스 구별 테이블은,The method of claim 4, wherein the class distinction table, 현재 채널이 설정되어 있는 데이터 채널 ID와;A data channel ID for which a current channel is set; 상기 데이터 채널 설정 시에 지정된 클래스 정보를 포함하여 이루어지는 것을 특징으로 하는 에이티엠 교환기의 버퍼 제어 방법.And a class information designated at the time of data channel setting. 제 4항에 있어서, 상기 저장 과정은,The method of claim 4, wherein the storing process, 상기 클래스 버퍼의 버퍼 크기와 상기 클래스 버퍼에 현재 저장되어 있는 데이터의 개수를 이용하여 상기 클래스 버퍼에 상기 입력받은 데이터를 저장할 수 있는 지를 판단하는 과정과;Determining whether the received data can be stored in the class buffer using the buffer size of the class buffer and the number of data currently stored in the class buffer; 상기 판단결과 상기 클래스 버퍼에 상기 입력받은 데이터를 저장할 수 있는 경우에는, 상기 클래스 버퍼의 해당 영역에 상기 입력받은 데이터를 저장하는 과정과;If it is determined that the received data can be stored in the class buffer, storing the received data in a corresponding area of the class buffer; 클래스 버퍼 관리 테이블에서 상기 클래스 버퍼에 저장되어 있는 마지막 데이터의 어드레스 정보를 읽어오는 과정과;Reading address information of the last data stored in the class buffer from a class buffer management table; 상기 읽어온 어드레스 정보에 의거하여 이전에 저장된 데이터의 링크 리스트 부분에 상기 저장된 데이터의 어드레스를 기록하여 연결 리스트를 생성하는 과정과;Generating a linked list by recording an address of the stored data in a link list portion of previously stored data based on the read address information; 상기 클래스 버퍼에 저장되어 있는 마지막 데이터의 어드레스 정보를 상기 저장된 데이터의 어드레스 정보로 변경하는 과정과;Changing address information of the last data stored in the class buffer to address information of the stored data; 상기 클래스 버퍼에 저장되어 있는 데이터의 개수를 1 증가시키는 과정으로 이루어지는 것을 특징으로 하는 에이티엠 교환기의 버퍼 제어 방법.And controlling the number of data stored in the class buffer by one. 제 6항에 있어서, 상기 클래스 버퍼 관리 테이블은,The method of claim 6, wherein the class buffer management table, 상기 클래스 종류별로 지정된 버퍼 크기와;A buffer size designated for each class type; 해당 클래스 버퍼에 저장되어 있는 데이터의 개수와;The number of data stored in the corresponding class buffer; 해당 클래스 버퍼에 저장되어 있는 첫 번째 셀의 어드레스 정보와;Address information of the first cell stored in the corresponding class buffer; 해당 클래스 버퍼에 저장되어 있는 마지막 셀의 어드레스 정보를 포함하여 이루어지는 것을 특징으로 하는 에이티엠 교환기의 버퍼 제어 방법.A method of controlling a buffer of an ATM switch, comprising: address information of a last cell stored in a corresponding class buffer. 제 4항에 있어서, 상기 출력 과정은,The method of claim 4, wherein the output process, 우선 순위에 따라 선택된 클래스 버퍼에 데이터가 존재하는 지를 판단하는과정과;Determining whether data exists in the selected class buffer according to the priority; 상기 판단결과 상기 클래스 버퍼에 데이터가 존재하는 경우에는 상기 클래스 버퍼 관리 테이블에서 상기 클래스 버퍼에 저장되어 있는 첫번째 데이터의 어드레스 정보를 읽어오는 과정과;Reading the address information of the first data stored in the class buffer from the class buffer management table when there is data in the class buffer as a result of the determination; 상기 읽어온 어드레스 정보에 의거하여 상기 클래스 버퍼의 해당 영역에서 데이터를 읽어와 출력하는 과정과;Reading and outputting data from a corresponding area of the class buffer based on the read address information; 상기 클래스 버퍼에 저장되어 있는 첫번째 데이터의 어드레스 정보를 상기 출력된 데이터의 링크 리스트 부분에 기록되어 있는 어드레스 정보로 변경하는 과정과;Changing address information of the first data stored in the class buffer to address information recorded in the link list portion of the output data; 상기 클래스 버퍼에 저장되어 있는 셀의 개수를 1 감소시키는 과정으로 이루어지는 것을 특징으로 하는 에이티엠 교환기의 버퍼 제어 방법.And controlling the number of cells stored in the class buffer by one. 제 8항에 있어서, 상기 판단결과 상기 클래스 버퍼에 데이터가 존재하지 않는 경우에는,10. The method of claim 8, wherein when there is no data in the class buffer as a result of the determination, 다음 우선 순위의 클래스 버퍼에 데이터가 존재하는 지의 여부에 따라 다음 우선 순위의 클래스 버퍼에 저장되어 있는 데이터를 출력시키거나 그 다음 우선 순위의 클래스 버퍼에 저장되어 있는 데이터를 출력시키는 과정을 더 포함하여 이루어지는 것을 특징으로 하는 에이티엠 교환기의 버퍼 제어 방법.Outputting the data stored in the next priority class buffer or outputting the data stored in the next priority class buffer according to whether data exists in the next priority class buffer. The buffer control method of the AT switch.
KR10-2001-0086308A 2001-12-27 2001-12-27 Buffer Control Apparatus and Method of ATM Switching System KR100458828B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0086308A KR100458828B1 (en) 2001-12-27 2001-12-27 Buffer Control Apparatus and Method of ATM Switching System

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0086308A KR100458828B1 (en) 2001-12-27 2001-12-27 Buffer Control Apparatus and Method of ATM Switching System

Publications (2)

Publication Number Publication Date
KR20030056146A KR20030056146A (en) 2003-07-04
KR100458828B1 true KR100458828B1 (en) 2004-12-03

Family

ID=32214366

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0086308A KR100458828B1 (en) 2001-12-27 2001-12-27 Buffer Control Apparatus and Method of ATM Switching System

Country Status (1)

Country Link
KR (1) KR100458828B1 (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950016085A (en) * 1993-11-06 1995-06-17 양승택 Asynchronous transfer method (ATM) multiplexing processing apparatus and method of broadband access information subscriber network access device
JPH08256157A (en) * 1995-03-17 1996-10-01 Fujitsu Ltd Atm switchboard
JPH1013416A (en) * 1996-06-18 1998-01-16 Nippon Telegr & Teleph Corp <Ntt> Method and device for controlling multiclass atm call reception
KR19990052194A (en) * 1997-12-22 1999-07-05 이계철 Buffer Control Device for Bandwidth Guarantee and Non-Real Time Service in ATM Subscriber
JP2000244503A (en) * 1999-02-24 2000-09-08 Nec Corp Method and device for atm buffer control and recording medium programming and recording the same method
JP2001326645A (en) * 2000-05-18 2001-11-22 Oki Electric Ind Co Ltd Atm transmitter
KR20010110572A (en) * 2000-06-07 2001-12-13 윤덕용 Quasi-Shared Buffering Type Multicast ATM Switch Module Architecture with Two QoS Classes
KR20030037650A (en) * 2001-11-07 2003-05-14 엘지전자 주식회사 Traffic control system and method in atm switch

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950016085A (en) * 1993-11-06 1995-06-17 양승택 Asynchronous transfer method (ATM) multiplexing processing apparatus and method of broadband access information subscriber network access device
JPH08256157A (en) * 1995-03-17 1996-10-01 Fujitsu Ltd Atm switchboard
JPH1013416A (en) * 1996-06-18 1998-01-16 Nippon Telegr & Teleph Corp <Ntt> Method and device for controlling multiclass atm call reception
KR19990052194A (en) * 1997-12-22 1999-07-05 이계철 Buffer Control Device for Bandwidth Guarantee and Non-Real Time Service in ATM Subscriber
JP2000244503A (en) * 1999-02-24 2000-09-08 Nec Corp Method and device for atm buffer control and recording medium programming and recording the same method
JP2001326645A (en) * 2000-05-18 2001-11-22 Oki Electric Ind Co Ltd Atm transmitter
KR20010110572A (en) * 2000-06-07 2001-12-13 윤덕용 Quasi-Shared Buffering Type Multicast ATM Switch Module Architecture with Two QoS Classes
KR20030037650A (en) * 2001-11-07 2003-05-14 엘지전자 주식회사 Traffic control system and method in atm switch

Also Published As

Publication number Publication date
KR20030056146A (en) 2003-07-04

Similar Documents

Publication Publication Date Title
KR0146847B1 (en) Method and apparatus for performing priority control for cells in output buffer type atm switch
EP0690596B1 (en) Method and apparatus for scheduling the transmission of cells of guaranteed-bandwidth virtual channels
EP0700186B1 (en) Method and apparatus for regulating virtual-channel cell transmission
US5719865A (en) Traffic shaping method and apparatus for ATM switching unit
US6219714B1 (en) Method for sending e-mail messages in a local area network, and device for applying same
US6144636A (en) Packet switch and congestion notification method
US7502319B2 (en) Ethernet packet transmission apparatus and method
AU712478B2 (en) An input buffer controller using back-pressure signals in ATM switches and a method for determining the logical queue depth
US6301226B1 (en) Asynchrinous transfer mode system and method
US5875173A (en) Communication control device and method for use in an ATM system operable in an ABR mode
KR19990044883A (en) Asynchronous transmission mode (ATM) QoS extension method over local area network and apparatus therefor
US6473432B1 (en) Buffer control apparatus and method
HU216033B (en) Asynchronous transfer mode switching arrangement for digital data
JPH09507738A (en) Method and apparatus for prioritizing traffic in an ATM network
EP0935403A2 (en) ATM communication apparatus and recording medium therefor
US6201790B1 (en) Network access control method, and device and system for implementing this method
JPH11239145A (en) Method and device for frame relay data communication
KR100458828B1 (en) Buffer Control Apparatus and Method of ATM Switching System
US6463036B2 (en) ATM communication apparatus and method of controlling congestion in a communication network using the ATM communication apparatus
EP1039774B1 (en) An ATM buffer controller and a method thereof
KR100327162B1 (en) Cell Scheduling Method According To Weighted Priority In ATM Switch
JP3134702B2 (en) Communication control device and control method thereof
KR100248409B1 (en) Buffer control device
KR100441883B1 (en) Apparatus and method for Ingress control of packet switch system
KR100627713B1 (en) Providing QoS in ATM Access Router for Guaranting Differentiated Service of the Internet

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111011

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20121015

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee