KR100458817B1 - DRAM Cell Display Driver with Low Standby-current - Google Patents

DRAM Cell Display Driver with Low Standby-current Download PDF

Info

Publication number
KR100458817B1
KR100458817B1 KR1020040057517A KR20040057517A KR100458817B1 KR 100458817 B1 KR100458817 B1 KR 100458817B1 KR 1020040057517 A KR1020040057517 A KR 1020040057517A KR 20040057517 A KR20040057517 A KR 20040057517A KR 100458817 B1 KR100458817 B1 KR 100458817B1
Authority
KR
South Korea
Prior art keywords
oscillation
memory array
refresh
display driver
standby mode
Prior art date
Application number
KR1020040057517A
Other languages
Korean (ko)
Inventor
박종훈
Original Assignee
엠시스랩 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠시스랩 주식회사 filed Critical 엠시스랩 주식회사
Priority to KR1020040057517A priority Critical patent/KR100458817B1/en
Application granted granted Critical
Publication of KR100458817B1 publication Critical patent/KR100458817B1/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3618—Control of matrices with row and column drivers with automatic refresh of the display panel using sense/write circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Dram (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PURPOSE: A DRAM cell display driver reducing a standby current is provided to minimize current consumption in a standby mode. CONSTITUTION: According to the DRAM cell display driver, a memory array(210) includes a plurality of memory cells(211) arranged on a matrix defined by rows and columns. The memory cell is a DRAM cell whose refresh operation is required at a fixed fresh period in order to maintain stored data effective. An oscillator(220) generates an oscillation signal by performing oscillation with a fixed oscillation period, and is disabled in the standby mode to stop the oscillation of the oscillation signal. And a refresh control unit(230) drives the refresh operation as to the memory array at every refresh period in response to the oscillation of the oscillation signal, and controls to stop the refresh operation as to the memory array in the standby mode.

Description

스탠바이 전류를 감소시키는 디램셀 디스플레이 드라이버{DRAM Cell Display Driver with Low Standby-current}DRAM Cell Display Driver with Low Standby-current Reduces Standby Current

본 발명은 디스플레이 드라이버에 관한 것으로서, 특히 디램셀을 가지는 디스플레이 드라이버에 관한 것이다.The present invention relates to a display driver, and more particularly to a display driver having a DRAM cell.

일반적으로, 디스플레이 패널(panel)을 구동하는 디스플레이 드라이버에는, 데이터를 저장하는 메모리셀이 내장된다. 도 1에 도시되는 바와 같이, 종래의 LCD 드라이버의 메모리셀은 기입처리블록(101)과 /스캔처리블록(103)이 분리되는 듀얼포트 구조이다. 상기 기입처리블록(101)에는, 워드라인구동신호(WLD)에 응답하여, 비트라인쌍(BL,BLB)의 데이터를 전달하는 2개의 트랜지스터(MN11, MN12)와, 전달되는 입력 데이터를 래치하는 4개의 트랜지스터(MP11, MN13, MP12, MN14)가 포함된다. 그리고, 상기 스캔처리블록(103)에는, 래치된 데이터를 스캔하는 2개의 트랜지스터(MN15, MN16)가 포함된다. 즉, 도 1의 메모리셀에서는, 메모리셀에 대한 데이터의 기입/독출동작이 수행되는 회로와 메모리셀의 데이터를 디스플레이 패널로 출력하는 스캔동작이 수행되는 회로가 분리되어 있다. 그러므로, 데이터의 충돌은 쉽게 방지될 수 있다. 그러나, 도 1의 메모리셀은 8개의 트랜지스터로 구성되어서, 소요되는 레이아웃 면적이 매우 크다는 단점을 지닌다.In general, a display driver for driving a display panel includes a memory cell for storing data. As shown in Fig. 1, the memory cell of the conventional LCD driver has a dual port structure in which the write processing block 101 and the / scan processing block 103 are separated. The write processing block 101 latches two transistors MN11 and MN12 for transferring data of the bit line pairs BL and BLB in response to a word line driving signal WLD and latches input data. Four transistors MP11, MN13, MP12, MN14 are included. The scan processing block 103 includes two transistors MN15 and MN16 for scanning the latched data. That is, in the memory cell of FIG. 1, a circuit for performing a data write / read operation to a memory cell and a scan operation for outputting data of the memory cell to the display panel are separated. Therefore, the collision of data can be easily prevented. However, since the memory cell of FIG. 1 is composed of eight transistors, the layout area required is very large.

상기와 같은 도 1의 메모리셀의 단점을 보완하기 위하여 제안된 것이, 하나의 트랜지스터와 하나의 캐패시터로 구성되는 디램셀로 디스플레이 드라이버의 단위 메모리셀을 구현하는 것이다. 그리고, 단위 메모리셀이 디램셀로 구현됨으로써, 소요되는 레이아웃 면적이 현저히 감소될 수 있다.In order to make up for the disadvantages of the memory cell of FIG. 1 as described above, a DRAM memory device including one transistor and one capacitor is implemented to implement a unit memory cell of a display driver. In addition, since the unit memory cell is implemented as a DRAM cell, the required layout area may be significantly reduced.

한편, 디램셀로 메모리 어레이를 구현하는 디스플레이 드라이버에는, 저장된 데이터를 증폭하여 재기입하는 리프레쉬 동작이 요구된다. 이러한 리프레쉬동작으로 인하여, 디램셀의 디스플레이 드라이버에서는 전류소모가 증가하게 된다. 그런데, 이러한 리프레쉬 동작으로 인한 전류소모의 증가는, 특히 저전류소모를 요구하고 있는 스탠바이 모드에서는, 큰 부담으로 작용한다.Meanwhile, a display driver for implementing a memory array using DRAM cells requires a refresh operation of amplifying and rewriting the stored data. Due to this refresh operation, current consumption increases in the display driver of the DRAM cell. However, the increase in current consumption due to such a refresh operation is a great burden, especially in the standby mode requiring low current consumption.

따라서, 리프레쉬 동작이 요구되는 디램셀을 가지는 디스플레이 드라이버에서, 스탠바이 모드에서의 전류소모를 최소화하는 방안이 요구되고 있다.Accordingly, there is a demand for a method of minimizing current consumption in the standby mode in a display driver having a DRAM cell requiring a refresh operation.

본 발명의 목적은 단위 메모리셀이 1개의 트랜지스터와 1개의 캐패시터로 이루어지는 디램셀로 구현되는 디스플레이 드라이버로서, 스탠바이 모드에서의 전류소모를 최소화하는 디스플레이 드라이버를 제공하는 데 있다.An object of the present invention is to provide a display driver in which a unit memory cell is a DRAM cell including one transistor and one capacitor, and minimizes current consumption in the standby mode.

본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.In order to more fully understand the drawings used in the detailed description of the invention, a brief description of each drawing is provided.

도 1은 종래의 디스플레이 드라이버의 메모리셀을 나타내는 도면이다.1 is a diagram illustrating a memory cell of a conventional display driver.

도 2는 본 발명의 일실시예에 따른 디스플레이 드라이버를 나타내는 도면이다.2 is a diagram illustrating a display driver according to an exemplary embodiment of the present invention.

도 3은 도 2의 메모리셀을 나타내는 도면이다.3 is a diagram illustrating a memory cell of FIG. 2.

도 4는 본 발명의 디스플레이 드라이버의 스탠바이 모드에서의 동작을 나타내는 플로우챠트이다.4 is a flowchart showing operation in the standby mode of the display driver of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

210 : 메모리 어레이 220 : 오실레이터210: memory array 220: oscillator

230 : 리프레쉬 제어수단 240 : 내부전원발생수단230: refresh control means 240: internal power generating means

STB : 스탠바이신호 OSC : 발진신호STB: Standby signal OSC: Oscillation signal

/VCON: 내부전원제어신호 RF : 리프레쉬신호/ VCON: Internal power control signal RF: Refresh signal

VINT : 내부전원VINT: Internal Power

상기와 같은 기술적 과제를 달성하기 위한 본 발명의 일면은 디스플레이 드라이버에 관한 것이다. 본 발명의 디스플레이 드라이버는 행과 열로 정의되는 매트릭스 상에 배열되는 복수개의 메모리셀들을 포함하는 메모리 어레이로서, 상기 메모리셀은 저장되는 데이터를 유효하게 유지하기 위하여, 소정의 리프레쉬주기마다 리프레쉬동작의 수행이 요구되는 디램셀인 상기 메모리 어레이; 소정의 발진주기로 오실레이션하여 활성화하는 발진신호를 생성하되, 스탠바이-모드에서는 디스에이블되어서, 상기 발진신호의 오실레이션이 중지되는 오실레이터로서, 상기 스탠바이 모드는 상기 메모리 어레이의 디램셀에 저장된 데이터에 대한 유효한 보존이 요구하지 않는 상기 오실레이터; 및 상기 발진신호의 오실레이션에 응답하여 상기 리프레쉬 주기마다 상기 메모리 어레이에 대한 리프레쉬 동작을 구동하되, 상기 스탠바이-모드에서는 상기 메모리 어레이에 대한 리프레쉬 동작을 중단하도록 제어하는 리프레쉬 제어수단를 구비한다.One aspect of the present invention for achieving the above technical problem relates to a display driver. The display driver of the present invention is a memory array including a plurality of memory cells arranged on a matrix defined by rows and columns, wherein the memory cells perform a refresh operation every predetermined refresh period in order to keep the stored data valid. The memory array being a required DRAM cell; An oscillator for generating an oscillation signal that is oscillated and activated at a predetermined oscillation period, but disabled in the standby mode, so that oscillation of the oscillation signal is stopped. The oscillator does not require valid preservation; And a refresh control unit configured to drive a refresh operation on the memory array at every refresh period in response to oscillation of the oscillation signal, and to stop the refresh operation on the memory array in the standby mode.

바람직하기로는, 본 발명의 디스플레이 드라이버는 상기 메모리 어레이에 내부전압을 공급하는 내부전원발생수단로서, 상기 스탠바이-모드에서는 디스에이블되어 내부전압의 공급이 중단되는 상기 내부전원발생수단를 더 구비한다.Preferably, the display driver of the present invention is an internal power generation means for supplying an internal voltage to the memory array, and further includes the internal power generation means which is disabled in the standby mode to stop the supply of the internal voltage.

그리고, 본 명세서에서, '스탠바이 모드'는 메모리 어레이에 저장된 데이터에 대한 유효한 보존을 요구하지 않는다.And, in this specification, the 'standby mode' does not require effective preservation of data stored in the memory array.

본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings which illustrate preferred embodiments of the present invention and the contents described in the accompanying drawings. In understanding the drawings, it should be noted that like parts are intended to be represented by the same reference numerals as much as possible. Incidentally, detailed descriptions of well-known functions and configurations that are determined to unnecessarily obscure the subject matter of the present invention will be omitted.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명의 디스플레이 드라이버를 상세히 설명한다.Hereinafter, the display driver of the present invention will be described in detail by explaining preferred embodiments of the present invention with reference to the accompanying drawings.

도 2는 본 발명의 일실시예에 따른 디스플레이 드라이버를 나타내는 도면이다. 본 발명의 디스플레이 드라이버는 행과 열로 정의되는 매트릭스 상에 배열되는 복수개의 메모리셀(211)을 가지는 메모리 어레이(210)와, 오실레이터(220) 및 리프레쉬 제어수단(230)을 포함한다. 바람직하기로는, 내부전원발생수단(240)이 더 포함된다.2 is a diagram illustrating a display driver according to an exemplary embodiment of the present invention. The display driver of the present invention includes a memory array 210 having a plurality of memory cells 211 arranged on a matrix defined by rows and columns, an oscillator 220 and refresh control means 230. Preferably, the internal power generating means 240 is further included.

상기 메모리 어레이(210)에 포함되는 메모리셀(211)은, 도 3에 도시되는 바와 같은 '디램셀'로 구현된다. 본 명세서에서, '디램셀'은 통상적인 DRAM에 적용되는 메모리셀로서, 하나의 캐패시터(CS)와 하나의 전송 트랜지스터(TS)로 구현되는 셀을 말한다. 상기 캐패시터(CS)는 전송되는 데이터를 저장하며, 스캔동작시에 저장된 데이터를 다시 출력한다. 그런데, 캐패시터(CS)에는 누설전류가 발생한다. 그러므로, 캐패시터(CS)에 저장되는 데이터는, 상당시간이 경과하면 파괴될 수 있다. 따라서, '디램셀'은 데이터의 파괴를 방지하기 위하여, 일정한 리프레쉬 주기마다 저장된 데이터를 증폭하여, 다시 기입하는 리프레쉬 동작의 수행이 요구된다. 상기 전송 트랜지스터(TS)는 워드라인 구동신호(WLD)의 활성화에 응답하여, 비트라인(BL)과 상기 캐패시터(CS)를 연결한다.The memory cell 211 included in the memory array 210 is implemented as a 'DRAM cell' as illustrated in FIG. 3. In the present specification, a 'DRAM cell' is a memory cell applied to a conventional DRAM, and refers to a cell implemented with one capacitor CS and one transfer transistor TS. The capacitor CS stores the transmitted data, and outputs the stored data again during the scan operation. By the way, the leakage current generate | occur | produces in the capacitor CS. Therefore, the data stored in the capacitor CS can be destroyed after a considerable time. Accordingly, in order to prevent data destruction, the DRAM cell needs to perform a refresh operation to amplify and rewrite the stored data at regular refresh cycles. The transfer transistor TS connects the bit line BL and the capacitor CS in response to the activation of the word line driving signal WLD.

다시 도 2를 참조하면, 상기 오실레이터(220)는 소정의 발진주기로 오실레이팅하는 발진신호(OSC)를 제공한다. 상기 발진신호(OSC)의 발진주기는 '디램셀'에 대한 리프레쉬주기 및 스캔주기의 기준으로 제공된다. 그러나, 상기 오실레이터(220)는, 스탠바이 모드 즉, 명령레지스터(250)로부터 제공되는 스탠바이신호(STB)가 활성화되는 경우에는, 디스에이블된다. 그러므로, 상기발진신호(OSC)의 오실레이팅은 중지된다. 이와 같은 오실레이터(230)의 구현은 당업자에게는 자명하다.Referring back to FIG. 2, the oscillator 220 provides an oscillating signal OSC that oscillates at a predetermined oscillation period. The oscillation period of the oscillation signal OSC is provided as a reference for the refresh period and the scan period for the 'DRAM cell'. However, the oscillator 220 is disabled in the standby mode, that is, when the standby signal STB provided from the command register 250 is activated. Therefore, oscillating of the oscillation signal OSC is stopped. Implementation of such an oscillator 230 is apparent to those skilled in the art.

상기 리프레쉬 제어수단(230)은, 상기 발진신호(OSC)에 응답하여, 상기 리프레쉬 주기로 활성하는 리프레쉬신호(RF)를 발생한다. 상기 리프레쉬 신호(RF)의 활성에 의하여, 상기 메모리 어레이(210)의 특정되는 워드라인에 대한 리프레쉬동작이 수행된다. 그리고, 상기 스탠바이 모드에서, 상기 리프레쉬 신호(RF)의 활성은 중단되며, 상기 메모리 어레이(210)에 대한 동작이 중지된다.The refresh control means 230 generates a refresh signal RF that is activated in the refresh cycle in response to the oscillation signal OSC. By the activation of the refresh signal RF, a refresh operation on a specified word line of the memory array 210 is performed. In the standby mode, the activation of the refresh signal RF is stopped, and the operation of the memory array 210 is stopped.

상기 리프레쉬 제어수단(230)은 내부전원제어신호(/VCON)를 발생한다. 상기 내부전원제어신호(/VCON)는, 소정의 시간동안 계속하여 상기 발진신호(OSC)의 활성이 없는 경우에는, 활성상태를 유지한다. 그러므로, 상기 내부전원제어신호(/VCON)는, 상기 스탠바이-모드에서, 활성상태를 유지한다.The refresh control means 230 generates an internal power control signal / VCON. The internal power supply control signal / VCON maintains an active state when there is no activity of the oscillation signal OSC for a predetermined time. Therefore, the internal power supply control signal / VCON remains active in the standby mode.

상기 내부전원발생수단(240)은 상기 메모리 어레이(210)에 리프레쉬와 관련되는 내부전원(VINT)을 공급한다. 그런데, 상기 내부전원제어신호(/VCON)가 활성하는 경우, 상기 내부전원(VINT)의 공급은 중단된다. 따라서, 상기 스탠바이-모드에에서는, 상기 내부전원(VINT)의 공급이 중단된다.The internal power generating means 240 supplies the internal power VINT related to the refresh to the memory array 210. However, when the internal power control signal / VCON is activated, the supply of the internal power VINT is stopped. Therefore, in the standby mode, the supply of the internal power supply VINT is stopped.

래치수단(270)은 스캔동작시에 상기 메모리 어레이(210)에서 상기 디스플레이 패널(290) 쪽으로 전송되는 데이터를 래치한다. 그리고, 상기 드라이빙수단(280)은 상기 래치수단(270)에서 래치되는 데이터를 디스플레이 패널(290) 쪽으로 전송한다.The latch means 270 latches data transferred from the memory array 210 toward the display panel 290 during a scan operation. The driving means 280 transmits the data latched by the latch means 270 toward the display panel 290.

도 4는 본 발명의 디스플레이 드라이버의 스탠바이 모드에서의 동작을 나타내는 플로우챠트이다. 먼저, 스탠바이 신호(STB)가 활성하는 스탠바이 모드로 진입하면(S411단계), 오실레이터(220)가 디스에이블되어 상기 발진신호(OSC)의 오실레이션 동작은 중단된다(S413단계). 그러면, 메모리 어레이(210)에 대한 리프레쉬 동작도 중지되며(S415단계), 메모리 어레이(210)로의 내부전원의 공급도 중단된다(S417단계).4 is a flowchart showing operation in the standby mode of the display driver of the present invention. First, when entering the standby mode in which the standby signal STB is activated (step S411), the oscillator 220 is disabled and the oscillation operation of the oscillation signal OSC is stopped (step S413). Then, the refresh operation for the memory array 210 is also stopped (step S415), and the supply of internal power to the memory array 210 is also stopped (step S417).

상기와 같이, 본 발명의 디스플레이 드라이버는, 스탠바이 모드에서 리프레쉬 동작과 이와 관련되는 내부전원의 공급이 중단된다. 그러므로, 스탠바이 모드에서의 전류소모는 현저히 감소된다.As described above, the display driver of the present invention stops the refresh operation and the supply of the internal power supply associated with the refresh operation in the standby mode. Therefore, the current consumption in the standby mode is significantly reduced.

본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

상기와 같은 본 발명의 디스플레이 드라이버에 의하면, 단위 메모리셀이 1개의 트랜지스터와 1개의 캐패시터로 이루어지는 디램셀로 구현된다. 그러므로, 소요되는 레이아웃 면적이 현저히 감소된다.According to the display driver of the present invention as described above, the unit memory cell is implemented as a DRAM cell consisting of one transistor and one capacitor. Therefore, the layout area required is significantly reduced.

또한, 본 발명의 디스플레이 드라이버에 의하면, 스탠바이 모드에서 리프레쉬동작 및 이와 관련되는 내부전원의 공급이 중단되므로, 전류의 소모는 현저히 감소된다.Further, according to the display driver of the present invention, since the refresh operation and the supply of the internal power supply associated therewith are stopped in the standby mode, the consumption of the current is significantly reduced.

Claims (4)

디스플레이 드라이버에 있어서,In the display driver, 행과 열로 정의되는 매트릭스 상에 배열되는 복수개의 메모리셀들을 포함하는 메모리 어레이로서, 상기 메모리셀은 저장되는 데이터를 유효하게 유지하기 위하여, 소정의 리프레쉬주기마다 리프레쉬동작의 수행이 요구되는 디램셀인 상기 메모리 어레이;A memory array including a plurality of memory cells arranged on a matrix defined by rows and columns, wherein the memory cells are DRAM cells that require a refresh operation to be performed every predetermined refresh period in order to maintain valid data. The memory array; 소정의 발진주기로 오실레이션하여 활성화하는 발진신호를 생성하되, 스탠바이-모드에서는 디스에이블되어서, 상기 발진신호의 오실레이션이 중지되는 오실레이터로서, 상기 스탠바이 모드는 상기 메모리 어레이의 디램셀에 저장된 데이터에 대한 유효한 보존이 요구하지 않는 상기 오실레이터; 및An oscillator for generating an oscillation signal that is oscillated and activated at a predetermined oscillation period, but disabled in the standby mode, so that oscillation of the oscillation signal is stopped. The oscillator does not require valid preservation; And 상기 발진신호의 오실레이션에 응답하여 상기 리프레쉬 주기마다 상기 메모리 어레이에 대한 리프레쉬 동작을 구동하되, 상기 스탠바이-모드에서는 상기 메모리 어레이에 대한 리프레쉬 동작을 중단하도록 제어하는 리프레쉬 제어수단를 구비하는 것을 특징으로 하는 디스플레이 드라이버.And a refresh control unit configured to drive a refresh operation on the memory array at every refresh period in response to oscillation of the oscillation signal, and to stop the refresh operation on the memory array in the standby mode. Display driver. 제1 항에 있어서,According to claim 1, 상기 메모리 어레이에 내부전압을 공급하는 내부전원발생수단로서, 상기 스탠바이-모드에서는 디스에이블되어 내부전압의 공급이 중단되는 상기 내부전원발생수단를 더 구비하는 것을 특징으로 하는 디스플레이 드라이버.And an internal power generating means for supplying an internal voltage to the memory array, wherein the internal power generating means is disabled in the standby mode to stop supply of the internal voltage. 제2 항에 있어서, 상기 내부전원발생수단는The method of claim 2, wherein the internal power generating means 소정의 내부전원 제어신호의 활성에 응답하여 디스에이블되되, 상기 내부전원 제어신호의 활성은 일정시간 계속되는 상기 발진신호의 비활성상태에 의하여 발생되는 것을 특징으로 하는 디스플레이 드라이버.And disabling in response to the activation of a predetermined internal power control signal, wherein the activation of the internal power control signal is caused by an inactive state of the oscillation signal that continues for a predetermined time. 삭제delete
KR1020040057517A 2004-07-23 2004-07-23 DRAM Cell Display Driver with Low Standby-current KR100458817B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040057517A KR100458817B1 (en) 2004-07-23 2004-07-23 DRAM Cell Display Driver with Low Standby-current

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040057517A KR100458817B1 (en) 2004-07-23 2004-07-23 DRAM Cell Display Driver with Low Standby-current

Publications (1)

Publication Number Publication Date
KR100458817B1 true KR100458817B1 (en) 2004-12-03

Family

ID=37376897

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040057517A KR100458817B1 (en) 2004-07-23 2004-07-23 DRAM Cell Display Driver with Low Standby-current

Country Status (1)

Country Link
KR (1) KR100458817B1 (en)

Similar Documents

Publication Publication Date Title
JP3902909B2 (en) Low power consumption dynamic random access memory
US5315557A (en) Semiconductor memory device having self-refresh and back-bias circuitry
JPH06282984A (en) Apparatus and method for electric-power management of dram by self-refreshing
US6504783B2 (en) Semiconductor device having early operation high voltage generator and high voltage supplying method therefor
JPH05189976A (en) Semiconductor device and electronic equipment
US10339995B2 (en) Memory device for controlling refreshing operation
US20040042322A1 (en) System and method for negative word line driver circuit
KR20080083796A (en) Semiconductor memory system
KR100458817B1 (en) DRAM Cell Display Driver with Low Standby-current
KR100490944B1 (en) Display driver having dram cell and timing control method for the same
US20090282270A1 (en) Memory control device
KR100798764B1 (en) Semiconductor memory device and internal voltage generating method of it
US20040228199A1 (en) Semiconductor integrated circuit
KR100510505B1 (en) Semiconductor memory device for performing refresh operation without external refresh commend and refresh control method thereof
KR100396899B1 (en) Method for timing control of LCD driver
KR100510469B1 (en) Semiconductor memory device having a boost circuit
US20020009010A1 (en) Dynamic random access memory
KR100636007B1 (en) Dram cell dual port ram suspending refresh and operating method thereof
US20040042327A1 (en) SRAM-compatible memory device employing DRAM cells
JPH1083157A (en) Display driving device
US20200225731A1 (en) Maintaining state integrity of memory systems across power state transitions
KR100630975B1 (en) Synchronous dram cell sram having recovery delay time from refresh to normal access and operating method thereof
JPH08339684A (en) Semiconductor memory
JP3981092B2 (en) Low power consumption type semiconductor integrated circuit device
KR20040092750A (en) Control device for reducing peak current

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130202

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140514

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee