KR100458585B1 - A driving apparatus of plasma display panel and the method thereof - Google Patents

A driving apparatus of plasma display panel and the method thereof Download PDF

Info

Publication number
KR100458585B1
KR100458585B1 KR10-2003-0004280A KR20030004280A KR100458585B1 KR 100458585 B1 KR100458585 B1 KR 100458585B1 KR 20030004280 A KR20030004280 A KR 20030004280A KR 100458585 B1 KR100458585 B1 KR 100458585B1
Authority
KR
South Korea
Prior art keywords
voltage
panel capacitor
panel
inductor
capacitor
Prior art date
Application number
KR10-2003-0004280A
Other languages
Korean (ko)
Other versions
KR20040067256A (en
Inventor
안병남
김준형
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2003-0004280A priority Critical patent/KR100458585B1/en
Publication of KR20040067256A publication Critical patent/KR20040067256A/en
Application granted granted Critical
Publication of KR100458585B1 publication Critical patent/KR100458585B1/en

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법에 관한 것이다. 본 발명의 특징에 따른 플라즈마 디스플레이 패널의 구동장치는, 패널 커패시터가 형성되는 플라즈마 디스플레이 패널의 구동장치로서, 제1 전압을 공급하는 제1 전원과 상기 패널 커패시터 일단 사이에 직렬로 연결되는 제1 및 제2 스위칭 소자, 상기 제1 및 제2 스위칭 소자의 접점과 제2 전압을 공급하는 제2 전원 사이에 직렬로 연결되는 제3 스위칭 소자 및 제1 인덕터를 포함하는 제1 구동부; 및 제3 전압을 공급하는 제3 전원과 상기 패널 커패시터 일단 사이에 직렬로 연결되는 제4 및 제5 스위칭 소자, 상기 제4 및 제5 스위칭 소자의 접점과 제4 전압을 공급하는 제4 전원 사이에 직렬로 연결되는 제6 스위칭 소자 및 제2 인덕터를 포함하는 제2 구동부를 포함한다. 따라서, 본 발명은 별도의 외부 전원장치나 부가회로를 사용하지 않더라도 저내압 스위칭 소자를 사용할 수 있으므로 회로 구현이 용이할 뿐만 아니라 비용을 절감할 수 있다.The present invention relates to a driving apparatus for a plasma display panel and a driving method thereof. A driving device of a plasma display panel according to an aspect of the present invention is a driving device of a plasma display panel in which a panel capacitor is formed, including: a first power supply supplying a first voltage and one end connected in series between one end of the panel capacitor; A first driver including a second switching element, a third switching element connected in series between a contact point of the first and second switching elements, and a second power supply for supplying a second voltage; And fourth and fifth switching elements connected in series between a third power supply for supplying a third voltage and one end of the panel capacitor, and a fourth power supply for supplying a fourth voltage and a contact point of the fourth and fifth switching elements. And a second driver including a sixth switching element and a second inductor connected in series. Therefore, the present invention can use a low voltage withstand voltage switching element without using a separate external power supply or an additional circuit, so that the circuit can be easily implemented and the cost can be reduced.

Description

플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법{A DRIVING APPARATUS OF PLASMA DISPLAY PANEL AND THE METHOD THEREOF}A driving device of a plasma display panel and a driving method thereof {A DRIVING APPARATUS OF PLASMA DISPLAY PANEL AND THE METHOD THEREOF}

본 발명은 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법에 관한 것이다.The present invention relates to a driving apparatus for a plasma display panel and a driving method thereof.

일반적으로, 플라즈마 디스플레이 패널(Plasma Display Panel : PDP)은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평판 디스플레이 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 픽셀(pixel)이 매트릭스(matrix)형태로 배열되어 있다. 그리고, 플라즈마 디스플레이 패널은 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형(DC형)과 교류형(AC형)으로 구분된다.In general, a plasma display panel (PDP) is a flat panel display device that displays characters or images by using plasma generated by gas discharge, and a matrix of tens to millions or more of pixels is matrixed according to its size. It is arranged in (matrix) form. In addition, the plasma display panel is classified into a direct current type (DC type) and an alternating current type (AC type) according to the shape of the driving voltage waveform applied and the structure of the discharge cell.

직류형과 교류형에 있어서 구조적으로 가장 큰 차이는 직류형의 경우 전극이 방전 공간에 그대로 노출되어 있어서 전압이 인가되는 동안 전류가 방전공간에 그대로 흐르게 된다는 점이다. 그러므로, 직류형의 경우에는 전류제한을 위한 저항을 외부적으로 만들어 주어야 하는 단점을 가진다. 반면, 교류형의 경우 전극을 유전체층이 덮고 있어 자연스러운 용량성 형성으로 전류가 제한되며, 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다. 교류 플라즈마 디스플레이 패널의 중요한 특성중의 하나인 메모리 특성도 전극을 덮고 있는 유전체층에 의한 용량성으로부터 기인한다.The structural difference between the direct current type and the alternating current type is that in the direct current type, the electrode is exposed to the discharge space as it is, so that the current flows in the discharge space while the voltage is applied. Therefore, in the case of direct current type, there is a disadvantage in that the resistance for current limitation must be made externally. On the other hand, in the case of the AC type, the dielectric layer covers the electrode so that the current is limited by the natural capacitive formation, and the life is longer than that of the DC type because the electrode is protected from the impact of ions during discharge. The memory characteristic, which is one of the important characteristics of the AC plasma display panel, also comes from the capacitive property of the dielectric layer covering the electrode.

교류 플라즈마 디스플레이 패널의 발광원리를 보면, 공통 전극(또는 X 전극)과 스캔 전극(또는 Y 전극)에 펄스 형태의 전위차가 형성되어 방전이 일어나고, 이때 방전과정에서 생성된 진공 자외선이 적(R), 녹(G), 청(B)의 형광체에 각각 여기되면서 각각의 형광체는 광조합에 의한 발광을 하게 된다.In the light emission principle of the AC plasma display panel, a pulse type potential difference is formed between the common electrode (or the X electrode) and the scan electrode (or the Y electrode) to generate a discharge, and the vacuum ultraviolet rays generated in the discharge process are red (R). While being excited by the phosphors of green (G) and blue (B), each phosphor emits light by light combination.

교류 플라즈마 디스플레이 패널은 그 유지 방전을 위한 X, Y 전극이 용량성 부하로 작용하기 때문에 상기 X, Y 전극에 대한 커패시턴스가 존재하며, 유지 방전을 위한 파형을 인가하기 위해서는 방전을 위한 전력 이외에 무효 전력이 필요하다. 이런 무효 전력을 회수하여 재 사용하는 회로를 유지 방전 회로(또는 전력 회수 회로)라고 한다.In the AC plasma display panel, since the X and Y electrodes for the sustain discharge act as capacitive loads, capacitance is present on the X and Y electrodes, and in order to apply the waveform for the sustain discharge, reactive power other than the power for the discharge is required. This is necessary. A circuit for recovering and reusing such reactive power is called a sustain discharge circuit (or a power recovery circuit).

상기한 X 전극 및 Y 전극 구동회로에 의한 패널 구동방법에서는 하나의 프레임(frame)이 n개의 서브필드(subfield)로 구성되며, 하나의 서브필드는 리셋 기간, 스캔 기간, 유지 기간 및 소거 기간으로 구성된다.In the panel driving method using the X electrode and the Y electrode driving circuit, one frame includes n subfields, and one subfield includes a reset period, a scan period, a sustain period, and an erase period. It is composed.

리셋 기간에 있어서, 그 전반에는 모든 어드레스 전극(A1~Am)및 모든 유지 전극(또는 X 전극)을 0 V로 유지하고, 모든 스캔 전극(또는 Y 전극)에는 유지 전극에 대해 방전 개시전압 이하인 전압으로부터 방전개시 전압을 넘는 전압을 인가하고, 리셋 기간의 후반에 모든 스캔 전극에 유지 전극에 대해 방전 개시전압 이하의 전압을 인가한다. 스캔 기간에는 모든 스캔 전극을 스캔 전압으로 유지하고, 어드레싱 전극 중 1행 째에 표시할 방전 셀에 대응하는 어드레스 전극에 양의 스캔 펄스 전압을, 1행 째의 스캔 전극에 스캔 펄스 전압(0 V)을 동시에 인가하여 벽전하(wall charge)가 축적되도록 한다. 유지 기간에는 모든 스캔 전극 및 유지 전극에 소정의 유지 펄스를 인가하여 방전 셀에 표현하고자 하는 계조로 유지 방전이 일어나도록 한다. 소거 기간에는 모든 유지 전극에 소정의 소거 펄스를 인가하여 유지 방전이 정지 되도록 한다.In the reset period, all address electrodes A1 to Am and all sustain electrodes (or X electrodes) are kept at 0 V in the first half, and voltages which are equal to or lower than the discharge start voltage with respect to the sustain electrodes on all scan electrodes (or Y electrodes). A voltage exceeding the discharge start voltage is applied from the above, and a voltage equal to or lower than the discharge start voltage is applied to all the scan electrodes in the second half of the reset period. During the scan period, all scan electrodes are held at the scan voltage, a positive scan pulse voltage is applied to the address electrode corresponding to the discharge cell to be displayed on the first row of the addressing electrodes, and a scan pulse voltage (0 V is applied to the scan electrode of the first row). ) Are simultaneously applied to allow wall charge to accumulate. In the sustain period, a predetermined sustain pulse is applied to all the scan electrodes and the sustain electrodes so that sustain discharge occurs in a gray scale to be expressed in the discharge cells. In the erase period, a predetermined erase pulse is applied to all sustain electrodes to stop the sustain discharge.

이하에서는 종래의 교류 플라즈마 디스플레이 패널의 유지 방전 회로 구동을 설명한다.Hereinafter, driving of the sustain discharge circuit of the conventional AC plasma display panel will be described.

도1a 및 도1b는 종래의 유지 방전 회로와 동작 파형을 나타내는 도면이다.1A and 1B are diagrams showing a conventional sustain discharge circuit and operation waveforms.

첨부한 도1a에서와 같이, L.F. Weber에 의해 제안된 유지 방전 회로(미국 특허 번호 4,866,349 및 5,081,400)는 교류형 플라즈마 디스플레이 패널의 유지 방전 회로(또는 전력 회수 회로)로서, 교류형 플라즈마 디스플레이 패널의 구동회로는 X 전극의 유지 방전 회로(10)와 Y 전극의 유지 방전 회로(11)(도시하지 않음)가 각각 동일하게 구성되게 된다. 이하에서는 편의상 하나의 전극에 대한 유지 방전 회로에 대해 설명한다.As in the accompanying Figure 1a, L.F. The sustain discharge circuits proposed by Weber (US Pat. Nos. 4,866,349 and 5,081,400) are sustain discharge circuits (or power recovery circuits) of an AC plasma display panel, and a drive circuit of an AC plasma display panel is a sustain discharge circuit of an X electrode. 10 and the sustain discharge circuit 11 (not shown) of the Y electrode are constituted in the same manner. Hereinafter, the sustain discharge circuit for one electrode will be described for convenience.

종래의 유지 방전 회로(10)는 두 개의 스위치(S1, S2)와 다이오드(D1, D2) 및 전력회수용 커패시터(Cc)로 구성되는 전력 회수부 및 직렬로 연결된 두 개의 스위치(S3, S4)로 구성되는 유지 방전부를 포함하며, 전력 회수부의 다이오드(D1, D2)와 유지 방전부의 두 개의 스위치(S3, S4)간에 인덕터(Lc)로 연결되고, 유지 방전부에는 플라즈마 디스플레이 패널의 커패시터(Cp)를 가지는 부하가 연결된다. 이때, 기생 소자의 표시는 생략한다.The conventional sustain discharge circuit 10 includes a power recovery unit consisting of two switches S1 and S2, a diode D1 and D2, and a power recovery capacitor Cc, and two switches S3 and S4 connected in series. The sustain discharge unit includes a sustain discharge unit configured to be connected to an inductor Lc between the diodes D1 and D2 of the power recovery unit and the two switches S3 and S4 of the sustain discharge unit, and a capacitor of the plasma display panel. The load with Cp) is connected. At this time, the display of the parasitic elements is omitted.

이와 같이 구성된 종래의 유지 방전 회로는 첨부한 도 1b에서와 같이, 스위치(S1 ~ S4)의 스위칭 시퀀스(switching sequence)동작에 따라 4가지 모드로 동작하게 되고, 스위칭 시퀀스 동작에 따라 출력전압(Vp)과 인덕터(Lc)에 흐르는 전류(IL)의 파형이 각각 나타나게 된다.The conventional sustain discharge circuit configured as described above is operated in four modes according to the switching sequence operation of the switches S1 to S4 as shown in FIG. 1B, and the output voltage Vp according to the switching sequence operation. ) And waveforms of the current IL flowing through the inductor Lc appear.

초기 상태에서는 스위치(S1)가 도통 되기 직전에 스위치(S4)가 도통되어 있어서 패널의 양단 전압(Vp)은 0 V를 유지하게 된다. 이때, 전력회수용 커패시터(Cc)는 외부 인가전압(Vs)의 1/2만큼의 전압(Vs/2)으로 미리 충전되어 유지 방전 개시시 돌입 전류가 발생하지 않도록 한다.In the initial state, immediately before the switch S1 is turned on, the switch S4 is turned on so that the voltage Vp at both ends of the panel is maintained at 0V. At this time, the power recovery capacitor Cc is precharged with a voltage Vs / 2 equal to 1/2 of the externally applied voltage Vs so that an inrush current does not occur at the start of sustain discharge.

이렇게 패널의 양단 전압(Vp)을 0 V로 유지한 상태에서, t0 시점이 되면, 스위치(S1)가 온(On)되고 스위치(S2, S3, S4)가 오프(Off)되는 모드 1의 동작이 시작된다.In this state in which the voltage Vp of both ends of the panel is maintained at 0 V, when the time t0 is reached, the mode 1 operation in which the switch S1 is turned on and the switches S2, S3, and S4 are turned off It begins.

모드 1의 동작구간(t0 ~ t1)에서는 전력회수용 커패시터(Cc), 스위치(S1), 다이오드(D1), 인덕터(Lc) 및 플라즈마 패널 커패시터(Cp)의 경로로 인해 LC 공진회로가 형성되어, 인덕터(Lc)에 전류(IL)가 흐르고 패널의 출력 전압(Vp)은 증가한다.In the operation period t0 to t1 of the mode 1, the LC resonant circuit is formed by the path of the power recovery capacitor Cc, the switch S1, the diode D1, the inductor Lc, and the plasma panel capacitor Cp. The current IL flows through the inductor Lc and the output voltage Vp of the panel increases.

이때, 도1b에 도시된 바와 같이, 인덕터(Lc)에 흐르는 전류(IL)는 도시하지 않은 기생 저항 등에 의해 서서히 감소하여 t1 시점에서 0이 되고, 패널의 출력 전압(Vp)은 외부 인가전압(Vs)이 된다.At this time, as shown in FIG. 1B, the current IL flowing through the inductor Lc gradually decreases due to a parasitic resistance (not shown) and becomes 0 at time t1, and the output voltage Vp of the panel is applied to the external applied voltage ( Vs).

모드 1이 완료되면, 스위치(S1, S3)가 온 되고 스위치(S2, S4)가 오프되는모드 2가 시작된다. 모드 2의 동작구간(t1 ~ t2)에서는 외부 인가전압(Vs)이 스위치(S3)를 통해 그대로 패널 커패시터(Cp)로 흐르게 되어 패널의 출력 전압(Vp)을 유지하게 된다.When mode 1 is completed, mode 2 begins, with switches S1 and S3 turned on and switches S2 and S4 turned off. In the operation period t1 to t2 of the mode 2, the externally applied voltage Vs flows directly to the panel capacitor Cp through the switch S3 to maintain the output voltage Vp of the panel.

패널의 출력 전압(Vp)의 방전을 유지한 상태에서 모드 2가 완료되면, 스위치(S2)가 온 되고 스위치(S1, S3, S4)가 오프되는 모드 3이 시작된다.When mode 2 is completed while the discharge of the output voltage Vp of the panel is maintained, mode 3 starts when the switch S2 is turned on and the switches S1, S3, and S4 are turned off.

모드 3의 동작구간(t2 ~ t3)에서는, 모드 1에서와 반대의 경로 즉, 플라즈마 패널 커패시터(Cp), 인덕터(Lc), 다이오드(D1), 스위치(S2) 및 전력회수용 커패시터(Cc)의 경로로 인해 LC 공진회로가 형성되어, 도2에서와 같이 인덕터(Lc)에 전류(IL)가 흐르고 패널의 출력 전압(Vp)은 감소하여 t3 시점에서 인덕터(Lc)의 전류(IL) 및 패널 출력 전압(Vp)은 0이 된다.In the operation period t2 to t3 of the mode 3, the path opposite to that of the mode 1, that is, the plasma panel capacitor Cp, the inductor Lc, the diode D1, the switch S2 and the power recovery capacitor Cc The LC resonant circuit is formed by the path of the current, and as shown in FIG. 2, the current IL flows through the inductor Lc, and the output voltage Vp of the panel decreases so that the current IL and the inductor Lc at time t3. The panel output voltage Vp is zero.

모드 4의 동작구간(t3 ~ t4)에서는 스위치(S2, S4)가 온 되고, 스위치(S1, S3)가 오프되어 패널 출력 전압(Vp)은 0 V를 그대로 유지한다. 이 상태에서 스위치(S1)가 다시 도통되면 모드 1의 동작으로 사이클(cycle)이 반복된다.In the operation period t3 to t4 of the mode 4, the switches S2 and S4 are turned on, and the switches S1 and S3 are turned off to keep the panel output voltage Vp at 0V. In this state, when the switch S1 is turned on again, the cycle is repeated with the operation of the mode 1.

그런데, 이러한 종래의 유지 방전 회로에서 스위치(S1)와 스위치(S2)의 내압은 전압(Vs)이고, 스위치(S3)와 스위치(S4)의 내압은 전압(Vs)이므로, 이러한 내압을 견디기 위하여 고비용의 스위치 소자를 이용하기 때문에 저가의 유지 방전 구동 회로를 구현하기 힘든 문제점이 있다.By the way, in the conventional sustain discharge circuit, the breakdown voltages of the switches S1 and S2 are the voltage Vs, and the breakdown voltages of the switches S3 and S4 are the voltage Vs. It is difficult to implement low-cost sustain discharge driving circuit because of the use of expensive switch elements.

그러므로 본 발명은 이러한 문제점을 해결하기 위한 것으로, 스위칭 소자의 내압을 감소시켜서 저내압 소자를 사용하여 구현할 수 있는 플라즈마 디스플레이패널의 구동 장치 및 그 구동 방법을 제공하는 것을 목적으로 한다.Therefore, an object of the present invention is to provide a driving apparatus for a plasma display panel and a driving method thereof, which can be implemented using a low breakdown voltage element by reducing the breakdown voltage of a switching element.

도1a 및 도1b는 종래의 유지 방전 회로와 동작 파형을 나타내는 도면이다.1A and 1B are diagrams showing a conventional sustain discharge circuit and operation waveforms.

도2a 및 도2b는 본 발명의 실시예에 따른 유지 방전 회로의 전체 동작 파형을 나타내는 도면이다.2A and 2B are diagrams showing the entire operation waveforms of the sustain discharge circuit according to the embodiment of the present invention.

도3은 본 발명의 실시예에 따른 유지 방전 회로의 제1 모드의 동작을 나타내는 도면이다.3 is a view showing the operation of the first mode of the sustain discharge circuit according to the embodiment of the present invention.

도4는 본 발명의 실시예에 따른 유지 방전 회로의 제2 모드의 동작을 나타내는 도면이다.4 is a view showing the operation of the second mode of the sustain discharge circuit according to the embodiment of the present invention.

도5는 본 발명의 실시예에 따른 유지 방전 회로의 제3 모드의 동작을 나타내는 도면이다.5 is a view showing the operation of the third mode of the sustain discharge circuit according to the embodiment of the present invention.

도6은 본 발명의 실시예에 따른 유지 방전 회로의 제4 모드의 동작을 나타내는 도면이다.6 is a view showing the operation of the fourth mode of the sustain discharge circuit according to the embodiment of the present invention.

도7은 본 발명의 실시예에 따른 유지 방전 회로의 제5 모드의 동작을 나타내는 도면이다.7 is a view showing the operation of the fifth mode of the sustain discharge circuit according to the embodiment of the present invention.

도8은 본 발명의 실시예에 따른 유지 방전 회로의 제6 모드의 동작을 나타내는 도면이다.8 is a view showing the operation of the sixth mode of the sustain discharge circuit according to the embodiment of the present invention.

***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***

10 : X 전극의 유지방전 회로 11 : Y 전극의 유지방전 회로10: sustain discharge circuit of X electrode 11: sustain discharge circuit of Y electrode

100 : 제1 공진부 200 : 제2 공진부100: first resonator 200: second resonator

300 : 패널300: panel

이러한 기술적 과제를 달성하기 위한 본 발명의 특징에 따른 플라즈마 디스플레이 패널의 구동장치는, 패널 커패시터가 형성되는 플라즈마 디스플레이 패널의 구동장치로서, 제1 전압을 공급하는 제1 전원과 상기 패널 커패시터 일단 사이에 직렬로 연결되는 제1 및 제2 스위칭 소자, 상기 제1 및 제2 스위칭 소자의 접점과 제2 전압을 공급하는 제2 전원 사이에 직렬로 연결되는 제3 스위칭 소자 및 제1 인덕터를 포함하는 제1 구동부; 및 제3 전압을 공급하는 제3 전원과 상기 패널 커패시터 일단 사이에 직렬로 연결되는 제4 및 제5 스위칭 소자, 상기 제4 및 제5 스위칭 소자의 접점과 제4 전압을 공급하는 제4 전원 사이에 직렬로 연결되는 제6 스위칭 소자 및 제2 인덕터를 포함하는 제2 구동부를 포함한다.A driving device of a plasma display panel according to an aspect of the present invention for achieving the technical problem is a driving device of a plasma display panel in which a panel capacitor is formed, between a first power supply for supplying a first voltage and one end of the panel capacitor. A first and second switching elements connected in series, a third switching element and a first inductor connected in series between the contacts of the first and second switching elements and a second power supply for supplying a second voltage. 1 drive unit; And fourth and fifth switching elements connected in series between a third power supply for supplying a third voltage and one end of the panel capacitor, and a fourth power supply for supplying a fourth voltage and a contact point of the fourth and fifth switching elements. And a second driver including a sixth switching element and a second inductor connected in series.

또한, 본 발명의 특징에 따른 플라즈마 디스플레이 패널의 구동장치는 상기 제1 전원과 상기 제3 전원 사이에 직렬로 연결되는 제1 내지 제4 커패시터를 더 포함하며,In addition, the driving apparatus of the plasma display panel according to an aspect of the present invention further comprises first to fourth capacitors connected in series between the first power source and the third power source,

상기 제2 전원은 직렬로 연결된 상기 제2 내지 제4 커패시터에 충전된 전압에 의해 형성되고, 상기 제4 전원은 상기 제4 커패시터에 충전된 전압에 의해 형성된다.The second power source is formed by a voltage charged in the second to fourth capacitors connected in series, and the fourth power source is formed by a voltage charged in the fourth capacitor.

또한, 상기 제1 내지 제4 커패시터는 동일한 커패시턴스를 가지는 것을 특징으로 한다.In addition, the first to fourth capacitors are characterized in that they have the same capacitance.

또한, 상기 제1 내지 제6 스위칭 소자는 바디 다이오드를 가지는 것을 특징으로 한다.In addition, the first to sixth switching elements are characterized in that it has a body diode.

또한 본 발명의 다른 특징에 따른 패널 커패시터가 형성되는 플라즈마 디스플레이 패널의 구동장치는,In addition, the driving device of the plasma display panel in which the panel capacitor according to another aspect of the present invention is formed,

제1 인덕터를 포함하며, 상기 제1 인덕터를 상기 패널 커패시터와 제1 전압을 공급하는 제1 전원 사이에 전기적으로 연결하여 상기 패널 커패시터와 상기 제1 인덕터의 공진을 이용하여 상기 패널 커패시터의 단자 전압을 제2 전압까지 올리는 제1 공진부; 및 제2 인덕터를 포함하며, 상기 제2 인덕터를 상기 패널 커패시터와 제3 전압을 공급하는 제2 전원 사이에 전기적으로 연결하여 상기 패널 커패시터와 상기 제2 인덕터의 공진을 이용하여 상기 패널 커패시터의 단자 전압을 제4 전압까지 올리는 제2 공진부를 포함한다.And a first inductor, wherein the first inductor is electrically connected between the panel capacitor and a first power supply for supplying a first voltage to the terminal voltage of the panel capacitor using resonance of the panel capacitor and the first inductor. A first resonator configured to raise the voltage to a second voltage; And a second inductor, wherein the second inductor is electrically connected between the panel capacitor and a second power supply for supplying a third voltage, thereby utilizing the resonance of the panel capacitor and the second inductor to terminal of the panel capacitor. And a second resonator configured to raise the voltage to the fourth voltage.

이때, 상기 제2 공진부는 상기 제1 인덕터와 상기 패널 커패시터의 공진을 이용하여 상기 패널 커패시터의 단자 전압을 상기 제2 전압까지 내리며,In this case, the second resonator lowers the terminal voltage of the panel capacitor to the second voltage by using resonance of the first inductor and the panel capacitor.

상기 제1 공진부는 상기 제2 인덕터와 상기 패널 커패시터의 공진을 이용하여 상기 패널 커패시터의 단자 전압을 제5 전압까지 내린다.The first resonator lowers the terminal voltage of the panel capacitor to a fifth voltage by using resonance of the second inductor and the panel capacitor.

또한, 상기 제2 공진부는 상기 패널 커패시터의 단자 전압이 제4 전압까지 올라가면 상기 패널 커패시터를 상기 제4 전압을 공급하는 제3 전원에 전기적으로 연결하여 상기 패널 커패시터의 단자 전압을 제4 전압으로 유지하고,When the terminal voltage of the panel capacitor rises to a fourth voltage, the second resonator electrically connects the panel capacitor to a third power supply for supplying the fourth voltage to maintain the terminal voltage of the panel capacitor at the fourth voltage. and,

상기 제1 공진부는 상기 패널 커패시터의 단자 전압이 상기 제5 전압까지 내려가면 상기 패널 커패시터를 제5 전압을 공급하는 제4 전원에 전기적으로 연결하여 상기 패널 커패시터의 단자 전압을 상기 제5 전압으로 유지한다.When the terminal voltage of the panel capacitor is lowered to the fifth voltage, the first resonator electrically connects the panel capacitor to a fourth power supply for supplying a fifth voltage to maintain the terminal voltage of the panel capacitor at the fifth voltage. do.

또한, 상기 제3 전원과 상기 제 4전원 사이에는 제1 내지 제4 커패시터가 직렬로 연결되며, 상기 제1 전원은 상기 제4 커패시터에 충전된 전압에 의하여 형성되며, 상기 제2 전원은 직렬로 연결된 상기 제2 내지 제4 커패시터에 충전된 전압에 의하여 형성된다.Further, first to fourth capacitors are connected in series between the third power source and the fourth power source, the first power source is formed by a voltage charged in the fourth capacitor, and the second power source is connected in series. It is formed by the voltage charged in the connected second to fourth capacitor.

또한, 상기 제2 전압은 실질적으로 상기 제4 전압과 상기 제5 전압의 차의 절반 크기인 것을 특징으로 한다.The second voltage may be substantially equal to half the difference between the fourth voltage and the fifth voltage.

또한, 본 발명의 특징에 따른 패널 커패시터가 형성되는 플라즈마 디스플레이 패널을 구동하는 방법은, a) 상기 패널 커패시터의 일단에 전기적으로 연결된 제1 인덕터와 상기 패널 커패시터의 공진을 이용하여 상기 패널 커패시터의 단자 전압을 제1 전압까지 올리는 단계; b) 상기 패널 커패시터의 단자 전압이 상기 제1 전압까지 올라가는 동안에 상기 패널 커패시터의 일단에 전기적으로 연결된 제2 인덕터와 상기 패널 커패시터의 공진을 이용하여 상기 패널 커패시터의 단자 전압을 제2 전압까지 올리는 단계; c) 상기 제2 인덕터와 상기 패널 커패시터의 공진을 이용하여 상기 패널 커패시터의 단자 전압을 상기 제2 전압에서 상기 제1 전압까지 내리는 단계; 및 d) 상기 제1 인덕터와 상기 패널 커패시터의 공진을 이용하여 상기 패널 커패시터의 단자 전압을 상기 제1 전압에서 제3 전압까지 내리는 단계를 포함한다.In addition, a method of driving a plasma display panel in which a panel capacitor is formed according to an aspect of the present invention includes: a) a terminal of the panel capacitor using resonance of the panel capacitor and a first inductor electrically connected to one end of the panel capacitor; Raising the voltage to the first voltage; b) raising the terminal voltage of the panel capacitor to the second voltage by using the resonance of the panel capacitor and the second inductor electrically connected to one end of the panel capacitor while the terminal voltage of the panel capacitor is raised to the first voltage; ; c) lowering the terminal voltage of the panel capacitor from the second voltage to the first voltage by using resonance of the second inductor and the panel capacitor; And d) lowering a terminal voltage of the panel capacitor from the first voltage to a third voltage by using resonance of the first inductor and the panel capacitor.

상기 b) 단계는 상기 제2 전압을 공급하는 제1 전원을 이용하여 상기 패널 커패시터의 단자 전압을 상기 제2 전압으로 유지하는 단계를 포함하며,The step b) includes maintaining the terminal voltage of the panel capacitor at the second voltage using a first power supply for supplying the second voltage;

상기 d) 단계는 상기 제3 전압을 공급하는 제2 전원을 이용하여 상기 패널커패시터의 단자 전압을 상기 제3 전압으로 유지하는 단계를 포함한다.Step d) includes maintaining a terminal voltage of the panel capacitor as the third voltage by using a second power supply for supplying the third voltage.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings the most preferred embodiment that can be easily carried out by those of ordinary skill in the art as follows.

도 2a는 본 발명의 실시예에 따른 유지 방전 회로를 나타내는 도면이다.2A is a diagram illustrating a sustain discharge circuit according to an embodiment of the present invention.

첨부한 도2에서와 같이, 본 발명의 실시 예에 따른 유지 방전 회로는, 공진부(100), 공진부(200) 및 공진부(200,100)의 구동 신호에 따라 각각의 전극에 쌓인 벽전하의 유지 방전이 이루어져 원하는 계조가 표시되는 패널(300)을 포함한다.As shown in FIG. 2, the sustain discharge circuit according to an exemplary embodiment of the present invention includes a wall charge accumulated on each electrode according to driving signals of the resonator 100, the resonator 200, and the resonator 200, 100. And a panel 300 in which sustain discharge is performed to display a desired gray scale.

공진부(100)는 3개의 스위치(M1, M2, M5)와 인덕터(L1)를 포함한다. 각 스위치는 모스펫(MOSFET)으로서, 모스펫 특성에 따른 바디 다이오드(body diode)및 내부 커패시터를 더 포함한다.The resonator 100 includes three switches M1, M2, and M5 and an inductor L1. Each switch is a MOSFET, and further includes a body diode and an internal capacitor according to the MOSFET characteristics.

공진부(200)는 패널(300)을 기준으로 공진부(100)와 대칭을 이루며, 3개의 스위치(M3, M4, M6)와 인덕터(L2)를 포함한다.The resonator 200 is symmetrical with the resonator 100 based on the panel 300, and includes three switches M3, M4, and M6 and an inductor L2.

이하에서는 본 발명의 실시 예에 따른 유지 방전 회로의 작용을 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, the operation of the sustain discharge circuit according to an embodiment of the present invention will be described in detail.

도 2b는 본 발명의 실시 예에 따른 유지 방전 회로의 전체 동작 파형을 나타내는 도면이다.2B is a view showing an entire operation waveform of the sustain discharge circuit according to the embodiment of the present invention.

첨부한 도 2b에서와 같이, 본 발명의 실시 예에 따른 유지 방전 회로의 동작은, 패널(300)의 커패시터(Cp)를 전압(Vs/2)까지 충전하는 모드 1 구간(t0~t1), 커패시터(Cp)를 전압(Vs)까지 충전하는 모드 2 구간(t1~t2), 유지 방전을 위해 커패시터(Cp)를 하이 레벨의 전압(+Vs)으로 유지하는 모드 3 구간(t2~t3), 패널(300)의 커패시터(Cp)를 전압(Vs/2)까지 방전하는 모드 4 구간(t3~t4), 커패시터(Cp)를 0까지 방전하는 모드 5 구간(t4~t5), 유지 방전을 위해 커패시터(Cp)를 0으로 유지하는 모드 6 구간(t5~t6)으로 구분된다. 초기 상태의 상황을 설명하기 위해 최초의 모드 1 구간(t0~t1)에서 인덕터의 전류(IL1, IL2)는 0이고, 패널의 양단 전압(Vp)은 0이라고 가정한다.As shown in FIG. 2B, the operation of the sustain discharge circuit according to an exemplary embodiment of the present invention includes a mode 1 section t0 to t1 for charging the capacitor Cp of the panel 300 to a voltage Vs / 2, Mode 2 section t1 to t2 for charging capacitor Cp to voltage Vs, Mode 3 section t2 to t3 for maintaining capacitor Cp at high level (+ Vs) for sustain discharge, Mode 4 section (t3 ~ t4) for discharging capacitor Cp of panel 300 to voltage Vs / 2, mode 5 section (t4 ~ t5) for discharging capacitor Cp to 0, for sustain discharge It is divided into a mode 6 section (t5 ~ t6) for keeping the capacitor (Cp) at zero. To explain the situation of the initial state, it is assumed that the currents I L1 and I L2 of the inductor are 0 and the voltage Vp across the panel is 0 in the first mode 1 section t0 to t1.

그리고 커패시터(C1) 내지 커패시터(C4)의 커패시턴스는 동일하여 커패시터(C1) 내지 커패시터(C4)에는 각각 전압(Vs/4)이 충전되어 있는 것으로 한다.The capacitances of the capacitors C1 to C4 are the same, and the voltages Vs / 4 are respectively charged in the capacitors C1 to C4.

도 3은 본 발명의 실시예에 따른 유지 방전 회로의 모드 1 구간에서의 동작을 나타낸 도면이다.3 is a diagram illustrating an operation in a mode 1 section of a sustain discharge circuit according to an exemplary embodiment of the present invention.

도 3에 도시한 바와 같이, 모드 1 구간(t0~t1)에서 스위치(M6)이 도통되면, 커패시터(C4) - 스위치(M6) - 인덕터(L2) - 스위치(M3)의 바디 다이오드 - 패널 커패시터(Cp) 사이에 공진 경로가 형성된다. 이때, 인덕터(L2)를 통해 흐르는 전류(IL2)는 인덕터(L2)와 패널 커패시터(Cp)에 의한 공진 전류이며, 전력 회수용 커패시터(C4)의 전압이 전압(Vs/4)을 유지하고 있으므로, 도 2b에 도시된 바와 같이 전류(IL2)가 피크값을 가질 때 패널 커패시터(Cp) 양단의 전압이 전압(Vs/4)까지 상승하며, 인덕터(L2)에 흐르는 전류(IL2)가 서서히 감소하여 0이 되는 시간(t1)에서 패널의 양단 전압(Vp)은 전압(Vs/2)이 된다.As shown in FIG. 3, when the switch M6 is turned on in the mode 1 section t0 to t1, the capacitor C4-the switch M6-the inductor L2-the body diode of the switch M3-the panel capacitor A resonance path is formed between Cp. At this time, the current I L2 flowing through the inductor L2 is a resonant current caused by the inductor L2 and the panel capacitor Cp, and the voltage of the power recovery capacitor C4 maintains the voltage Vs / 4. Therefore, as shown in FIG. 2B, when the current I L2 has a peak value, the voltage across the panel capacitor Cp rises to the voltage Vs / 4, and the current I L2 flowing through the inductor L2 . The voltage Vp at both ends of the panel becomes the voltage Vs / 2 at a time t1 at which t gradually decreases to zero.

한편, 도 4에 도시된 바와 같이 모드 1 구간이 종료되고 모드 2 구간(t1~t2)에서 시간(t1)에 스위치(M6)가 차단되고 스위치(M2)가 도통되면, 커패시터(C2) - 스위치(M5)의 바디 다이오드 - 인덕터(L1) - 스위치(M2) - 패널 커패시터(Cp) 사이에 공진 경로가 형성된다. 이때, 인덕터(L1)를 통해 흐르는 전류(IL1)는 인덕터(L1)와 패널 커패시터(Cp)에 의한 공진 전류이며, 전력 회수용 커패시터(C2)의 전압이 전압(3Vs/4)을 유지하고 있으므로 도 4b와 같이 전류(IL1)가 피크값을 가질 때 패널 커패시터(Cp) 양단의 전압이 전압(3Vs/4)까지 상승하며, 전류(IL1)가 서서히 감소하여 0이 되는 시간(t2)에서 패널의 양단 전압(Vp)은 전압(Vs)이 된다.Meanwhile, as shown in FIG. 4, when the mode 1 section ends and the switch M6 is disconnected at the time t1 in the mode 2 section t1 to t2 and the switch M2 is turned on, the capacitor C2-switch A resonance path is formed between the body diode-inductor L1-switch M2-panel capacitor Cp of M5. At this time, the current I L1 flowing through the inductor L1 is a resonant current caused by the inductor L1 and the panel capacitor Cp, and the voltage of the power recovery capacitor C2 maintains the voltage (3Vs / 4). because there is time to have the current (I L1) peak value as shown in 4b panel capacitor (Cp) and the voltage across the raised to the voltage (3Vs / 4), the current (I L1), the time (t2 gradually decreases to be zero ), The voltage Vp at both ends of the panel becomes the voltage Vs.

한편, 도 5에 도시된 바와 같이 모드 2 구간이 종료되고 모드 3 구간(t2~t3)에서 시간(t2)에 스위치(M2)가 온 되어있는 상태에서 스위치(M1)가 도통되면, 패널의 전압(Vp)은 외부에서 인가되는 전압(Vs)으로 유지된다.Meanwhile, as shown in FIG. 5, when the switch M1 is turned on while the mode M section is finished and the switch M2 is turned on at the time t2 in the mode 3 section t2 to t3, the voltage of the panel is turned on. Vp is maintained at the voltage Vs applied from the outside.

이때, 스위치(M6)의 바디 다이오드에 의해 스위치(M3)의 양단에는 패널 커패시터(Cp)의 전압(Vs)과 커패시터(C4)의 전압(Vs/4)의 차(3Vs/4) 만큼의 전압이 걸리고, 스위치(M2)의 바디 다이오드에 의해 스위치(M5)의 양단에는 전압(3Vs/4)이 걸린다. 또한, 스위치(M3)와 스위치(M4)의 특성이 동일하다면 스위치(M4)의 양단에는 전압(Vs/2)이 걸린다.At this time, a voltage equal to the difference (3Vs / 4) between the voltage Vs of the panel capacitor Cp and the voltage Vs / 4 of the capacitor C4 at both ends of the switch M3 by the body diode of the switch M6. The voltage (3Vs / 4) is applied to both ends of the switch M5 by the body diode of the switch M2. In addition, if the characteristics of the switch M3 and the switch M4 are the same, the voltage Vs / 2 is applied to both ends of the switch M4.

또한, 모드 3 구간에서 스위치(M5)와 스위치(M6)는 오프된 상태이고 인덕터(L1)와 인덕터(L2)로 전류가 흐르지 않으므로 도 2b와 같이 인덕터 전류(IL1)와 인덕터 전류(IL2)는 0이 되고, 시간(t3)에서 스위치(M1)가 차단되면 모드 3 구간이 종료된다.In addition, since the switch M5 and the switch M6 are turned off and no current flows through the inductor L1 and the inductor L2 in the mode 3 section, the inductor current I L1 and the inductor current I L2 as shown in FIG. 2B. ) Becomes 0, and the mode 3 section ends when the switch M1 is blocked at time t3.

한편, 모드 4 구간(t3~t4)에서 시간(t3)에 도 6에 도시된 바와 같이 스위치(M5)가 도통되면, 패널 커패시터(Cp) - 스위치(M2)의 바디 다이오드 - 인덕터(L1) - 스위치(M5) - 커패시터(C2)로 공진 경로가 형성된다. 인덕터(L1)에는 화살표 방향으로 인덕터(L1)와 패널 커패시터(Cp)에 의한 공진 전류(IL1)가 흐르게 되고, 이 경로를 따라 에너지가 회수된다.On the other hand, when the switch M5 is turned on as shown in FIG. 6 at the time t3 in the mode 4 section t3 to t4, the panel capacitor Cp-the body diode of the switch M2-the inductor L1- A resonant path is formed by the switch M5-capacitor C2. In the inductor L1, the resonance current I L1 caused by the inductor L1 and the panel capacitor Cp flows in the direction of the arrow, and energy is recovered along this path.

이때, 공진 전류(IL1)의 절대값은 도 2b에 도시된 바와 같이 피크값까지 서서히 증가했다가 다시 서서히 감소하는데, 공진 전류(IL1)의 절대값이 피크값을 가질 때 패널의 양단 전압(Vp)은 전압(3Vs/4)까지 감소하고, 공진 전류(IL1)의 절대값이 서서히 감소하여 0이 되는 시간(t4)에서 패널의 양단 전압(Vp)은 전압(Vs/2)이 된다. 이때, 시간(t4)에 스위치(M5)가 차단되면 모드 4 구간이 종료된다.At this time, the absolute value of the resonant current I L1 gradually increases to a peak value and then gradually decreases as shown in FIG. 2B. When the absolute value of the resonant current I L1 has a peak value, the voltage at both ends of the panel is increased. (Vp) decreases to voltage (3Vs / 4), and at time t4 at which the absolute value of resonant current I L1 gradually decreases to zero, the voltage Vp at both ends of the panel is equal to voltage (Vs / 2). do. At this time, if the switch M5 is blocked at time t4, the mode 4 section ends.

한편, 모드 5 구간(t4~t5)에서 시간(t4)에 도 7a에 도시된 바와 같이 스위치(M6)와 스위치(M3)가 도통되면, 패널 커패시터(Cp) - 스위치(M3) - 인덕터(L2) - 스위치(M6)의 바디 다이오드 - 커패시터(C4)에 공진 경로가 형성되어 인덕터(L2)에는 화살표 방향으로 인덕터(L2)와 패널 커패시터(Cp)에 의한 공진 전류(IL2)가 흐르고, 이 경로를 따라서 에너지 회수가 이루어진다. 또한, 시간(t4)에 스위치(M6)에 걸리는 내압은 전압(Vs/4)이고, 스위치(M4)에 걸리는 내압은전압(Vs/2)이다.Meanwhile, when the switch M6 and the switch M3 are conducted as shown in FIG. 7A at the time t4 in the mode 5 section t4 to t5, the panel capacitor Cp-switch M3-inductor L2 )-A resonant path is formed in the body diode of the switch M6-the capacitor C4 so that the resonant current I L2 flows in the inductor L2 by the inductor L2 and the panel capacitor Cp in the direction of the arrow. Energy recovery occurs along the path. The breakdown voltage applied to the switch M6 at time t4 is the voltage Vs / 4, and the breakdown voltage applied to the switch M4 is the voltage Vs / 2.

이때, 공진 전류(IL2)의 절대값은 도 7b에 도시된 바와 같이 피크값까지 서서히 증가했다가 다시 서서히 감소하는데, 공진 전류(IL2)의 절대값이 피크값을 가질 때 패널의 양단 전압(Vp)은 전압(Vs/4)까지 감소하고, 공진 전류(IL2)의 절대값이 서서히 감소하여 0이 되는 시간(t5)에서 패널의 양단 전압(Vp)은 0이 된다. 이때, 시간(t5)에 스위치(M6)가 차단되면 모드 5 구간이 종료된다.At this time, the absolute value of the resonant current I L2 gradually increases to a peak value and then gradually decreases as shown in FIG. 7B. When the absolute value of the resonant current I L2 has a peak value, the voltage at both ends of the panel is increased. The voltage Vp decreases to the voltage Vs / 4, and the voltage Vp at both ends of the panel becomes zero at a time t5 at which the absolute value of the resonance current I L2 gradually decreases to zero. At this time, if the switch M6 is blocked at time t5, the mode 5 section ends.

한편, 모드 5 구간 종료 후, 스위치(M3)가 온 된 상태에서 도 8a에 도시된 바와 같이 스위치(M4)가 도통되면 패널 양단 전압(Vp)이 0으로 유지된다. 또한, 모드 6 구간에서 스위치(M5)의 바디 다이오드에 의해 스위치(M2)의 양단에는 전압(3Vs/4)이 걸리며, 스위치(M6)의 양단에는 전압(Vs/4)이 걸린다. 또한, 스위치(M1)와 스위치(M2)의 특성이 동일하다면 스위치(M1)의 양단에는 전압(Vs/2)이 걸린다.On the other hand, after the end of the mode 5 section, when the switch M4 is turned on as shown in FIG. 8A while the switch M3 is turned on, the voltage Vp across the panel is maintained at zero. In addition, in the mode 6 section, the voltage (3Vs / 4) is applied to both ends of the switch M2 by the body diode of the switch M5, and the voltage Vs / 4 is applied to both ends of the switch M6. In addition, if the characteristics of the switch M1 and the switch M2 are the same, the voltage Vs / 2 is applied to both ends of the switch M1.

또한, 모드 6 구간에서 스위치(M5)와 스위치(M6)는 오프된 상태이고 인덕터(L1)와 인덕터(L2)로 전류가 흐르지 않으므로 도 8b와 같이 인덕터 전류(IL1)와 인덕터 전류(IL2)는 0이 되고, 시간(t6)에서 스위치(M4)가 차단되고 스위치(M6)가 도통되면 모드 1부터 다시 반복하게 된다.In addition, since the switch M5 and the switch M6 are turned off and no current flows through the inductor L1 and the inductor L2 in the mode 6 section, the inductor current I L1 and the inductor current I L2 as shown in FIG. 8B. ) Becomes 0, and at time t6, when switch M4 is cut off and switch M6 is turned on, mode 1 is repeated again.

이와 같이, 본 발명의 실시예에 의하면, 스위치(M1) 내지 스위치(M6)가 오프되었을 때 양단에 걸리는 최대 전압이 각각 Vs/2, 3Vs/4, 3Vs/4, Vs/2, Vs/4, Vs/4이다. 따라서, 스위치(M1) 내지 스위치(M6)로서 각각 내압이 Vs/2, 3Vs/4, 3Vs/4, Vs/2, Vs/4, Vs/4인 트랜지스터를 사용할 수 있다.As described above, according to the exemplary embodiment of the present invention, the maximum voltages applied to both ends when the switches M1 to M6 are turned off are Vs / 2, 3Vs / 4, 3Vs / 4, Vs / 2, and Vs / 4, respectively. , Vs / 4. Therefore, as the switches M1 to M6, transistors having breakdown voltages of Vs / 2, 3Vs / 4, 3Vs / 4, Vs / 2, Vs / 4 and Vs / 4 can be used.

상기 도면과 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.The drawings and detailed description of the invention are merely exemplary of the invention, which are used for the purpose of illustrating the invention only and are not intended to limit the scope of the invention as defined in the appended claims or claims. Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible from this. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

이상에서 설명한 바와 같이 본 발명에 의하면, 두 개의 공진부를 구비하여 2단계로 패널 커패시터의 전압을 충전 및 방전함으로써 스위치의 내압을 감소시켰다. 따라서 별도의 외부 전원장치나 부가회로를 사용하지 않더라도 저내압 스위칭 소자를 사용할 수 있으므로 회로 구현이 용이할 뿐만 아니라 비용을 절감할 수 있다.As described above, according to the present invention, the breakdown voltage of the switch was reduced by charging and discharging the voltage of the panel capacitor in two steps with two resonators. Therefore, a low voltage switching device can be used even without a separate external power supply or an additional circuit, thereby facilitating circuit implementation and reducing costs.

Claims (11)

패널 커패시터가 형성되는 플라즈마 디스플레이 패널의 구동장치에 있어서,In a driving device of a plasma display panel in which a panel capacitor is formed, 제1 전압을 공급하는 제1 전원과 상기 패널 커패시터 일단 사이에 직렬로 연결되는 제1 및 제2 스위칭 소자, 상기 제1 및 제2 스위칭 소자의 접점과 제2 전압을 공급하는 제2 전원 사이에 직렬로 연결되는 제3 스위칭 소자 및 제1 인덕터를 포함하는 제1 구동부; 및First and second switching elements connected in series between a first power supply for supplying a first voltage and one end of the panel capacitor, and a contact between the first and second switching devices and a second power supply for supplying a second voltage. A first driver including a third switching element and a first inductor connected in series; And 제3 전압을 공급하는 제3 전원과 상기 패널 커패시터 일단 사이에 직렬로 연결되는 제4 및 제5 스위칭 소자, 상기 제4 및 제5 스위칭 소자의 접점과 제4 전압을 공급하는 제4 전원 사이에 직렬로 연결되는 제6 스위칭 소자 및 제2 인덕터를 포함하는 제2 구동부Between the fourth and fifth switching elements connected in series between the third power supply for supplying a third voltage and one end of the panel capacitor, between the contacts of the fourth and fifth switching elements and the fourth power supply for supplying a fourth voltage. A second driver including a sixth switching element and a second inductor connected in series 를 포함하는 플라즈마 디스플레이 패널의 구동장치.Driving device of the plasma display panel comprising a. 제1항에 있어서,The method of claim 1, 상기 제1 전원과 상기 제3 전원 사이에 직렬로 연결되는 제1 내지 제4 커패시터를 더 포함하며,Further comprising first to fourth capacitors connected in series between the first power source and the third power source, 상기 제2 전원은 직렬로 연결된 상기 제2 내지 제4 커패시터에 충전된 전압에 의해 형성되고, 상기 제4 전원은 상기 제4 커패시터에 충전된 전압에 의해 형성되는 플라즈마 디스플레이 패널의 구동장치.And the second power source is formed by a voltage charged in the second to fourth capacitors connected in series, and the fourth power source is formed by a voltage charged in the fourth capacitor. 제1항에 있어서,The method of claim 1, 상기 제1 내지 제4 커패시터는 동일한 커패시턴스를 가지는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And the first to fourth capacitors have the same capacitance. 제1항에 있어서,The method of claim 1, 상기 제1 내지 제6 스위칭 소자는 바디 다이오드를 가지는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And the first to sixth switching elements have a body diode. 패널 커패시터가 형성되는 플라즈마 디스플레이 패널의 구동장치에 있어서,In a driving device of a plasma display panel in which a panel capacitor is formed, 제1 인덕터를 포함하며, 상기 제1 인덕터를 상기 패널 커패시터와 제1 전압을 공급하는 제1 전원 사이에 전기적으로 연결하여 상기 패널 커패시터와 상기 제1 인덕터의 공진을 이용하여 상기 패널 커패시터의 단자 전압을 제2 전압까지 올리는 제1 공진부; 및And a first inductor, wherein the first inductor is electrically connected between the panel capacitor and a first power supply for supplying a first voltage to the terminal voltage of the panel capacitor using resonance of the panel capacitor and the first inductor. A first resonator configured to raise the voltage to a second voltage; And 제2 인덕터를 포함하며, 상기 제2 인덕터를 상기 패널 커패시터와 제3 전압을 공급하는 제2 전원 사이에 전기적으로 연결하여 상기 패널 커패시터와 상기 제2 인덕터의 공진을 이용하여 상기 패널 커패시터의 단자 전압을 제4 전압까지 올리는 제2 공진부And a second inductor, wherein the second inductor is electrically connected between the panel capacitor and a second power supply for supplying a third voltage to the terminal voltage of the panel capacitor using resonance of the panel capacitor and the second inductor. Second resonator to raise the voltage to the fourth voltage 를 포함하는 플라즈마 디스플레이 패널의 구동장치.Driving device of the plasma display panel comprising a. 제5항에 있어서,The method of claim 5, 상기 제2 공진부는,The second resonator unit, 상기 제1 인덕터와 상기 패널 커패시터의 공진을 이용하여 상기 패널 커패시터의 단자 전압을 상기 제2 전압까지 내리며,Lowering the terminal voltage of the panel capacitor to the second voltage by using resonance of the first inductor and the panel capacitor; 상기 제1 공진부는,The first resonator, 상기 제2 인덕터와 상기 패널 커패시터의 공진을 이용하여 상기 패널 커패시터의 단자 전압을 제5 전압까지 내리는A terminal voltage of the panel capacitor is lowered to a fifth voltage by using resonance of the second inductor and the panel capacitor. 플라즈마 디스플레이 패널의 구동장치.Driving device of plasma display panel. 제6항에 있어서,The method of claim 6, 상기 제2 공진부는,The second resonator unit, 상기 패널 커패시터의 단자 전압이 제4 전압까지 올라가면 상기 패널 커패시터를 상기 제4 전압을 공급하는 제3 전원에 전기적으로 연결하여 상기 패널 커패시터의 단자 전압을 제4 전압으로 유지하고,When the terminal voltage of the panel capacitor rises to the fourth voltage, the panel capacitor is electrically connected to a third power supply for supplying the fourth voltage to maintain the terminal voltage of the panel capacitor at the fourth voltage. 상기 제1 공진부는,The first resonator, 상기 패널 커패시터의 단자 전압이 상기 제5 전압까지 내려가면 상기 패널 커패시터를 제5 전압을 공급하는 제4 전원에 전기적으로 연결하여 상기 패널 커패시터의 단자 전압을 상기 제5 전압으로 유지하는When the terminal voltage of the panel capacitor is lowered to the fifth voltage, the panel capacitor is electrically connected to a fourth power supply for supplying a fifth voltage to maintain the terminal voltage of the panel capacitor at the fifth voltage. 플라즈마 디스플레이 패널의 구동장치.Driving device of plasma display panel. 제5항에 있어서,The method of claim 5, 상기 제3 전원과 상기 제 4전원 사이에는 제1 내지 제4 커패시터가 직렬로 연결되며,First to fourth capacitors are connected in series between the third power source and the fourth power source. 상기 제1 전원은 상기 제4 커패시터에 충전된 전압에 의하여 형성되며, 상기 제2 전원은 직렬로 연결된 상기 제2 내지 제4 커패시터에 충전된 전압에 의하여 형성되는The first power source is formed by a voltage charged in the fourth capacitor, and the second power source is formed by a voltage charged in the second to fourth capacitors connected in series. 플라즈마 디스플레이 패널의 구동장치.Driving device of plasma display panel. 제5항에 있어서,The method of claim 5, 상기 제2 전압은 실질적으로 상기 제4 전압과 상기 제5 전압의 차의 절반 크기인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And the second voltage is substantially half the difference between the fourth voltage and the fifth voltage. 패널 커패시터가 형성되는 플라즈마 디스플레이 패널을 구동하는 방법에 있어서,In the method of driving a plasma display panel in which a panel capacitor is formed, a) 상기 패널 커패시터의 일단에 전기적으로 연결된 제1 인덕터와 상기 패널 커패시터의 공진을 이용하여 상기 패널 커패시터의 단자 전압을 제1 전압까지 올리는 단계;a) raising a terminal voltage of the panel capacitor to a first voltage by using a resonance of the panel capacitor and a first inductor electrically connected to one end of the panel capacitor; b) 상기 패널 커패시터의 단자 전압이 상기 제1 전압까지 올라가는 동안에 상기 패널 커패시터의 일단에 전기적으로 연결된 제2 인덕터와 상기 패널 커패시터의 공진을 이용하여 상기 패널 커패시터의 단자 전압을 제2 전압까지 올리는 단계;b) raising the terminal voltage of the panel capacitor to the second voltage by using the resonance of the panel capacitor and the second inductor electrically connected to one end of the panel capacitor while the terminal voltage of the panel capacitor is raised to the first voltage; ; c) 상기 제2 인덕터와 상기 패널 커패시터의 공진을 이용하여 상기 패널 커패시터의 단자 전압을 상기 제2 전압에서 상기 제1 전압까지 내리는 단계; 및c) lowering the terminal voltage of the panel capacitor from the second voltage to the first voltage by using resonance of the second inductor and the panel capacitor; And d) 상기 제1 인덕터와 상기 패널 커패시터의 공진을 이용하여 상기 패널 커패시터의 단자 전압을 상기 제1 전압에서 제3 전압까지 내리는 단계d) lowering the terminal voltage of the panel capacitor from the first voltage to a third voltage by using resonance of the first inductor and the panel capacitor; 를 포함하는 플라즈마 디스플레이 패널의 구동방법.Method of driving a plasma display panel comprising a. 제10항에 있어서,The method of claim 10, 상기 b) 단계는 상기 제2 전압을 공급하는 제1 전원을 이용하여 상기 패널 커패시터의 단자 전압을 상기 제2 전압으로 유지하는 단계를 포함하며,The step b) includes maintaining the terminal voltage of the panel capacitor at the second voltage using a first power supply for supplying the second voltage; 상기 d) 단계는 상기 제3 전압을 공급하는 제2 전원을 이용하여 상기 패널 커패시터의 단자 전압을 상기 제3 전압으로 유지하는 단계를 포함하는The step d) includes maintaining the terminal voltage of the panel capacitor as the third voltage by using a second power supply for supplying the third voltage. 플라즈마 디스플레이 패널의 구동방법.A method of driving a plasma display panel.
KR10-2003-0004280A 2003-01-22 2003-01-22 A driving apparatus of plasma display panel and the method thereof KR100458585B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0004280A KR100458585B1 (en) 2003-01-22 2003-01-22 A driving apparatus of plasma display panel and the method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0004280A KR100458585B1 (en) 2003-01-22 2003-01-22 A driving apparatus of plasma display panel and the method thereof

Publications (2)

Publication Number Publication Date
KR20040067256A KR20040067256A (en) 2004-07-30
KR100458585B1 true KR100458585B1 (en) 2004-12-03

Family

ID=37356813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0004280A KR100458585B1 (en) 2003-01-22 2003-01-22 A driving apparatus of plasma display panel and the method thereof

Country Status (1)

Country Link
KR (1) KR100458585B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100577763B1 (en) * 2004-09-08 2006-05-10 엘지전자 주식회사 Apparatus for Driving Plasma Display Panel
KR101492454B1 (en) * 2013-08-23 2015-02-12 중앙대학교 산학협력단 Pdp drving circuit and method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808420A (en) * 1993-07-02 1998-09-15 Deutsche Thomson Brandt Gmbh Alternating current generator for controlling a plasma display screen
KR20020024614A (en) * 2000-09-26 2002-04-01 윤종용 AC plasma display panel of sustain circuit
KR20030047533A (en) * 2001-12-11 2003-06-18 삼성전자주식회사 Apparatus and method for improving voltage stress of device and reactive power consumption in a plasma display panel driver
KR20040003245A (en) * 2002-07-02 2004-01-13 삼성에스디아이 주식회사 Driving apparatus and method of plasm display panel

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808420A (en) * 1993-07-02 1998-09-15 Deutsche Thomson Brandt Gmbh Alternating current generator for controlling a plasma display screen
KR20020024614A (en) * 2000-09-26 2002-04-01 윤종용 AC plasma display panel of sustain circuit
KR20030047533A (en) * 2001-12-11 2003-06-18 삼성전자주식회사 Apparatus and method for improving voltage stress of device and reactive power consumption in a plasma display panel driver
KR20040003245A (en) * 2002-07-02 2004-01-13 삼성에스디아이 주식회사 Driving apparatus and method of plasm display panel

Also Published As

Publication number Publication date
KR20040067256A (en) 2004-07-30

Similar Documents

Publication Publication Date Title
US6680581B2 (en) Apparatus and method for driving plasma display panel
KR100365693B1 (en) AC plasma display panel of sustain circuit
KR100477985B1 (en) A plasma display panel, a driving apparatus and a method of the plasma display panel
KR100463185B1 (en) A plasma display panel, a driving apparatus and a method of the plasma display panel
KR100467448B1 (en) Plasma display panel and driving apparatus and method thereof
US20030193454A1 (en) Apparatus and method for driving a plasma display panel
US7193586B2 (en) Apparatus and methods for driving a plasma display panel
EP1550996B1 (en) Energy recovery apparatus and method for a plasma display panel
KR100497230B1 (en) Apparatus and method for driving a plasma display panel
KR100490614B1 (en) Driving apparatus and method of plasm display panel
US7170474B2 (en) Plasma display panel driver, driving method thereof, and plasma display device
US7307601B2 (en) Driving method and device of plasma display panel and plasma display device
US6943757B2 (en) Method for driving a plasma display panel
KR100502905B1 (en) Driving apparatus and method of plasma display panel
CN1326102C (en) Apparatus and method for driving plasma display panel
KR100426190B1 (en) Apparatus and mehtod of driving plasma display panel
KR100428624B1 (en) Ac plasma display panel of sustain circuit
KR100462778B1 (en) Circuit for driving a plasma display panel
KR100458585B1 (en) A driving apparatus of plasma display panel and the method thereof
KR100343379B1 (en) AC plasma display panel of sustain circuit
EP1480194A2 (en) Energy recovery circuit and driving method thereof
KR100450218B1 (en) A driving apparatus of plasma display panel and the method thereof
KR100676756B1 (en) Integrated address driving circuit module, driving apparatus of plasma disply panel and driving method thereof
KR20050028528A (en) Apparatus and method of energy recovery in plasma display panel
KR20050034026A (en) Apparatus and method of energy recovery in plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081029

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee