KR100451505B1 - A method for forming mask pattern - Google Patents
A method for forming mask pattern Download PDFInfo
- Publication number
- KR100451505B1 KR100451505B1 KR10-2001-0079823A KR20010079823A KR100451505B1 KR 100451505 B1 KR100451505 B1 KR 100451505B1 KR 20010079823 A KR20010079823 A KR 20010079823A KR 100451505 B1 KR100451505 B1 KR 100451505B1
- Authority
- KR
- South Korea
- Prior art keywords
- resist
- alkyl
- compound
- mask
- functional
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/0045—Photosensitive materials with organic non-macromolecular light-sensitive compounds not otherwise provided for, e.g. dissolution inhibitors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
본 발명은 레지스트 가교결합(Resist Crosslink)을 이용하여 웨이퍼 제작 단가를 감소시킬 수 있는 마스크 패턴 형성방법을 개시한다. 개시된 본 발명의 마스크 패턴 형성방법은, 반도체 기판 상에 멀티 기능을 갖는 에테르(Multi-Functional Ether) 또는 멀티 기능을 갖는 알킬 헤일로 합성물(Multi-Functional Alkyl Halo compound)로 이루어진 가교결합제를 포함한 레지스트를 증착하는 단계와, 상기 레지스트를 노광마스크를 이용하여 노광한 후 베이킹하는 단계와, 상기 베이킹된 레지스트에 대해 노광마스크의 사용없이 전면 노광하는 단계와, 상기 전면 노광된 레지스트를 현상하여 노광마스크 상태와는 반전된 레지스트 패턴을 형성하는 단계를 포함한다.The present invention discloses a method of forming a mask pattern that can reduce wafer fabrication cost by using resist crosslink. The disclosed method for forming a mask pattern includes depositing a resist including a cross-linking agent made of a multi-functional ether or a multi-functional alkyl halo compound on a semiconductor substrate. Exposing the resist using an exposure mask, followed by baking; exposing the baked resist to the entire surface without using an exposure mask; developing the entire exposed resist; Forming an inverted resist pattern.
Description
본 발명은 마스크 패턴 형성방법에 관한 것으로, 특히 레지스트 가교결합(Resist Crosslink)을 이용하여 웨이퍼 제작 단가를 감소시킬 수 있는 마스크 패턴 형성방법에 관한 것이다.The present invention relates to a method of forming a mask pattern, and more particularly, to a method of forming a mask pattern capable of reducing wafer manufacturing costs by using resist crosslinking.
최근 반도체 기술이 발전하면서 반도체 소자 제조 과정에서 점점 더 미세 패턴을 형성시켜야 하고, 이러한 이유로 해서 마스크 제작 가격도 점점 높아지고 있는 실정이다. 특히 메모리 소자와 다르게 로직(Logic)소자의 경우 하나의 마스크로 제조하는 웨이퍼가 평균 500장 정도의 수준이고, 이러한 상황에서는 마스크 제작 가격이 웨이퍼 제작가격에 미치는 영향이 상당히 크다고 할 수 있다.With the recent development of semiconductor technology, it is necessary to form more and more fine patterns in the semiconductor device manufacturing process, and for this reason, the mask manufacturing price is also increasing. In particular, unlike memory devices, the average number of wafers manufactured using a single mask is about 500 sheets. In this situation, the mask manufacturing price has a significant effect on the wafer manufacturing price.
그리고 0.1㎛급 이하의 반도체 소자의 경우 웰(Well) 공정 혹은 이온주입 공정용 리소그래피(Lithograph) 프로세스(Process)를 DUV(Deep UltraViolet) 장비를 사용해야하는 실정이고, 따라서 해당 마스크 제작가격도 높아지고 있는 추세이다.In the case of 0.1 μm or less semiconductor devices, the lithography process for the well process or the ion implantation process requires the use of DUV (Deep UltraViolet) equipment. to be.
한편, 로직 소자에 있어서 웰 혹은 이온주입 마스크의 경우, N 타입 마스크과 P 타입 마스크가 완전히 반전된 형태로 제작되는 경우가 대부분이다. 즉, 마스크를 반전시켜서 노광할 수 있는 경우 NW과 PW, 그리고 N+와 P+마스크 중 하나씩은 제작하지 않아도 된다는 것이다.On the other hand, in the case of a well or an ion implantation mask in a logic device, the N type mask and the P type mask are mostly manufactured in a form inverted completely. That is, if the mask can be exposed by inverting the mask, one of NW and PW and N + and P + masks may not be manufactured.
이렇게 마스크를 반전시켜서 노광할 수 있는 방법중 하나가 네가티브-톤(Negative Tone) 레지스트를 사용하는 방법이다.One of the methods that can be exposed by inverting the mask is a method using a negative-tone (Negative Tone) resist.
하지만 네가티브 톤 레지스트의 경우 완전히 다른 레지스트 공정을 진행시켜야 하는 단점이 있다. 또한, 현재까지 개발되어 있는 많은 DUV 네가티브-톤 레지스트의 경우 기존 포지티브 톤 레지스트(Positive Tone Resist)에 반해 그 해상도(Resolution) 등의 능률(Performance)이 떨어진다.However, negative tone resists require a completely different resist process. In addition, many DUV negative-tone resists that have been developed to date are inferior to conventional positive tone resists (Positive Tone Resist).
따라서, 본 발명은 상기와 같은 종래의 제반 문제점을 해결하기 위해 안출된 것으로서, 웨이퍼 제작 단가를 감소시킬 수 있는 마스크 패턴 형성방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a mask pattern forming method capable of reducing the cost of manufacturing a wafer, which has been devised to solve the conventional problems as described above.
도 1a 및 도 1b는 본 발명에 따른 마스크 패턴 형성방법을 설명하기 위한 공정 단면도.1A and 1B are cross-sectional views illustrating a method of forming a mask pattern according to the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
11 : 반도체 기판 12 : 레지스트11 semiconductor substrate 12 resist
12a : 레지스트 패턴 13 : 마스크12a: resist pattern 13: mask
상기와 같은 목적을 달성하기 위하여, 본 발명은, 반도체 기판 상에 멀티 기능을 갖는 에테르(Multi-Functional Ether) 또는 멀티 기능을 갖는 알킬 헤일로 합성물(Multi-Functional Alkyl Halo compound)로 이루어진 가교결합제를 포함한 레지스트를 증착하는 단계; 상기 레지스트를 노광마스크를 이용하여 노광한 후, 베이킹하는 단계; 상기 베이킹된 레지스트에 대해 노광마스크의 사용없이 전면 노광하는 단계; 및 상기 전면 노광된 레지스트를 현상하여 노광마스크 상태와는 반전된 레지스트 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 마스크 패턴 형성방법을 제공한다.In order to achieve the above object, the present invention comprises a cross-linking agent made of a multi-functional ether (Multi-Functional Ether) or a multi-functional alkyl halo compound (Multi-Functional Alkyl Halo compound) on a semiconductor substrate Depositing a resist; Exposing the resist using an exposure mask and then baking; Exposing the baked resist to the entire surface without using an exposure mask; And developing the resist exposed to the entire surface to form a resist pattern inverted from an exposure mask state.
여기서, 상기 베이킹은 오븐(Oven) 또는 핫 플레이트(Hot plate) 가열 방식을 이용하는 것이 바람직하다.Here, the baking is preferably using an oven (Oven) or hot plate (Hot plate) heating method.
상기 오븐 온도 및 핫 플레이트 온도는 50∼250℃로 하는 것이 바람직하다.It is preferable that the said oven temperature and hot plate temperature shall be 50-250 degreeC.
상기 멀티 기능을 갖는 에테르는 메틸에테르(Methyl Ether) 또는 에틸에테르 (Ethyl Ether) 중에서 어느 하나를 사용함이 바람직하다.The ether having a multi-function is preferably used any one of methyl ether (Ethyl Ether) or ethyl ether (Ethyl Ether).
상기 멀티 기능을 갖는 알킬 헤일로 합성물은 알킬 크롬 합성물(Alkyl Chloro compound), 알킬기 브롬 합성물(Alkyl Bromo compound) 또는 알킬기 요오드 합성물(Alkyl Iodo compound) 중에서 어느 하나를 사용함이 바람직하다.The multi-functional alkyl halo compound is preferably any one of an alkyl chromium compound (Alkyl Chloro compound), an alkyl bromo compound (Alkyl Bromo compound) or an alkyl iodine compound (Alkyl Iodo compound).
(실싱)이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1a 및 도 1b는 본 발명에 따른 마스크 패턴 형성방법을 설명하기 위한 공정 단면도이다.1A and 1B are cross-sectional views illustrating a method of forming a mask pattern according to the present invention.
도 1a를 참조하면, 반도체 기판(11) 상에 레지스트(12)를 도포한 후, 상기 레지스트(12)에 대해 노광마스크(13)를 이용하여 노광하고, 그런다음, 노광된 레지스트(12)를 베이킹(Baking)한다. 상기 레지스트(12)는 PHS(Poly Hydroxy Styrene)의 -OH기간의 가교결합을 가능하게 하는 가교결합제를 함유한 레지스트이다.Referring to FIG. 1A, after applying a resist 12 on a semiconductor substrate 11, the resist 12 is exposed using an exposure mask 13, and then the exposed resist 12 is exposed. Baking The resist 12 is a resist containing a crosslinking agent that enables crosslinking of the -OH period of polyhydroxy styrene (PHS).
여기서, 가교결합제로는 멀티 기능을 갖는 에테르(Multi-Functional Ether)가 사용 가능하며, 상기 멀티 기능을 갖는 에테르로서는 메틸에테르(Methyl Ether) 및 에틸에테르(Ethyl Ether) 중 어느 하나를 사용한다.Here, as a crosslinking agent, a multi-functional ether may be used, and as the multi-functional ether, any one of methyl ether and ethyl ether may be used.
또한, 가교결합제로는 멀티 기능을 갖는 알킬 헤일로 합성물(Multi-Functional Alkyl Halo compound)가 사용 가능하며, 상기 멀티 기능을 갖는 알킬 헤일로 합성물로서는 알킬기 크롬 합성물(Alkyl Chloro compound), 알킬기 브롬 합성물(Alkyl Bromo compound) 또는 알킬기 요오드 합성물(Alkyl Iodo compound) 중 어느 하나를 사용한다.In addition, as a crosslinking agent, a multi-functional alkyl halo compound may be used, and as the multi-functional alkyl halo compound, an alkyl-based chromium compound and an alkyl-bromine compound may be used. compound or an alkyl iodine compound.
상기 노광된 레지스트(12)에 대한 베이킹은 오븐(Oven) 또는 핫 플레이트 (Hot Plate)를 가열 방식을 사용하여 진행하며, 이때, 그 온도는 50∼250℃ 정도로 한다.Baking of the exposed resist 12 is performed by using an oven or a hot plate using a heating method, wherein the temperature is about 50 to 250 ° C.
여기서, 상기 레지스트(12)는 노광에 의해 레지스트의 PHS 터미널(Terminal)이 보호되지(Deprotection) 않아 프리(Free) -OH기가 생성되고, 이 프리 -OH기는 가해진 열과 가교결합제에 의해 가교결합되어 추후 현상공정시 현생액에 녹지 않는 상태가 된다.Here, the resist 12 is not protected by the PHS terminal of the resist (Deprotection) by exposure to produce a free (OH) group, the free -OH group is cross-linked by the applied heat and cross-linking agent later During the development process, it is insoluble in the current solution.
도 1b를 참조하면, 상기 베이킹된 레지스트에 대해 노광마스크의 사용없이 전면 노광을 실시하고, 그런다음, 베이킹을 진행함이 없이 전면 노광된 레지스트를 현상하여 노광마스크 상태와는 반전된 레지스트 패턴(12a)을 형성한다.Referring to FIG. 1B, the baked resist is subjected to the entire surface exposure without using an exposure mask, and then the surface exposed resist is developed without baking, and the resist pattern 12a inverted from the exposure mask state. ).
여기서, 레지스트는 최초 노광된 지역 이외의 지역에서 보호(Protection)되어 있던 PHS 터미널이 노광에 의해 프리 -OH기 형태로 변하게 되고, 베이킹없이 현상액을 이용하여 현상하게 되면, 이전 베이킹에 의해 가교결합이 형성된 지역과 노광마스크를 사용하지 않는 2차 노광에 의해 프리 -OH기 형태로 변한 지역간의 현상속도 차이에 의해 마스크 상태와는 반전된 레지스트 패턴(12a)이 형성되는 것이다.Here, when the PHS terminal protected in the area other than the first exposed area is changed into a pre-OH group by exposure, and developed using a developer without baking, crosslinking is prevented by previous baking. The resist pattern 12a inverted from the mask state is formed by the difference in the development speed between the formed region and the region changed into the pre-OH group form by the secondary exposure without using the exposure mask.
이상에서 설명한 바와 같이, 본 발명은 레지스트 가교결합을 이용하여 마스크 반전 패턴을 형성함으로써 웰과 이온주입 공정시 마스크를 감소시킬 수 있으며, 따라서, 웨이퍼 제작 단가를 감소시킬 수 있다.As described above, the present invention can reduce the mask during the well and ion implantation process by forming a mask inversion pattern using resist crosslinking, thereby reducing the wafer manufacturing cost.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.Meanwhile, although specific embodiments of the present invention have been described and illustrated, modifications and variations can be made by those skilled in the art. Accordingly, the following claims are to be understood as including all modifications and variations as long as they fall within the true spirit and scope of the present invention.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0079823A KR100451505B1 (en) | 2001-12-15 | 2001-12-15 | A method for forming mask pattern |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0079823A KR100451505B1 (en) | 2001-12-15 | 2001-12-15 | A method for forming mask pattern |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030049581A KR20030049581A (en) | 2003-06-25 |
KR100451505B1 true KR100451505B1 (en) | 2004-10-06 |
Family
ID=29575378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0079823A KR100451505B1 (en) | 2001-12-15 | 2001-12-15 | A method for forming mask pattern |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100451505B1 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0897113A (en) * | 1994-09-22 | 1996-04-12 | Toshiba Corp | Method for forming resist pattern |
KR960018763A (en) * | 1994-11-28 | 1996-06-17 | 기다오까 다까시 | Negative resist and resist pattern formation method |
JPH08199375A (en) * | 1995-01-19 | 1996-08-06 | Mitsubishi Electric Corp | Resist pattern formation |
KR20000071177A (en) * | 1997-12-19 | 2000-11-25 | 이시마루 기미오, 다께우찌 마사아끼 | Photosensitive Resin Composition and Process for Producing The Same |
KR20030000567A (en) * | 2001-06-26 | 2003-01-06 | 주식회사 하이닉스반도체 | Method for manufacturing photoresist pattern of semiconductor device |
-
2001
- 2001-12-15 KR KR10-2001-0079823A patent/KR100451505B1/en not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0897113A (en) * | 1994-09-22 | 1996-04-12 | Toshiba Corp | Method for forming resist pattern |
KR960018763A (en) * | 1994-11-28 | 1996-06-17 | 기다오까 다까시 | Negative resist and resist pattern formation method |
JPH08199375A (en) * | 1995-01-19 | 1996-08-06 | Mitsubishi Electric Corp | Resist pattern formation |
KR20000071177A (en) * | 1997-12-19 | 2000-11-25 | 이시마루 기미오, 다께우찌 마사아끼 | Photosensitive Resin Composition and Process for Producing The Same |
KR20030000567A (en) * | 2001-06-26 | 2003-01-06 | 주식회사 하이닉스반도체 | Method for manufacturing photoresist pattern of semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR20030049581A (en) | 2003-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100688570B1 (en) | Coating composition for forming etch mask pattern and method of forming fine pattern for semiconductor device | |
KR20030049199A (en) | Pattern collapse inhibiting method using relacs material | |
US4259430A (en) | Photoresist O-quinone diazide containing composition and resist mask formation process | |
KR20070087356A (en) | Method for forming fine pattern of semiconductor device | |
CN108333866B (en) | Method of photolithographic patterning | |
US20030073038A1 (en) | Fabrication method of semiconductor integrated circuit device and mask | |
KR100451505B1 (en) | A method for forming mask pattern | |
US6576405B1 (en) | High aspect ratio photolithographic method for high energy implantation | |
KR0160921B1 (en) | Method for forming a resist pattern | |
JPH1055068A (en) | Production of semiconductor device using high resolving power lithography and device therefor | |
US5795700A (en) | Method for forming resist pattern with enhanced contrast film | |
JP2506637B2 (en) | Pattern forming method | |
KR20030056831A (en) | method for forming of photo resist pattern | |
KR20040005483A (en) | Method of forming a photoresist pattern | |
KR100274751B1 (en) | Method for forming chemically amplified photoresist pattern | |
KR100464654B1 (en) | Method for forming contact hole of semiconductor device | |
KR100442968B1 (en) | Method for forming photoresist layer of semiconductor device using tdur-n9 photoresist layer | |
KR20000003434A (en) | Fine contact hole forming method of semiconductor device using double coating | |
KR20050038125A (en) | Forming method of fine contact hole | |
JPH05197160A (en) | Pattern forming method | |
JPH0385544A (en) | Resist pattern forming method | |
JPH0562894A (en) | Forming method for fine pattern | |
KR20030097407A (en) | Method for forming mask shift resist pattern | |
KR20020043783A (en) | Manufacturing method of fine pattern for a semiconductor device | |
JPH0342464B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120823 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20130821 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20140820 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |