KR100449690B1 - 전기 회로 및 에너지 컨디셔닝을 위한 만능 다기능 공통 도전성 차폐 구조 - Google Patents

Abstract

본 발명은 집단화되고 에너지가 주어진 도전성 경로 전극(805)사이에 동시에 차폐할 수 있고 부드러운 에너지 상호작용을 허용할 수 있는 그 구조의 공통적으로 공유되고 중앙에 위치된 도전성 경로 또는 전극(809)을 또한 소유하고 에너지 및 EMI 컨디셔닝 및 보호(800D)를 위한 도전성 경로를 가진 층이지고 만능의 다기능, 공통 도전성 차폐 구조에 관한 것이다. 에너지가 주어졌을 때, 본 발명은 보유된 도전성 경로 또는 전극이 각각 반대의 위상을 가지거나 충전되는 식으로 서로에 대해 조화있게 동작하도록 허용할 것이다.

Description

전기 회로 및 에너지 컨디셔닝을 위한 만능 다기능 공통 도전성 차폐 구조{UNIVERSAL MULTI-FUNCTIONAL COMMON CONDUCTIVE SHIELD STRUCTURE FOR ELECTRICAL CIRCUITRY AND ENERGY CONDITIONING}

본 발명은 그룹화되고 에너지가 주어진 도전성 경로 전극들사이에 동시에 차폐될 수 있고, 부드러운 에너지 상호작용을 허용할 수 있는 공통적으로 공유되고 중앙에 위치된 도전성 경로 또는 전극을 가진 회로소자 및 에너지 컨디션닝을 위한 도전성 피드-스루(feed-thru) 또는 바이패스(by-pass) 경로들을 가진 적층된 만능의, 다기능 공통 도전성 차폐 구조에 관한 것이다. 에너지가 주어졌을 때 본 발명은 또한 포함된 도전성 경로들 또는 전극들이 다른 것에 대해 조화롭게 동작하되, 각각 반대의 위상을 가지거나 충전되는(charged) 식으로 되도록 허용한다. 회로내에 위치하고 에너지가 주어졌을 때, 본 발명은 또한 소스(source) 및 에너지 사용-부하사이에 명백하거나 또한 균형잡힌 전압 공급을 유지하면서 EMI 필터링 및 서지(surge) 보호를 제공할 것이다. 또한 본 발명은 동시에 효과적으로 바이패싱(bypassing), 에너지 및 신호 디커플링(decoupling), 에너지 저장, 및 집적 회로 게이트의 동시 스위칭 동작(Simultaneous Switching Operations)(SSO)에서 계속된 균형을 포함하는 에너지 컨디셔닝 기능들을 제공하는 것이 가능할 것이다. 이들 컨디셔닝 기능들은 모두 본 발명이 회로내에서 수동적으로 동작되는 것처럼 회로 시스템내로 돌아오는 파괴적인 기생 에너지들을 기여함이 없이 제공되는 것이다.

전기적인 시스템들은 지난 수십년에 걸쳐 짧은 생산 수명 사이클을 수행한다. 단지 2년전에 조립된 시스템은 동일 응용의 제3 또는 제4 세대 변화에 대해 낡은 것으로 여겨질 수 있다. 따라서, 이들 시스템으로 조립된 수동적인 부품 및 회로는 빠르게 발전시킬 필요가 있다. 그러나, 수동 부품의 발전은 보조를 맞추지 못하고 있다. 컴퓨터 또는 다른 전자 시스템의 성능은 일반적으로 가장 느린 능동 소자의 주파수 동작 속도에 의해 구속된다. 최근까지는, 그들 구성요소는 전체 시스템의 특정한 성능 및 계산이 제어된 마이크로프로세서 및 메모리 부품들이었다. 그러나, 마이크로프로세서들, 메모리 부품들 및 그들의 데이터의 새로운 세대들의 출현과 함께, 초점이 변화되었다. 감소하는 단위 비용에서 증가된 처리 전력 및 속도를 시스템 사용자에게 제공하도록 산업에 따른 강한 압박이 있다. 이들 환경에서 창출된 EMI는 또한 국제적인 방사 및/또는 자화율 요구에 맞도록 제거되거나 최소화되어야만 한다. 1980년 이래로, 일반적으로 주류의 마이크로프로세서들의 동작 주파수는 2000년 말에 5MHz(초당 1백만 사이클)로부터 약 1200MHz+로 약 240배 증가되었다. 프로세서 주파수 동작 속도는 현재 초고속 RAM 아키텍처의 개발 및 전개에 의해 일치되고 있다. 이들의 큰 발전은 과거 1GHz 표준의 능동 부품의 전체 시스템 주파수 동작 속도의 증대를 허용한다. 그러나, 이 같은 기간동안에, 수동 부품 기술은 이들 새로운 큰 발전을 유지하는데 실패했고 구성 및 성능에서 단지 증가하는 변화들을 생성했다. 수동 부품 설계 및 변화들에 있어서 이런 발전들은 주로 부품 크기 축소, 개별 부품 전극 층의 약간의 변형, 유전체 발견, 및 소자 제조기술의 변형 또는 단위 생산 사이클 시간을 감소시키는 생산율에 초점이 맞춰져 있다.

과거에는, 시스템 엔지니어는 전기 회로내에 위치된 수동 부품들의 수를 증가시켜서 설계 문제를 해결했다. 일반적으로 이들 해결책은 필터링, 디커플링, 및서지 보호같은 별도의 기능들을 수행하는데 종래 기술의 캐패시터들을 가지고 이용된 인덕터 및 저항을 증가하는 것을 포함한다. 비록 동시에 한 가지 기능 이상을 수행할 수 있는 몇몇 소자들이 있기는 하지만, 이들 소자들은 추가적인 보조 부품들이 요구되는 수동 네트워크로 이루어진다.

그러나, 간과하지 말아야 할 것은 이들 수동 네트워크들 및 종래 기술 단일 수동 부품들의 라인 컨디셔닝 능력에 있어서 주요 제한의 존재이다. 이러한 제한은 기술적인 진보에 대한 장애 및 전자 및 컴퓨터 산업에서 경제 성장에 대한 장애를 나타내며 +GHz 속도 시스템들의 최후로 남아있는 도전들중 하나로서 남아있다. 고속 시스템 수행에 대한 제한의 초점은 프로세서들, 메모리 기술들, 및 특별한 전자 시스템의 외측에 위치된 그들 추가 시스템들로 진행하거나 그들로 가는 전파된 에너지 및 데이터 신호의 전달 및 조건을 차례로 돕는 지지 수동 부품을 구성하는 물리적 아키텍처 제한에 집중된다.

일반적으로 단일 수동 구성부품은 5 및 250MHz의 물리적 기능성 라인 컨디셔닝 제한을 가진다. 더 높은 주파수에서, 대부분에 대하여, 부하(load)는 여전히 시스템 부하에 대해 전달된 에너지를 형성하거나 제어하는 다양한 L-C-R, L-C 및 R-C 네트워크같은 "럼프(lump)" 구성요소들에 대한 이산(discrete) 수동 컴포넌트들의 결합을 요구한다. 그러나, 200-250MHz이상의 주파수에서, 이들 종래기술인 개별 L-C-R,L-C,R-C 네트워크들은 그런 네트워크가 설계된 럼프 캐패시턴스, 저항 또는 인덕턴스를 제공하는 것 보다는 오히려 전달라인들의 특성 및 마이크로웨이브 같은 특징들을 가지기 시작한다. 이러한 성능 불균형은 마이크로프로세서, 클록, 전력 전달 버스 라인 및 메모리 시스템들 사이에 회로에 있어서 최후 2-3년에 걸쳐 회로 시스템 이변 및 실패의 형태로 나타난다.

추가로, 이들 더 높은 주파수에서, 에너지 경로는 에너지가 주어진 시스템내에 조화 및 균형에 있어서 전기적 및 자기적으로 함께 작용하는 전기적으로 보조적인 구성요소 또는 구성요소들로서 정규적으로 집단화되거나 쌍을 이루어야만 한다. 종래 기술 부품을 가지고 에너지를 전파하는 조건을 연결하려는 시도는 EMI,RFI 및 커패시턴스 및 유도성 기생 에너지의 형태에 있어서 증가된 간섭 레벨로 이르게된다. 이들 증가는 부분적으로 관련 전기적 회로로 간섭을 창출 또는 유도하는 수동 부품의 불안정 및 성능 결핍에 기인한다. 이것은 수동 부품에 대한 새로운 산업 초점을 창출하며, 반면에 단지 몇년 전에, 그 초점은 주로 자원과 공통 기준 또는 접지 경로의 양측상에 위치된 전압 불균형과, 서지 전력으로부터의 스퓨리어스(spurious) 과도 전압, 인간 또는 다른 전자기파 발생기와 같은 조건들로부터 능동 부품들에 의해 창출된 간섭에 대한 것이었다.

더 높은 동작 속도에서, EMI는 EMI로부터 바람직한 차폐 경로(shielding pathway)를 만드는 전기회로 경로 그 자체로부터 또한 발생될 수 있다. 차동 및 공통 모드 잡음 에너지는 케이블, 회로 보드 트랙 또는 트레이스(trace)를 따라 주위에 그리고 거의 임의의 고속 전송 라인 또는 버스 라인 경로를 따라 발생될 수 있고 또한 가로지를 수 있다. 많은 경우에 있어서, 이들 임계 에너지 도전체들로부터 방사하는 에너지 필드들은 안테나로서 작용하는데, 따라서 문제를 더욱더 악화시킨다. EMI 간섭의 다른 자원들은 그들이 동작하거나 스위치하는 것처럼 능동 실리콘 부품들로부터 발생된다. SSO와 같은 이들 문제들은 회로 파괴의 악명높은 원인들이다. 다른 문제들은 차폐되고 않고(unshielded), 전기 회로에 대해 또는 전기 회로상에 자유롭게 연결하고 높은 주파수에서 현저한 간섭을 발생시키는 기생 에너지를 포함한다.

회로에 대한 다른 파괴들은 섬세하게 균형을 갖춘 컴퓨터 또는 전기 시스템을 무용으로 만들 수 있는 접지 전위를 변화시키는 원인이된 접지 루프 간섭 뿐만 아니라, 큰 과도 전압으로부터 파생한다. 현존하는 서지(surge) 및 EMI 보호 소자들은 단일 집적 패키지에서 적당한 보호를 제공할 수 없다. 이산 네트워크된 럼프 필터, 디커플러, 서지 억제 소자, 결합, 및 회로 배치는 종래 기술의 결핍에 의해 증명된 것처럼 비효과적인 것으로 증명되었다.

2000년 4월 28일 출원된 미국특허출원 제09/561,283 및 2000년 5월 26일 출원된 미국 특허 출원 제09/579,606은 개별, 다기능 에너지 컨디셔너의 새로운 조직에 대한 계속된 개선과 관계가 있다. 이들 다기능 에너지 컨디셔너들은 에너지-전달 도전성 경로내에 포함된 에너지가 주어지고 쌍을 이룬 도전성 경로 전극들과 동시에 상호작용 할 수 있는 공통적으로 공유되고, 중앙에 위치한 도전성 구조를 소유한다. 이들 에너지-전달 도전성 경로는 서로에 대하여 반대의 위상으로 또는 충전되는 식으로 동작할 수 있고 물리적 차폐에 의해 다른 것으로부터 분리된다. 이 출원은 이런 개념을 연장하고 더 나아가 출원인들이 간단하고 기하급수적인 효과를 가지고 산업 문제 및 장애를 풀거나 줄이는데 도움이 될 회로 보호 및 컨디셔닝의 새로운 만능 시스템을 생각하는 것의 추가적이고 비자명한 실시예 변형의 새로운 폭과 너비를 개시한다. 또한 본 발명의 변형은 많은 공통적으로 발견되고 받아들여진 물질 및 그의 생산성을 위한 방법을 사용할 수 있다. 또한 출원인들은 본 발명 및 그의 변형들이 장래 회로의 동작 주파수를 증가시키는 데도 불구하고 오늘날의 경제 표준에 의해 비용면에서 효과적이고 긴 용법을 가지는 만능으로 이용할 수 있는 해법이 된다고 생각한다. 또한 출원인들은 본 발명 및 그의 변형들이 생산 및 기술의 임의 채용자를 위한 논리적인 불연속성을 최소화할 것으로 창출될 수 있다고 생각한다. 본 발명의 변형은 기술의 임의 채용자를 위하여 생산 및 논리적인 불연속성을 최소화할 수 있는 그의 생산을 위한 공통적으로 발견되고 받아들여진 물질 및 방법을 사용한다. 제조 하부구조는 종래 기술과 비교해 볼 때 전례가 없는 쉬운 적용성 또는 생산 전환이 제공된다.

이 출원은 1999년 12월 13일 출원된 공동 계류중인 출원 일련번호 제09/460,218호의 일부 계속출원이고, 현재 미국 특허번호 제6,018,448호로서 등록된 1998년 4월 7일 출원된 일련번호 제09/056,379호의 계속 출원이고, 1998년 1월 19일 출원된 출원 일련번호 제 09/008,769호의 일부 계속 출원이고, 현재 미국 특허번호 제5,909,350호로서 등록된 1997년 4월 8일 출원된 일련번호 제08/841,940호의 일부계속 출원으로서 2000년 5월 26일 출원된 공동 계류중인 출원 번호 제09/579,606호의 일부 계속출원이다. 또한 이 출원은 1999년 5월 28일 출원된 미국 가출원 번호 제60/136,451호, 1999년 6월 15일 출원된 미국 가출원 번호 제60/139,182호, 1999년 8월 3일 출원된 미국 가출원 번호 제60/146,987호, 1999년 11월 12일 출원된 미국 가출원 번호 제60/165,035호, 2000년 2월 3일 출원된 미국 가출원 번호 제60/180,101호, 2000년 2월 28일 출원된 미국 가출원 번호 제60/185,320호, 2000년 3월 22일 출원된 미국 가출원번호 제60/191,196호, 2000년 4월 28일 출원된 미국 가출원 번호 제60/200,327호, 2000년 5월 12일 출원된 미국 가출원 번호 제60/203,863호의 이익을 주장한다.

도 1은 본 발명의 패러데이 케이지형 차폐 구조 부분의 일부의 평면도를 나타낸 것이고;

도 2는 상호연결되고, 평행이고, 공통 도전성 차폐 구조로 이루어지는 본 발명의 일부의 분해 사시도를 나타낸 것이고;

도 2B는 도 2에 도시된 바와 같은 상호 연결되고, 평행이고, 공통 도전성 차폐 구조로 그 구조내에서 동작하는 차동 도전성 경로 및 에너지가 그 구조내에서 컨디셔닝을 수행하는 것과 같은 필드 운동의 설명으로 이루어지는 본 발명의 일부의 분해사시도를 나타낸 것이고;

도 3A는 외부 이미지 차폐를 가진 본 발명의 실시예의 적층된 바이패스 장치의 분해 단면도를 나타낸 것이고;

도 3B는 도 3A에 도시된 것처럼 적층된 바이패스 및 그로부터 90도 회전된 제 2의 분해 단면도를 나타낸 것이고;

도 4A는 도 4B에 도시된 바와 같이 피드 스루 경로(UMFCCSS-F)를 가진 넌-디스크리트(non-discrete) 만능 다기능 공통 도전성 차폐 구조에 대해 비교를 위하여 도 2에 도시된 바와 같은 4개의 공통 도전성 케이지형 구조 컨테이너를 나타내는 분해 사시도를 나타낸 것이고; 도 4B는 피드-스루(UMFCCSS-F)를 가진 만능의 다기능 공통 도전성 차폐 구조를 만드는 도전성 경로를 가지고 4개의 공통 도전성 케이지형 구조 컨테이너를 나타내는 분해도를 나타낸 것이고;

도 4C는 도 4D내에 도시된 바이패스 경로(UMFCCSS-B)를 가진 넌-디스크리트(non-discrete) 만능 다기능 공통 도전성 차폐 구조에 대해 비교를 위하여 도 2에 도시된 바와 같은 4개의 공통 도전성 케이지형 구조 컨테이너를 나타내는 분해 사시도를 나타낸 것이고;

도 4D는 MPU, DSP 또는 그와 유사한 것으로(마이크로 프로세서 장치 또는 디지털 신호 프로세서 또는 임의의 다른 실리콘 및/또는 구리 기반의 다이스(dice) 또는 다이(die)) 만들어진 다이(die) 내에서와 같은 PCB 또는 기판 또는 실리콘 다이의 부분으로 제조될 수 있는 넌-디스크리트 실시예로서 사용될 때 바이패스 경로(UMFCCSS-B)를 가지고 만능 다기능 공통 도전성 차폐 구조로서 사용하기 위하여 도 4C내에 도시된 공통 도전성 경로 전극 층을 가진 4개의 공통 도전성 케이지형 구조를 나타내는 분해도를 나타낸 것이고;

도 5A는 단순 회로 장치로 위치되고 전파 에너지가 주어진 UMFCCSS 3800(바이패스 내에)내에 최소로 구성된 5-도전성 경로 전극 층의 분해 및 내부 상세도 또는 표현을 가진 적절한 냉각 순간을 나타낸 것이고;

도 5B는 도 5A내에 도시된 것과 같은 전기 시스템내로 위치된 본 발명의 스냅 샷(snap shot)의 부분 단면도이고;

도 5C는 도 5A 및 도 5B내에 도시된 것과 유사한 회로 시스템내에서 MOV 유전체 및 X7R 유전체로 만들어지고 500MhZ로 시험된 바이패스 경로(UMFCCSS-B)를 가진 만능 다기능 공통 도전성 차폐 구조의 동일 크기 및 비슷한 커패시턴스의 값 실시예를 비교하는 데이터 그래프를 나타낸 것이고;

도 5D는 1,200MHz를 벗어난 모든 종단 구조에 공통인 바이패스 경로(UMFCCSS-B) 및 외부 도전성 표면을 가지고 만능 다기능 공통 도전성 차폐 구조의 공통 도전성 종단 구조의 다양한 부착 및 비부착(non-attachment)을 비교하는 데이터 그래프를 나타낸 것이다.

앞서 말한 것에 기초하여, 그의 구조의 일부로서 공통적으로 공유하고 중앙에 위치된 도전성 경로 또는 전극을 소유하는 하나의 포괄적인 실시예 또는 실시예 변형내에서 동시에 다수의 다른 기능들 뿐만 아니라 에너지 컨디셔닝을 위하여 허락하는 그의 구조의 일부로서 공통이고 중앙에 위치된 도전성 경로 또는 전극을 공유하는 에너지 도전성 경로를 포함하면서 적층되고, 다기능인 공통 도전성 차폐 구조를 제공할 필요성이 발견되었다. 상기 적층되고, 다기능인 공통 도전성 차폐 구조는 또한 집단화되고 에너지가 주어진 도전성 경로들과 실시예 구성요소에 대해 외부의 다양한 도전성 경로들사이에서 생기는 소정의 동시에 발생하는 에너지 상호작용을 허용함으로써, 에너지를 전파하는 부분에 물리적이고 전기적인 차폐를 동시에 제공한다.

현존하는 종래 기술의 이산 디커플링(discrete decoupling) 커패시터는 약 500MHz에서 그들의 효용성을 잃는다. 예를 들면, 0603 크기의 커패시터에 대한 장착 인턱턴스는 대략 300pH로 감소되었다. 커패시터의 내부 커패시턴스를 200pH로 가정하면, 이것은 500MHz에서 942mOhms와 일치하는 총500pH와 같은 것이다. 따라서, 현재 이산 커패시터들은 효과적이지 않다. 500MHz에서 낮은 임피던스를 향하도록 구동하는 직렬 공진 주파수 및 낮은 ESR 커패시터를 사용하는 것이 가능한 반면에, 500pH ESL을 가진 500MHz를 얻기위하여 요구된 커패시턴스는 약 200pF이다. 현재 이전의 소자들은 전력 평면의 매 제곱인치에 대해 매 제곱 인치의 1개의 이산 커패시터 이상을 요구하는 225pF을 얻었다. 우수한 접근은 전력 평면으로부터 낮은 임피던스를 얻는 것이다. 만약 낮은 임피던스 전력 평면이 그들을 접속하는데 이용가능하지 않다면 PCB상에 많은 낮은 임피던스 디커플링 커패시터들을 사용하는 것은 비실용적이다. 따라서, 수백 MHz이상의 낮은 임피던스 전력 분포에 대한 해법은 얇은 유전체 전력 평면 기술에 놓여있으며, 본 발명에 따르면, 이산 디커플링 커패시터보다 더욱 더 효과적이다. 그러므로, 또한 본 발명의 목적은 단일 부품 또는 다중 수동 컨디셔닝 네트워크와 비교할 때 넓은 주파수 범위에 대해 효과적으로 동작가능하도록 하는데 있다. 이상적으로는, 본 발명은 그 적용 가능성 및 소정의 집단화된 구성요소들의 다양한 실시예들을 사용함으로써, 만능이 될 수 있고, 그 실시예는 1GHz 주파수를 넘어 동작하는 시스템내에서 효과적으로 계속 수행될 것이다.

본 발명의 목적은 능동 부품 및 그 회로의 동일 부분에 대해 일정하고, 뚜렷한 전압 전위를 동시에 유지하면서, 능동 시스템 부하를 위한 에너지 디커플링을 제공할 수 있도록 하는 것이다.

본 발명의 목적은 본 발명의 영향으로 생기는 전자적 경로내에 흐르는 차동 및 공통 모드 전류로부터 발생되는 원하지 않는 전자기 방사를 최소화하거나 억제하는 것이다.

본 발명의 목적은 넓은 다양한 다층 실시예에 대해 가질 수 있고 회로내에 부착되고 에너지가 주어졌을때 설명될 것처럼 라인 컨디셔닝 기능 및 보호를 제공할 수 있는 그들의 특별한 물리적 특성들에 의해 제한되지 않는 다수의 유전체 물질을 사용할 수 있는 도전성 에너지 경로를 위한 다기능, 공통 도전성 차폐 및 에너지 컨디셔닝 구조를 제공하는 것이다.

본 발명의 목적은 그에 제한되지는 않지만 하나의 집적 실시예에서 서지 보호 뿐만 아니라 동시에 발생하는 자원 대 부하 및/또는 부하 대 자원 디커플링, 차동 모드 및 공통 모드 EMI 필터링, 억제 및 에너지 기생억제의 배제 및 배제를 포함하는 종래 기술 소자에 적합하지 않는 문제 및 제한을 해결하도록 사용자에게 능력을 제공하고 원래 제조된 실시예 외부에 도전성 지역 또는 경로를 사용할 때 이들 설명된 능력들을 수행하는 것이다.

본 발명의 목적은 전자 시스템 회로에 보호를 제공함에 있어서 본 발명의 실시예를 도울 수 있는 제조된 본 발명의 외부에 위치된 도전성 지역에 대해 하나 또는 그 이상의 외부 도전성 부착물의 이용을 용이하게 적용하는 것이다. 추가로, 종래 기술의 소자에 있어서 호스트(host) 회로로 돌아가는 기생 에너지로서 작용되는 본 발명 그 자체에 기여하는 전자기장 간섭(EMI), 과전압, 및 쇠약하게 하는 전자기 방사로부터 능동 전자 부품에 사용되어 보호를 제공한다.

본 발명의 목적은 제조되었을 때 여기에 도시된 실시예에 한정되지 않으며 창출될 수 있는 발명의 다수의 가능한 실시예를 위하여 특정한 모양, 형상 또는 크기에 대해 본 발명을 제한하지 않는 독립적인 전극 물질 및/또는 독립적인 유전체 물질 구성을 가지고 사용하기 위한 물리적으로 집적된, 차폐-억제, 도전성 전극 아키텍처를 제공하는 것이다.

본 발명의 목적은 다수의 전자 제품들로 집적 및 결합이 가능하도록 하는 해결책인 비교적 싸고, 소형화를 실현하는 능력을 사용자에게 주는 실시예를 사용자에게 제공하는 것이다.

본 발명의 목적은 종래 기술 부품들이 제공이 불가능한 원하는 필터링 및/또는 라인 컨디셔닝을 달성하는 임의의 추가적인 이산 소자 부품들의 사용의 필요성이 없는 실시예를 제공하는 것이다.

본 발명의 목적은 종래 기술 소자를 사용할 때 현재 직면하는 전기적 문제 및 제약의 넓은 부분에 대해 균등한 해결책을 위한 쉽게 제조되고, 적용가능한, 다기능 전자적 실시예를 실현하는 능력을 사용자에게 주는 실시예를 제공하는 것이다.

본 발명의 또 다른 목적은 다기능 전자적 실시예를 형성하고, 외부 도전성 경로 또는 소정의 도전성 표면에 부착될 때 넓은 주파수 범위에 대해 효과적으로 동작하고 회로의 부분에 대해 일정하고 뚜렷한 전압 전위를 유지하면서, 능동 회로 부품에 대해 에너지 디커플링을 동시에 제공하는 이산 또는 비-이산(non-discrete)소자, 또는 도전성 경로의 소정의 그룹화된 형태의 실시예를 제공하는 것이다.

본 발명의 또 다른 목적은 EMI 및 과전압을 감쇠시키기 위하여 한쌍의 도전성 경로 도전체들로부터 추가적인 에너지 경로로 연결을 제공하도록 외부 도전성 표면 또는 접지 지역과 결합되는 실시예에 대해 고유의 고유 공통 도전성 경로를 이용하는 블록킹(blocking) 회로 또는 회로들을 제공하도록 다기능 전자적 실시예를 형성하고, 이산 또는 비-이산(non-discrete) 소자, 또는 도전성 경로의 소정의 집단화의 형태인 실시예를 제공하는 것이다.

본 발명의 또 다른 목적은, 자원으로부터 에너지 이용 부하까지 전파하는 에너지에 대한 일정하고 방해되지 않는 도전성 경로를 동시에 유지하면서 실시예 내에서의 전기적 경로들사이에 엄격한 커패시턴스 허용오차에 도달하도록 표준 제조 과정 및 공통적으로 발견된 유전체 및 도전성 또는 도전적으로 만들어진 물질을 이용하는 실시예를 제공하는 것이다.

최종적으로, 본 발명의 목적은 다수의 공통적으로 결합된 도전성 전극, 플레이트, 또는 경로에 의해 부분적으로 감싸진 지역 또는 공간으로 서로에 관하여 매우 친밀하게 한쌍의 전기적 도체를 연결하고, 사용자에게 동일 실시예내에 위치된 별도의 또는 공통의 도전성 경로들 또는 전극 플레이트들상에 선택적으로 외부 도전체 또는 경로 연결의 선택을 제공하는 실시예를 제공하는 것이다.

본 발명의 범위내에서 에너지와 EMI 컨디셔닝 및 보호를 위하여 도전성 경로들을 가진 만능의, 다기능의, 공통 도전성 차폐 구조의 다양하고 넓은 범위로 응용하도록 본 발명의 상기 목적들 및 장점들을 구현하고 형성하기 위해 많은 다른 장치들 및 구성들 또한 개시된다.

여기에 사용된 것처럼, 두문자 용어 "UMFCCSS"는 도전성 경로를 가진 다기능 공통 도전성 차폐 구조의 이산 및 비-이산(non-discrete) 버전의 둘다의 모든 형태를 언급하고, "UMFCCSS-F"는 도전성 피드-스루 경로를 가진 다기능 공통 도전성 차폐 구조의 이산 및 비-이산(non-discrete) 버전의 둘다의 모든 형태를 언급한다. 용어"UMFCCSS-B"는 모든 개시 목적을 위하여 도전성 바이패스 경로를 가진 다기능 공통 도전성 차폐 구조의 이산 및 비-이산(non-discrete) 버전의 둘다의 모든 형태를 언급한다.

또한, 여기에 사용된 것처럼, 발명의 구성요소와 함께 제조된 물리적 경계로서 정의된 용어 "물리적 수렴 또는 접합의 소정 지역 또는 공간"에 대한 두문자 용어 "AOC"가 있다. 비-에너지화(non-energization) 및 에너지화(energization)는 "AOC"내에서 전자가 운동하고 UMFCCSS AOC의 이산 및 비이산 버전중 하나를 포함하고, 전파된 에너지가 균형잡힌 식으로 전자의 위상 또는 충전된 교환을 수행하도록 발명 구성요소 및/또는 구성요소의 결합으로 반응하는 전기 도전성 경로 또는 회로 에너지 경로의 미리 결정된 경계 밖에 위치된 지역에 및/또는 지역으로부터 전파하는 범위 또는 정도로서 형성된다.

본 발명은 이산 및 비 이산 구조와 같은 다양한 실시예에내에서 층이지거나 축적된, 전기적으로 도전성이고, 전기적으로 반-도전성(semi-conductive)이고, 및 비도전성(non-conductive) 유전체 독립 물질의 결합으로서 시작한다. 이들 층들은 시스템내에서 위치되고 전압이 주어질 때 독특한 회로를 형성하도록 결합될 수 있다. 본 발명 실시예는 공통 도전성 경로 전극들, 도전체들, 퇴적물(deposites),플레이트(plates)(여기서는 모두 "경로"로서 언급된다.) 및 유전체 평면의 집단을 형성하는 전기적으로 도전성이고, 전기적으로 반도전성이고, 및 비도전성 평면의 층을 포함한다. 이들 층들은 일반적으로 다양한 경로의 결합과 제조될 수 있는 실시예의 형태에 있어서 만능인 소정의 구조로 그들의 층을 이루는 것을 또한 포함하고 서로에 대하여 및 소정의 쌍을이루거나 또는 구성요소의 집단에 대하여 평행 관계로 방향이 주어진다. 다른 구성요소는 공통 도전성 평면에 도전적으로 연결하는 어떤 수단을 포함할 수 있다. 이들 소자는 유전체층, 다중 전극 도전성 경로, 시트(sheets), 라미네이트(laminates), 디포지트(deposits), 다중 공통 도전성 경로, 차폐, 시트, 라미네이트, 또는 디포지트에 한정되지 않는다. 또한 이 발명은 또한 소정의 방식으로 대형 전기 시스템으로 에너지화를 위하여 함께 평면의 특정한 형태를 연결하는 오버래핑 및 비오버래핑(non-overlapping) 방법의 뒤섞인 장치에 있어서 그들과 함께 결합하는 구성요소 방법을 포함한다. 이 방식은 종래 기술 소자의 다중 실시예를 가지고 정규적으로 수행된 효과적으로 및 동시에 발생하는 이전에는 발견되지 않은 별개의 전기 회로 기능을 산출한다. 상기 구조화된 층 장치가 제조된 때 또는 그 후에 그것은 다양한 전기 시스템 또는 다른 서브-시스템으로 형성되거나, 그 안에 매립되거나, 감싸지거나 또는 삽입될 수 있다. 그 구조의 회로는 라인 컨디셔닝, 디커플링, 및/또는 원하는 전기적 형태 또는 전기적 형상으로 에너지의 전기적 전달을 변형함에 있어서 원조를 수행하도록 쉽게 거의 임의의 다른 대형 회로와 결합될 수 있다. 본 발명은 별도의, 독립형 실시예 또는 집단으로 제조되고 집적회로와 같은 대형 전기 회로로 집적될 수 있다. 또한 인쇄회로 기판(PCB),인터포우저(interposer), 기판, 커넥터, 집적회로, 또는 원자 구조와 같은 그러나 이에 한정되지 않는 다른 실시예에서 발견된 대형 회로를 위한 서브-회로로서 결합을 가지고 에너지화될 수 있는 비에너지화된 독립형 별개 소자로서 존재할 수 있다. 대안적인 발명 실시예는 또한 본 발명의 더 작은 이산 버전의 목적과 다른 목적을 가진 주로 PCB, 인터포우저 또는 기판과 같은 또 다른 소자로서 주로 조립될 수 있다. 이 대안 형태의 실시예는 회로를 따라 능동 및 수동 부품들을 포함하는 가능한 시스템 또는 서브시스템 플랫폼으로서 제공하며, 자원으로부터 부하까지 및 복귀할 때 까지 전파된 에너지를 컨디셔닝하기 위하여 설명된 대부분의 이익을 제공하도록 층을 이룬다. PCB는 유전체 및 절연 물질사이에 놓인 다양한 전력, 신호 및 접지 층들을 제공하거나 분기하도록 비아(VIAs)를 가진 소정의 층을 이룬 구성을 이미 사용한다. 여기에 설명된 특징은 쉽게 그런 소자로부터 얻어질 수 있다.

패러데이 케이지형 구조를 가진 도전성 경로 전극 평면을 둘러싸서 하나의 집중화되고 공유된 공통 도전성 경로 또는 지역을 만들고, 그 경로 또는 평면은 중앙의, 공유된 공통 도전성 층의 대향 측면들상에 위치된 두개의 반대 위상이거나 전위 도전성 구조사이에 회로 전압에 대하여 0-기준 접지 평면이 된다. 이런 구조는 현저하게 E-필드 및 H-필드, 스트레이 캐패시턴스, 스트레이 컨덕턴스, 기생을 제거하고 억제하는 것을 도우며, 대향적으로 충전되고 위상이 형성되고, 다양하게 위치된 신호, 전력 및 복귀 경로들의 전기장을 인접하거나 이웃인 전기장의 상호 제거를 허용한다. 소자를 가지고 조립된 PCB를 위한 외부 도전성 연결은 대형 PCB 제조에 의해 현재 사용된 다양한 접지 수단의 장점을 가질 수 있다.

전자기 간섭 에너지를 전파하기 위하여, 전기장과 자기장의 두개의 장이 요구된다. 전기장은 둘 또는 그 이상의 포인트들사이의 차동 전압을 통하여 회로내로 에너지를 연결한다. 공간에서 전기장의 변화는 자기장을 일으킨다. 임의의 시간 변화 자속은 전기장을 일으킬 것이다. 결과적으로, 순수하게 전기적 또는 순수하게 자기적 시간 변이 장은 서로 독립적으로 존재할 수 없다. 본 발명에 의해 이용된 것과 같은 수동 아키텍처는 전기 시스템내에서 발견될 수 있는 에너지 장들의 양 형태들을 조절하거나 최소화하도록 조립될 수 있다. 본 발명은 다른 것들 중에서 한가지 형태의 장을 조절하도록 필수적으로 조립되지 않으며, 그러나 다른 형태의 물질들이 추가될 수 있거나 다른것에 대해 하나의 에너지 장에 의존하여 그런 특별한 조절을 할 수 있는 실시예를 조립하도록 사용될 수 있다는 것이 고려된다.

오늘날 회로의 더 높은 동작 주파수는 대부분에 대하여 사용자가 인덕터, 커패시터, 또는 저항과 같은 단일 또는 다중 수동 구성요소들을 개발하고, 시스템 부하에 전달된 에너지를 제어하는데 사용된 L-C-R,L-C 및 R-C 이산 부품 네트워크를 창출하도록 요구된다. 그러나, 200MHz 이상의 주파수에서 종래기술, 개별 L-C-R,L-C,R-C 부품 네트워크는 전송 라인의 특성들을 가지기 시작하거나 또는 여전히 높은 주파수에서 마이크로웨이브 같은 특징을 나타낼 수 있다. 이들 상황내에서 종래 기술의 부품들의 사용은 종래 기술소자에 내부에 위치된 도전성 경로로부터 비억압되거나 비축소화된 기생을 허용할 수 있거나 주파수 동작의 넓은 범위에 걸쳐 회로를 따라 전파하는 에너지의 큰 저하를 줄이고, 느리게하거나 그렇지 않으면 기여하는 네트워크로 이산 구성요소들 모두 사이에 외부적으로 결합하는 연결 구조로부터 방사하는 것을 허용할 수 있다. 이것은 네트워크가 부착된 대형 회로에 실질적으로 유해할 수 있다. 종래 기술 네트워크들내부에 위치된 내부 전극들의 탓으로 여겨진 더 높은 주파수에서 이들 기생 커패시턴스들에 대해 그런 네트워크가 설계된 럼프커패시턴스, 저항, 또는 인덕턴스를 제공하는 것 보다는 오히려 대체로 회로에 대해 쇠약 또는 서브-특정된 성능의 원인이 되는 차동적인 한쌍의 라인들 사이에 에너지 저하, 전압 및 커패시턴스 불균형의 원인이 될 수 있다. 데이터 드롭(drop),라인 딜레이 등으로 인한 상기 서브-특정된 성능 및 에너지 손실들은 측정가능한 회로 비효율성을 유발할 수 있다

도시되거나 도시되지 않는 본 발명의 모든 실시예들에 있어서, 본 발명의 몇가지 전기적 기능들 또는 원하는 모든 범위의 전기적 기능들을 유지하면서, 제조시 본 발명의 물질 구성으로 선택되고 결합되는 다양하고 넓은 범위의 가능한 물질들을 결합하기 위하여, 몇몇 경우에서 옵션을 가지도록 제조자를 예시한다.

따라서, 본 발명의 구성을 위한 물질은 이용가능한 처리 기술에 적합한 하나 이상의 물질 엘리먼트 층을 포함할 수 있고, 임의의 가능한 유전체 물질에 한정되지 않는다. 이들 물질들은 실리콘,게르마늄, 갈륨-아세나이드, 또는 반절연 또는 절연 물질 및 임의의 K에 한정되지 않으며, 높은 K 및 낮은 K 유전체들과 같은 그와 유사한 반도체 물질일 수 있다. 동등하게도, 본 발명은 임의의 가능한 도전성 물질, 자기적, 니켈-기반 물질, MOV-형 물질, 페라이트 물질, Mylar, 임의 물질 및/또는 도전성 물질에 대한 도전성 경로를 창출할 수 있는 과정들과 같은 필름 및 임의의 물질 및/또는 그에 한정되지는 않지만 도핑된 폴리실리콘, 소결된 다결정, 금속, 또는 폴리실리콘 실리케이트, 폴리실리콘 실리사이드와 같은 도전성 영역을 형성할 수 있는 공정들에 제한되지 않는다.

본 발명은 바이패스 디커플링으로 알려진, 회로에 배치되어 리턴 경로에 연결되는 2개의 이산 커패시터와는 크게 상이하게, 에너지 쌍 또는 다중 라인들간의 커패시턴스 부하 밸런스 장애를 제거한다. 동일한 생산 배치(batch)로 제조된 종래 기술의 캐패시터들은 15%-25%의 임의의 범위를 갖는 다양한 커패시턴스를 쉽게 가질 수 있다. 따라서, 종래 기술의 커패시터들이 회로에 배치되고 에너지화될 때, 회로의 제조 허용오차를 수행하는 경우에, 한쌍의 차동 회로 및 이들 커패시턴스 불균형은 증가되어 회로내에 전압 불균형을 야기한다. 예를 들면, 종래기술 유닛들이 만들어질 때도, 10% 이하의 개별 유닛들간의 각각의 커패시턴스 변이를 얻을 수 있지만, 차동 신호를 위하여 요구되는 감소된 개별 변이 차들을 갖는 이들 소자를 생산하기 위하여 필요한 더욱 특별한 유전체 및 제조 기술을 위한 추가 비용 뿐만 아니라, 제조자가 테스트 비용, 제조된 로트(lots)들의 수작업 분류를 위한 비용을 보상하기 위하여 공통 유전체에 대해서도 사용자가 비용 또는 실질적인 프리미엄을 지불해야 한다. 본 발명은 두개의 다른 라인들사이에 밸런스를 이루기 위해 사용되는 매우 값싼(이용가능한 다른 것들에 비해) 유전체 물질을 사용할 수 있다. 산업 제조 표준들은 유전체 및 도전성 플레이트 물질의 정확한 양이 커패시터와 같은 표준 수동 부품내에서 사용하기 위하여 공개되거나 만들어질 수 있는 것이다. 이런 공정은 동일한 배치(batch)의 개별 장치들 사이에서 1% 내지 5%의 변이를 보장하는 우수한 제어 구조를 가진다. 본 발명을 사용함으로써, 전기적 방식에 있어서 동등한 한쌍의 각 라인들 사이에서 공유되는 본 발명 장치의 밸런스 있는 본질적으로 동일한 커패시턴스 허용오차를 제공하는 차동 동작 회로 또는 임의 한쌍의 라인 회로로 배치할 수 있을 것이다. 공통 도전성 차폐 구조 내부의 에너지 경로들 사이에서 발생되는 본 발명의 커패시턴스 밸런스 또는 허용오차는 통상의 X7R 유전체를 사용하는 제조공정에서 발생되는 레벨보다 20% 높거나, 동일한 제조 동작을 갖는 개별 유닛들간에 허용가능한 커패시턴스 변화의 레벨로 유지될 수 있다. 종래 기술의 장치보다 오히려 한쌍의 에너지 라인들 사이에 본 발명의 하나의 실시예를 사용함으로써, 한쌍의 라인사이에서 발생되는 커패시턴스 차이의 전자산업 문제를 완화할 것이다. 만능 다기능 공통 도전성 차폐 구조가 제조되고, 본 발명의 실시예를 또한 이용하는 차동 경로로부터 분리되면서, 외부적으로 제조된 도전성 경로에 부착될 때, 상기 장치는 바이패싱, 에너지, 전력라인 디커플링, 에너지 저장을 포함하는 에너지 컨디셔닝 기능을 동시에 제공하여, 차폐 구조내에 밀폐된 차동 전극들이 도전성 전극 경로를 둘러싸는 밀폐된 억제 지역으로부터 거의 모든 내부적으로 발생된 커패시턴스 또는 기생 에너지가 누출되는 것을 방지하는 동시에, 상기 공통 도전성 구조의 에너지화 및 외부적으로 위치된 도전성 영역에 종래기술의 통상적인 수단으로 부착되는 상기 공통 도전성 구조의 부착물로 인해 발생되는 정전기 차폐 효과와는 별개로, 물리적 차폐로 인해 "플로팅 커패시턴스" 와 같은 외부적으로 발생된 커패시턴스 또는 기생 에너지가 바로 동일한 차동 도전성 경로들에 결합되는 것을 방지하도록 작용할 것이다.

따라서, 이러한 모든 형태의 기생 에너지는 비에너지화된 발명으로 제조되고 도전성 차폐 구조를 사용하지 않는 모든 다른 종래 기술의 장치에서 발생되는 것과 대조적으로, 커패시턴스 밸런스를 교란시키는 것을 방지하거나 최소화한다. 종래기술은 시대에 뒤진 모든 종래 기술 소자들과 반대로 최선의 시도에도 불구하고, 회로를 파괴하는 양 방향의 기생 에너지를 자유롭게 하는 효과를 항상 가진다.

따라서, 1% 허용오차에서 제조된 소자는, 개시된 것에서 설명된 것처럼 제조될 때 또한 에너지가 부여된 시스템내에서 한쌍의 라인들 사이에서 상관된 1% 커패시턴스 허용오차를 가질 것이고, 또한 하나의 발명 실시예를 가지고 한 쌍의 라인을 바이패싱하기 위한 두개의 종래 기술 소자들을 교환하는 추가 이익을 가질 것이다. 이런 새로운 소자는 한쌍의 또는 다수의 쌍의 차동 도전성 경로들사이에 위치되는 한편, 본 발명을 또한 구성하는 상기 공통 도전성 경로가 공통 도전성 경로의 모든 구성요소들에 대해 공통적이고 외부 도전성 경로인 제 3도전성 경로에 연결된다. 따라서, 비싸고, 비 공통적으로 사용되고, 특정화된 유전체 물질은 사용자에게 전체 회로내에서 구성하는 물질내에 균일한 커패시턴스 구성요소를 사용하는 기회를 발명 사용자에게 줄 뿐만 아니라 두개의 시스템 도전성 경로들 사이의 커패시턴스 밸런스를 유지하기 위한 시도에 있어서 정교한 바이패스 및/또는 디커플링 동작을 위해 더 이상 필요하지 않다.

외부 도전성 영역의 부착물은 "플로팅" 비-전위 도전성 영역, 리턴 회로 시스템, 새시(chassis) 또는 PCB 접지, 또는 지면 접지로서 통상 언급되는 것과 같은 영역을 포함한다. 상호 대향하는 도전체들의 상쇄작용과 같은 다른 기능들을 통한 본 발명은 외부적으로 위치된 도전성 영역 밖으로 에너지가 순차적으로 계속 이동할 수 있는 밀폐되는 도전성 공통 차폐 경로들에 대해 낮은 임피던스 경로가 가우스-패러데이 케이지형 유닛내에서 발달할 수 있도록 함으로써, 원하지 않는 EMI 잡음에 대해서도 낮은 임피던스의 에너지 경로를 완성할 수 있다. 이런 부착 수단은 만약 임의의 외부적 도전성 평면이 사용된다면 그의 종단 구조인 공유된 중앙의 공통 도전성 경로의 대향 측면상에 위치된 각각의 차동 도전체에 대하여 개발하도록 정규적으로 "0"전압 기준을 허용할 것이다. 이렇게 해서, 고주파수 적용에서 소스 및 에너지 이용 부하사이의 전압 균형을 유지할 필요성과 같은 상황에 대해, 본 발명은 이상적이고 만능의 해결책이다. 따라서, 본 발명이 수동으로 그 안에서 동작될 때 회로시스템으로 돌아가는 파괴적인 기생 에너지의 영향 없이 집적 회로내에 위치된 게이트들간에 SOS(동시 스위칭 동작) 상태로 전압은 유지되고 균형을 이루게 된다.

개별 수동 부품들은 인쇄 회로 기판(PCB), 다중 실리콘 칩 모듈(MCM), 실리콘 칩 스케일 패키지(CSP), 인터포우저, 기판, 커넥터, 집적회로 상에/내에 발견된 물리적 및 전기적인 외부 전기적 도체들과 트레이스들 또는 경로들에 표면 실장 기술을 이용한다. 본 발명은 셀 수 없는 많은 실시예들이 존재할 수 있다. 고려된 적층된 구성의 다양한 형태의 예로서, 본 발명은 이에 한정하는 것으로 의도되지는 않지만, 다중 부품 필터들의 다양한 추가적인 실시예들이 설명될 것이다. 각 도면에서, 5개의 경로들이 개별적으로 도시되었고 평면도 및 최종적으로 측면도에 도시되었다. 본 발명의 다른 변형예는 다른 소스들로부터 수신되는 원하지 않는 전자기 방사, 및 차동 공통 모드 전류와 같이 다중 적층된 전자 회로 컨디셔닝 조립체의 내부 전자 회로내에서 내부적으로 발생되는 원하지 않는 전자기 방사를 억제하는 물리적 적층 아키텍처로 구성된 다중 적층된 전자 회로 컨디셔닝 조립체들의 개선에 관한 것이다. 또한, 그 구성을 이루는 본 발명의 물리적 아키텍처 및 다양한 물질로 인하여, 과전압 서지 보호 및 자기적(magnetic) 특성은 그것에 국한됨이 없이, 디커플링, 접지로의 바이패싱, 차동 공통 모드 필터링 기능 등을 포함하는, 다중 적층된 전자 회로 컨디셔닝 조립체의 많은 버전 또는 변형예들에 일체로 포함될 수 있다.

앞서 언급된 것처럼, 전파되는 전자기 간섭은 각각 전기장 및 자기장의 부산물일 수 있다. 최근까지는, 그 기술분야에서 중요성은 DC 에너지 또는 전류를 가지고 고주파 잡음을 전달하는 회로 또는 에너지 컨덕터들로부터 EMI를 필터링하는 것에 있었다. 그러나, 본 발명은 전기적 시스템 또는 테스트 장비내에 발견된 도전성 경로를 따라 DC,AC 및 AC/DC 혼합형 전파 에너지를 사용하는 에너지 컨디셔닝이 가능하다. 이것은 동일 시스템 플랫폼내에서의 많은 종류의 회로 전파 특성을 포함하는 시스템내에서 발견된 많은 다른 형태의 에너지 전파 포맷을 포함하는 시스템 내에서 에너지를 조절하는 본 발명의 사용을 포함한다. 방사된 방출 문제들의 주요원인은 차동 및 공통 모드 에너지의 도전 전류의 두 가지 형태가 원인이 될 수 있다. 이들 전류에 의해 발생된 장들은 많은 형태의 EMI 방사를 가져온다. 차동 모드(DM) 전류는 도선, 회로 보드 트레이스 및 다른 도전체내에서 원형 경로로 흐르는 그들 전류들이다. 이들 전류들과 관계된 장들은 도전체에 의해 정의된 루프로부터 생긴다. 어떤 식으로든 본 발명의 제한 없이, 본 발명에 따른 조립체의 실시예는 이하 제공된다.

패러데이 케이지형 구조의 원리는 공통 플레이트들이 서로 결합되어 그룹화되는 공통 도전성 경로들이 방사되는 전자기 방출을 억제하기 위해 더 큰 외부 도전성 영역 또는 표면과 상호 작용할 때 이용되는 것이며, 과전압과 서지를 없애기 위한 더 큰 도전성 표면적을 제공하여, 기생 에너지 및 다른 과전압들에 대한 패러데이 케이지형 정전기 억압을 동시에 개시한다. 이 원리는 특히 다수의 공통 도전성 경로들이 시스템 새시 접지에 전기적으로 결합될 때 일어나고, 본 발명의 내부에 위치되고 에너지가 주어지는 회로의 기준 접지에 의존한다. 이전에 언급된 것처럼, 다른 전기적 특성을 가지는 하나 또는 그 이상의 다수의 물질이 공통 도전성 경로들 및 두개 전극 경로들사이에 삽입되고 유지될 수 있다. 차동 적층된 종단 구조들은 회로내에서 항상 전기적으로 서로로부터 분리되고 소자내에 접촉하지 않는다. 그들은 한쌍의 공통 경로(들) 또는 단일 경로 및 유전체 채료를 개재함에 의해 항상 서로로부터 물리적으로 분리된다. 본 발명의 패러데이 케이지형 구조 또는 구성의 개념이 상세하게 도시된다. 본 발명에 따르면, 도 1은 두 개의 다른 전극 중 하나를 샌드위치(sandwitch)하는 두개의 공간 지역으로 이루어지는 패러데이케이지 형 구조(800)의 부분으로 구성된다. 도전성 전극 경로(809)는 중앙 공통 도전성 공유 경로(804) 및 공통 도전성 경로(808)사이에 샌드위치된다(도시안됨).공통 도전성 경로(804),(808)(도시 안됨) 및 (810)(도시안됨)은 소정의 유전체 물질의 일반적으로 평행한 개재에 의해 모두 서로로부터 분리되고, 본 발명에서 이 경우 위아래로 경로(809)를 각각 샌드위칭하는 경로(808) 및 (804)에 의해 거의 완전하게 커버되고 또는 차폐된 도전성 경로(809)와 같은 차동 도전성 전극을 특징으로 하는 차동 도전성 전극 경로(809) 및 (809')(도시안됨)에 의해 중앙 공통 도전성 공유 경로(804)에 대해 각 경로 각각의 위치에 상대적인 각 외부 경로(810) 및 (808)사이에 있다. 경로(804),(808) 및 (810)은 부품의 지지 및 외부 케이싱을 제공하는 유전체 물질(801)에 의해 또한 둘러싸인다. 동일 공통 도전성 경로(808) 및(804) 및(810)에 대해 개별적으로 양자 공통 차폐 종단 구조(802)의 연결을 허용하는 수단이 바람직하다. 전체적인 발명이 회로에 위치될 때 종단 구조(802)는 각각의 종단 구조사이에 방해 또는 도전성 갭(gap)없이 동일 외부 도전성 지역 또는 동일 외부 도전성 경로(도시안됨)에 그 기술분야에서의 표준 수단에 의해 부착되어야만 한다. 그 기술분야에서 알려진 표준 수단은 하나의 공통 도전성 케이지형 구조(800)와 같이 동작하도록 단일 구조(800)를 형성하는 모든 세개의 경로들(804),(808) 및(810)상에 각각 부착된 공통 차폐 종단 구조(802)의 연결을 용이하게 한다. 비록 도시되지는 않았지만, (800')은 그내부에 포함된 차동 전극(809')이 완전히 차폐되지 않은 출구/입구 섹션(812A)(도시 안됨)을 가지며, 그러나 도전성 종단 구조(809') 및 도전성 종단 구조(809A')(도시 안됨)와 결합하는 차동 전극(809)에 대해 일반적으로 반대의 방향인 180도 각도에 있는 단일 패러데이 케이지형 구조(800)를 반영한다. 이들 두개의 패러데이 케이지형 구조(800) 및 (800')는 동일의, 중앙 공통 도전성 공유 경로(804)를 공유하며, 개별적으로 주어질 때 각 패러데이 케이지형 구조(800) 및 (800')를 구성하는 층 또는 경로를 공유한다. (800) 및 (800')는 함께 이중 컨테이너로서 작용하는 단일 및 대형 도전성 패러데이 케이지형 차폐 구조(800")(도시안됨)를 창출한다. 각 컨테이너(800) 및 (800")는 각각 일반적으로 평행한 방식에 있어서 상기 대형 구조(800")내에 서로 대향하는 동일 크기의 동일 수의 차동 전극을 유지할 것이다. 공동작용하는 (800) 및 (800') 개개의 차폐형 구조들을 가진 대형 도전성 패러데이 케이지형 차폐 구조(800")는 에너지가 주어지고 동일한 외부 도전성 경로가 부착될 때 전기적으로 하나가 된다. 에너지가 주어질 때, 중앙에 있는 공통 차폐와 차동 도전성 샌드위치하는 공통 도전성 전극들의 소정의 장치는 본 발명의 기초 구성요소 즉 패러데이 케이지형 구조(800")인 하나의 공통 도전성 케이지형 구조(800")를 만드는 구성요소들이다. 본질적으로 그 구조는 본 발명의 적층된 모든 실시예내에 다기능 라인 컨디셔닝을 구성하는데 요구된 최소 두개의 패러데이 케이지(800) 및 (800")를 형성한다. 차동전극들사이에 그의 개재에 대하여 중앙 공통 도전성 공유 경로(804)는 비에너지화된 패러데이 케이지형 구조(800")을 고려하는 외부의 두개의 추가 샌드위칭 공통 전극 경로(808) 및 (810)을 필요로한다. 더 진행하기 위하여, 중앙 공통 경로(804)는 차동 전극(809) 및 (809')둘 다에 의해 동시에 사용될 것이고 동시에 그러나 충전 스위칭에 대하여 반대의 결과를 가진다. 대부분 칩에 대하여, 넌 홀(non-hole) 스루 실시예들에서, 새로운 소자는 세개의 공통 도전성 전극들 사이에 샌드위치되고, 대형 외부 도전성 지역에 부착될 때 동시에 에너지가 주어지고 반대의 위상이고 또는 충전하는 방식에 있어서 상기 케이지형 구조(800")내에 샌드 위치된 라인 컨디셔닝 및 필터링 기능 수행을 돕는 단일의 대형 패러데이 케이지형 구조(800")를 도전적으로 형성하는 것과 같이 연결된 외부 종단 구조에 연결된 최소 두개의 전극을 가질 것이라는 것에 주목해야만 한다. 패러데이 케이지형 구조 및 이어지는 에너지화를 구성하는 현재 부착된 내부 공통 도전성 전극 경로는 외부 도전성 지역 또는 경로가 본질적으로 연장되고 가깝게 위치되고 소정의 적층 PCB 또는 유사한 전자 회로내에 내부적으로 또한 위치된 그의 위치에 대해 본질적으로 평행한 장치가 되도록 허용할 것이다. 결합된 공통 도전성 및 외부 연장 구성요소들이 될 공통 도전성 경로(804)가 공통 중앙에 위치된 감싸는 다중 공통 차폐 경로는 상기 구성요소들이 유전체 매개물을 포함하는 거리에 의해 연장부로부터 분리되고 그들 자신이 샌드위치된 보조적인, 위상을 가진 차동 전극들에 대해 마이크론 거리 분리 또는 '루프 지역'을 가지는 다중 평행 방식으로 개재될 것이다. 이것은 연장부가 동시에 상기 조립체 차동 컨덕터의 부분들상에 또는 부분을 따라 전파하는 에너지에 따라 컨디셔닝하면서, 에너지가 부여된 결합이 향상되고 효율적을 생산할 다른 것들 중에서 정전기 차폐 기능을 수행할 감싸는 차폐형 구성요소가 되도록 한다. 결합된 공통 도전성 평면 또는 지역의 내부적 및 외부적 평행 장치 집단은 능동 조립체 부하(들)에 대해 도전성 경로를 따라 전파할 때 상기 차동 도전체들의 부분으로부터 또는 부분에 들어가는 것을 피할 수 있는 원하지 않는 기생 및 전자기 방사를 또한 삭제 및/또는 억제할 것이다. 다음 섹션에서, 공통 도전성 경로(804)에 대한 기준은 또한 공통 도전성 경로(808) 및 (810)에 적용할 것이다. 공통 도전성 경로(804)는 본 발명의 가장자리로부터 떨어진 거리(814)이다. 공통 접지 공통 도전성 경로(804)의 하나 또는 그 이상의 부분(811)은 물질(801)을 따라 연장하고 공통 접지 종단 밴드 또는 구조(802)에 부착된다. 비록 도시되지는 않았지만, 상기 공통 접지 종단 밴드(802)는 공통 도전성 경로(804),(808) 및 (810)에 서로 전기적으로 연결하고 만약 사용된다면 필터의 모든 다른 공통 도전성 경로에 연결된다.

상기 도전성 전극 경로(809)는 오프셋(offset) 거리 및 지역(806)은 전극 경로(809)의 가장자리(803) 및 중앙 공통 도전성 공유 경로(804)의 가장자리(805)사이에 존재하는 것과 같이 공통 도전성 경로(804)만큼 크지 않다. 이런 오프셋 거리 및 지역(806)은 필터내에 다른 전극 경로들 또는 상기 필터 외부에 구성에 연결하는 근접장의 감소 또는 제거의 결과를 가져오는 상기 전극 경로(809)의 가장자리(803)를 넘어 연장할 수도 있는 임의의 자속 라인에 대해 차폐를 제공하는 공통 도전성 경로(804)가 상기 전극 경로(809)를 넘어 연장하도록 허용한다. 수평 오프셋은 상기 전극 경로(809) 및 공통 도전성 경로(804)사이에 수직 거리에 대략 0에서 20+ 배이고, 그러나, 상기 오프셋 거리(806)는 특별한 응용을 위하여 최적화 될 수 있고 각 경로 중에서 겹친 모든 거리(806)는 이상적으로 대략 제조 허용오차와 동등하게 허용될 것이다. 작은 크기의 차이는 구조(800")의 정전기 차폐 기능이 타협되지 않을 만큼 긴 경로들 사이에 거리/지역(806)에서 중요하지 않다. 전극(809)을 에너지 경로(도시안됨)에 연결하기 위하여, 전극(809)은 공통 도전성 경로(804) 및 (808)의 가장자리(805)를 넘어 연장하는 하나 또는 두개의 부분(812)을 가질 수 있다. 이들 부분들(812)은 땜납 또는 그와 유사한 것에 의해 에너지 경로(도시안됨)에 상기 전극(809)이 전기적으로 연결될 수 있도록 전극 종단 밴드(807)에 연결된다. 구성요소(813)는 본 발명내에서 발생하고 에너지가 부여된 회로내에서 최종 크기, 형상 및 실시예 위치에 대해 상관이 있는 3차원 에너지 컨디셔닝 기능의 중심축 포인트의 동적 표현이다.

도 2를 참고하면, 만능의, 다기능 공통 도전성 차폐 구조(UMFCCSS)의 개념이 도시된다. 도시된 UMFCCSS는 다중, 적층되고, 공통 도전성 케이지형 구조 (800A),(800B),(800C) 및 (800D)(각각은 800X로 일반적으로 언급됨)로 구성된다. 각각의 공통 도전성 케이지형 구조(800X)는 적어도 2개의 공통 도전성 경로 전극(830, 810, 804, 808, 840)을 포함한다. 적층되고, 공통 도전성 케이지형 구조(800X)의 수는 여기에 도시된 수에 제한되지 않으며, 임의의 짝수 정수일 수 있다. 비록 도시되지 않았지만, 응용예들에서, 각 공통 도전성 케이지형 구조는 도 1과 관련하여 이전에 설명된 것처럼 도전성 경로 전극을 샌드위치한다. 상기 공통 도전성 케이지형 구조(800X)는 도전성 경로 전극의 임의의 형태가 공통 도전성 케이지 형 구조(800X)내에 삽입될 수 있다는 사실을 강조하도록 별도로 도시된다. 이와 같이, 상기 공통 도전성 케이지형 구조(800X)는 만능 응용을 가지며 실리콘 내에 파묻히거나(embedded) 또는 PCB의 일부로서와 같이, 이에 제한되지는 않으며, 이산 또는 넌 디스크리트 구성내에서 도전성 경로 전극들과 결합하여 사용될 수 있다. 공통 도전성 경로 전극(830),(810),(804),(808),(840)은 외부 도전성 지역에 대해 연결 포인트를 제공하는 (802)에 도시된 것처럼 모두 도전적으로 상호 연결된 종단을 가진다. 각 공통 도전성 경로 전극(830),(810),(804),(808),(840)은 유전체 물질(801)의 플레이트 상에 형성되고 또한 유전체 물질(801)로 구성된 절연 밴드(805)에 의해 반대 측면상에 절연된다. 도 1에 설명한 것처럼, 유전체 물질(801)은 그 안에 샌드위치된 상기 도전성 경로 전극(도시안됨)으로부터 개별 공통 도전성 경로 전극들을 도전적으로 분리한다. 또한 도 1과 관련하여 설명된 것처럼, 최소 두개의 패러데이 케이지(800),(800')가 본 발명의 적층진 모든 실시예에서 다기능 라인 컨디셔닝 소자를 구성하기 위해 요구된다. 따라서 (900A),(900B), (900C)로 도 2에 도시된 것처럼 최소 두개의 요구된 공통 도전성 케이지 형 구조(800X)가 있다. 상기 수렴 지역(AOC)은 (813)에 지정되었고 이하 상세하게 설명될 것이다.

도 2B를 참조하면, 만능의, 다기능 공통 도전성 차폐 구조(UFMCCSS)는 (6805)에서 일반적으로 지정된 것처럼 땜납 또는 그와 유사한 것에 의해 대형 외부 회로 시스템(도시 안됨)내에 부착되고 에너지가 주어진 만능의, 다기능 공통 도전성 차폐 구조 바이패스(UFMCCSS-B) 구조를 형성하도록 그 구조내에서 동작하는 차동 도전성 에너지 경로(4880C),(4890C)와 결합되어 도시되었다. 에너지로서의 상기 필드 운동은 차동 도전성 에너지 경로(4880C),(4890C) 및 각 감싸는 공통 도전성 케이지형 구조(800A),(800B),(800C) 및 (800D)사이에 도시된 구조내에서 컨디셔닝을 수행한다.

차동 도전성 에너지 경로(4880C),(4890C)를 따라 전파하는 에너지는 서로에 관하여 반대의 방향으로 전파한다. 에너지의 전파는 구성요소(875)에 의해 일반적으로 도시된 자기장 필드의 형태로 유도성 연결을 창출하는데, 에너지 전파 방향에 관하여 반시계 방향으로 회전한다. 차동 도전성 에너지 경로 (4880C),(4890C)에서 에너지 전파의 반대 방향은 자기장의 상호 자속 삭제, 또는 최소화를 제공하는 반대방향으로 회전하는 전류에 의해 창출된 자기장(875)을 가져온다.

공통 도전성 케이지형 구조(800A),(800B),(800C) 및 (800D)들은 차동 도전성 경로 (4880C),(4890C)를 샌드위치하고, 상기 공유된 (800A),(800B),(800C) 및 (800D)구조사이에 공유된 공통인 도전성 경로는 부착회로에 전압 균형을 제공한다. 최상부 및 하부 차동 도전성 에너지 경로는 수렴 지역에 대향하는 측면상에 동등한 차동 도전성 에너지 경로를 가지지 않는다는 것이 주목된다. 도전적으로 부착된 공통 도전성 케이지형 구조(800A),(800B),(800C) 및 (800D)와 공통 도전성 종단 구조(802)와 결합은 차동 도전성 에너지 경로(4880C),(4890C)를 샌드위치하고 거의 완전히 감싸고 있다. 특히, 도전적으로 연결된 케이지 형 구조들은 기생 억제 뿐만 아니라 전압 균형을 개선하는 것을 돕는 공통 도전성 종단 구조(802)와 연관된 이중 개발을 제공한다.

이제 도 3A 및 도 3B를 참고하면, 본 발명의 층이지고, 만능의 다기능 공통 도전성 차폐 구조의 더 이상의 실시예는 이후 "바이패스 차폐 구조"로 언급되는 바이패스 구조(6800)로 도시되었다. 바이패스 차폐 구조(6800)는 각각의 정적 실시예의 상대적인 적층 위치의 용어로서 "피드-스루 차폐 구조"(6800)의 구성을 또한 가질 수 있다. 적층된 두개의 공통 도전성 차폐 구조(1000A) 및 (1000B) 또는 공통 도전성 경로(6808),(6804),(6810),(6812) 및 각 실시예를 구성할 수 있는 중앙 공통 공유된 도전성 경로(6804)의 위치를 검사할 때 이들 두개의 가능한 구성들 사이에 상대적으로 차이가 없다. 물리적으로 유사한 "피드-스루 차폐 구조"(6800) 및 "바이패스 차폐 구조"(6800) 장치가 나타나면서, 각각은 여전히 회로의 에너지 컨디셔닝에 동등한 가능성이 있는 기능의 부여를 산출할 것이다. 그러나, 비공통 경로(6809) 및 (6807)이 위치된 경로는 기대될 수 있는 결과를 가져오는 에너지 컨디셔닝의 최종 형태를 결정한다. 어떤 구조이든 간에, 물리적 및 전기적인 다양한 차폐 기능은 (6800) 피드-스루 또는 바이패스의 AOC내에서 전파된 에너지에 관하여 대략 동일한 방식이다. 특히 도 3A를 참고하면, 바이패스 차폐 구조(6800)는 종방향으로 연장하는 단면내에 도시되었고 두개의 공통 도전성 차폐 구조를 적층하는 7개 층의 공통 도전성 경로로 구성되며, 바이패스 차폐 구조의 본 발명의 실시예를 형성한다. 도 3B에 있어서, 상기 바이패스 차폐 구조(6800)는 도 3A에 도시된 단면도내에 수직인 단면내에 도시되었다.

도 3A 및 도 3B 둘 다를 참고하면, 상기 바이패스 차폐 구조(6800)는 구성요소들과 연결되고 에너지가 주어지고 외부 도전성 표면(6803)에 연결 수단(6805)에 의해 상기 (6802)(들)의 연결전이 아닌 공통적으로 부착된(도시안됨) 능동 회로 구성요소들에만 관계 있게 형성된 (6804-IM),(6811-IM) 및 (6812-IM)의 생성을 가지고 회로(도시안됨)에 제로 전압(zero voltage) 기준을 형성할 중앙 공통 도전성 공유 경로(6804)로 구성된다. 에너지 회로(도시안됨)에 에너지가 부여된 후에 생성된 능동 에너지 이용부하 또는 부하들은 그 기술분야에서 공통적으로 발견된 땜납 물질 또는 임의의 다른 부착 수단과 같은 부착 수단(6805)에 의해 외부 공통 도전성 경로(6803)에 둘 다 차례로 연결된 외부 공통 도전성 전극 구조(들)(6802)에 모두 부착된 중앙 공통도전성 공유 경로(6804),(6808),(6810),(6811),(6812) 구성요소들과 함께 전파된 에너지의 부분들을 이용할 것이다. 에너지가 부여된 것을 가지고, 상기 회로는 상기 에너지의 요구 부분인 상기 회로(도시 안됨)내에서 능동 부품들이 에너지가 주어질 때 이용가능한 균형잡인 방식으로 전파된 에너지를 가지고 에너지 자원 및 에너지 이용 부하(들)에 의해 사용될 수동 동작 만능, 다기능, 공통 도전성 차폐 구조를 포함할 것이다. 방금 설명된 외부 공통 도전성 경로(6803)로의 연결 체인에 있어서 모든 공통 도전성 구성요소의 부분을 포함하는 방금 설명된 것과 같은 구성요소들은 상기 에너지가 부여된 회로 구성요소들에 대해 창출될 것이고, 제로 전압 기준 (6804-IM),(6811-IM) 및 (6812-IM) 각각 및 중앙 공통 도전성 공유 경로(6804)를 가지고 제3의 그러나 공통 전기 노드, 차동 도전성 경로(6809) 및 (6807)에 의해 사용되고 그들 각각이 도전적으로 구성요소를 연결하는 별도의 두개의 독특하고 별개의 차동 및 별도의 차동 노드들의 형성을 가진 회로내에 연결된 에너지를 전기적으로 균형을 이루도록 한다.

바이패스 차폐 구조(6800)를 에너지가 부여된 회로에 연결하기 위하여, 차동 도전성 경로(6807) 및 (6809) 각각은 두개의 공통 도전성 차폐 구조들 중 하나로 각각 삽입된다. 제1 공통 도전성 차폐 구조는 공통 도전성 경로(6810) 및 중앙 공통 도전성 공유 경로(6804)사이에 형성된다. 제 2 공통 도전성 차폐 구조는 공통 도전성 경로(6808) 및 중앙 공통 도전성 공유 경로(6804)사이에 형성된다. 바이패스 차폐 구조(6800)를 사용하기 위하여 제1 차동 도전성 경로(6807)는 상기 제1 공통 도전성 차폐 구조내에 위치되고 유전체 물질(6801)에 의해 상기 공통 도전성 경로(6810) 및 상기 중앙 공통 도전성 공유 경로(6804)로부터 분리된다. 유전체 물질(6801)는 상기 제1 공통 도전성 차폐 구조로부터 상기 제1 차동 도전성 경로(6807)를 분리하고 전기적으로 절연한다. 추가로, 제2 차동 도전성 경로(6809)는 상기 제2 공통 도전성 차폐 구조에 위치되고 유전체 물질(6801)에 의해 상기 공통 도전성 경로(6808) 및 상기 중앙 공통 도전성 공유 경로(6804)로부터 분리된다.

상기 제1 및 제2 차동 도전성 경로(6807) 및 (6809)는 각각 전기적으로 외부 도전성 에너지 경로(6820) 및 (6821) 각각에 연결된다. 상기 전기적 연결은 땜납, 저항성 피트(fit) 소켓, 및 도전성 접착제에 한정되지 않는 것을 포함하면서 그 기술분야에서 보통의 기술을 가진자에게 알려진 임의의 수단에 의해 만들어질 수 있다. 상기 바이패스 차폐 구조(6800)를 완성하는 것은 추가적인 외부 차폐 구조(6811) 및 (6812)이며, 그들 사이에 개재된 유전체 물질(6801)을 가지고 공통 도전성 차폐 구조 둘 다를 샌드위치한다. 외부 공통 도전성 차폐 각각은 방금 설명된 것처럼 에너지가 주어졌을 때, 차폐(6811) 및 (6812)(도시안됨)의 외부 도전성 부분 및 외부 공통 도전성 전극 구조(6802)에 의해 (6804-IM)을 가지고 상대적으로 큰 외장 지역 및 제로 전압 기준을 형성하는 외부 공통 도전성 전극 구조(들)(6802)의 외부 도전성 부분을 포함하는 이미지 구조(6808-IM) 및 (6810-IM)을 형성한다. 외부 공통 도전성 전극 구조(6802) 및 외부 차폐 이미지 구조(6811) 및 (6812)의 결합에 의해 형성된 상기 외부 외장 표면은 회로가 에너지가 주어졌을 때 에너지를 흡수하고 차동 도전성 경로 (6809) 및 (6807)에 관하여 추가적인 감싸는 차폐 구조로서 작용한다. 만약 바이패스 차폐 구조(6800)가 땜납 물질(6805) 같은 알려진 수단에 의해 에너지 컨디셔닝 회로 조립체("ECCA") 외부 공통 도전성 경로(6803)에 부착될 때, 에너지 부분은 공통 도전성 구조 구성요소들과 함께 내부적으로 존재하는 창출된 낮은 임피던스 경로를 따라 이동할 것이고, 제3 도전성 경로(6803)에 외부적 연결 및 그의 소스에 이런 경로에 의해 복귀할 수 있다.

외부 공통 도전성 전극 구조(들)(6802)는 그 기술분야에서 알려진 수단에 의해 전기적 회로에 연결되고 그러므로 본 발명은 개별 구조에 한정되지 않으나 예를 들면 집적회로를 가진 실리콘내에 형성될 수 있다. 동작에 있어서, 바이패스 차폐 구조(800)와 두개의 공통 도전성 차폐 구조((800C) 및 (800D)로서 포함된 구조들과 같이 본 출원에서 그 밖의 지역으로 언급된)는 수렴 지역("AOC")(6813)내에 효과적으로 제로 전압 기준(6804-IM),(6811-IM) 및 (6812-IM)을 확장한다. 상기 AOC(6813)는 상기 회로의 에너지 중앙 균형 포인트이다. 사용된 차폐 층의 양에 무관하게, 바로 기초적인 공통 도전성 경로 제조 시퀀스(유전체 물질 등등을 배제하면서)는 다음과 같은데 항상 제1 공통 도전성 경로, 그리고 나서 도전성 경로, 그리고나서 제2 공통 도전성 경로, 제2 도전성 경로 및 제3 공통 도전성 경로이다. 추가적 시퀀스는 다음과 같이 될 수 있고, 제3 도전성 경로, 제4 공통 도전성 경로, 제3 도전성 경로; 제5 공통 도전성 경로가 될 것이다. 만약 차폐 구성이 차이가 없이 (6800) 바이패스 또는 피드 스루처럼 사용되기를 원한다면, 최종 샌드위칭 공통 도전성 경로(6811) 및 (6812)가 다음과 같은 제조 시퀀스내에서 위치된다;(유전체 물질 등등을 배제하면서) (6812), 공통 도전성 경로, 도전성 경로, 공통 도전성 경로, 제2 도전성 경로, 공통 도전성, 제 3 도전성 경로, 공통 도전성 경로, 제4 도전성 경로, 공통 도전성 경로 및 최종적으로 (6811)이다.

회로내에 에너지가 부여될 때 바이패스 차폐 구조의 결과는 외부 도전성 경로(6803)에 상기 공통 도전성 경로 전극 표면을 따라 발생된 더 낮은 임피던스 경로를 제공할 뿐만 아니라 외부적으로 발생되고 내부적으로 전파하는 기생 에너지(6816)(이중 측면 화살표에 의해 표현된)으로부터 증가된 물리적 차폐(shielding)이다. 이중-측면 화살표는 기생 에너지(6816)에 에너지가 부여된 상태에서 생기는 정전기 기능을 도시하며, 또한 전파된 에너지의 다른 파괴 부분이 되는 외부적 및 내부적으로 발생하는 기생 에너지의 부분을 표현한다. 상기 이중 측면 화살표는 차폐 컨테이너내에 기생을 트랩하도록 에너지가 부여된 상태에서 생기는 정전 기능의 충전된 전자 교환 표현을 도시한다. 상기 이중 측면 화살표는 또한 동시적으로 표현하지만, 그러나 각 컨테이너내에 위치된 도전성 물질의 "외장(skins)"을 따라 생기는 전하효과는 반대이다.

현재 도 4A 및 도 4B를 참고하면, 피드-스루 경로(UMFCCSS-F)를 가진 만능의, 다기능 공통 도전성 차폐 구조가 설명된다. 도 4A는 이미 도 2 에 도시된 바와 같이, 일반적으로 평행 관계에 있어서, 4개의 적층되고, 공통 도전성 케이지형 구조 컨테이너(800A),(800B),(800C) 및 (800D)(각각 800X로서 언급된)를 가지는 만능의, 다기능, 공통 도전성 차폐 구조를 도시한다. 각 공통 도전성 케이지 형 구조(800X)는 적어도 두개의 공통 도전성 경로 전극(4830),(4810),(4804),(4808),(4840)으로 구성된다. 상기 공통 도전성 경로 전극 (4830),(4810),(4804),(4808),(4840)은 외부 도전성 지역(도시안됨)에 연결 포인트를 제공하는 (802)에서 모두 도전적으로 상호연결된 각각의 종단을 가진다. 도 4B로 돌아가서, 4개의 적층되고, 공통의 도전성 케이지형 구조 컨테이너 (800A),(800B),(800C) 및 (800D) 각각은 도전성 경로 전극 (4809A),(4807A),(4809B) 및 (4807B)을 포함한다. 도전성 경로 전극(4809A) 및 (4809B)는 피드-스루 관계에서 만능의 다기능 공통 도전성 차폐 구조를 통하여 종단 밴드(4880A) 및 (4880B)에 의해 평행하게 도전적으로 연결된다. 종단 밴드(4880A) 및 (4880B)는 에너지 전원(도시안됨)의 전력 에너지 경로와 도전성으로 연결된다. 종단 밴드(4890A) 및 (4890B)는 에너지 이용 부하에 그로부터 복귀 에너지 경로로 도전적으로 연결된다. 전력 도전성 경로 전극(4809A) 및 (4809B)는 복귀 도전성 경로 전극(4807A) 및 (4807B)로 개재된 도 4B로부터 도시될 수 있다. 도 4A로 돌아가서, 공통 도전성 케이지형 구조 컨테이너 (800A),(800B),(800C) 및 (800D)사이에 상기 공유 공통 도전성 경로 전극 (4810),(4804),(4808)은 각각 전력 도전성 경로 전극 및 복귀 도전성 경로 전극사이에 도 4B내에 샌드위치된다. 이것은 만능의, 다기능 공통 도전성 차폐 구조가 도 5B와의 관계에서 상세하게 설명될 것처럼 균형잡힌 방식에서 동작가능하게 한다. 또한 중앙 공통 도전성 공유 경로 전극(4804)은 각 측면상에 하나의 전력 도전성 경로 전극 및 하나의 복귀 도전성 경로 전극을 가지면서 중앙에 위치된다. 따라서, 중앙 공통 도전성 공유 경로 전극(4804)은 인접 도전성 경로 전극(4807A),(4809B)사이에 균형을 제공할 뿐만 아니라 수렴 지역(813)의 중앙에서처럼 도전성 경로 전극사이에 균형을 제공한다.

이제 도 4C 및 도 4D를 참고하면, 피드-스루 경로(UMFCCSS-F)를 가진 만능의, 다기능 공통 도전성 차폐 구조가 설명된다. 도 4C는 이미 도 2 에 도시된 바와 같이, 일반적으로 평행 관계에 있어서, 4개의 적층되고, 공통 도전성 케이지형 구조 컨테이너(800A),(800B),(800C) 및 (800D)(각각 800X로서 언급된)를 가지는 만능의, 다기능, 공통 도전성 차폐 구조를 다시 도시한다. 각 공통 도전성 케이지 형 구조(800X)는 적어도 두개의 공통 도전성 경로 전극(4830),(4810),(4804),(4808),(4840)으로 구성된다. 상기 공통 도전성 경로 전극 (4830),(4810),(4804),(4808),(4840)은 외부 도전성 지역(도시안됨)에 연결 포인트를 제공하는 (802)에서 모두 도전적으로 상호연결된 각각의 종단을 가진다. 도 4D로 돌아가서, 4개의 적층되고, 공통의 도전성 케이지형 구조 컨테이너 (800A),(800B),(800C) 및 (800D) 각각은 도전성 경로 전극 (4809C),(4807C),(4809D) 및 (4807D)를 포함한다. 도전성 경로 전극(4809C) 및 (4809D)는 바이패스 관계에서 만능의 다기능 공통 도전성 차폐 구조를 통하여 종단 밴드(4880C)에 의해 평행하게 도전적으로 연결된다. 종단 밴드(4880C)는 에너지 전원(도시안됨)의 전력 에너지 경로로 도전성으로 연결된다. 종단 밴드(4890C)는 에너지 이용 부하에 그로부터 복귀 에너지 경로에 도전적으로 연결된다. 전력 도전성 경로 전극(4809C) 및 (4809D)는 복귀 도전성 경로 전극(4807C) 및 (4807D)로 개재된 도 4D로부터 도시될 수 있다. 도 4C로 돌아가서, 공통 도전성 케이지형 구조 컨테이너 (800A),(800B),(800C) 및 (800D)사이에 상기 공유 공통 도전성 경로 전극 (4810),(4804),(4808)은 각각 전력 도전성 경로 전극 및 복귀 도전성 경로 전극사이 도 4D내에 샌드위치된다. 이것은 만능의, 다기능 공통 도전성 차폐 구조가 도 5B와의 관계에서 상세하게 설명될 것처럼 균형잡힌 방식에서 동작가능하게 한다. 다시, 또한 중앙 공통 도전성 공유 경로 전극(4804)은 각 측면상에 하나의 전력 도전성 경로 전극 및 하나의 복귀 도전성 경로 전극을 가지면서 중앙에 위치된다. 따라서, 중앙 공통 도전성 공유 경로 전극(4804)은 인접 도전성 경로 전극(4807C),(4809D)사이에 균형을 제공할 뿐만 아니라 수렴 지역(813)의 중앙에서처럼 도전성 경로 전극사이에 균형을 제공한다.

UMFCCSS 3800 바이패스의 거의 동일한 묘사인 도 5A 및 도 5B로 돌아가서, 본 발명을 사용하는 간단한 회로를 설명하고 나타내도록 둘 다 자유롭게 전후에 설명될 것이며, 나열될 예정인 다른 발명의 구성요소의 항으로 묘사된 회로내에서 에너지 부분이 어떻게 전파되는지를 설명할 것이다. 도 5A는 시스템 도인 UMFCCSS 3800 바이패스 이상이며, 한편 도 5B는 시스템 에너지 전파 효과 및 에너지 부분이 본 발명의 실시예의 AOC내에서 컨디셔닝을 수행할 때 UMFCCSS 3800 바이패스의 구조적인 표현들의 상세한 관찰(close-up)이다. 도 5B는 간단한 회로 장치로 위치되고 및 전파하는 에너지의 전파하는 에너지 EEE-부분에 에너지가 부여된 UMFCCSS 3800(바이패스내에서)내에 층을 이루는 최소한도로 구성된 5 도전성 경로 전극의 분해 및 내외부 도면 또는 묘사의 적절한 순간 또는 스냅샷(snap-shot)을 묘사하거나 표현하는데; 여기서 구성요소들은 000 회로 시스템 00-- 시스템에 대한 에너지 자원 및 에너지 이용부하 01의 EEE- 시스템 에너지 이용 부하를 포함한다. 본 발명의 실시예인 UMFCCSS-바이패스 3800 및 시스템 000내에 움직이고 있는 에너지 전파 EEE의 부분에 대하여 라인 컨디셔닝 기능들의 스냅샷의 묘사가 있다. 유전체 물질(3801)는 이미 다른 실시예에서 설명된 것처럼 일반적으로 서로로부터 도전성 층을 지지하고 절연시킨다. 정전 전하 스위칭 교환(3802) 또는 UMFCCSS-B의 에너지의 도전체 제거 (3818) 및 (3804)로부터 기생 에너지의 E-필드 억제의 부분이 또한 도시된다. 부착을 위한 도전성 경로 물질(3803)은 차동 도전성 경로 또는 전극(3804)을 의미한다. 그러나 구성요소(3805)(도시안됨)는 만약 필요하다면 부하 00로부터 (3820)에 및 소스 01에 및 소스 01로부터 부하 00까지 (3804)로부터 (3803), (3809),(3811)까지에 및 (3818) 내지 (3809)에(도시안됨) 도전성 설치 패드 표면(요구됨) 또는 지역 또는 (3809)를 경유하여 (3818) 내지 (3815)사이에 차동 도전성 부착을 따라 전파된 에너지의 부분에 대한 수단이다.

구성요소 (3806)는 만약 낮은 임피던스 지역 또는 상기 에너지 EEE로서 또한 작동한다면, 에너지 부분이 소스 00을 전파할 때, 만약 가능하다면 소스 00으로 복귀하도록 AOC내로 통과 및 도전성 경로 구성요소(설명된바와 같이)를 이용한 후에 이동하기 위한 전파된 에너지 부분에 대한 구성요소(3808)가 외부 공통 도전성 경로 또는 지역인 공통 도전성 경로 또는 전극을 나타낸다.

구성요소(3809)는 도전성 비아(VIA)를 나타내고,

(3811)은 외부 차동 도전성 경로

(3813)은 AOC

(3815)는 외부 차동 도전성 경로(3818)을 위한 부착 수단에 대한 도전성 경로 물질 및

외부 차동 도전성 경로(804)

(3816)은 중앙 공통 도전성 공유 경로 또는 전극

(3817)은 중앙 공통 공유된 "0" 전압 기준 평면

(3818)은 차동 도전성 경로 또는 전극

(3819)는 공통 도전성 경로 또는 전극

(3820)은 외부 차동 도전성 경로

(3821A)는 모든 상기 공통 도전성 경로(3806),(3816),(3819) 및 공통적으로 공유된 "0"전압 기준 평면(3817)의 연결을 위한 도전성 물질 수단이다.

(3821B)는 또한 공통 도전성 경로 (3806),(3816),(3819) 및 공통적으로 공유된 "0"전압 기준 평면(3817)의 동일 집단에 연결을 위한 (3821A)와 같은 도전성 물질 수단이다.

(3824)는 도시된 UMFCCSS-B의 에너지의 상호 유도성 삭제 부분 또는 H-필드 삭제를 나타낸다.

상기 UMFCCSS-3800바이패스는 커패시턴스가 각각 유전체 층 또는 물질(3801) 및 중앙 공유된 공통 도전성 차폐 경로 전극(3816)에 의해 분리된 한 쌍의 내부 도전성 경로 전극들(3818) 및(3804)에 의해 형성된 최소 단위로서 설명된다.

이것은 도전성 경로 전극 구성요소들의 표면을 전파하는 각각의 원리 에너지(도시안됨)의 거의 모든 측면에 대해 어떤 정도로 항상 위치되거나 인접하는 다수의 유전체 층 또는 물질(3801)를 포함하는 바이패스 경로 샌드위치 층을 가진 총 최소 만능 다기능 공통 도전성 차폐 구조로서, 그 구성요소는 다음과 같다:

EEE-에너지를 전파하는 부분(도시안됨)

000 시스템

00-시스템 및 에너지 이용 부하에 대한 에너지 자원

01-시스템의 에너지 이용 부하

(3801)는 유전체 물질

(3802)는 정전 전하 스위칭 교환 또는 도 5A에 도시된 UMFCCSS-B의 에너지의 도전체 삭제 (3818) 및 (3804)로부터 기생 에너지의 기생 에너지의 E-필드 억제 부분

(3803)은 부착 수단에 대한 도전성 경로 물질

(3804)는 차동 도전성 경로 또는 전극

(3805)는 (3809)를 경유하여, (3818) 내지 (3815)사이에 차동 도전성 부착을 따라 전파된 에너지의 부분에 대한 도전성 설치 패드 표면(필요한 때) 또는 지역 또는 수단이고, (만약 필요하다면) 00 및 01사이에 위치된 차동 경로(3820)에 및 반대 측면상에 차동 도전성 설치 패드(3805)이고 (만약 필요하다면) 도전성 경로 흐름은 (3804)으로부터 (3803), (3805)까지이고 (만약 필요하다면) 소스 00 및 에너지 이용 부하 00사이에 위치된 차동 경로(3811)에 대한 (3809)이다.

(3806)은 공통 도전성 경로 또는 전극이다.

(3808)은 만약 가능하고, 낮은 임피던스 지역 또는 상기 에너지 EEE로서 또한 추가적으로 작동하여 소스 00으로 복귀하도록 한다면 에너지 부분이 소스 00을 전파할 때, AOC내로 통과 및 설명된 바와 같은 공통 도전성 경로 구성요소를 이용한 후에 이동하기 위한 전파된 에너지 부분에 대한 외부 공통 도전성 경로 또는 지역이다.

(3809)는 도전성 비아(VIA)

(3811)은 외부 차동 도전성 경로

(3813)은 AOC

(3815)는 외부 차동 도전성 경로(3818)를 위한 부착 수단에 대한 도전성 경로 물질 및 외부 차동 도전성 경로(3804) 및 (3816) 중앙 공통 도전성 공유 경로 또는 전극

(3817)은 중앙 공통 공유된 "0" 전압 기준 평면

(3818)은 차동 도전성 경로 또는 전극

(3819)는 공통 도전성 경로 또는 전극

(3820)은 외부 차동 도전성 경로

(3821A)는 모든 상기 공통 도전성 경로(3806),(3816),(3819)에 대한 도전성 물질 수단이고 및 공통적으로 공유된 "0"전압 기준 평면(3817)을 형성한다.

(3821B)는 또한 공통 도전성 경로 (3806),(3816),(3819) 및 공통적으로 공유된 "0"전압 기준 평면(3817)의 동일 집단에 연결을 위한 (3821A)와 같은 도전성 물질 수단이다. (3824)는 도시된 UMFCCSS-B의 에너지의 상호 유도성 삭제 부분 또는 H-필드 삭제를 나타낸다. 평행한 층은 물질 (3801)에 의해 이어진 (3816)의 한 측면, 유전체 물질(3801), 각각의 도전성 경로(3818) 및/또는 (3804), 유전체 물질(3801) 및 각각의 외부 공통 도전성 경로(3819) 및 (3806)상에 대형 도전성 평면에 관하여 양쪽 평면으로부터 외부로 작용하면서 하나의 중앙 공유된 공통 도전성 차폐 경로(3816)로 시작한다. 본 발명의 제조에 있어서 사용된 층을이룬 구조에 무관하게, UMFCCSS-3800 바이패스 또는 UMFCCSS-피드-스루중 하나에 대하여 최소의 결과 실시예는 이런 결과 시퀀스를 가져야만 한다.

충전된 전자 교환을 나타내는 도 5B를 참고하면 차폐된 컨테이너내에 기생을 트랩하기 위하여 에너지가 부여된 상태에서 발생하는 전자적 기능의 설명적인 표현으로서 제공한다. 이것은 또한 동시적으로 표현하지만, 그러나 중앙 공통 및 공유된 도전성 경로(3816)의 대향하는 측면상에 각 컨테이너내에 위치된 도전성 물질의 "외장(skins)"을 따라 생기는 전하효과는 반대이다. (3816)의 각 측면들상에 위치되고 공통 전극(3819) 및 (3806)의 두개의 대형 도전성 지역 중 하나위에 위치된 대형 도전성 지역은 각 전극 (3816)의 대형 측면상에 위치된 도전성 물질의 각각의 대형 지역에 마주한다. (3818) 및 (3804)에 전파된 에너지는 충분한 실시예의 전류 처리 용량이 생기는 것에 있어서 동등하게 증가하는 것에 대해 차동적으로 동작하는 도전성 경로들의 한쌍의 집단의 총 지역이 현저하게 증가하는 근접하게 이격된 한 쌍의 도전성 구성요소들처럼 만약 다중 도전성 경로들이 차동적으로 동작하는 도전성 경로의 한쌍의 집단을 가지고 유전체 케이싱내에 인터리브되고 임베디드된 다수의 추가적인 차동 및 한쌍의 경로 전극들로 구성되는 식으로 배치되는 추가적인 한 쌍의 플레이트들(3818A) 및 (3804A)(도시안됨)와 같은 것을 포함하는 것에 무관하게 적층된 도전성 컨테이너의 수와 무관하게 임의의 본 발명 실시예내에 이런 지역내에서의 동시적인 조건이다. 이런 개시는 UMFCCSS-피드-스루 사용법내에서 잘 제공하는 한편,(3804),(3818) 및 동반 전극(3804A),(3818B)(도시안됨)이 이익이 될 것이고, 모든 경우에 있어서 임의의 UMFCCSS-피드-스루 실시예는 모든 도전적으로 적층된 전극들 또는 경로들은 공통 도전성 경로 전극 및 "0" 전압 기준 평면의 부분에 의해 이용될 바이패스 방식에서 이동하는 것보다는 오히려 AOC를 통하여 흐르는 에너지로 인하여 항상 전기적 전류 제한을 가질 것이다. 여기에 나타난 것과 같은 식으로 개시된 것처럼 부착될 때 전기적으로 평행한 것을 의미한다. 상기 도전성 에너지 경로에 대하여 전기적으로 평행한 수단은 에너지 이용 자원에 더하여 전파하면서 AOC로 전파된 동작 소스로부터 전파된 에너지에 의해 이용되고, 그리고 나서 에너지 부분은 상기 에너지 이용 부하로부터 상기 AOC까지 전파되고, 소스 경로 또는 부분으로 상기 AOC를 경유하여 복귀하는 부분은 상기 AOC내에 공통으로 있고 외부적으로 위치된 공통 도전성 외부 경로로 이끄는 서로에 대해 상기 제3 도전성 세트의 경로들에 의해 향상된 낮은 임피던스 경로를 통하여 얻어진다. 다중 및 독특한 에너지 컨디셔닝 기능들 예를 들면, 디커플링, 필터링, 에너지 자원, 한쌍의 도전성 에너지 경로에 항상 상대적인 평행 전기 위치 원리를 사용하는 전압 밸런싱(balancing)을 수행하도록 디스크리트 또는 넌디스크리트가 동시적인 능력을 달성하는 것을 도울 것인지 적당하게 부착된 발명이 설명된 것처럼, 상기 에너지 이용 부하 및 상기 도전성 에너지 경로는 회로를 완성하도록 자원으로 돌아가 복귀한다. 이것은 추축의 중앙에 위치된 공통 및 공유 도전성 전극 경로를 동시적으로 사용하여 창출된 "0"전압 기준의 대향 측면상에 균형잡힌 방식으로 반대이고 그러나 전기적으로 삭제하고 도전성 경로에 대해 작용하는 전파된 에너지의 보조적으로 위치하는 부분들을 또한 포함한다. 일반적으로 이러한 항상 평행한 에너지 분포 도식은 회로내에 위치된 부하 및 자원 경로를 가지고 더욱 더 효과적이고 효율적으로 함께 동작하도록 물질이 제조된 발명 구성요소들 모두를 만들도록 허용한다. 균형잡힌 방식에 있어서의 동작에 의하여 종래 기술에 비교할 때 물질 응력은 현저히 감소된다. 이렇게해서 "메모리 또는 히스테리시트 효과"와 같은 탄성 물질의 현상들은 최소로 이루어진다. 피에조전기 효과는 또한 실질적으로 감소되고, 따라서 에너지는 AOC내에서 내부적으로 비효율적으로 이용된 것이 우회되지 않고 AOC 및 더 넓고 더 적은 저항을 사용하는 회로 내에서 기능을 수행하도록 표준 및 공통 유전체 물질의 능력에 있어서 대형의 극적인 증가내에 부하에 의한 사용을 위해 자동적으로 이용가능하고 종래 기술 이상의 성능 레벨을 허용하면서 비용을 줄이게 된다. 시험은 탄탈륨(tantalum) 물질로 만들어진 본 발명 실시예가 그들의 지지를 위해 요구된 유동성 구성요소들 뿐만 아니라 제거될 수 있다는 확신한다. 이것은 주로 통계적으로 생기고 정전 상태로부터 회로내로 에너지가 주어지는 동안의 요인들의 결합이기 때문에 이익이고, 본 발명의 개별 변이의 제조는 지금 사용하는 표준 산업 제조 방법 및 장비를 가지고 될 수 있다. 표준 및 공통 도전성 물질 및 유전체 물질는 효율성을 향상하도록 종래기술에서 사용된 더 이색적인 물질로 대체하는 것으로 이용될 수 있다. 능동 부품에 의한 수동 부품의 SSO 상태들, 디커플링 전력 시스템, 빠른 이용과 같은 그런 응용을 위하여 증가 성능 레벨을 변형하거나 동등하게 하는 본 발명의 aoc내에 유전체 및 도전성 물질 응력에 따른 히스테리시스 및 피에조전기 효과 둘다의 에너지가 주어진 상태의 최소화에 있어서 전파된 에너지는 UMFCCSS를 사용하는 것이 허용된 이들 응력 감소 및 균형잡힌 방식에 직접적으로 귀착되고 또한 달성된다. 감소된 표준 x7r 물질은 (3818) 및 (3804) 전극 경로사이에서 발생하는 양쪽 바이패스, 스루-피드-스루 및 에너지 컨디셔닝에 대한 더 낫고 더 효과적이며 정적이 될 수 있다. 중앙 공유 공통 도전성 차폐 경로 전극(3816)은 일반적으로 그 구조내에 및 전체 3800 물리적 3차원 센터, 에너지 컨디셔닝 센터 포인트, 억압 및 차폐에 대해 근접 거리내에 위치될 (3816)에 평행하고 반대 측면들 상에 에너지 발생(그자체에 대해)의 밸런싱 포인트이다. 에너지가 주어지기 전에, 자유전자들은 모든 도전성 경로의 외부 "표면"상에, 모든 플레이트들은 GnD이고, 무작위로 분포되었고 서로에 대해 각각 평행하게 그러나 일련의 보드에 대한 하부의 캡 값이 있다.도 5C 및 도 5D로 돌아가서, 도 5A,5B, 5C 및 5D사이에 자유롭게 이동하면서, 가능한 바이패스 장치내에 임의의 UMFCCSS 상기 AOC 회로 기능들의 부분의 개시가 도시되었다. 도 5C는 관련 발명 구성요소들에 상대적으로 구성된 커패시터 형 장치로 구성된 두개의 (3800) (바이패스내에서)의 그래프화된 답변서이다. 도 5C는 이산 수동 소자 부품으로서 실시예의 판매를 위하여 수동 부품 제조 산업에 의해 사용된 표준 패키지 크기인 (1206) 크기 패키지로 만들어진 바이패스 경로(UMFCCSS-B) (3800-A) 및 (3800B)를 가지고 두개의 만능의 다기능 공통 도전성 차폐 구조를 비교하는 테스트 데이터를 도시하고 그 용어(1206)의 커패시턴스 또는 유도성이 그 기술 분야에 사람들에 의해 만능으로 이해되었다. 실시예(3800-A) 및 (3800-B)는 개략적으로 동일한 커패시턴스 값들을 가진다. (3800-A) 및 (3800-B)는 상기 공통 도전성 경로 전극 내에 대하여 가진 상기 도전성 경로 전극중 임의의 하나의 위치 장치의 점에서 보면 현저히 다르지 않다. (3800-A) 및 (3800-B)는 물리적으로 연결을 만들기 위하여 사용된 땜납 물질중 임의의 하나를 가지고 현저히 다르지 않다. (3800-A) 및 (3800-B)는 상기 도전성 경로 전극들 내의 임의의 하나의 위치 장치의 점에서 보면 현저히 다르지 않으며 테스트 장치로 (3800-A) 및 (3800-B)를 연결하는 데 사용된 상기 도전성 종단 구조사이에서도 현저하게 다르지 않다.

(3800-A) 및 (3800-B)는 정적 커패시턴스 값에서 약간 다르지만 각 장치의 제조 과정에 있어서 사용된 유전체 물질에 의해 둘 다 매우 현저하게 다르다. (3800-A)는 대략 912pF의 라인 대 접지 커패시턴스의 평균 보통 값을 가진 MOV 유전체를 가지고 만들어지는 한편 (3800-B)는 대략 100pF의 라인 대 접지 커패시턴스의 평균 로트(lot) 값을 가진 X7R 유전체를 가지고 만들어진다.

(3800-A) 및 (3800-B)는 도 5A에 도시된 시스템(3829)에 기능면에서 유사한 테스트 셋업 회로로 부착된다. 도 5C는 라인 (3800-A1),(3800-B1)으로서 결과를 나타내는 그래프화된 테스트를 나타낸다. 한편 (3800-A) 및 (3800-B)의 캐피시터 값은 유사하고, 유전체 물질은 그렇지 않고, 테스트 결과는 더 비싸고 더욱 더 공통인 X7R 물질의 스터닝(stunning) 필터 효율성을 가지는 MOV 물질이 공통적으로 사용되지 않은 것을 도시된다. 이들 테스트 결과들 (3800-A1),(3800-B1)은 (3800-A)와 같이 구성된 본 발명의 사용자는 이들 특별한 유전체는 그 기술 분야에서 알 수 있는 과도 전압 및 서지 억제 능력의 빠른 클램핑의 모든 유익하게 바라는 MOV 유전체 특성을 사용할 수 있다는 것을 나타낸다. 기대되지 않았던 것은 MOV를 사용하는 (3800-A)를 가지고 도시되고 얻어진 주파수 삽입 손실 답변의 명백한 끝없는 넓이이다. 주파수 스펙트럼을 가로질러 트렌드 라인(trend line)은 전파된 에너지가 1,200MHz로 그래프 라인내에서 도시된 것으로 거의 순수한 커패시턴스 작용을 도시한다. 1,200MHz는 사용된 테스트 장비의 한계라는 것이 주목되어야만 한다. 트렌드 라인(3801A-X7R 및 3801-TMOV는 테스트 장비의 알려진 한계를 벗어난 거의 커패시턴스 응답을 향상시킨다. 유사한 값 MOV 및 X7R 구성에 대해 뒤바뀐 방식에서의 X7R의 서지 테스트는 (3801-A) ALC (3801-B)각각은 에너지가 부여된 회로 상태내에서 생기는 과도(transisent) 공통 모드에 대한 빠른 형태의 MOV 과도 응답 특성과 또한 반응하는 X7R 유전체의 기대되지 않은 능력을 나타낸다. 이렇게 해서, 표준 수단에 의해 유사하게 구성되거나 제조되고 이상적으로 구성된 발명의 실시예들 사이에 단지 현저한 변이로서 표준의, 다기능의, 한쌍의 라인 회로 상황 및 유전체 차이를 가지고 사용된 본 발명의 모든 실시예들 및 변형들은 종래 기술의 유전체 물질 응답을 각각 알고있는 것을 고려하는 예기치 않고 비자명한 식으로 삽입 손실 수행 측정을 산출할 것이다. 본 발명과 같은 장치(유전체 물질와 다른)의 이러한 비교는 명백하고 모호하지 않게 이런 결과를 야기하는 주된 이유 또는 요인을 나타내며, 회로 성능은 정전기 억제, 물리적 차폐를 사용하는 가우스-패러데이 케이지 형 방식에서의 결합으로 작동하고 및 상기 발명이 그 안에 결합된 회로 시스템내에 전파된 에너지의 컨디셔닝에 영향을 주기위한 새로운 공통 도전성 차폐 구조 및 외부 도전성 부착 구성요소들이다. 이렇게 해서, 개시되거나 심사숙고된 것처럼 공통 도전성 차폐 구조 및 외부 도전성 부착 구성요소를 사용하고 주로 어떤 전기적 컨디셔닝 기능 또는 결과들에 대해 범주가 정해진 유전체를 사용하는 디스크리트 및/또는 넌 디스크리트 실시예는 여기에 그렇게 배치된 본 발명 구성요소들 또는 구성요소 동등한 것을 가지고 구성된 본 발명을 가진 사용법은 사용된 유전체 물질의 이전 제한된 용법 지식에 부가된 예기치 않고 유용한 특성이 달성될 것이라는 것이 발견될 것이다. 이것은 제조된 디스크리트 실리콘 다이 및 그와 유사한 것 예를 들면 또는 슈퍼(super) 커패시터 응용 또는 원자 수준의 에너지 컨디셔닝 구조내에 본 발명의 변형을 결합할 수 있는 넌 디스크리트 커패시턴스 또는 유도성 구조를 사용하는 임의의 가능한 적층된 응용예를 포함한다.

도 5D는 도 5A 및 도 5B에서 도시된 것과 유사한 방식으로 연결된 테스트 회로 시스템내에 500MHz로 나온 모든 종단 구조에 모든 공통 도전성 경로 전극 및 외부 도전성 표면에 공통에 도전적으로 연결된 바이패스 경로 (UMFCCSS-B)를 가진 만능의 다기능 공통 도전성 차폐 구조의 공통 도전성 종단 구조의 다양한 부착 연결 및 비부착 비연결을 비교하는 데이터 그래프이다. 동일 발명 실시예의 도전성 경로 전극 (3815)(A) 및 (3803)(B)는 도전성 경로 전극 (3815)(A) 및 (3803)(B)와 별도의 공통 도전성 경로 및 외부적으로 위치된(AOC에 대해) 4개의 순차적인(sequential) 부착 단계와 관련하여 측정된다. 이런 공통 도전성 경로는 회로내로 적당히 위치될 때 에너지가 주어지고 제조된 발명 내에 일어나면서 발견된 반대의 자속의 상호 제거에 의해 창출된 내부 도전성 경로 전극의 낮은 임피던스 특성을 용이하게 하는 (3821A) 및 (3821B)와 같은 도전성 연결 수단에 의해 AOC내로 상부 및 내부로 연장한다. 이들 순차적인 부착 단계들은 시험되고 각각 그 결과들은 (3800)-1,2,3,4 및 삽입 손실에 대해 정규화되지 않는다. 이용되는 패키지 크기는 NPO 유전체 물질에 구성되는 220pF의 라인-대-접지 정적 커패시턴스로 적층되는 크기이다(1206). 플롯(3800-1)은 도전성 전극 경로 엘리먼트(3815, 3803)에만 부착된다. 이 테스트는 본 발명의 AOC내에 전파된 에너지로 적은 효과를 나타내지만, 그러나, 표시된(#-IM) 그들 추가적으로 배치된 공통 도전성 경로들은 중앙에 고유하게 공통적으로 배치된 공통 도전성 전극 경로인 도 5A 및 도 5B에 도시된 것처럼 개시되었고, 공유된 이미지 "0" 전압 기준 평면은 많은 방식으로 본 발명의 차폐 효율성이 증가할 것이다. 이들은 한 쌍의 도전성 차폐 형 컨테이너의 본질적인 집단 외부에 위치된 추가적으로 공통 도전성 경로에 배치되며 외부적으로 부착된 공통 도전성 지역에 상대적으로 에너지 전파를 유효하게 함에 있어서 어느 정도의 도움을 다시 줄 것이다. 도면 (3800-2)은 도전성 전극 경로 구성요소 (3815) 및 (3803)에 부착한 것이고 및 외부적으로 위치된 공통 도전성 캐리어 접지에 양 (3821A) 및 (3821B)의 부착이다. 테스트가 (3800-2)상에 수행될 때, 단지 (3821A)로의 연결이 공통 외부 도전성 경로에 만들어지고 공명 주파수 300MHz를 가진 46dB이상의 감쇄가 도시된다. 이 구성에서 본 발명은 상기 부품내에 상기 공통 도전성 경로 전극이 실제로 물리적으로 서로에 대해 평행한 동안에 그들은 주요 회로 복귀 또는 접지의 부부분인 외부 도전성 공통 경로에 대해 실제로 직렬로 고려되기 때문에 실제로 UMFCCSS로서 작동하지 않는다. 이러한 구성 (3800-2)은 또한 차동 경로들이 연결된 4 단자 중 3에도 불구하고 에너지 이용 부하 및 회로의 에너지 복귀 경로를 가지고 도전적으로 직렬인 것을 나타낸다. 공유된 공통 도전성 중앙 위치된 경로는 또한 중요하지 않게 되며 에너지 컨디셔닝이 발생하는 것에 관하여 AOC내에 위치된 다른 공통 플레이트들 중 임의의 것과 동일하게 될 것이다. 회로에 대한 위치에서 직렬 관계를 가지고, 공통 플레이트들은 "0" 전압 이미지 기준 기능이 달성되지 않도록 그렇게 실제로 공통이고, 상호 인덕턴스의 충분한 삭제 및 충분한 정전기 스위칭, 본질적으로 충분한 기생 억제가 달성되지 않는다. 구성 타격 공명은, 본 발명의 유도성 성질은 과도한 커패시턴스 및 종래 기술 성능이 나타난다. 이렇게 해서, 외부 도전성 경로 부착에 대해 위치하거나 억세스가능한 모든 존재하는 공통 도전성 전극 경로의 충분한 부착의 임계 특성은 전력 및 신호 디커플링, 필터링, 단일한 중앙에 위치된 공통 및 공유된 도전성 전극 경로의 반대 측면상에 창출된 "0"전압 기준의 반대 측면에 상대적으로 전기적으로 위치를 사용하는 전압 밸런싱과 같은 다중 및 독특한 에너지 컨디셔닝을 수행하는 동시에 존재하는 능력을 달성하는데 매우 중대한 것으로서 나타난다.

도시된 것처럼 본 발명의 (3821A) 및 (3821B)가 공통 도전성 외부 지역에 부착될 때 모든 공통 및 도전적으로 부착된 전극 구성요소는 전파된 에너지가 서로에 대한 것 뿐만 아니라 임의의 주요 회로 복귀 경로, 섀시 접지 또는 낮은 임피던스 경로를 가지고 다른 공통 도전성 구조 위치를 가진 것 뿐만 아니라 소스 및 부하에 대해 전기적으로 평행하게 동작하도록 허용한다. 이런 구조에 있어서, 나타낸 것처럼 이런 부착 방법 (3800-3)은 대략 86MHz 내지 387MhZ 밖으로 301MHz로 부터 이동하는 측정된 본 발명 공명 주파수를 가져온다. 이것은 동일한 균등 효과를 달성하도록 차별 값의 추가적인 종래 기술 수동 부품들의 추가에 의해 그 기술분야 부품에서 정상적으로 달성될 수 있다. (3800-3)은 (3821A) 부터 (3821B)까지 UMFCCSS-B에 걸쳐 포장된 추가적인 외부 도전성 스트랩을 가지고 달성된 수행 개선을 나타내고, 개시된 내부 경로들에 평행한 공통 도전성 경로를 추가하고 그에 의해 다시 AOC 내에서의 제3 도전성 및 공통 경로의 임피던스를 동일한 자원으로부터 발생하는 에너지 부분을 사용할 수 있는 전파된 에너지 복귀 경로로 향상시키고 낮춘다. 비록 내부적으로 상기 도전성 경로가 균형을 이루지만 비 임계적인(non-critical)것으로서 주목된 상기 공통 도전성 플레이트들 중에서 약하고 그러나 중요하지 않은 불균형을 창출하는 동안 본 발명은 퍼들(puddle) 땜납 물질에 의해 창출된 공통 도전성 지역에 따라 위치되는 것을 주목해야만 한다. (3821A) 부터 (3821B)까지 외부 도전성 스트랩의 추가는 상기 도전성 경로 균형으로 돌아가서 추가하고 387MhZ로부터 425MhZR까지에 거의 다른 하나의 38MhZ를 지적하는 자체 공명을 이동한다. 이런 구성은 단위 자체 공명 포인트 외부로 향상시키고 더 이동하도록 배치된 추가의 외부, 근접하게 위치된 플레이트들 (6810-IM) 및 (6810-IM)에 의해 닮아간다. 만약 발명을 구성하는 상기 컨테이너 구조가 도시된 적층 시퀀스에 따라 균형을 이룬다면, 실수로 또는 사전의도로 추가된 임의의 추가되거나 여분의 공통 도전성 차폐 구조는 충분히 에너지 컨디셔닝 동작에 해를 끼치거나 저하시키지 않을 것이고, 실제로 제조 과정에서 잠재적인 비용 절약을 나타낼 것이며 자동화된 층 과정들은 설명된 것처럼 추가 외부층 또는 층들에 가능하게 추가될 것이라는 것을 주목해야만 한다. 이들 의도되거나 우연한 오류들은 논의된 것처럼 컨테이너들의 적당하게 이어진 적층을 포함하는 본 발명의 균형에 해를 끼치는 막다른 방해물은 아닐 것이라는 것이고 출원인들에 의해 충분히 고려된 것으로 개시된다.

적어도 세개의, 독특하게 다른 에너지 컨디셔닝 기능들은 UMFCCSS의 임의의 변이; 거의 총 차폐 봉함(envelopment)에 의한 기생 에너지의 정전기 최소화; 차동 도전성 경로의 물리적 차폐; 전자기 차폐 기능 또는 차동 도전성 경로에 대향하는 상호 자속 삭제; 두 개의 별개 공통 도전성 차폐 구조의 부분인 중앙의, 공통 및 공유 경로 전극에 의해 창출된 "0" 전압 기준의 사용내에 생길 것이며, AOC를 사용하는 에너지의 다수의 부분에 의해 일련의 운동 효과에 대해 반대인 상기 평행 이동 차폐 효과는 전기적 및/또는 자기적 동작에서 중앙 공통 및 공유 도전성 에너지 경로의 일측상에 동작하는 각 에너지 부분은 이런 개시내에 설명된 것처럼 동시에 존재하는 샌드위칭 정전기 차폐를 사용하는 것을 실패하고 차동 도전성 경로에 대향하는 상호 자속 삭제를 사용할 수 있는 일반적으로 직렬 형태의 방식으로 동작하는 종래 기술의 방식과 유사한 방식으로 해로운 힘들을 강화하지 않는 일반적으로 대향하는 삭제 형태의 방식으로 동작하는 평행한 비-강화적인 상대방을 가질 것이다.

둘째로, 도시되거나 되지 않은 모든 실시예에 있어서, 경로의 수는, 공통 도전성 경로 전극 및 차동 도전성 경로 전극 둘다는 소정의 방식으로 다수의 도전성 경로 구성요소 결합을 생성하도록 곱해질 수 있고 회로 자원에 대해 에너지가 부여된 존재에 있어서 이들 구성요소에 대한 관계에 전기적으로 평행하게 고려될 수 있는 일반적으로 물리적 평행관계는 추가로 평행하게 존재할 수 있고, 그에 의해 증가된 커패시턴스 값을 창출하도록 돕는다.

셋째로, 중앙 도전성 경로 및 다수의 도전성 전극들의 결합을 둘러싸는 추가의 공통 도전성 경로들은 모든 실시예내에서 증가된 고유 접지 및 최적화된 패러데이 케이지형 기능 및 서지 소산(dissipation)지역을 제공하도록 이용된다.

넷째로, 두 개의 추가적으로 위치된 공통 도전성 경로 또는 차폐들을 가진 최소 하나의 중앙 도전성 차폐 쌍은 일반적으로 바람직하고 중앙 공통 도전성 차폐의 대향 측면상에 위치되어야만 한다 (유전체 물질 및 차동 도전성 전극들과 같은 다른 구성요소들은 설명된 것처럼 이들 차폐들사이에 위치될 수 있다.). 추가 공통 도전성 경로는 도시된 임의의 실시예를 가지고 이용될 수 있고 출원인에 의해 충분히 고려된다.

사실 다기능 에너지 컨디셔너는, 비록 도시되지는 않았지만, 실리콘으로 쉽게 제조될 수 있고, 통신 마이크로프로세서 집적 회로 또는 칩들과 같은 그런 응용에 있어서의 사용을 위하여 직접적으로 사용을 위하여 집적회로에 결합될 수 있다. 집적 회로는 오늘날 이용가능한 기술을 가지고 쉽게 결합되도록 본 발명의 아키텍처를 허용하는 실리콘 토대내에 이미 식각된 커패시터들을 가지고 만들어진다.

다기능 에너지 컨디셔너는 또한 임베디드(embedded) 될 수 있고 그들의 회로 보드 종단 연결로부터 직접적으로 통신 또는 데이터 라인을 필터할 수 있고, 따라서, 더 간단한 생산 요구들을 가지면서 회로 보드 실제 요구를 줄이면서 전체 회로 크기를 더 감소시킨다. 최종적으로, 다수의 실시예들의 검토로부터, 형태, 두께 또는 크기는 원하는 전기적 특성 또는 응용에 따라 의존하여 변할 수 있는데 상기 필터는 적어도 하나의 단일한 도전적으로 균일한 패러데이 케이지형 구조 및 다른 도전성 전극 경로를 형성하는 공통 도전성 경로의 장치 및 그들의 부착 구조로부터 도출된 물리적 아키텍처에 기인하여 사용될 수 있다는 것은 명백하다.

비록 본 발명의 바람직한 실시예의 원리들 바람직한 동작은 여기에 상세히 기술되었지만, 이것은 개시된 특별한 예시 형태들로 제한되는 것처럼 해석되지 않는다. 따라서 여기에서의 바람직한 실시예의 다양한 변형이 첨부된 청구범위에 의해 정의된 것처럼 본 발명의 사상 또는 범위로부터 벗어남이 없이 만들어 질 수 있다는 것은 이 기술분야에 익숙한 기술자에게 명백한 것이 될 것이다.

Claims (26)

1. 다층 에너지 경로 장치로서,

   두 개의 외부 에너지 차폐 경로;

   서로 도전성으로 결합된 동일한 크기와 형상의 제 1, 제 2 및 제 3 에너지 차폐 경로를 갖는 적어도 하나의 도전성 차폐 구조; 및

   서로 도전성으로 절연된 제 1 및 제 2 차폐된 에너지 경로를 포함하는 동일한 크기와 형상의 한쌍의 차폐된 에너지 경로를 포함하고,

   - 상기 다층 경로 장치의 모든 에너지 차폐 경로는 서로 도전성으로 결합되고, 상기 모든 에너지 차폐 경로는 상기 한쌍의 차폐된 에너지 경로와 도전성으로 절연되며,

   - 상기 한쌍의 차폐된 에너지 경로에는 상기 제 2 에너지 차폐 경로가 삽입되어 상기 한쌍의 차폐된 에너지 경로들을 서로 차폐시키는 방식으로 배치되고 배향되며,

   - 상기 제 1 차폐된 에너지 경로는 상기 제 1 및 제 2 에너지 차폐 경로에 삽입되고, 상기 제 2 차폐된 에너지 경로는 상기 제 2 및 제 3 에너지 차폐 경로에 삽입되며,

   - 상기 두 개의 외부 에너지 차폐 경로에는 상기 다층 경로 장치의 적어도 모든 다른 에너지 차폐 경로들이 삽입되는 것을 특징으로 하는 다층 경로 장치.
2. 제 1 항에 있어서, 상기 장치는 물질을 더 포함하고,

   상기 물질은, 적어도 페라이트 특성을 갖는 물질, 적어도 유전체 특성을 갖는 물질, 및 적어도 바리스터 특성을 갖는 물질로 이루어지는 그룹으로부터 선택되는 적어도 어떤 특성을 갖는 물질인 것을 특징으로 하는 다층 경로 장치.
3. 제 1 항에 있어서, 상기 다층 경로 장치의 상기 에너지 차폐 경로의 총 개수는 홀수 정수인 것을 특징으로 하는 다층 경로 장치.
4. 제 2 항에 있어서, 상기 한쌍의 차폐된 에너지 경로는 차폐되는 한쌍의 상보적인 바이패스 에너지 경로인 것을 특징으로 하는 다층 경로 장치.
5. 제 2 항에 있어서, 상기 다층 경로 장치의 모든 에너지 차폐 경로 및 상기 다층 경로 장치의 모든 차폐된 에너지 경로는 도전성 물질로 이루어지는 것을 특징으로 하는 다층 경로 장치,
6. 제 4 항에 있어서, 상기 다층 경로 장치의 상기 에너지 차폐 경로의 총 개수는 홀수 정수인 것을 특징으로 하는 다층 경로 장치.
7. 다층 에너지 경로 장치로서,

   서로 도전성으로 절연된 제 1 및 제 2 차폐된 경로를 갖는 동일한 크기와 형상의 다수의 차폐된 경로; 및

   동일하게 분할된 잔여부 사이의 중앙에 위치하는 하나의 차폐 경로를 갖고 서로 도전성으로 결합되는 동일한 크기와 형상의 다수의 차폐 경로를 포함하고,

   - 상기 다수의 차폐된 경로 및 상기 다수의 차폐 경로는 도전성 물질로 이루어지며,

   - 상기 다수의 차폐 경로 및 상기 다수의 차폐된 경로중 임의의 하나의 경로는 상기 다수의 차폐 경로 및 상기 다수의 차폐된 경로중 임의의 다른 하나의 경로로부터 이격되고,

   - 상기 제 1 및 제 2 차폐된 경로에는 상호 대향하는 위치에서 상기 다수의 차폐 경로중 상기 하나의 차폐 경로가 삽입되는 방식으로 배치되고 배향되며,

   - 상기 다수의 차폐 경로의 각 차폐 경로는 상기 다수의 차폐된 경로 중 임의의 하나의 차폐된 경로보다 더 크거나 같고,

   - 상기 다수의 차폐 경로들중 적어도 두 쌍의 차폐 경로들에는 상기 다층 경로 장치의 적어도 모든 다른 에너지 차폐 경로들, 및 상기 다수의 차폐된 경로들이 삽입되는 것을 특징으로 하는 다층 경로 장치.
8. 제 7 항에 있어서, 상기 다수의 차폐된 경로의 총 개수는 짝수 정수인 것을 특징으로 하는 다층 경로 장치.
9. 제 8 항에 있어서, 상기 다수의 차폐 경로의 총 개수는 홀수 정수인 것을 특징으로 하는 다층 경로 장치.
10. 제 9 항에 있어서, 상기 장치는 특성들을 가지는 물질을 더 포함하는 것을 특징으로 하는 다층 경로 장치.
11. 제 6 항 내지 제 9 항 중 어느 한 항에 있어서, 상기 다층 경로 장치는 소정의 특성들을 갖는 적어도 하나의 물질을 더 포함하며,

    상기 소정의 특성들을 갖는 적어도 하나의 물질은, 페라이트 특성을 갖는 물질, 반-절연 특성을 갖는 물질, 절연 특성을 가지는 물질, 유전체 특성을 갖는 물질, 바리스터 특성을 갖는 물질, 페로-일렉트릭 특성을 갖는 물질, 실리콘 특성을 갖는 물질, 게르마늄 특성을 갖는 물질, 갈륨-아세나이드 특성을 갖는 물질 및 막 특성을 갖는 물질로 이루어지는 그룹으로부터 선택되는 것을 특징으로 하는 다층 경로 장치.
12. 제 7 항 내지 제 10 항 중 어느 한 항에 있어서, 상기 다수의 차폐된 경로중 절반은 상기 다수의 차폐된 경로의 나머지 절반으로부터 도전성으로 절연되고 차폐되는 것을 특징으로 하는 다층 경로 장치.
13. 제 7 항 내지 제 10 항 중 어느 한 항에 있어서, 상기 다수의 차폐된 경로중 각각의 차폐된 경로는 상기 다수의 차폐 경로중 적어도 두 개의 차폐 경로에 항상 삽입되는 것을 특징으로 하는 다층 경로 장치.
14. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서, 상기 다층 경로 장치의 적어도 일부분은 도핑 처리에 의해 이루어지는 것을 특징으로 하는 다층 경로 장치.
15. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서, 상기 다층 경로 장치는 에너지 컨디셔닝 네트워크 및 커패시턴스 네트워크로 이루어지는 그룹으로부터 선택되는 네트워크의 적어도 일부인 것을 특징으로 하는 다층 경로 장치.
16. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서, 상기 다층 경로 장치는 바이패스 다층 경로 장치 및 피드-스루 다층 경로 장치로 이루어지는 그룹으로부터 선택되는 장치인 것을 특징으로 하는 다층 경로 장치.
17. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서, 상기 다층 경로 장치는 인쇄 회로보드, 인터포우저, 기판, 커넥터, 집적회로, 마이크로 프로세서 유닛, 및 디지털 신호 처리기로 이루어지는 그룹으로부터 선택되는 컴포넌트와 결합되는 것을 특징으로 하는 다층 경로 장치.
18. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서, 상기 다층 경로 장치는 상기 다층 경로 장치내에서 차폐된 기생 에너지의 누출을 방지하는 것을 특징으로 하는 다층 경로 장치.
19. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서, 상기 다층 경로 장치의 부분들은 에너지 부분들을 위한 낮은 임피던스의 경로로서 함께 동작할 수 있는 것을 특징으로 하는 다층 경로 장치.
20. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서, 상기 다층 경로 장치의 부분들은 에너지 부분들을 정전기적으로 차폐하기 위해 동작할 수 있는 것을 특징으로 하는 다층 경로 장치.
21. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서, 상기 다층 경로 장치는 적어도 제 1 및 제 2 라인-대-접지 커패시턴스 관계와 적어도 제 1 라인-대-라인 커패시턴스 관계를 형성하도록 동작할 수 있고,

    상기 제 1 또는 제 2 라인-대-접지 커패시턴스 관계의 적어도 하나의 커패시턴스 값은 상기 제 1 라인-대-라인 커패시턴스 관계의 커패시턴스 값의 대략 절반인 것을 특징으로 하는 다층 경로 장치.
22. 도전성 경로 장치로서,

    공통 크기 및 형상의 제 1 및 제 2 경로;

    서로 도전성으로 결합된 제 1, 제 2, 및 제 3 차폐 경로로 이루어지는 제 1 도전성 차폐 구조;

    두 개의 외부 차폐 경로; 및

    상기 도전성 경로 장치의 임의의 하나의 경로를 상기 도전성 경로 장치의 임의의 다른 하나의 경로로부터 이격시키는 물질을 포함하고,

    - 상기 제 1 및 제 2 경로에는 상호 대향하는 위치에서 상기 제 1 도전성 차폐 구조의 일부분이 삽입되고, 상기 제 1 및 제 2 경로는 상기 제 1 도전성 차폐 구조의 일부분에 의해 서로 적어도 차폐되며,

    - 상기 도전성 경로 장치의 모든 차폐 경로는 공통 크기 및 형상을 가지고, 상기 도전성 경로 장치의 모든 차폐 경로는 서로 도전성으로 결합되고,

    - 상기 도전성 경로 장치의 임의의 하나의 차폐 경로는 상기 제 1 또는 제 2 경로보다 더 크며,

    - 상기 두 개의 외부 차폐 경로에는 상기 제 1 및 제 2 경로와 상기 제 1 도전성 차폐 구조가 적어도 삽입되고,

    - 상기 제 1 및 제 2 경로는 상기 도전성 경로 장치의 모든 차폐 경로로부터 서로 도전성으로 절연되는 것을 특징으로 하는 도전성 경로 장치.
23. 제 22 항에 있어서, 상기 물질은 적어도 페라이트 특성들을 갖는 물질, 적어도 유전체 특성들을 갖는 물질, 및 적어도 바리스터 특성들을 갖는 물질로 이루어지는 그룹으로부터 선택되는 적어도 소정의 특성들을 갖는 물질인 것을 특징으로하는 도전성 경로 장치,
24. 제 23 항에 있어서, 상기 도전성 경로 장치는 수동 에너지 컨디셔닝 컴포넌트로서 동작할 수 있는 것을 특징으로 하는 도전성 경로 장치.
25. 제 22 항 내지 제 24 항 중 어느 한 항에 있어서, 상기 도전성 경로 장치는 적어도 제 1 및 제 2 라인-대-접지 커패시턴스 관계와 적어도 제 1 라인-대-라인 커패시턴스 관계를 위해 동작할 수 있고,

    상기 제 1 또는 제 2 라인-대-접지 커패시턴스 관계의 커패시턴스 값은 상기 제 1 라인-대-라인 커패시턴스 관계의 커패시턴스 값의 대략 절반인 것을 특징으로 하는 도전성 경로 장치.
26. 다수의 공통 크기의 차폐 전극,

    - 상기 다수의 공통 크기의 차폐 전극중 적어도 하나의 공통 크기의 차폐 전극은 상기 다수의 공통 크기의 차폐 전극중 동일한 개수의 나머지 사이에 일반적으로 평행한 관계로 중앙에 위치됨; 및

    다수의 공통 크기의 전극을 포함하고,

    - 상기 다수의 공통 크기의 전극의 각 공통 크기의 전극은, 상기 다수의 공통 크기의 차폐 전극의 상기 중앙에 위치된 공통 크기의 차폐 전극을 포함하지 않는 상기 다수의 공통 크기의 차폐 전극중 동일한 개수의 나머지 사이에 일반적으로 평행한 관계로 위치되고, 상기 다수의 공통 크기의 전극의 임의의 다른 상기 공통 크기의 전극으로부터 차폐되는 것을 특징으로 하는 차폐 전극 구조.