KR100444605B1 - Method of chemical mechanical polishing in a semiconductor device - Google Patents
Method of chemical mechanical polishing in a semiconductor device Download PDFInfo
- Publication number
- KR100444605B1 KR100444605B1 KR10-2001-0088009A KR20010088009A KR100444605B1 KR 100444605 B1 KR100444605 B1 KR 100444605B1 KR 20010088009 A KR20010088009 A KR 20010088009A KR 100444605 B1 KR100444605 B1 KR 100444605B1
- Authority
- KR
- South Korea
- Prior art keywords
- copper
- brush
- chemical mechanical
- semiconductor device
- mechanical polishing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
Abstract
본 발명은 반도체 소자의 화학적 기계적 연마 방법에 관한 것으로, 구리와 화학적으로 반응하는 슬러리를 층간 절연막 상부의 구리 표면에 공급하여 구리 반응물(Complex)을 생성시키면서 고속으로 회전하는 다공성의 부드러운 부러시로 구리 반응물을 제거하여 웨이퍼에 가해지는 압력을 최소화함으로써, 기계적으로 강도가 약한 저유전율 막에서 패턴이 변형되거나 박막이 벗겨지는 것을 방지하여 연마 공정의 신뢰성을 향상시킬 수 있는 반도체 소자의 화학적 기계적 연마 방법이 개시된다.The present invention relates to a chemical mechanical polishing method of a semiconductor device, and supplies a slurry chemically reacting with copper to a copper surface on an upper surface of an interlayer insulating film to generate a copper reactant (Complex), and then to a copper soft brush of high speed rotation. By removing the reactants to minimize the pressure applied to the wafer, a chemical mechanical polishing method of a semiconductor device that can improve the reliability of the polishing process by preventing the deformation of the pattern or the peeling of the thin film in the low dielectric constant film of low mechanical strength Is initiated.
Description
본 발명은 반도체 소자의 화학적 기계적 연마 방법에 관한 것으로, 특히 2.2 이하의 유전 상수값을 갖는 초 저유전율막(Ultra low k dielectric)으로 이루어진 층간 절연막에 금속 배선을 형성한 후 화학적 기계적 연마를 실시함에 있어서 박막이 벗겨지거나(Delamination) 전단응력(Shear stress)에 의해 배선이 변형되는 것을 방지할 수 있는 반도체 소자의 화학적 기계적 연마 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chemical mechanical polishing method of a semiconductor device, and in particular, to perform chemical mechanical polishing after forming a metal wiring on an interlayer insulating film made of an ultra low k dielectric having a dielectric constant value of 2.2 or less. The present invention relates to a chemical mechanical polishing method of a semiconductor device capable of preventing the thin film from being deformed or deforming the wiring due to shear stress.
반도체 소자의 구리 배선 형성 방법은 기존의 공정기술과는 다른 새로운 기술이 적용된다.The copper wiring forming method of the semiconductor device is applied with a new technology different from the existing process technology.
반도체 소자의 구리 배선을 형성하는 방법을 설명하면 다음과 같다.The method of forming the copper wiring of a semiconductor element is demonstrated as follows.
먼저, 층간 절연막을 형성하고 식각 공정으로 층간 절연막에 트렌치와 콘택홀로 이루어진 듀얼 다마신 패턴을 형성한 후 Ta 또는 TaN으로 이루어진 확산 방지막을 형성한다. 이후, 구리 시드층을 형성하고, 전기 도금법으로 구리를 증착하여 듀얼 다마신 패턴을 구리로 매립한다. 이로써, 콘택홀에는 구리로 이루어진 콘택 플러그가 형성되고, 트렌치에는 구리로 이루어진 금속 배선이 형성된다.First, an interlayer insulating layer is formed, and a dual damascene pattern including trenches and contact holes is formed in the interlayer insulating layer by an etching process, and then a diffusion barrier layer formed of Ta or TaN is formed. Thereafter, a copper seed layer is formed, and copper is deposited by electroplating to fill the dual damascene pattern with copper. As a result, a contact plug made of copper is formed in the contact hole, and a metal wiring made of copper is formed in the trench.
이때, 구리를 듀얼 다마신 패턴에만 잔류시키고, 층간 절연막의 상부에 형성된 구리와 금속 확산 방지막을 제거하기 위하여 화학적 기계적 연마(Chemical Mechanical Polishing; CMP)를 실시한다. 이로써, 금속 배선간에 절연이 이루어진다.At this time, the copper is left only in the dual damascene pattern, and chemical mechanical polishing (CMP) is performed to remove the copper and the metal diffusion barrier formed on the interlayer insulating film. This makes insulation between metal wirings.
현재, 적용되는 CMP 기술은 연마입자가 포함된 슬러리를 도포하면서 웨이퍼와 폴리우레탄 연마 패드(pad)간의 마찰력으로 박막을 연마하는 것을 기본 원리로 하고 있다. 이와 같은 연마 방법에서 층간 절연막이 SiO2로 형성된 경우에는 연마 장비에서 허용하는 범위에서 높은 압력을 인가하는 것이 가능하다. 하지만, 층간절연막이 SiO2대신에 차세대 저유전율 막(low k dielectric)으로 형성될 경우에는, 저유전율 막의 취약한 기계적 강도 때문에, 기존의 CMP 공정으로는 구리 금속 배선을 형성하기가 어려워진다.Currently, the applied CMP technique is based on the principle of polishing a thin film by the friction force between the wafer and the polyurethane polishing pad while applying a slurry containing abrasive particles. In such a polishing method, when the interlayer insulating film is formed of SiO 2 , it is possible to apply a high pressure within a range allowed by the polishing equipment. However, when the interlayer insulating film is formed of a next-generation low k dielectric instead of SiO 2 , it is difficult to form copper metal wiring by the conventional CMP process due to the weak mechanical strength of the low dielectric constant film.
유전상수가 낮아질수록 기계적 강도도 낮아지기 때문에, 구리 금속 배선 형성 공정에서 유전상수가 2.2 이하인 초 저유전율막으로 층간 절연막을 형성할 경우에는 박막이 벗겨지거나 전단응력에 의해 배선이 변형되는 현상이 발생한다. 따라서, 초 저유전율막이 적용되는 차세대 구리 배선 형성공정에는 전단응력을 줄이면서 구리를 연마할 수 있는 새로운 연마 공정 기술이 요구된다.The lower the dielectric constant, the lower the mechanical strength. Therefore, when the interlayer insulating film is formed of an ultra low dielectric constant film having a dielectric constant of 2.2 or less in the copper metal wiring forming process, the thin film may be peeled off or the wiring may be deformed due to shear stress. . Therefore, the next generation copper wiring forming process to which the ultra low dielectric constant film is applied requires a new polishing process technology capable of polishing copper while reducing shear stress.
따라서, 본 발명은 구리와 화학적으로 반응하는 슬러리를 층간 절연막 상부의 구리 표면에 공급하여 구리 반응물(Complex)을 생성시키면서 고속으로 회전하는 다공성의 부드러운 부러시로 구리 반응물을 제거하여 웨이퍼에 가해지는 압력을 최소화함으로써, 기계적으로 강도가 약한 저유전율 막에서 패턴이 변형되거나 박막이 벗겨지는 것을 방지하여 상기의 문제점을 해결하면서 연마 공정의 신뢰성을 향상시킬 수 있는 반도체 소자의 화학적 기계적 연마 방법을 제공하는데 그 목적이 있다.Accordingly, the present invention provides a pressure that is applied to a wafer by removing a copper reactant with a porous smooth brush that rotates at high speed while supplying a slurry chemically reacting with copper to a copper surface on the upper interlayer insulating film to generate a copper reactant. The present invention provides a chemical mechanical polishing method of a semiconductor device capable of improving the reliability of a polishing process while solving the above problems by preventing a pattern from being deformed or peeling a thin film in a low dielectric constant film having low mechanical strength. There is a purpose.
도 1은 반도체 소자의 화학적 기계적 연마 방법을 설명하기 위한 장치의 구성도.1 is a block diagram of an apparatus for explaining a chemical mechanical polishing method of a semiconductor device.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
11 : 웨이퍼 12 : 브러시11: wafer 12: brush
13 : 웨이퍼 척 14 : 제 1 공급 라인13 wafer chuck 14 first supply line
16 : 제 2 공급 라인 17 : 제 3 공급 라인16: second supply line 17: third supply line
본 발명에 따른 반도체 소자의 화학적 기계적 연마 방법은 웨이퍼 상부에 금속 배선을 형성하기 위하여 구리를 증착한 후 절연막 상부의 구리를 제거하기 위한 반도체 소자의 화학적 기계적 연마 방법에 있어서, 산이 포함된 슬러리를 구리 표면에 공급하여 구리 표면을 연마가 용이한 구리 반응물로 만들고, 구리 반응물을 부러시로 연마하여 절연막 상부에 증착된 구리를 제거하는 것을 특징으로 한다.The chemical mechanical polishing method of a semiconductor device according to the present invention is a chemical mechanical polishing method of a semiconductor device for removing copper on an insulating film after depositing copper to form a metal wiring on a wafer, the slurry containing acid copper The copper surface is made of a copper reactant that is easily polished by supplying the surface to the surface, and the copper reactant is polished by removing the copper deposited on the insulating layer.
상기에서, 슬러리는 주석산, 사과산 및 암모늄 구연산염 중 어느 하나를 포함한다. 또한, 부러시는 다공성의 부드러운 부러시를 사용하며, PVA 부러시 및 실타래 부러시 중 어느 하나를 사용할 수도 있다.In the above, the slurry includes any one of tartaric acid, malic acid and ammonium citrate. In addition, the brush uses a porous soft brush, it is also possible to use any one of the PVA brush and the thread brush.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 더 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention in more detail.
도 1은 반도체 소자의 화학적 기계적 연마 방법을 설명하기 위한 장치의 구성도이다.1 is a block diagram of an apparatus for explaining a chemical mechanical polishing method of a semiconductor device.
도 1을 참조하면, 화학적 기계적 연마 장치는 내부에서 웨이퍼(11)로 직접 슬러리를 공급하기 위한 제 1 공급 라인(14)과, 제 1 공급 라인(14)에 부착되며 웨이퍼(11)의 표면을 연마하기 위한 브러시(12)와, 웨이퍼(11)를 지지하기 위한 웨이퍼 척(Chuck; 13)과, 외부로부터 웨이퍼(11)로 슬러리를 공급하기 위한 제 2 공급 라인(16)과, 웨이퍼(11)로 세정액을 공급하기 위한 제 3 공급 라인(17)을 포함하여 이루어진다.Referring to FIG. 1, a chemical mechanical polishing apparatus is attached to a first supply line 14 and a first supply line 14 for supplying a slurry directly to a wafer 11 therein, and the surface of the wafer 11 is removed. A brush 12 for polishing, a wafer chuck 13 for supporting the wafer 11, a second supply line 16 for supplying a slurry to the wafer 11 from the outside, and a wafer 11 ), A third supply line 17 for supplying the cleaning liquid.
상기에서, 연마되는 물질의 특성에 따라 제 1 및 제 2 공급 라인(14 및 16)을 통해 공급되는 슬러리의 종류가 달라지며, 브러시(12)도 교체된다.In the above, the type of slurry supplied through the first and second supply lines 14 and 16 depends on the characteristics of the material to be polished, and the brush 12 is also replaced.
제 1 공급 라인(14)은 회전을 하며, 이를 이용해 제 1 공급 라인(14)에 부착된 브러시(12)를 프로펠러 날개처럼 회전시켜 웨이퍼(11) 표면을 쓸어준다.이때, 제 1 공급 라인(14) 내부는 원통형으로 비어 있으며, 빈 공간을 통해 슬러리가 이동하여 웨이퍼(11)로 공급된다. 한편, 부러시(12)는 제 1 공급 라인(14)의 표면에 부착되는 것이 아니라, 제1 공급 라인(14)에 라인 형태의 개구부(도시되지 않음)가 형성되고, 그 개구부에 부러시(12)가 끼워지면서 부착된다. 그리고, 슬러리는 제 1 공급 라인(14)의 내부에서 개구부에 부착되어 있는 부러시(12)를 적시면서 제 1 공급 라인(14) 밖으로 배출되며, 슬러리로 적셔진 부러시(12)에 의해 웨이퍼(11)의 표면이 연마된다.상기의 과정으로 제 1 공급 라인(14)을 통해 슬러리가 공급되면서, 웨이퍼(11)의 표면과 브러시(12)의 마찰력에 의해 웨이퍼(11)의 표면이 연마된다. 이때, 웨이퍼 척(13)도 회전하여 웨이퍼(11)를 회전시킴으로써, 마찰력을 증가시켜 연마 특성을 향상시킨다.The first supply line 14 rotates, using which the brush 12 attached to the first supply line 14 is rotated like a propeller blade to sweep the surface of the wafer 11. 14) The inside is hollow with a cylinder, and the slurry moves through the empty space and is supplied to the wafer 11. On the other hand, the brush 12 is not attached to the surface of the first supply line 14, but a line-shaped opening (not shown) is formed in the first supply line 14, and the brush 12 12) is attached while being fitted. The slurry is discharged out of the first supply line 14 while wetting the brush 12 attached to the opening inside the first supply line 14, and the wafer is discharged by the brush 12 wetted with the slurry. The surface of the wafer 11 is polished. As the slurry is supplied through the first supply line 14 in the above-described process, the surface of the wafer 11 is polished by the frictional force between the surface of the wafer 11 and the brush 12. do. At this time, the wafer chuck 13 also rotates to rotate the wafer 11, thereby increasing the frictional force to improve polishing characteristics.
구리를 연마하기 위한 슬러리나 액체 화공약품은 수거되어 웨이퍼(11)로 재공급되며, 브러시(12)는 제 3 공급 라인(17)을 통해 공급되는 세정액으로 세정할 수도 있다. 또한, 화학적 기계적 연마가 완료되면, 제 3 공급 라인(17)을 통해 공급되는 세정액으로 웨이퍼(11)의 표면을 바로 세정할 수도 있다.Slurries or liquid chemicals for polishing copper may be collected and re-supplied to the wafer 11, and the brush 12 may be cleaned with a cleaning liquid supplied through the third supply line 17. In addition, when the chemical mechanical polishing is completed, the surface of the wafer 11 may be immediately cleaned with the cleaning liquid supplied through the third supply line 17.
상기에서, 브러시(12)로는 다공성의 부드러운 부러시를 사용하며, 예로써 PVA(Polyvinyl Alcohol)로 이루어진 PVA 브러시나 실타래와 같은 섬유질의 브러시를 사용한다. PVA는 부드럽고 유연한 스폰지 같은 재료로서 웨이퍼 표면에 손상을 주지 않으면서 연마가 가능하다. 또한, 섬유질의 브러시를 사용할 경우 섬유질의 브러시는 PVA 브러시보다 훨씬 부드럽기 때문에, 브러시(12)로 인하여 웨이퍼(11)에 인가되는 압력을 보다 더 줄일 수 있다. 이때, 브러시(12)는 웨이퍼(11)의 직경보다 큰 것을 사용한다.In the above, the brush 12 uses a porous soft brush, for example, a PVA brush made of PVA (Polyvinyl Alcohol) or a fibrous brush such as thread. PVA is a soft, flexible sponge-like material that can be polished without damaging the wafer surface. In addition, when the fibrous brush is used, since the fibrous brush is much softer than the PVA brush, the pressure applied to the wafer 11 due to the brush 12 can be further reduced. At this time, the brush 12 uses a larger one than the diameter of the wafer 11.
또한, 본 발명은, 화학적 기계적 연마를 실시하는 과정에서, 구리를 슬러리와 반응시켜 구리 표면을 연마가 용이한 구리 반응물로 만들고, 고속으로 회전하는 PVA 브러시로 구리 반응물을 제거한다. 이로써, 웨이퍼에 가해지는 압력을 최소화하면서 층간 절연막 상부에 증착된 구리를 용이하게 제거할 수 있다.In addition, the present invention, in the process of chemical mechanical polishing, the copper reacts with the slurry to make the copper surface easy to polish copper reactant, and remove the copper reactant with a PVA brush rotating at high speed. As a result, it is possible to easily remove the copper deposited on the interlayer insulating film while minimizing the pressure applied to the wafer.
상기에서, 구리 반응물을 형성하기 위해서는 화학적으로 구리와 반응성이 강한 슬러리를 사용한다. 예로써, 화학적으로 구리와 반응성이 강한 주석산(tartaric acid), 사과산(Malic acid) 및 암모늄 구연산염(Ammonium citrate)을 슬러리로 사용하여 슬러리를 구리와 반응시켜 구리의 표면을 구리 반응물로 만든다.In the above, in order to form a copper reactant, a slurry chemically highly reactive with copper is used. For example, tartaric acid, malic acid, and ammonium citrate, which are chemically reactive with copper, are used as slurry to react the slurry with copper to make the surface of copper a copper reactant.
상기의 방법으로 실시되는 화학적 기계적 연마 공정은 웨이퍼(11)에 빛을 조사한 후 조사된 빛과 반사된 빛의 차이를 검출하거나 연마 공정을 통해 배출되는 물질을 검출하여 구리 성분이 검출되지 않거나, 하부 요소의 성분이 검출되면 공정을 종료하는 엔드 포인트 시스템(End Point System)으로 실시된다.In the chemical mechanical polishing process performed by the above method, after irradiating light onto the wafer 11, the difference between the irradiated light and the reflected light is detected, or the material discharged through the polishing process is not detected, and thus the copper component is not detected. Detection of the components of the urea is carried out with an End Point System which terminates the process.
상술한 바와 같이, 본 발명은 구리를 슬러리와 반응시켜 제거하기 용이한 구리 반응물로 만들고, PVA 브러시나 섬유질의 브러시로 구리 반응물을 제거하여 층간 절연막 상부의 구리를 연마함으로써 기계적으로 강도가 약한 저유전율 막에서 패턴이 변형되거나 박막이 벗겨지는 것을 방지하여 공정의 신뢰성을 향상시킨다.As described above, the present invention makes the copper reactant easy to remove by reacting copper with the slurry, and removes the copper reactant with a PVA brush or a fibrous brush to polish the copper on the interlayer insulating film, thereby having low mechanical strength. It prevents the pattern from being deformed or peeled off from the film, thereby improving the reliability of the process.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0088009A KR100444605B1 (en) | 2001-12-29 | 2001-12-29 | Method of chemical mechanical polishing in a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0088009A KR100444605B1 (en) | 2001-12-29 | 2001-12-29 | Method of chemical mechanical polishing in a semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030057906A KR20030057906A (en) | 2003-07-07 |
KR100444605B1 true KR100444605B1 (en) | 2004-08-16 |
Family
ID=32215663
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0088009A KR100444605B1 (en) | 2001-12-29 | 2001-12-29 | Method of chemical mechanical polishing in a semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100444605B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101009911B1 (en) * | 2008-06-05 | 2011-01-20 | 성한구 | Fixing apparatus of sign board |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5916011A (en) * | 1996-12-26 | 1999-06-29 | Motorola, Inc. | Process for polishing a semiconductor device substrate |
JPH11221750A (en) * | 1998-02-09 | 1999-08-17 | Teijin Ltd | Metal surface polishing method |
KR20000009079A (en) * | 1998-07-21 | 2000-02-15 | 윤종용 | Chemical mechanical polishing apparatus |
US6090214A (en) * | 1998-06-22 | 2000-07-18 | Fujitsu Limited | Cleaning method using ammonium persulphate to remove slurry particles from CMP substrates |
KR20010051754A (en) * | 1999-11-19 | 2001-06-25 | 히가시 데쓰로 | Polishing system and polishing method |
-
2001
- 2001-12-29 KR KR10-2001-0088009A patent/KR100444605B1/en not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5916011A (en) * | 1996-12-26 | 1999-06-29 | Motorola, Inc. | Process for polishing a semiconductor device substrate |
JPH11221750A (en) * | 1998-02-09 | 1999-08-17 | Teijin Ltd | Metal surface polishing method |
US6090214A (en) * | 1998-06-22 | 2000-07-18 | Fujitsu Limited | Cleaning method using ammonium persulphate to remove slurry particles from CMP substrates |
KR20000009079A (en) * | 1998-07-21 | 2000-02-15 | 윤종용 | Chemical mechanical polishing apparatus |
KR20010051754A (en) * | 1999-11-19 | 2001-06-25 | 히가시 데쓰로 | Polishing system and polishing method |
Also Published As
Publication number | Publication date |
---|---|
KR20030057906A (en) | 2003-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5934980A (en) | Method of chemical mechanical polishing | |
USRE39126E1 (en) | Two-step chemical mechanical polishing process for producing flush and protruding tungsten plugs | |
US6426288B1 (en) | Method for removing an upper layer of material from a semiconductor wafer | |
TW441015B (en) | Dual-damascene interconnect structures and methods for fabricating same | |
US6656842B2 (en) | Barrier layer buffing after Cu CMP | |
US6861010B2 (en) | Copper-based metal polishing composition, method for manufacturing a semiconductor device, polishing composition, aluminum-based metal polishing composition, and tungsten-based metal polishing composition | |
US6051500A (en) | Device and method for polishing a semiconductor substrate | |
JPH10513121A (en) | Chemical mechanical polishing of thin materials using pulse polishing technology | |
KR100359070B1 (en) | Method of fabricating a semiconductor device | |
KR20010049738A (en) | Edge bead removal/spin rinse dry (ebr/srd) module | |
KR100476484B1 (en) | Semiconductor Device Formation Method | |
KR101615454B1 (en) | Systems and methods for chemical mechanical polish and clean | |
US7012025B2 (en) | Tantalum removal during chemical mechanical polishing | |
KR20010014689A (en) | A method of polishing | |
US6153526A (en) | Method to remove residue in wolfram CMP | |
US20060094242A1 (en) | Chemical mechanical polishing method, and washing/rinsing method associated therewith | |
KR100444605B1 (en) | Method of chemical mechanical polishing in a semiconductor device | |
US6537381B1 (en) | Method for cleaning and treating a semiconductor wafer after chemical mechanical polishing | |
JPH10312981A (en) | Method and apparatus for polishing metal film | |
US6841470B2 (en) | Removal of residue from a substrate | |
JP2002270566A (en) | Cleaning liquid and method of manufacturing semiconductor device | |
US6362101B2 (en) | Chemical mechanical polishing methods using low pH slurry mixtures | |
CN106992115B (en) | The method for improving IC reliability | |
US6558228B1 (en) | Method of unloading substrates in chemical-mechanical polishing apparatus | |
JP2010278448A (en) | Polishing platen rinse for controlled passivation of silicon/polysilicon surfaces |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |